KR20030044140A - 탄탈륨 나이트라이드층 형성 방법 및 이를 적용한 반도체소자 - Google Patents
탄탈륨 나이트라이드층 형성 방법 및 이를 적용한 반도체소자 Download PDFInfo
- Publication number
- KR20030044140A KR20030044140A KR1020010074730A KR20010074730A KR20030044140A KR 20030044140 A KR20030044140 A KR 20030044140A KR 1020010074730 A KR1020010074730 A KR 1020010074730A KR 20010074730 A KR20010074730 A KR 20010074730A KR 20030044140 A KR20030044140 A KR 20030044140A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- tantalum nitride
- heat treatment
- forming
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 238000010438 heat treatment Methods 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 230000008021 deposition Effects 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 238000010926 purge Methods 0.000 claims abstract description 18
- 239000000126 substance Substances 0.000 claims abstract description 17
- 239000007789 gas Substances 0.000 claims description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 206010037544 Purging Diseases 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims 2
- 238000001704 evaporation Methods 0.000 claims 2
- 230000010354 integration Effects 0.000 abstract description 8
- 229910052715 tantalum Inorganic materials 0.000 abstract description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract 3
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 230000010349 pulsation Effects 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 29
- 238000000151 deposition Methods 0.000 description 16
- 239000010936 titanium Substances 0.000 description 13
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 238000012421 spiking Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- HDZGCSFEDULWCS-UHFFFAOYSA-N monomethylhydrazine Chemical compound CNN HDZGCSFEDULWCS-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 탄탈륨 나이트라이드(TaN)층 형성 방법 및 이를 적용한 반도체 소자에 관한 것으로, 반도체 소자의 고집적화 실현 및 소자의 전기적 특성 향상을 위하여 금속 배선의 배리어 메탈층 형성 방법이나 금속 캐패시터의 상부 전극 및/또는 하부 전극 형성 방법에 적용할 수 있도록, 증착 소오스로 Ta 성분의 화학증기를 사용하여 Ta층을 형성하고, 반응 소오스로 NH3가스를 사용하여 Ta층을 Ta-N 결합층으로 만들고, 이러한 공정을 반복하여 적층된 Ta-N층을 형성하고, 적층된 Ta-N층을 열처리하는 원자층 증착법으로 TaN층을 형성하는 방법에 관하여 기술된다.
Description
본 발명은 탄탈륨 나이트라이드(TaN)층 형성 방법 및 이를 적용한 반도체 소자에 관한 것으로, 특히 증착 소오스로 Ta 성분의 화학증기를 사용하고, 반응 소오스로 NH3가스를 사용하여 원자층 증착법(Atomic layer deposition; ALD)으로 탄탈륨 나이트라이드층을 형성하는 방법과 이러한 방법으로 형성된 탄탈륨 나이트라이드층을 금속 배선의 배리어 메탈층과 금속 캐패시터의 전극에 적용한 반도체 소자에 관한 것이다.
반도체 소자가 고집적화되어 감에 따라 배선의 저항을 줄이기 위해 배선 재료로 저항이 낮은 알루미늄, 텅스텐, 구리 등과 같은 금속을 주로 사용하며, 금속 배선을 반도체 소자에 적용함에 있어 접합 스파이킹(junction spiking) 방지와 실리콘 노듈(silicon nodule) 방지를 위해 배리어 메탈층(barrier metal layer)을 적용하여야 한다. 따라서, 반도체 소자를 더욱 고집적화시키고, 성능을 향상시키기 위해서는 배리어 메탈층의 역할이 중요하다. 또한, 반도체 소자가 고집적화되어 감에 따라 소자의 동작에 필요한 정전 용량을 확보하기 위해 캐패시터의 유전체막으로 유전율이 큰 물질을 사용하고 있다. 유전율이 큰 물질을 유전체막으로 적용하기 위해 캐패시터를 MIS(Metal Insulator Silicon) 구조나 MIM(Metal Insulator Metal) 구조로 형성하고 있다.
반도체 소자의 고집적화를 위해, 배리어 메탈층 및 금속 캐패시터를 반도체 소자에 적용하는 것이 필수적이라 할 수 있는데, 종래 배리어 메탈층 및 종래의 금속 캐패시터를 설명하면 다음과 같다.
먼저, 종래의 배리어 메탈층은 Ti/TiN의 적층 구조가 널리 적용되고 있다.배리어 메탈층으로 Ti를 단독으로 사용하면 콘택홀로 매립되는 금속 배선 재료 예를 들어, 금속 배선 재료로 알루미늄을 사용할 경우 Al 원자와 Ti 원자가 반응하여 350℃ 정도에서 Al3Ti를 형성하게 되고, 그 이상의 온도에서는 콘택홀 저면을 이루는 실리콘 기판의 Si 원자가 알루미늄 금속 배선으로 확산되어 콘택 접합 부위에 Al5Ti7Si2를 형성하게 되며, 이러한 새로운 합금 물질은 콘택의 저항을 증대시키는 요인이 되어 배리어 메탈층으로 부적절하다. 또한, 배리어 메탈층으로 TiN을 단독으로 사용하는 것도 실리콘 기판과의 계면 특성을 저하시키게 된다. 따라서, 종래의 배리어 메탈층은 Ti층이 갖는 장점과 TiN층이 갖는 장점을 살려 Ti/TiN 적층 구조를 적용하고 있다.
그러나, Ti층이나 TiN층을 형성함에 있어 스퍼터링 방식을 주로 사용하고 있는데, 스퍼터링 방식은 스텝-커버리지(step-coverage) 특성이 나빠 애스팩트 비(aspect ratio)가 큰 콘택홀에서는 배리어 메탈층이 끊어지는 문제가 발생될 수 있다. 따라서, 애스팩트 비가 큰 콘택홀을 갖는 고집적 소자에 종래의 Ti/TiN 배리어 메탈층을 적용하는 데 어려움이 있다.
이를 해결하기 위하여, Ti층을 플라즈마 스퍼터 등의 물리적 기상 증착(PVD)법으로 형성한 후, Ti층 상부에 TiN층을 스텝-커버리지 특성이 우수한 화학기상증착(CVD)법으로 형성하고 있다. TiN층을 형성할 때 소스 가스로 TiCl4(사염화티탄)와 NH3(암모니아) 또는 질소 원자를 갖는 분자 예를 들면 메틸 히드라진를 사용한다.
그러나, 화학기상증착법으로 TiN층을 형성하는 방법은 스퍼터링 방식으로 형성할 때 보다는 소자의 고집적화에 기여하지만, 0.1㎛ Tec. 이하 제품과 같은 초고집적 소자에서는 콘택홀에서 배리어 메탈층이 끊어지는 문제가 발생되고 있다.
둘째, 반도체 소자가 고집적화를 위해 현재 유전체막으로 Ta2O5등과 같은 유전율이 큰 물질을 사용하고 있으며, Ta2O5와 같은 유전율이 큰 물질을 유전체막으로 사용하기 위해 캐패시터를 MIS(Metal Insulator Silicon) 구조나 MIM(Metal Insulator Metal) 구조로 형성하고 있다.
MIS 캐패시터 구조의 상부 전극은 TiN/Poly-Si의 적층 구조를 사용하고 있으며, MIM 캐패시터 구조의 상부 전극 및 하부 전극은 TiN을 사용하고 있다. MIS 캐패시터나 MIM 캐패시터에서 전극의 재료로 TiN을 사용하는 것은 TiN이 폴리실리콘보다 일 함수(work function)값이 높아 누설 전류 특성을 개선할 수 있기 때문이다.
그러나, MIS 캐패시터 및 MIM 캐패시터의 전극으로 TiN을 사용하고, 유전체막으로 Ta2O5를 사용함에 있어 몇 가지 문제를 발생시키게 된다.
첫째, TiN 전극은 TiCl4와 NH3를 이용한 화학기상증착법으로 형성하게 되는데, 형성 공정중 Ta2O5유전체막이 할로겐 가스에 의해 누설 전류를 증가시키게 된다.
둘째, 화학기상증착법으로 TiN 막을 형성할 때, Ta2O5유전체막과 TiN 전극사이에 산화 반응이 발생하여 Ta2O5유전체막에 함유된 산소를 잃어버리게 되므로, Ta2O5유전체막에 산소 공핍(oxygen vacancy)이 생기게 되고, 이로 인해 누설 전류를 증가시키게 된다.
셋째, 하기의 반응식 1과 같이 Ta2O5유전체막과 TiN 전극 사이의 산화 반응으로 접촉 계면에 TiO2막이 생성되는데, 이 TiO2막은 자연적으로 생성되기 때문에 막질이 불량하며, 이로 인하여 캐패시터의 전기적 특성을 저하시키게 된다.
넷째, 소자의 고집적화로 캐패시터의 토폴러지(topology) 증가 및 사이즈(size) 감소로 애스펙트 비가 증가될 경우 화학기상증착법으로 형성하는 TiN 전극의 스텝-커버리지 특성의 확보가 어려워 더욱 고집적화된 소자를 구현할 수 없는 문제가 있다.
이와 같이, TiN은 금속 배선의 배리어 메탈층이나 금속 캐패시터의 전극용으로 사용되어져 왔으나, 상기한 문제점들로 인하여 소자의 고집적화에 한계가 있다.
따라서, 본 발명은 TaN으로 금속 배선의 배리어 메탈층이나 금속 캐패시터의전극을 형성하므로, 반도체 소자의 고집적화를 실현할 수 있는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 반도체 소자의 탄탈륨 나이트라이드층 형성 방법은 증착 챔버에 웨이퍼를 로딩하는 제 1 단계; Ta 성분의 화학 증기를 펄스시켜 상기 웨이퍼 상에 Ta층을 형성하는 제 2 단계; 상기 증착 챔버를 1차 퍼지 시키는 제 3 단계; NH3가스를 펄스시켜 상기 Ta층에 N이 결합된 Ta-N 결합층을 형성하는 제 4 단계; 상기 증착 챔버를 2차 퍼지 시키는 제 5 단계; 상기 제 2 단계로 부터 상기 제 5 단계까지를 한 주기로 적어도 2번 이상 진행하여 상기 Ta-N 결합층을 적층시키는 제 6 단계; 및 상기 적층된 Ta-N 결합층을 열처리하여 TaN층을 형성하는 제 7 단계를 포함하여 이루어지는 것을 특징으로 하며, 이러한 방법을 형성된 탄탈륨 나이트라이드층을 금속 배선의 배리어 메탈층이나 금속 캐패시터의 상부 전극 및/또는 하부 전극으로 적용하는 것을 특징으로 한다.
또한, 본 발명의 제 2 실시예에 따른 반도체 소자의 탄탈륨 나이트라이드층 형성 방법은 증착 챔버에 웨이퍼를 로딩하는 제 1 단계; Ta 성분의 화학 증기를 펄스시켜 상기 웨이퍼 상에 Ta층을 형성하는 제 2 단계; 상기 증착 챔버를 1차 퍼지 시키는 제 3 단계; NH3가스를 펄스시켜 상기 Ta층에 N이 결합된 Ta-N 결합층을 형성하는 제 4 단계; 상기 제 2 단계로 부터 상기 제 4 단계까지를 한 주기로 적어도 2번 이상 진행하여 상기 Ta-N 결합층을 적층시키는 제 5 단계; 및 상기 적층된 Ta-N 결합층을 열처리하여 TaN층을 형성하는 제 6 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1e는 본 발명의 제 1 실시예에 따른 반도체 소자의 탄탈륨 나이트라이드층 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2d는 본 발명의 제 2 실시예에 따른 반도체 소자의 탄탈륨 나이트라이드층 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 웨이퍼12, 22: Ta층
13, 23: Ta-N 결합층130, 230: TaN층
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명의 제 1 실시예에 따른 원자층 증착법(Atomic layer deposition; ALD)으로 반도체 소자의 탄탈륨 나이트라이드(TaN)층 형성 방법을 설명하기 위한 소자의 단면도이다.
먼저, 증착 챔버에 웨이퍼(11)를 로딩(loading)하고, 증착 소오스인 Ta 성분의 화학 증기를 펄스(pulse)시켜 웨이퍼(11) 상에 Ta층(12)을 형성한다(도 1a). N2가스나 Ar 가스를 사용하여 증착 챔버를 1차 퍼지(purge)시킨다(도 1b). 반응 소오스인 NH3가스를 펄스시켜 Ta층(12)의 Ta원자와 NH3가스의 N원자를 반응시켜 Ta-N 결합층(13)을 형성한다(도 1c). 다시 N2가스나 Ar 가스를 사용하여 증착 챔버를 2차 퍼지(purge)시킨다(도 1d).
이와 같이, Ta 성분의 화학 증기 펄스 단계, 1차 퍼지 단계, NH3가스 펄스 단계 및 2차 퍼지 단계의 4단계를 한 주기(1 cycle)로 하여 Ta-N 결합층(13)을 형성는데, 원자층 증착법의 특성상 한 주기 동안 증착되는 Ta-N 결합층(13)의 두께는 얇다. 따라서, 이러한 주기를 여러번 반복 실시하여 금속 배선의 배리어 메탈층이나 금속 캐패시터의 전극으로 적용하기에 적당한 두께로 적층된 Ta-N 결합층(13)을형성한다.
일정 두께로 적층된 Ta-N 결합층(13)을 형성한 후, 열처리를 실시하여 Ta-N 결합층(13)을 고밀도화(densification) 및 결정화시켜 일정 두께의 TaN층(130)을 형성한다(도 1e).
상기한 본 발명의 제 1 실시예에서, Ta층(12) 형성하는 Ta 성분의 화학 증기는 TaH2F7나 Ta(OC2H5)5와 같은 Ta 화합물을 MFC(Mass Flow Controller)와 같은 유량조절기를 통해 정량된 양을 증발기 또는 증발관으로 공급한 다음, 150℃ 내지 200℃ 의 온도 범위에서 증발시켜 얻어진다. Ta-N 결합층(13)을 고밀도화 및 결정화시키기 위한 열처리는 N2, Ar 또는 NH3의 가스 분위기에서 400℃ 이상 예를 들어, 400 내지 850℃ 범위의 고온에서의 급속 열처리 공정(RTP)을 실시하거나, 350℃ 이상 예를 들어, 350 내지 750℃ 범위의 온도에서 퍼니스 어닐(Furnace anneal)을 실시한다. 열처리를 진행할 때, 공기중에 함유된 산소에 의해 TaN층(130)이 산화되면 비저항이 증가하여 특성 열화가 나타나므로, 열처리를 진행할 때에는 증착 시스템에 웨이퍼(11)가 로딩될 때부터 산소의 농도를 제어할 수 있는 장치가 장착된 장비에서 진행하는 것이 바람직하며, 상압보다는 진공 열처리가 유리하다. 즉, 열처리는 웨이퍼(11) 로딩시에 산소의 농도를 제어할 수 있는 N2퍼지 박스(box)가 장착된 장비에서 진공 열처리하거나, 산소의 농도 제어 뿐만 아니라 진공 제어가 가능한 로드-락(load-lock) 시스템이 포함된 장비를 사용한다.
도 2a 내지 도 2d는 본 발명의 제 2 실시예에 따른 원자층 증착법(Atomic layer deposition; ALD)으로 반도체 소자의 탄탈륨 나이트라이드(TaN)층 형성 방법을 설명하기 위한 소자의 단면도이다.
먼저, 증착 챔버에 웨이퍼(21)를 로딩(loading)하고, 증착 소오스인 Ta 성분의 화학 증기를 펄스(pulse)시켜 웨이퍼(21) 상에 Ta층(22)을 형성한다(도 2a). N2가스나 Ar 가스를 사용하여 증착 챔버를 퍼지(purge)시킨다(도 2b). 반응 소오스인 NH3가스를 펄스시켜 Ta층(22)의 Ta원자와 NH3가스의 N원자를 반응시켜 Ta-N 결합층(23)을 형성한다(도 2c).
이와 같이, Ta 성분의 화학 증기 펄스 단계, 퍼지 단계 및 NH3가스 펄스 단계의 3단계를 한 주기(1 cycle)로 하여 Ta-N 결합층(23)을 형성는데, 원자층 증착법의 특성상 한 주기 동안 증착되는 Ta-N 결합층(23)의 두께는 얇다. 따라서, 이러한 주기를 여러번 반복 실시하여 금속 배선의 배리어 메탈층이나 금속 캐패시터의 전극으로 적용하기에 적당한 두께로 적층된 Ta-N 결합층(23)을 형성한다.
일정 두께로 적층된 Ta-N 결합층(23)을 형성한 후, 열처리를 실시하여 Ta-N 결합층(23)을 고밀도화(densification) 및 결정화시켜 일정 두께의 TaN층(230)을 형성한다(도 2d).
상기한 본 발명의 제 2 실시예에서, Ta층(22) 형성하는 Ta 성분의 화학 증기는 TaH2F7나 Ta(OC2H5)5와 같은 Ta 화합물을 MFC(Mass Flow Controller)와 같은 유량조절기를 통해 정량된 양을 증발기 또는 증발관으로 공급한 다음, 150℃ 내지 200℃ 의 온도 범위에서 증발시켜 얻어진다. Ta-N 결합층(23)을 고밀도화 및 결정화시키기 위한 열처리는 N2, Ar 또는 NH3의 가스 분위기에서 400℃ 이상 예를 들어, 400 내지 850℃ 범위의 고온에서의 급속 열처리 공정(RTP)을 실시하거나, 350℃ 이상 예를 들어, 350 내지 750℃ 범위의 온도에서 퍼니스 어닐(Furnace anneal)을 실시한다. 열처리를 진행할 때, 공기중에 함유된 산소에 의해 TaN층(230)이 산화되면 비저항이 증가하여 특성 열화가 나타나므로, 열처리를 진행할 때에는 증착 시스템에 웨이퍼(21)가 로딩될 때부터 산소의 농도를 제어할 수 있는 장치가 장착된 장비에서 진행하는 것이 바람직하며, 상압보다는 진공 열처리가 유리하다. 즉, 열처리는 웨이퍼(21) 로딩시에 산소의 농도를 제어할 수 있는 N2퍼지 박스(box)가 장착된 장비에서 진공 열처리하거나, 산소의 농도 제어 뿐만 아니라 진공 제어가 가능한 로드-락(load-lock) 시스템이 포함된 장비를 사용한다.
상술한 본 발명의 제 1 실시예와 제 2 실시예의 차이점은 제 1 실시예의 2차 퍼지 단계를 제 2 실시예에서 생략했다는 것인데, 이는 NH3가스가 증착 가스가 아니라 Ta와 결합하여 Ta-N 결합(bond)만 형성하는 반응 가스이기 때문에 2차 퍼지 단계를 생략(skip)하여도 양호한 Ta-N 결합층을 얻을 수 있다. 하지만, 제 1 실시예로 TaN층을 형성할 경우 제 2 실시예보다 양질의 TaN층을 얻을 수 있는 장점이 있고, 제 2 실시예로 TaN층을 형성할 경우 제 1 실시예보다 생산성을 증대시킬 수 있는 장점이 있다.
본 발명의 제 1 실시예와 제 2 실시예에 의해 TaN층(130 또는 230)을 형성하는데, 본 발명의 TaN층(130 또는 230) 형성 방법을 적용하여 금속 배선의 TaN 배리어 메탈층을 형성할 수도 있고, 금속 캐패시터의 TaN 전극을 형성할 수도 있다.
본 발명의 TaN층 형성 방법을 금속 배선의 배리어 메탈층 형성 방법에 적용할 경우, 기존의 배리어 메탈층인 Ti/TiN보다 Si 계면과의 반응성이 우수하여 접합 스파이킹(junction spiking) 방지 특성이 우수하고, TiN에 비하여 결정립이 작고 표면 거칠기가 작아 전기장 모서리 집중에 의한 누설 전류를 억제시킬 뿐 만 아니라, 원자층 증착법으로 증착이 가능하여 스텝-커버리지를 개선할 수 있어, 애스펙트 비가 큰 금속 콘택홀에 적용할 수 있다.
본 발명의 TaN층 형성 방법을 Ta2O5와 같은 유전율이 큰 물질을 유전체막으로 사용해야 하는 MIS(Metal Insulator Silicon) 구조나 MIM(Metal Insulator Metal) 구조와 같은 금속 캐패시터의 전극 형성 방법에 적용할 경우, 하기 반응식 2 및 반응식 3과 같이 TaN 전극은 기존의 TiN 전극에 비하여 Ta2O5유전체막과의 계면 특성이 우수하여 유전체의 특성 열화를 방지할 수 있다.
또한, TaN 전극은 기존의 TiN 전극에 비하여 일 함수(work function) 값이 크므로 (TiN의 일함수는 5.1eV이고, TaN의 일함수는 5.4eV임), Ta2O5유전체막과의 전위 장벽을 크게 하여 누설 전류를 감소시키는 효과를 가질 수 있다.
상술한 바와 같이, 본 발명은 Ta 성분의 화학 증기와 NH3가스를 이용하여 원자층 증착법(ALD)으로 반도체 소자의 TaN층 형성 방법을 제공하므로, 본 발명의 TaN층 형성 방법을 금속 배선의 배리어 메탈층 형성 방법에 적용할 경우, 기존의 배리어 메탈층인 Ti/TiN보다 Si 계면과의 반응성이 우수하여 접합 스파이킹 방지 특성이 우수하고, TiN에 비하여 결정립이 작고 표면 거칠기가 작아 전기장 모서리 집중에 의한 누설 전류를 억제시킬 뿐 만 아니라, 원자층 증착법으로 증착이 가능하여 스텝-커버리지를 개선할 수 있어, 애스펙트 비가 큰 금속 콘택홀에 적용할 수 있다. 또한, 본 발명의 TaN층 형성 방법을 금속 캐패시터의 전극 형성 방법에 적용할 경우, TaN 전극은 기존의 TiN 전극에 비하여 유전체막과의 계면 특성이 우수하여 유전체의 특성 열화를 방지할 수 있고, 기존의 TiN 전극에 비하여 일 함수(work function) 값이 크므로 유전체막과의 전위 장벽을 크게 하여 누설 전류를 감소시키는 효과를 가질 수 있다. 따라서, 본 발명의 TaN층 형성 방법을 반도체 소자의 제조 방법에 적용할 경우, 전기적 특성을 향상시킬 수 있고, 소자의 신뢰성을 증대시킬 수 있으며, 보다 고집적화된 소자를 구현시킬 수 있다.
Claims (16)
- 증착 챔버에 웨이퍼를 로딩하는 제 1 단계;Ta 성분의 화학 증기를 펄스시켜 상기 웨이퍼 상에 Ta층을 형성하는 제 2 단계;상기 증착 챔버를 1차 퍼지 시키는 제 3 단계;NH3가스를 펄스시켜 상기 Ta층에 N이 결합된 Ta-N 결합층을 형성하는 제 4 단계;상기 증착 챔버를 2차 퍼지 시키는 제 5 단계;상기 제 2 단계로 부터 상기 제 5 단계까지를 한 주기로 적어도 2번 이상 진행하여 상기 Ta-N 결합층을 적층시키는 제 6 단계; 및상기 적층된 Ta-N 결합층을 열처리하여 TaN층을 형성하는 제 7 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
- 제 1 항에 있어서,상기 1차 및 2차 퍼지는 N2가스나 Ar 가스를 사용하는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드 형성 방법.
- 제 1 항에 있어서,상기 Ta 성분의 화학 증기는 TaH2F7나 Ta(OC2H5)5와 같은 Ta 화합물을 MFC와 같은 유량조절기를 통해 정량된 양을 증발기 또는 증발관으로 공급한 다음, 150℃ 내지 200℃ 의 온도 범위에서 증발시켜 얻어지는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
- 제 1 항에 있어서,상기 열처리는 N2, Ar 또는 NH3의 가스 분위기에서 400 내지 850℃ 범위의 고온에서의 급속 열처리 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
- 제 1 항에 있어서,상기 열처리는 N2, Ar 또는 NH3의 가스 분위기에서 350 내지 750℃ 범위의 온도에서 퍼니스 어닐로 실시하는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
- 제 4 항 또는 제 5 항에 있어서,상기 열처리는 웨이퍼 로딩시에 산소의 농도를 제어할 수 있는 N2퍼지 박스(box)가 장착된 장비에서 진공 열처리하는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
- 제 4 항 또는 제 5 항에 있어서,상기 열처리는 산소의 농도 제어 뿐만 아니라 진공 제어가 가능한 로드-락 시스템이 포함된 장비에서 열처리하는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
- 상기 제 1 항의 방법에 따라 형성된 탄탄륨 나이트라이드층이 금속 배선의 배리어 메탈층으로 적용된 반도체 소자.
- 상기 제 1 항의 방법에 따라 형성된 탄탈륨 나이트라이드층이 금속 캐패시터의 상부 전극 및/또는 하부 전극으로 적용된 반도체 소자.
- 증착 챔버에 웨이퍼를 로딩하는 제 1 단계;Ta 성분의 화학 증기를 펄스시켜 상기 웨이퍼 상에 Ta층을 형성하는 제 2 단계;상기 증착 챔버를 1차 퍼지 시키는 제 3 단계;NH3가스를 펄스시켜 상기 Ta층에 N이 결합된 Ta-N 결합층을 형성하는 제 4 단계;상기 제 2 단계로 부터 상기 제 4 단계까지를 한 주기로 적어도 2번 이상 진행하여 상기 Ta-N 결합층을 적층시키는 제 5 단계; 및상기 적층된 Ta-N 결합층을 열처리하여 TaN층을 형성하는 제 6 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
- 제 10 항에 있어서,상기 퍼지는 N2가스나 Ar 가스를 사용하는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드 형성 방법.
- 제 10 항에 있어서,상기 Ta 성분의 화학 증기는 TaH2F7나 Ta(OC2H5)5와 같은 Ta 화합물을 MFC와 같은 유량조절기를 통해 정량된 양을 증발기 또는 증발관으로 공급한 다음, 150℃ 내지 200℃ 의 온도 범위에서 증발시켜 얻어지는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
- 제 10 항에 있어서,상기 열처리는 N2, Ar 또는 NH3의 가스 분위기에서 400 내지 850℃ 범위의 고온에서의 급속 열처리 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
- 제 10 항에 있어서,상기 열처리는 N2, Ar 또는 NH3의 가스 분위기에서 350 내지 750℃ 범위의 온도에서 퍼니스 어닐로 실시하는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
- 제 13 항 또는 제 14 항에 있어서,상기 열처리는 웨이퍼 로딩시에 산소의 농도를 제어할 수 있는 N2퍼지 박스(box)가 장착된 장비에서 진공 열처리하는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
- 제 13 항 또는 제 14 항에 있어서,상기 열처리는 산소의 농도 제어 뿐만 아니라 진공 제어가 가능한 로드-락 시스템이 포함된 장비에서 열처리하는 것을 특징으로 하는 반도체 소자의 탄탈륨 나이트라이드층 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010074730A KR20030044140A (ko) | 2001-11-28 | 2001-11-28 | 탄탈륨 나이트라이드층 형성 방법 및 이를 적용한 반도체소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010074730A KR20030044140A (ko) | 2001-11-28 | 2001-11-28 | 탄탈륨 나이트라이드층 형성 방법 및 이를 적용한 반도체소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030044140A true KR20030044140A (ko) | 2003-06-09 |
Family
ID=29571910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010074730A KR20030044140A (ko) | 2001-11-28 | 2001-11-28 | 탄탈륨 나이트라이드층 형성 방법 및 이를 적용한 반도체소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030044140A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433041B1 (ko) * | 2001-12-27 | 2004-05-24 | 동부전자 주식회사 | 반도체 메모리의 커패시터 제조방법 |
| KR100668645B1 (ko) * | 2005-09-09 | 2007-01-16 | 한국과학기술원 | 2단계 원자층증착법에 의한 ＴａＮ 박막 증착방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990015715A (ko) * | 1997-08-08 | 1999-03-05 | 윤종용 | 금속배선층 형성방법 |
| KR19990029260A (ko) * | 1997-09-29 | 1999-04-26 | 윤종용 | 화학기상증착법에 의한 금속질화막 형성방법 및 이를 이용한 반도체장치의 금속컨택 형성방법 |
| KR20000054970A (ko) * | 1999-02-02 | 2000-09-05 | 정수홍 | 장벽금속막을 구비한 금속 배선 및 그 제조방법 |
| US6194310B1 (en) * | 2000-06-01 | 2001-02-27 | Sharp Laboratories Of America, Inc. | Method of forming amorphous conducting diffusion barriers |
| KR20030002792A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 탄탈륨 옥사이드 캐퍼시터의 형성 방법 |
-
2001
- 2001-11-28 KR KR1020010074730A patent/KR20030044140A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990015715A (ko) * | 1997-08-08 | 1999-03-05 | 윤종용 | 금속배선층 형성방법 |
| KR19990029260A (ko) * | 1997-09-29 | 1999-04-26 | 윤종용 | 화학기상증착법에 의한 금속질화막 형성방법 및 이를 이용한 반도체장치의 금속컨택 형성방법 |
| KR20000054970A (ko) * | 1999-02-02 | 2000-09-05 | 정수홍 | 장벽금속막을 구비한 금속 배선 및 그 제조방법 |
| US6194310B1 (en) * | 2000-06-01 | 2001-02-27 | Sharp Laboratories Of America, Inc. | Method of forming amorphous conducting diffusion barriers |
| KR20030002792A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 탄탈륨 옥사이드 캐퍼시터의 형성 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433041B1 (ko) * | 2001-12-27 | 2004-05-24 | 동부전자 주식회사 | 반도체 메모리의 커패시터 제조방법 |
| KR100668645B1 (ko) * | 2005-09-09 | 2007-01-16 | 한국과학기술원 | 2단계 원자층증착법에 의한 ＴａＮ 박막 증착방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297539B1 (en) | Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same | |
| US6958296B2 (en) | CVD TiSiN barrier for copper integration | |
| US6677254B2 (en) | Processes for making a barrier between a dielectric and a conductor and products produced therefrom | |
| JP4165076B2 (ja) | 高誘電率絶縁膜を有する半導体装置 | |
| US7816283B2 (en) | Method of depositing a higher permittivity dielectric film | |
| KR100400252B1 (ko) | 탄탈륨 옥사이드 캐퍼시터의 형성 방법 | |
| US9231047B2 (en) | Capacitors and methods with praseodymium oxide insulators | |
| US20040072401A1 (en) | Method for forming capacitor | |
| US6613669B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6376299B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US20220319855A1 (en) | Methods for filling a gap and related systems and devices | |
| US6541330B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
| US6576528B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US8633119B2 (en) | Methods for manufacturing high dielectric constant films | |
| KR100504269B1 (ko) | ＷＮｘ 증착을 위한 개선된 ＰＥＣＶＤ 및 ＣＶＤ 공정 | |
| US8633114B2 (en) | Methods for manufacturing high dielectric constant films | |
| KR20030044140A (ko) | 탄탈륨 나이트라이드층 형성 방법 및 이를 적용한 반도체소자 | |
| US6461910B1 (en) | Method of forming a capacitor in a semiconductor device | |
| US7170736B2 (en) | Capacitor having low resistance electrode including a thin silicon layer | |
| US7045445B2 (en) | Method for fabricating semiconductor device by using PECYCLE-CVD process | |
| KR100503965B1 (ko) | 반도체 소자의 확산 방지막 형성 방법 | |
| KR100702113B1 (ko) | 커패시터의 티타늄질화막 형성방법 | |
| CN115044886A (zh) | 用于形成包含铝、钛和碳的层的方法和系统 | |
| KR20030045470A (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |