JPH0963963A - 半導体基板処理装置及び半導体基板処理方法 - Google Patents
半導体基板処理装置及び半導体基板処理方法Info
- Publication number
- JPH0963963A JPH0963963A JP21442695A JP21442695A JPH0963963A JP H0963963 A JPH0963963 A JP H0963963A JP 21442695 A JP21442695 A JP 21442695A JP 21442695 A JP21442695 A JP 21442695A JP H0963963 A JPH0963963 A JP H0963963A
- Authority
- JP
- Japan
- Prior art keywords
- exhaust
- semiconductor substrate
- purge gas
- gas
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】半導体基板の成膜処理において発生する反応副
生成物からのアウトガスが反応室内へ逆流するのを防止
し、半導体基板に形成された薄膜の劣化を防ぐこと。 【解決手段】処理室３内に薄膜を形成するための材料ガ
スを導入する材料ガス導入管７、排気管１１、通気手段
９、メイン排気バルブ１２、補助排気バルブ１３、真空
ポンプ１４等から構成されている。処理室３の外部から
パージガスを導入し、インレットフランジ６の排気口か
ら排気方向へパージガスを供給するパージガス導入管８
を設けている。アウトガスが処理室３内へ逆流するのを
防止するため、インレットフランジ６の排気口１１から
排気方向へパージガスを送風している。パージガス導入
管８の先端部は、パージガスを排気口１１から排気方向
へ送風するように形成している。
生成物からのアウトガスが反応室内へ逆流するのを防止
し、半導体基板に形成された薄膜の劣化を防ぐこと。 【解決手段】処理室３内に薄膜を形成するための材料ガ
スを導入する材料ガス導入管７、排気管１１、通気手段
９、メイン排気バルブ１２、補助排気バルブ１３、真空
ポンプ１４等から構成されている。処理室３の外部から
パージガスを導入し、インレットフランジ６の排気口か
ら排気方向へパージガスを供給するパージガス導入管８
を設けている。アウトガスが処理室３内へ逆流するのを
防止するため、インレットフランジ６の排気口１１から
排気方向へパージガスを送風している。パージガス導入
管８の先端部は、パージガスを排気口１１から排気方向
へ送風するように形成している。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置製造分野に
関するものであり、特にＣＶＤ装置のように反応室へ材
料ガスを導入して反応させ、反応後のガスを排気する機
能を有する半導体処理装置に利用して有効なものであ
る。
関するものであり、特にＣＶＤ装置のように反応室へ材
料ガスを導入して反応させ、反応後のガスを排気する機
能を有する半導体処理装置に利用して有効なものであ
る。
【０００２】
【従来の技術】半導体基板上にシリコン窒化膜（Si3N
4）、多結晶シリコン膜（poly-Si）、シリコン酸化膜
（SiO2）を形成するためには、主に低圧ＣＶＤ設備が用
いられている。従来このような設備は、熱処理室を水平
に配置した横型構造が採用されていたが、近年、プロセ
スの微細化や半導体基板の大口径化の点で有利な縦型設
備への移行が進んでいる。
4）、多結晶シリコン膜（poly-Si）、シリコン酸化膜
（SiO2）を形成するためには、主に低圧ＣＶＤ設備が用
いられている。従来このような設備は、熱処理室を水平
に配置した横型構造が採用されていたが、近年、プロセ
スの微細化や半導体基板の大口径化の点で有利な縦型設
備への移行が進んでいる。
【０００３】図６に従来の縦型低圧ＣＶＤ装置の構成を
示す。縦型低圧ＣＶＤ装置４５は、主に、半導体基板４
７の熱処理を行う熱処理部４８、熱処理に必要なガスを
供給するガス供給系５３、半導体基板４７を収納した収
納治具４６を熱処理部４８に出し入れする機構を備えた
治具搬送部５１、熱処理の温度、時間、ガス流量、半導
体基板の収納治具の出し入れ等を制御する制御部５２、
プロセスチューブ４９内を減圧するための真空排気系５
４からなる。熱処理部４８はプロセスチューブ４９（内
管）、ヒータ５０、インレットフランジ５８等からな
り、インレットフランジ５８には材料ガス導入口５３
ａ、排気口５５ａが設けられている。排気口５５ａに接
続された真空排気系５４は、主に排気管５５、メイン排
気バルブ５６、真空ポンプ５７等から構成されている。
示す。縦型低圧ＣＶＤ装置４５は、主に、半導体基板４
７の熱処理を行う熱処理部４８、熱処理に必要なガスを
供給するガス供給系５３、半導体基板４７を収納した収
納治具４６を熱処理部４８に出し入れする機構を備えた
治具搬送部５１、熱処理の温度、時間、ガス流量、半導
体基板の収納治具の出し入れ等を制御する制御部５２、
プロセスチューブ４９内を減圧するための真空排気系５
４からなる。熱処理部４８はプロセスチューブ４９（内
管）、ヒータ５０、インレットフランジ５８等からな
り、インレットフランジ５８には材料ガス導入口５３
ａ、排気口５５ａが設けられている。排気口５５ａに接
続された真空排気系５４は、主に排気管５５、メイン排
気バルブ５６、真空ポンプ５７等から構成されている。
【０００４】この縦型ＣＶＤ装置４５では、まず、成膜
処理すべき半導体基板４７を収納した収納治具４６を治
具搬送部５１によってプロセスチューブ４９内に挿入し
外部と遮断する。次に真空排気系５４によりプロセスチ
ューブ４９内を所望の真空度に排気する。その後プロセ
スチューブ４９内部の温度を制御しながらガス供給系５
３により材料ガスを導入し、半導体基板４７表面で材料
ガスを反応させて薄膜を形成する。反応後のガスは、真
空排気系５４により排気される。
処理すべき半導体基板４７を収納した収納治具４６を治
具搬送部５１によってプロセスチューブ４９内に挿入し
外部と遮断する。次に真空排気系５４によりプロセスチ
ューブ４９内を所望の真空度に排気する。その後プロセ
スチューブ４９内部の温度を制御しながらガス供給系５
３により材料ガスを導入し、半導体基板４７表面で材料
ガスを反応させて薄膜を形成する。反応後のガスは、真
空排気系５４により排気される。
【０００５】尚、低圧ＣＶＤ装置に関しては、例えば
「超ＬＳＩ製造・試験装置ガイドブック １９８８年
版」（工業調査会発行）第３８頁右欄第４４行目乃至第
３９頁左欄第４０行目等に記載されている。
「超ＬＳＩ製造・試験装置ガイドブック １９８８年
版」（工業調査会発行）第３８頁右欄第４４行目乃至第
３９頁左欄第４０行目等に記載されている。
【０００６】
【発明が解決しようとする課題】上記のように半導体基
板に成膜処理を施す場合、例えばシリコン窒化膜（Si3N
4）を形成する場合は、形成の過程で反応副生成物が発
生する。即ち、ダイクロルシラン（SiH2Cl2）とアンモ
ニア（NH3）とを高温下で反応させると、シリコン窒化
膜と塩化水素（HCl）、水素（H2）が生成されるが、反
応副生成物として塩化アンモニウム（NH3Cl）が生成さ
れる。塩化アンモニウムは、４００℃以上の高温下にお
いては昇華してしまうが、それ以下の温度になった場合
は反応副生成物として残留してしまう。特に温度が低く
なるインレットフランジの排気口付近、あるいは排気管
内では反応副生成物の残留が著しい。このような反応副
生成物が残留した場合、例えば上記のような塩化アンモ
ニウムが残留した場合は、そこからアウトガスとして塩
化水素が発生し、成膜処理終了時プロセスチューブ内を
大気圧に戻す際にプロセスチューブ方向へ逆流してしま
うことが本発明者により明らかになった。逆流してしま
ったアウトガスが、半導体基板に付着すると、生成され
た薄膜の膜質が劣化し耐圧不良となったり、劣化した膜
が異物としてカウントされるという問題が生じる。
板に成膜処理を施す場合、例えばシリコン窒化膜（Si3N
4）を形成する場合は、形成の過程で反応副生成物が発
生する。即ち、ダイクロルシラン（SiH2Cl2）とアンモ
ニア（NH3）とを高温下で反応させると、シリコン窒化
膜と塩化水素（HCl）、水素（H2）が生成されるが、反
応副生成物として塩化アンモニウム（NH3Cl）が生成さ
れる。塩化アンモニウムは、４００℃以上の高温下にお
いては昇華してしまうが、それ以下の温度になった場合
は反応副生成物として残留してしまう。特に温度が低く
なるインレットフランジの排気口付近、あるいは排気管
内では反応副生成物の残留が著しい。このような反応副
生成物が残留した場合、例えば上記のような塩化アンモ
ニウムが残留した場合は、そこからアウトガスとして塩
化水素が発生し、成膜処理終了時プロセスチューブ内を
大気圧に戻す際にプロセスチューブ方向へ逆流してしま
うことが本発明者により明らかになった。逆流してしま
ったアウトガスが、半導体基板に付着すると、生成され
た薄膜の膜質が劣化し耐圧不良となったり、劣化した膜
が異物としてカウントされるという問題が生じる。
【０００７】そこで本発明の目的は、半導体基板の成膜
処理において発生する反応副生成物からのアウトガスが
反応室内へ逆流するのを防止し、半導体基板に形成され
た薄膜の劣化を防ぐことを目的とする。
処理において発生する反応副生成物からのアウトガスが
反応室内へ逆流するのを防止し、半導体基板に形成され
た薄膜の劣化を防ぐことを目的とする。
【０００８】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、真空処理装置の排気口に排
気方向へ向かってパージガスを供給するものである。
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、真空処理装置の排気口に排
気方向へ向かってパージガスを供給するものである。
【００１０】
【作用】上記手段によると、パージガスを排気口に排気
方向へ向かって供給するので、パージガスが反応副生成
物から発生したアウトガスを押し戻し、反応室方向へ逆
流するのを防ぐ。従って、半導体基板に形成された薄膜
のアウトガスによる劣化を防止することができる。
方向へ向かって供給するので、パージガスが反応副生成
物から発生したアウトガスを押し戻し、反応室方向へ逆
流するのを防ぐ。従って、半導体基板に形成された薄膜
のアウトガスによる劣化を防止することができる。
【００１１】
【実施例】以下、本発明の一実施例を、縦型低圧ＣＶＤ
装置に用いた例で説明する。図１に本発明の一実施例で
ある縦型低圧ＣＶＤ装置の主要部の概略を示す。縦型低
圧ＣＶＤ装置１は、収納治具２に収納された半導体基板
４の処理を行う処理室３（プロセスチューブ）、内管
５、材料ガスの導入口及び反応ガス等の排気口が設けら
れたインレットフランジ６、処理室３内に薄膜を形成す
るための材料ガスを導入する材料ガス導入管７、排気管
１１、通気手段９、メイン排気バルブ１２、補助排気バ
ルブ１３、真空ポンプ１４等から構成されている。処理
室３周囲には、処理室３内の温調を行うための均熱管及
びヒータが設けられている（図示せず）。本発明では、
処理室３の外部からパージガスを導入し、インレットフ
ランジ６の排気口から排気方向へパージガスを供給する
パージガス導入管８を設けている。図２にインレットフ
ランジ６の拡大断面図を示す。インレットフランジ６に
接続された排気管１１の内壁面には、処理室３における
ＣＶＤ反応の反応副生成物１６が付着する。反応副生成
物１６からは、アウトガスが１７が発生する。本発明で
は、このアウトガス１７が処理室３内へ逆流するのを防
止するため、インレットフランジ６の排気口１１ａから
排気方向へパージガス１５を送風し、アウトガスを押し
戻している。パージガス１５は、アウトガスと反応しな
いように不活性ガスを用い、例えば本実施例では窒素ガ
ス（Ｎ2）を用いている。パージガス１５の導入は、イ
ンレットフランジ６に外部からパージガス１５を導入す
るためのパージガス導入管８を設けて行っており、パー
ジガス導入管８の先端部は、パージガス１５を排気口１
１ａから排気方向へ送風するように形成している。
装置に用いた例で説明する。図１に本発明の一実施例で
ある縦型低圧ＣＶＤ装置の主要部の概略を示す。縦型低
圧ＣＶＤ装置１は、収納治具２に収納された半導体基板
４の処理を行う処理室３（プロセスチューブ）、内管
５、材料ガスの導入口及び反応ガス等の排気口が設けら
れたインレットフランジ６、処理室３内に薄膜を形成す
るための材料ガスを導入する材料ガス導入管７、排気管
１１、通気手段９、メイン排気バルブ１２、補助排気バ
ルブ１３、真空ポンプ１４等から構成されている。処理
室３周囲には、処理室３内の温調を行うための均熱管及
びヒータが設けられている（図示せず）。本発明では、
処理室３の外部からパージガスを導入し、インレットフ
ランジ６の排気口から排気方向へパージガスを供給する
パージガス導入管８を設けている。図２にインレットフ
ランジ６の拡大断面図を示す。インレットフランジ６に
接続された排気管１１の内壁面には、処理室３における
ＣＶＤ反応の反応副生成物１６が付着する。反応副生成
物１６からは、アウトガスが１７が発生する。本発明で
は、このアウトガス１７が処理室３内へ逆流するのを防
止するため、インレットフランジ６の排気口１１ａから
排気方向へパージガス１５を送風し、アウトガスを押し
戻している。パージガス１５は、アウトガスと反応しな
いように不活性ガスを用い、例えば本実施例では窒素ガ
ス（Ｎ2）を用いている。パージガス１５の導入は、イ
ンレットフランジ６に外部からパージガス１５を導入す
るためのパージガス導入管８を設けて行っており、パー
ジガス導入管８の先端部は、パージガス１５を排気口１
１ａから排気方向へ送風するように形成している。
【００１２】次に、本発明の縦型低圧ＣＶＤ装置を用い
た半導体基板の処理方法を説明する。 まず、収納治具
２に半導体基板４を収納し、図示しないボートエレベー
タで収納治具２を上昇させて処理室３にセットする。次
に処理室３内を真空ポンプを用いて、およそ０．１〜１
０Ｔｏｒｒ程度の圧力に排気する。排気の際は、排気の
衝撃を防ぐため、最初補助排気バルブ１３を開いてスロ
ー排気を行い、その後メイン排気バルブ１２を開いて所
望の圧力に真空引きを行う。次に材料ガス導入管７から
処理室３内へ材料ガスを導入し、ＣＶＤ処理を行う。こ
の時、処理室３内の温度は、例えば多結晶シリコン膜を
形成する場合はおよそ５６０℃〜６５０℃に設定する。
処理中は、反応ガスを排気して処理室内の圧力を保持す
るために真空ポンプ１４を作動させている。処理終了後
は、処理室３内を大気圧に戻す。その際、排気管１１内
に付着している反応副生成物からアウトガスが発生し処
理室３方向へ逆流するのを防止するため、パージガス導
入管８からパージガス、例えば窒素ガスを排気口１１ａ
から排気方向へ送風する。これによって、反応副生成物
からのアウトガスは、パージガスによって排気方向へ押
し戻される。その時、通気手段９のバルブ１０開けてお
くことにより、通気手段９へのガスの流れを形成する。
尚、この場合真空ポンプ１４を用いて排気してもよい
が、大気圧時は通気手段を用いる方が低コストとなる。
図３のフロー図に示すように、処理室３内が大気圧の
間、収納治具２を図示しないボートエレベータで下降さ
せて、半導体基板４を次に処理すべき半導体基板と入れ
替え、再び収納治具２を上昇させて処理室３にセットす
る。その間、パージガスを排気口１１ａから供給してい
るので、処理前の半導体基板の表面に反応副生成物が付
着せず、生成膜のくもりの発生を防止することができ
る。例えば、ＭＯＳＦＥＴの形成プロセスにおいては、
ゲート電極を形成する多結晶シリコン層を成膜させる場
合、ゲート絶縁膜となるシリコン酸化膜上にアウトガス
が付着すると、シリコン酸化膜が劣化し、耐圧不良を引
き起こすが、パージガスを排気口１１ａから排気方向へ
送風することにより、処理室３内にアウトガスが侵入し
ないので、シリコン酸化膜上にアウトガスが付着せず、
ＭＯＳＦＥＴの耐圧不良を防止することができる。
た半導体基板の処理方法を説明する。 まず、収納治具
２に半導体基板４を収納し、図示しないボートエレベー
タで収納治具２を上昇させて処理室３にセットする。次
に処理室３内を真空ポンプを用いて、およそ０．１〜１
０Ｔｏｒｒ程度の圧力に排気する。排気の際は、排気の
衝撃を防ぐため、最初補助排気バルブ１３を開いてスロ
ー排気を行い、その後メイン排気バルブ１２を開いて所
望の圧力に真空引きを行う。次に材料ガス導入管７から
処理室３内へ材料ガスを導入し、ＣＶＤ処理を行う。こ
の時、処理室３内の温度は、例えば多結晶シリコン膜を
形成する場合はおよそ５６０℃〜６５０℃に設定する。
処理中は、反応ガスを排気して処理室内の圧力を保持す
るために真空ポンプ１４を作動させている。処理終了後
は、処理室３内を大気圧に戻す。その際、排気管１１内
に付着している反応副生成物からアウトガスが発生し処
理室３方向へ逆流するのを防止するため、パージガス導
入管８からパージガス、例えば窒素ガスを排気口１１ａ
から排気方向へ送風する。これによって、反応副生成物
からのアウトガスは、パージガスによって排気方向へ押
し戻される。その時、通気手段９のバルブ１０開けてお
くことにより、通気手段９へのガスの流れを形成する。
尚、この場合真空ポンプ１４を用いて排気してもよい
が、大気圧時は通気手段を用いる方が低コストとなる。
図３のフロー図に示すように、処理室３内が大気圧の
間、収納治具２を図示しないボートエレベータで下降さ
せて、半導体基板４を次に処理すべき半導体基板と入れ
替え、再び収納治具２を上昇させて処理室３にセットす
る。その間、パージガスを排気口１１ａから供給してい
るので、処理前の半導体基板の表面に反応副生成物が付
着せず、生成膜のくもりの発生を防止することができ
る。例えば、ＭＯＳＦＥＴの形成プロセスにおいては、
ゲート電極を形成する多結晶シリコン層を成膜させる場
合、ゲート絶縁膜となるシリコン酸化膜上にアウトガス
が付着すると、シリコン酸化膜が劣化し、耐圧不良を引
き起こすが、パージガスを排気口１１ａから排気方向へ
送風することにより、処理室３内にアウトガスが侵入し
ないので、シリコン酸化膜上にアウトガスが付着せず、
ＭＯＳＦＥＴの耐圧不良を防止することができる。
【００１３】収納治具２を処理室３にセット後、再び処
理室３内を排気し、ＣＶＤ処理を行う。これらのような
処理を繰り返し、処理室が大気圧の際にパージガスを排
気口から排気方向へ送風する。これにより、アウトガス
による膜質の劣化が防止でき、ＣＶＤ工程における歩留
を向上させることができる。
理室３内を排気し、ＣＶＤ処理を行う。これらのような
処理を繰り返し、処理室が大気圧の際にパージガスを排
気口から排気方向へ送風する。これにより、アウトガス
による膜質の劣化が防止でき、ＣＶＤ工程における歩留
を向上させることができる。
【００１４】以下、本発明の作用効果について説明す
る。
る。
【００１５】（１）真空処理装置の排気口に排気方向へ
向かってパージガスを供給する手段を設けたことによ
り、排気口に排気方向へ向かって供給されたパージガス
によって、反応副生成物から発生したアウトガスが反応
室方向へ逆流するのを防ぐことができる。従って、半導
体基板に形成された薄膜のアウトガスによる劣化を防止
することができる。
向かってパージガスを供給する手段を設けたことによ
り、排気口に排気方向へ向かって供給されたパージガス
によって、反応副生成物から発生したアウトガスが反応
室方向へ逆流するのを防ぐことができる。従って、半導
体基板に形成された薄膜のアウトガスによる劣化を防止
することができる。
【００１６】（２）排気管に通気手段と排気用バルブ及
び真空ポンプを接続し、通気手段を排気口と排気用バル
ブとの間に接続することにより、処理室内が大気圧状態
で真空ポンプが作動していないときに、反応副生成物か
ら発生したアウトガスを通気手段から排出させることが
できる。
び真空ポンプを接続し、通気手段を排気口と排気用バル
ブとの間に接続することにより、処理室内が大気圧状態
で真空ポンプが作動していないときに、反応副生成物か
ら発生したアウトガスを通気手段から排出させることが
できる。
【００１７】（３）パージガスとして不活性ガスを用い
ることにより、反応副生成物または反応副生成物から発
生したアウトガスとの反応を防ぐことができる。
ることにより、反応副生成物または反応副生成物から発
生したアウトガスとの反応を防ぐことができる。
【００１８】（４）処理室が大気圧状態の際、排気口に
排気方向へ向かってパージガスを供給することにより、
反応副生成物から発生したアウトガスが反応室方向へ逆
流するのを防ぐことができる。従って、半導体基板に形
成された薄膜のアウトガスによる劣化を防止することが
できる。
排気方向へ向かってパージガスを供給することにより、
反応副生成物から発生したアウトガスが反応室方向へ逆
流するのを防ぐことができる。従って、半導体基板に形
成された薄膜のアウトガスによる劣化を防止することが
できる。
【００１９】（５）排気管に通気手段を接続し、パージ
ガスに通気口への気流を形成させることにより、処理室
内が大気圧状態で真空ポンプが作動していないときに、
反応副生成物から発生したアウトガスを通気手段から排
出させることができる。
ガスに通気口への気流を形成させることにより、処理室
内が大気圧状態で真空ポンプが作動していないときに、
反応副生成物から発生したアウトガスを通気手段から排
出させることができる。
【００２０】（６）ＭＯＳＦＥＴの形成プロセスにおい
て、ゲート電極を形成する多結晶シリコン層を成膜させ
る場合、パージガスを排気口から排気方向へ送風するこ
とにより、処理室内にアウトガスが侵入しないので、シ
リコン酸化膜上にアウトガスが付着せず、ＭＯＳＦＥＴ
の耐圧不良を防止することができる。
て、ゲート電極を形成する多結晶シリコン層を成膜させ
る場合、パージガスを排気口から排気方向へ送風するこ
とにより、処理室内にアウトガスが侵入しないので、シ
リコン酸化膜上にアウトガスが付着せず、ＭＯＳＦＥＴ
の耐圧不良を防止することができる。
【００２１】以上、本発明者によって、なされた発明を
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。上記実
施例では、縦型低圧ＣＶＤ装置を例に本発明を説明した
が、横型低圧ＣＶＤ装置や枚様処理型プラズマＣＶＤ装
置にも同様に用いることができる。図４に横型低圧ＣＶ
Ｄ装置に本発明を適用した例を示す。パージガス導入管
２５は横型の処理室１９の排気口２９ａ付近に設けら
れ、パージガスを排気方向へ送風する。パージガスによ
って運ばれたアウトガスは、排気管２９に接続された通
気手段２６から排気される。これにより上記実施例の縦
型低圧ＣＶＤ装置と同様の効果を得ることができる。図
５に枚様処理型プラズマＣＶＤ装置に本発明を適用した
例を示す。例えばこの例のように排気口が複数ある場合
は、パージガス導入管もそれに応じて設けられる。この
例の場合は、排気口４２ａ、４２ｂに対してパージガス
導入管４４ａ、４４ｂが設けられている。この場合にお
いても、パージガスを排気方向へ送風し、パージガスに
よって運ばれたアウトガスは、図示しない排気管に接続
された通気手段から排気される。これにより上記実施例
の縦型低圧ＣＶＤ装置と同様の効果を得ることができ
る。
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。上記実
施例では、縦型低圧ＣＶＤ装置を例に本発明を説明した
が、横型低圧ＣＶＤ装置や枚様処理型プラズマＣＶＤ装
置にも同様に用いることができる。図４に横型低圧ＣＶ
Ｄ装置に本発明を適用した例を示す。パージガス導入管
２５は横型の処理室１９の排気口２９ａ付近に設けら
れ、パージガスを排気方向へ送風する。パージガスによ
って運ばれたアウトガスは、排気管２９に接続された通
気手段２６から排気される。これにより上記実施例の縦
型低圧ＣＶＤ装置と同様の効果を得ることができる。図
５に枚様処理型プラズマＣＶＤ装置に本発明を適用した
例を示す。例えばこの例のように排気口が複数ある場合
は、パージガス導入管もそれに応じて設けられる。この
例の場合は、排気口４２ａ、４２ｂに対してパージガス
導入管４４ａ、４４ｂが設けられている。この場合にお
いても、パージガスを排気方向へ送風し、パージガスに
よって運ばれたアウトガスは、図示しない排気管に接続
された通気手段から排気される。これにより上記実施例
の縦型低圧ＣＶＤ装置と同様の効果を得ることができ
る。
【００２２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００２３】すなわち、真空処理装置の排気口に排気方
向へ向かってパージガスを供給する手段を設けたことに
より、排気口に排気方向へ向かって供給されたパージガ
スによって、反応副生成物から発生したアウトガスが反
応室方向へ逆流するのを防ぐことができる。従って、半
導体基板に形成された薄膜のアウトガスによる劣化を防
止することができるものである。
向へ向かってパージガスを供給する手段を設けたことに
より、排気口に排気方向へ向かって供給されたパージガ
スによって、反応副生成物から発生したアウトガスが反
応室方向へ逆流するのを防ぐことができる。従って、半
導体基板に形成された薄膜のアウトガスによる劣化を防
止することができるものである。
【００２４】
【図１】本発明の一実施例である縦型低圧ＣＶＤ装置の
主要部の概略を示す図である。
主要部の概略を示す図である。
【図２】本発明の一実施例である縦型低圧ＣＶＤ装置の
インレットフランジ６の拡大断面図を示す図である。
インレットフランジ６の拡大断面図を示す図である。
【図３】本発明の一実施例である縦型低圧ＣＶＤ装置を
用いた半導体基板の処理方法を示すフロー図である。
用いた半導体基板の処理方法を示すフロー図である。
【図４】本発明の他の実施例である横型低圧ＣＶＤ装置
の主要部の概略を示す図である。
の主要部の概略を示す図である。
【図５】本発明の他の実施例である枚様処理型プラズマ
ＣＶＤ装置の主要部の概略を示す図である。
ＣＶＤ装置の主要部の概略を示す図である。
【図６】従来の縦型低圧ＣＶＤ装置の主要部の概略を示
す図である。
す図である。
１……縦型低圧ＣＶＤ装置，２……収納治具，３……処
理室，４……半導体基板，５……内管，６……インレッ
トフランジ，７……材料ガス導入管，８……パージガス
導入管，９……通気手段，１０……バルブ，１１……排
気管，１２……メイン排気バルブ，１３……補助排気バ
ルブ，１４……真空ポンプ，１５……パージガス，１６
……反応副生成物，１７……アウトガス，１８……横型
低圧ＣＶＤ装置，１９……処理室，２０……ヒータ，２
１……収納治具，２２……半導体基板，２３……ガスコ
ントローラー，２４……材料ガス導入管，２５……パー
ジガス導入管，２６……通気手段，２７……バルブ，２
８……逆止弁，２９……排気管，３０……メイン排気バ
ルブ，３１……補助排気管，３２……補助排気バルブ，
３３……ブースターポンプ，３４……ロータリーポン
プ，３５……枚様処理型プラズマＣＶＤ装置，３６……
処理室，３７……処理ステージ，３８……半導体基板，
３９……材料ガス導入管，４０……シャワー電極，４１
……プラズマ，４２ａ、４２ｂ……排気口，４３……高
周波電源，４４ａ、４４ｂ……パージガス導入管，４５
……縦型低圧ＣＶＤ装置，４６……収納治具，４７……
半導体基板，４８……熱処理部，４９……プロセスチュ
ーブ，５０……ヒータ，５１……治具搬送部，５２……
制御部，５３……ガス供給系，５３ａ……材料ガス導入
口，５４……真空排気系，５５……排気管，５５ａ……
排気口，５６……メイン排気バルブ，５７……補助排気
バルブ，５８……インレットフランジ，５９……バル
ブ，６０……補助排気バルブ
理室，４……半導体基板，５……内管，６……インレッ
トフランジ，７……材料ガス導入管，８……パージガス
導入管，９……通気手段，１０……バルブ，１１……排
気管，１２……メイン排気バルブ，１３……補助排気バ
ルブ，１４……真空ポンプ，１５……パージガス，１６
……反応副生成物，１７……アウトガス，１８……横型
低圧ＣＶＤ装置，１９……処理室，２０……ヒータ，２
１……収納治具，２２……半導体基板，２３……ガスコ
ントローラー，２４……材料ガス導入管，２５……パー
ジガス導入管，２６……通気手段，２７……バルブ，２
８……逆止弁，２９……排気管，３０……メイン排気バ
ルブ，３１……補助排気管，３２……補助排気バルブ，
３３……ブースターポンプ，３４……ロータリーポン
プ，３５……枚様処理型プラズマＣＶＤ装置，３６……
処理室，３７……処理ステージ，３８……半導体基板，
３９……材料ガス導入管，４０……シャワー電極，４１
……プラズマ，４２ａ、４２ｂ……排気口，４３……高
周波電源，４４ａ、４４ｂ……パージガス導入管，４５
……縦型低圧ＣＶＤ装置，４６……収納治具，４７……
半導体基板，４８……熱処理部，４９……プロセスチュ
ーブ，５０……ヒータ，５１……治具搬送部，５２……
制御部，５３……ガス供給系，５３ａ……材料ガス導入
口，５４……真空排気系，５５……排気管，５５ａ……
排気口，５６……メイン排気バルブ，５７……補助排気
バルブ，５８……インレットフランジ，５９……バル
ブ，６０……補助排気バルブ
Claims (6)
- 【請求項１】半導体基板を収容する処理室と、該処理室
内に前記半導体基板上に薄膜を形成する材料ガスを導入
する材料ガス導入手段と、反応後のガスを前記処理室内
から排気する排気口及び排気管を備えた排気手段とを具
備してなる半導体基板処理装置であって、前記処理室の
内部の前記排気口に排気方向へ向かってパージガスを供
給する手段を備えたことを特徴とする半導体基板処理装
置。 - 【請求項２】前記排気管には、通気手段と排気用バルブ
及び真空ポンプが接続されており、前記通気手段は、前
記排気口と前記排気用バルブとの間に接続されているこ
とを特徴とする請求項１記載の半導体熱処理装置。 - 【請求項３】前記パージガスは、不活性ガスであること
を特徴とする請求項１又は２記載の半導体基板処理装
置。 - 【請求項４】大気圧状態で、排気口を備え該排気口に排
気管を接続した処理室へ半導体基板をセットする処理
と、前記処理室内を排気し所望の圧力にする処理、前記
処理室内へ薄膜を形成する材料ガスを導入し前記半導体
基板上に薄膜を形成する処理、及び前記処理室内を大気
圧状態に戻す処理を備えた半導体基板処理方法であっ
て、前記処理室が大気圧状態の際、前記排気口に排気方
向へ向かってパージガスを供給することを特徴とする半
導体基板処理方法。 - 【請求項５】前記排気管には通気手段が接続されてお
り、前記パージガスは前記通気口への気流を形成するこ
とを特徴とする請求項４記載の半導体基板処理方法。 - 【請求項６】前記薄膜は、ＭＯＳＦＥＴのゲート電極を
形成する多結晶シリコン層であり、前記半導体基板には
ゲート絶縁膜となるシリコン酸化膜が形成されているこ
とを特徴とする請求項４又は５記載の半導体基板処理方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21442695A JPH0963963A (ja) | 1995-08-23 | 1995-08-23 | 半導体基板処理装置及び半導体基板処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21442695A JPH0963963A (ja) | 1995-08-23 | 1995-08-23 | 半導体基板処理装置及び半導体基板処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0963963A true JPH0963963A (ja) | 1997-03-07 |
Family
ID=16655599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21442695A Pending JPH0963963A (ja) | 1995-08-23 | 1995-08-23 | 半導体基板処理装置及び半導体基板処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0963963A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167424A (ja) * | 1997-08-20 | 1999-03-09 | Kokusai Electric Co Ltd | ヒータ支持装置 |
| JPH1199327A (ja) * | 1997-09-26 | 1999-04-13 | Tokyo Electron Ltd | 真空処理装置 |
| JP2001217194A (ja) * | 2000-02-02 | 2001-08-10 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| KR100304694B1 (ko) * | 1997-09-29 | 2001-11-02 | 윤종용 | 화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법 |
| US6348376B2 (en) | 1997-09-29 | 2002-02-19 | Samsung Electronics Co., Ltd. | Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact and capacitor of semiconductor device using the same |
| WO2003041142A1 (en) * | 2001-11-08 | 2003-05-15 | Genitech Co., Ltd. | Method for forming thin film |
| JP2003209101A (ja) * | 2002-01-17 | 2003-07-25 | Tokura Kogyo Kk | Ｃｖｄ排気系配管における塩化アンモニウムの付着防止方法 |
| JP2005332985A (ja) * | 2004-05-20 | 2005-12-02 | Sanyo Electric Co Ltd | 半導体製造装置およびそれを用いて製造した光起電力装置 |
| JP2019054234A (ja) * | 2017-09-14 | 2019-04-04 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置および大気開放方法 |
-
1995
- 1995-08-23 JP JP21442695A patent/JPH0963963A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167424A (ja) * | 1997-08-20 | 1999-03-09 | Kokusai Electric Co Ltd | ヒータ支持装置 |
| JPH1199327A (ja) * | 1997-09-26 | 1999-04-13 | Tokyo Electron Ltd | 真空処理装置 |
| KR100304694B1 (ko) * | 1997-09-29 | 2001-11-02 | 윤종용 | 화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법 |
| US6348376B2 (en) | 1997-09-29 | 2002-02-19 | Samsung Electronics Co., Ltd. | Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact and capacitor of semiconductor device using the same |
| JP2001217194A (ja) * | 2000-02-02 | 2001-08-10 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| KR100760291B1 (ko) * | 2001-11-08 | 2007-09-19 | 에이에스엠지니텍코리아 주식회사 | 박막 형성 방법 |
| WO2003041142A1 (en) * | 2001-11-08 | 2003-05-15 | Genitech Co., Ltd. | Method for forming thin film |
| JP2003209101A (ja) * | 2002-01-17 | 2003-07-25 | Tokura Kogyo Kk | Ｃｖｄ排気系配管における塩化アンモニウムの付着防止方法 |
| JP2005332985A (ja) * | 2004-05-20 | 2005-12-02 | Sanyo Electric Co Ltd | 半導体製造装置およびそれを用いて製造した光起電力装置 |
| JP2019054234A (ja) * | 2017-09-14 | 2019-04-04 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置および大気開放方法 |
| JP2020065079A (ja) * | 2017-09-14 | 2020-04-23 | 株式会社日立ハイテク | プラズマ処理装置および大気開放方法 |
| TWI704595B (zh) * | 2017-09-14 | 2020-09-11 | 日商日立全球先端科技股份有限公司 | 電漿處理裝置及大氣開放方法 |
| US10886106B2 (en) | 2017-09-14 | 2021-01-05 | Hitachi High-Tech Corporation | Plasma processing apparatus and method for venting a processing chamber to atmosphere |
| TWI750669B (zh) * | 2017-09-14 | 2021-12-21 | 日商日立全球先端科技股份有限公司 | 電漿處理裝置及大氣開放方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3421329B2 (ja) | 薄膜形成装置の洗浄方法 | |
| US6821572B2 (en) | Method of cleaning a chemical vapor deposition chamber | |
| CN109216186B (zh) | 蚀刻方法和残渣去除方法 | |
| JP4228150B2 (ja) | 成膜装置、成膜方法及び記憶媒体 | |
| KR100761757B1 (ko) | 막 형성 방법 | |
| TWI591747B (zh) | A substrate processing apparatus, a method of manufacturing the semiconductor apparatus, and a substrate processing method | |
| JP4675127B2 (ja) | 薄膜形成装置、薄膜形成装置の洗浄方法及びプログラム | |
| JP3590416B2 (ja) | 薄膜形成方法および薄膜形成装置 | |
| JP5011148B2 (ja) | 半導体装置の製造方法、クリーニング方法及び基板処理装置 | |
| JPH0758034A (ja) | ガス処理装置及びその洗浄方法 | |
| JP2002334869A (ja) | シリコン窒化膜の形成方法、形成装置及びこの形成装置の洗浄前処理方法 | |
| US9502233B2 (en) | Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium | |
| JP5881612B2 (ja) | 半導体装置の製造方法および製造装置 | |
| US11984319B2 (en) | Substrate processing method and film forming system | |
| JPH0963963A (ja) | 半導体基板処理装置及び半導体基板処理方法 | |
| JP2007035740A (ja) | 成膜方法、成膜装置及び記憶媒体 | |
| JP2008192835A (ja) | 成膜方法，基板処理装置，および半導体装置 | |
| CN109868459B (zh) | 一种半导体设备 | |
| JP2006032610A (ja) | 成膜装置 | |
| US20180182619A1 (en) | Method of manufacturing semiconductor device | |
| JP2005197561A (ja) | 基板処理装置 | |
| JP2010050270A (ja) | 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム | |
| JP2004288903A (ja) | 半導体デバイスの製造方法 | |
| US20230128868A1 (en) | Substrate processing method and substrate processing apparatus | |
| US20240087885A1 (en) | Method of forming silicon nitride film and film forming apparatus |