JPS63308341A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63308341A JPS63308341A JP14486187A JP14486187A JPS63308341A JP S63308341 A JPS63308341 A JP S63308341A JP 14486187 A JP14486187 A JP 14486187A JP 14486187 A JP14486187 A JP 14486187A JP S63308341 A JPS63308341 A JP S63308341A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- element isolation
- impurities
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の素子分離方法に関する。
従来の半導体装置の素子分離方法を第２図を用いて説明
する。まず第２図１ａｌのように第１導電型の半導体基
板上に酸化膜２を形成後窒化膜３を形成する。次に第２
図１ａｌのように写真蝕刻法により前記窒化膜３の不要
部分を除去する０次に第２図１ａｌのように、前記半導
体基板と同一導電型不純物をイオン注入する。その後、
熱酸化を行ないｔＪ２図（ｄｌのように前記窒化膜を除
去した部分に素子分離用酸化膜４を形成する。このとき
前記半導体基板１の前記酸化ＷＸ４との界面付近の不純
物濃度は、前記半導体基板１０基板不純物ｓＩｆより濃
くなる。この部分が、いわゆるチャンネルストッパと呼
ばれる領域となる０次に１ｓ２図（ｅ）のように前記酸
化ａ２と前記窒化膜３を除去する０次に熱熱化により酸
化ＷＸ６を形成し、続いて多結晶シリコン膜７を形成し
た後、写真蝕刻法により不要な多結晶シリコン膜を除去
してｆｉ２図（「）のようにＭＯ’Ｓ ）ランジスタを
形成する。
する。まず第２図１ａｌのように第１導電型の半導体基
板上に酸化膜２を形成後窒化膜３を形成する。次に第２
図１ａｌのように写真蝕刻法により前記窒化膜３の不要
部分を除去する０次に第２図１ａｌのように、前記半導
体基板と同一導電型不純物をイオン注入する。その後、
熱酸化を行ないｔＪ２図（ｄｌのように前記窒化膜を除
去した部分に素子分離用酸化膜４を形成する。このとき
前記半導体基板１の前記酸化ＷＸ４との界面付近の不純
物濃度は、前記半導体基板１０基板不純物ｓＩｆより濃
くなる。この部分が、いわゆるチャンネルストッパと呼
ばれる領域となる０次に１ｓ２図（ｅ）のように前記酸
化ａ２と前記窒化膜３を除去する０次に熱熱化により酸
化ＷＸ６を形成し、続いて多結晶シリコン膜７を形成し
た後、写真蝕刻法により不要な多結晶シリコン膜を除去
してｆｉ２図（「）のようにＭＯ’Ｓ ）ランジスタを
形成する。
しかし、前述の従来技術では素子分離用酸化膜４を形成
するとき、高温で長時間の酸化を行なうため、チャンネ
ルストッパ領域５の不純物が第２図（「）のようにＭＯ
３型トランジスタの能動領域の表面付近まで拡散してし
まいＭＯ３型トランジス夕のスレッシコルド電圧を変化
させる、いわゆる狭チャンネル効果が起きてしまうとい
う問題点を存する。
するとき、高温で長時間の酸化を行なうため、チャンネ
ルストッパ領域５の不純物が第２図（「）のようにＭＯ
３型トランジスタの能動領域の表面付近まで拡散してし
まいＭＯ３型トランジス夕のスレッシコルド電圧を変化
させる、いわゆる狭チャンネル効果が起きてしまうとい
う問題点を存する。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、チャンネルスドフバを形成して
もチャンネルストッパ領域の不純物がＭＯＳ）ランジス
タの能動領域の表面付近まで拡散しないようにすること
にある。
の目的とするところは、チャンネルスドフバを形成して
もチャンネルストッパ領域の不純物がＭＯＳ）ランジス
タの能動領域の表面付近まで拡散しないようにすること
にある。
本発明の半導体ＨＨの製造方法は、半導体基板上に素子
分離領域となる酸化膜を形成後、前記酸化膜上からイオ
ン打込法により不純物を導入することを特徴とする。
分離領域となる酸化膜を形成後、前記酸化膜上からイオ
ン打込法により不純物を導入することを特徴とする。
本発明による実施例を第１図を用いて詳しく説明する。
まず第１図（ａｌのように！１＠電型の半４体基板上に
熱酸化により酸イ？ｌ膜２を１００人〜１０００人形成
後、ＣＶＤ法ニヨり窒化Ｉａ３を５００人〜２０００人
形成する。次に第１図（ｂｌのように写真蝕刻法により
前記窒化膜３の不要部分を除去する。次に熱酸化を行な
い第１図（Ｃ１のように前記窒化膜を除去した部分に素
子分離用酸化膜４を５０００人〜２００００°人形成す
る。その後、前記酸化膜２と前記窒化膜３を除去する。
熱酸化により酸イ？ｌ膜２を１００人〜１０００人形成
後、ＣＶＤ法ニヨり窒化Ｉａ３を５００人〜２０００人
形成する。次に第１図（ｂｌのように写真蝕刻法により
前記窒化膜３の不要部分を除去する。次に熱酸化を行な
い第１図（Ｃ１のように前記窒化膜を除去した部分に素
子分離用酸化膜４を５０００人〜２００００°人形成す
る。その後、前記酸化膜２と前記窒化膜３を除去する。
次に第１図（ｄｌのように前記半導体基板と同一４電型
の不純物をイオン注入によりｌＸｌ０”〜ｌＸｌ０’’
ｃｍ−’のドーズ量で、そのピークが前記素子分離用酸
化膜４と前記半導体基板１の界面付近になるエネルギー
で打込む。その後第１図ｔｅｌのように８００℃〜１０
００°Ｃの温度でアニールを行ない前記イオン注入した
不純物を活性化する。次に熱酸化により１００人〜１０
００人の酸化膜６を形成し、続いてＣＶＤ法により１０
００人〜５０００人の多結晶シリコンＩｆｉ！７を形成
した後、写真蝕刻法により不要な多結晶シリコン膜を除
去して第１図（「）のようにＭＯＳ）ランジスタを形成
する。
の不純物をイオン注入によりｌＸｌ０”〜ｌＸｌ０’’
ｃｍ−’のドーズ量で、そのピークが前記素子分離用酸
化膜４と前記半導体基板１の界面付近になるエネルギー
で打込む。その後第１図ｔｅｌのように８００℃〜１０
００°Ｃの温度でアニールを行ない前記イオン注入した
不純物を活性化する。次に熱酸化により１００人〜１０
００人の酸化膜６を形成し、続いてＣＶＤ法により１０
００人〜５０００人の多結晶シリコンＩｆｉ！７を形成
した後、写真蝕刻法により不要な多結晶シリコン膜を除
去して第１図（「）のようにＭＯＳ）ランジスタを形成
する。
以上述べたように、本発明によれば、チャンネルストッ
パとなる不純物濃度の濃い部分は、素子分離領域では素
子分離酸化膜と半導体基板の界面付近にあり、ＭＯＳト
ランジスタの能動領域では半導体基板の深い部分にでき
、能動領域の表面付近まではこの不純物が拡散しない。
パとなる不純物濃度の濃い部分は、素子分離領域では素
子分離酸化膜と半導体基板の界面付近にあり、ＭＯＳト
ランジスタの能動領域では半導体基板の深い部分にでき
、能動領域の表面付近まではこの不純物が拡散しない。
このため従来のチャンネルストッパの効果を持ちながら
、ＭＯＳトランジスタの狭チャンネル効果は起こらない
という効果を育する。
、ＭＯＳトランジスタの狭チャンネル効果は起こらない
という効果を育する。
第１図（ａｌ〜（「）は本発明の実施例による半導体装
置の製造工程順断面図、第２図（ａｌ〜ｌｆｌは従来法
による半導体装置の工程順断面図。 なお図において、１・・・半導体基板、２・・・酸化膜
、３・・・窒化膜、４・・・素子分離用酸化膜、５・・
・チャンネルストッパ領域、６・・・ゲート酸化膜、７
・・・ゲート電極である。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他１名；２、′′に− （本） Ｃｂ）（０）
Ｃｃｍ （ｅ） （４） 憾１０ （え） （ｅ） （し） （、ｌ） ６句 ２狙
置の製造工程順断面図、第２図（ａｌ〜ｌｆｌは従来法
による半導体装置の工程順断面図。 なお図において、１・・・半導体基板、２・・・酸化膜
、３・・・窒化膜、４・・・素子分離用酸化膜、５・・
・チャンネルストッパ領域、６・・・ゲート酸化膜、７
・・・ゲート電極である。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他１名；２、′′に− （本） Ｃｂ）（０）
Ｃｃｍ （ｅ） （４） 憾１０ （え） （ｅ） （し） （、ｌ） ６句 ２狙
Claims (1)
- 半導体基板上に素子分離領域となる酸化膜を形成後、前
記酸化膜上からイオン打込法により不純物を前記半導体
基板中に導入することを特徴とした半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14486187A JPS63308341A (ja) | 1987-06-10 | 1987-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14486187A JPS63308341A (ja) | 1987-06-10 | 1987-06-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63308341A true JPS63308341A (ja) | 1988-12-15 |
Family
ID=15372103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14486187A Pending JPS63308341A (ja) | 1987-06-10 | 1987-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63308341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240874A (en) * | 1992-10-20 | 1993-08-31 | Micron Semiconductor, Inc. | Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129591A (en) * | 1977-04-18 | 1978-11-11 | Fujitsu Ltd | Production of semiconductor device |
| JPS5687340A (en) * | 1979-12-19 | 1981-07-15 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS5925242A (ja) * | 1983-07-11 | 1984-02-09 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-06-10 JP JP14486187A patent/JPS63308341A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129591A (en) * | 1977-04-18 | 1978-11-11 | Fujitsu Ltd | Production of semiconductor device |
| JPS5687340A (en) * | 1979-12-19 | 1981-07-15 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS5925242A (ja) * | 1983-07-11 | 1984-02-09 | Hitachi Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240874A (en) * | 1992-10-20 | 1993-08-31 | Micron Semiconductor, Inc. | Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63308341A (ja) | 半導体装置の製造方法 | |
| JPS62285470A (ja) | 半導体装置の製造方法 | |
| JP3145929B2 (ja) | 半導体装置の製造方法 | |
| JP2716300B2 (ja) | 半導体装置の製造方法 | |
| JP2743452B2 (ja) | 半導体装置の製造方法 | |
| JPH01297837A (ja) | 半導体装置の製造方法 | |
| JPS63289832A (ja) | 半導体装置の製造方法 | |
| JPS58201367A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JPS61287160A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH02309653A (ja) | 半導体集積回路の製造方法 | |
| TW200921796A (en) | Semiconductor device and method of manufacturing thereof | |
| JP3260485B2 (ja) | 半導体装置の製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH02278818A (ja) | 半導体装置の製造方法 | |
| JPS62190877A (ja) | 半導体装置及びその製造方法 | |
| JPH0582784A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH03257846A (ja) | 半導体装置の製造方法 | |
| JPS62193170A (ja) | 電界効果半導体装置の製造方法 | |
| JPH0199252A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03147370A (ja) | 半導体装置 | |
| JPS63278328A (ja) | 半導体容量素子の製造方法 | |
| JPS60225470A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH027567A (ja) | 絶縁ゲート型半導体装置の製造方法 |