JPS6333829A - 半導体ウエ−ハを修復する方法 - Google Patents

半導体ウエ−ハを修復する方法

Info

Publication number
JPS6333829A
JPS6333829A JP62117266A JP11726687A JPS6333829A JP S6333829 A JPS6333829 A JP S6333829A JP 62117266 A JP62117266 A JP 62117266A JP 11726687 A JP11726687 A JP 11726687A JP S6333829 A JPS6333829 A JP S6333829A
Authority
JP
Japan
Prior art keywords
wafer
rie
oxide
rapid thermal
thermal annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62117266A
Other languages
English (en)
Other versions
JP2544383B2 (ja
Inventor
サツトヤ・ナラヤン・チヤクラヴアルテイ
スチーブン・ジヨセフ・フオナシ
シヤオ−チユン・ミユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6333829A publication Critical patent/JPS6333829A/ja
Application granted granted Critical
Publication of JP2544383B2 publication Critical patent/JP2544383B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は乾式エツチングに関するものであり。
特に、乾式エツチング処理後のウェーハの特性を回復さ
せる方法に関するものである。
Ｂ、従来技術 乾式エツチング、特に反応性イオン・エツチングは、半
導体工業における微小な装置の製造の主要な処理工程と
なっている。残念なことに、乾式エツチングを行うと、
エネルギーの大きいイオンの衝突および残渣のよる汚染
のため、エツチングされる半導体の表面特性が変化する
ことが知られている。
反応性イオン・エツチングを行った半導体ウェーハの表
面に、ある種のＲＩＥ処理中に生じる化学反応の結果、
異物残渣の層が形成されることが研究により明らかにな
った。
最近の研究によれば、反応性イオン・エツチングを行っ
た半導性ウェーハの表層下の表層近くに転位、空格子点
、格子間型等の結晶欠陥を有する損傷層があり、エツチ
ング材料等の不純物を含有することもある、ということ
が、明らかになった。
この層の深さは、使用するイオンのエネルギーによって
、数十ないし数百オングストロームの範囲である。ＲＩ
Ｅ後の洗浄により、この損傷した層を完全に回復させ、
または除去しないと、装置の性質に有害な影響を及ぼす
ことがある。０２プラズマ・アッシング等、標準的な後
洗浄法はこのような結晶の損傷を除去するには効果的で
はない。
犠牲的酸化物皮膜の成長または半導体材料の湿式化学エ
ツチングにより、この損傷した領域を除去することが可
能である。しかし、これらの方法によりこの損傷した領
域を除去することは、材料の除去が現在の装置のミクロ
ンまたはサブミクロンの寸法に適合しないため、不適当
である。半導体ウェーハを高温の炉でアニーリングして
ＲＩＥによる結晶の損傷を修正する代替の方法も、原子
の拡散が著しくなる傾向があるため、適当ではない。
このような高温拡散は、現在の半導体装置に必要な幾何
学的形状を破壊する。
これらの欠点をさけ、しかもＲＩＥに露出した半導体の
表面特性を回復させる各種の方法が提案されている。た
とえば、短時間アニーリング法がＲａｎｓｏｍらにより
、第５回国際プラズマ処理シンポジウム（ｔｈｅ　Ｆｉ
ｆｔｈ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｙｍｐｏｓｉ
ｕｍ　ｏｎＰｌａｓｍａ　Ｐｒｏｃｅｓｓｉｎｇ）　、
　１９８４年１０月７〜１４日で開示された。Ｒａｎｓ
ｏｍらは、シリコン・ウェーハのＣＣＱ　Ｆ、／Ｈ，Ｒ
Ｉ　Ｅ、およびＣＣＱＦ。
／Ｈ２ＲＩＥとＯ，−ＲＩＥ／ＨＦ浸漬併用表面処理後
、９５０℃、１０５０℃、１１５０℃で、短時間のアニ
ーリングを用いたものである。Ｒａｎｓｏｍらは、この
種の処理は、ダイオードの特性の回復には効果がないと
判断した。反対に、Ｆｏｎａｓｈら（Ｊｏｕｒｎａｌ　
　ｏｆ　　Ａｐｐｌｉｅｄ　　Ｐｈｙｓｉｃｓ　　５８
　（２）、　１５．１９８５年７月、ｐ、８６２）は、
ＣＣＱ、、　−ＲＩＥにより損傷したシリコンの表面特
性の部分的に回復させるため、急速熱アニーリング法に
成功している。Ｒａｎ５ｏｎ＋らの結晶化度の回復の不
成功、および、Ｆｏｎａｓｈらの結晶化度の部分的成功
を考慮して、両者の研究における急速熱アニーリングは
、実質的に残渣または皮膜がない半導体表面について行
われなければならないことが推測される。この点で、Ｒ
ａｎｓｏｍらが用いた種類の塩・フッ素化炭素ガスはシ
リコン表面に、炭素、塩素およびフッ素原子を含有する
汚染皮膜を形成することが知られている。したがって、
塩・フッ素化炭素による反応性イオン・エツチングをし
だウェーハについては、ＲＩＥ後に形成される炭素質の
汚染皮膜は、急速熱アニーリングを行う前に、この発明
の発明者らにより除去された。しかし、この表面回復の
方法を使用すると、このエツチングされた半導体材料上
に形成するダイオードに、予期しない大きい直列抵抗が
生じ、このため半導体の表面は完全に回復されないこと
が示された。
Ｃ１発明が解決しようとする問題点 この発明は、上記の汚染の除去、および結晶性回復の問
題の解決を意図したものである。この発明により、ＣＣ
ＱＦ、／Ｈ，Ｌ：＝よるＲＩＥ後の半導体表面を回復す
る問題が解決され、他のＲＩＥ混合気体に対し、表面特
性および結晶性回復が増強され机 り６問題点を解決するための手段 簡単にいえば、この発明は、反応性イオン・エツチング
または他の形式の乾式エツチングにより生じた結晶性の
損傷を有する単結晶半導体ウェーハを修復する方法であ
る。この方法は下記の工程からなる。
半導体ウェーハの選択した部分に乾式エツチングを行い
、 半導体ウェーハのエツチングされた部分から乾式エツチ
ングの残渣の層をすべて除去し、エツチングされた部分
の上に酸化物の層を形成し。
ウェーハを急速熱アニーリングすることにより、酸化物
の層をわずかにウェーハ中に浸透させ、不純物をゲッタ
リングして酸化物層の下の結晶性を修復した後、 酸化物層を除去する。
この発明の実施例では、乾式エツチング工程は、結晶性
のｍ傷を生じる化学的に活性な気体によるエツチングと
、ウェーハのエツチングされた部分上の残渣皮膜の形成
からなる。残渣の層の除去および酸化物形成工程は、ウ
ェーハを酸素アッシングして残渣の皮膜を除去する工程
である。この実施例では、急速熱アニーリング工程は、
ウェーハを９００℃ないし１１００℃の温度に３０秒未
満加熱する工程である。この実施例における酸化物除去
工程は、単にＨＦ浸漬または低電力乾式エツチングによ
り実施される。
Ｅ、実施例 この発明は、乾式エツチングを行った後のウェーハの結
晶性およびウェーハの電気的特性の修復を目的とするも
のである。特に、この発明は、ウェーハの表面に近い領
域における損傷部分の修復を目的とする。半導体ウェー
ハの選択した部分上に乾式エツチングを行うことにより
損傷したウェーハの表面特性の修復は、まず、ウェーハ
の選択した部分から、乾式エツチングの残渣の層、およ
び不純物をすべて除去し、その上に酸化物の層を形成さ
せた後、ウェーハを急速熱アニーリングして酸化物層を
わずかにウェーハの損傷した領域に浸透させて、不純物
を酸化物と半導体との境界面にゲッタリングさせてこの
酸化物層の下の結晶性を修復し、次にこの酸化物層をゲ
ッタリングした不純物とともに除去することにより行う
。この酸化物形成、急速熱アニーリング、および酸化物
層の除去をこの順序で行う特異な一連の工程は５表面特
性の修復にきわめて効果的であることが見出された。
この発明は、５ｉｎ２を被覆したシリコン・ウェーハを
ＣＣＱ、Ｆ３／Ｈ，による反応性イオン・エツチングす
る実験について説明する。もちろん、この発明はシリコ
ン・ウェーハおよびこの特別なエツチング・ガス混合物
に限定されるものではなく、各種の半導体材料およびエ
ツチング・ガス混合物に広く応用することが可能である
。しかし、この発明は特にＣＣＱ　Ｆ、／Ｈ２によるエ
ツチングを行ったシリコンの表面の修復に適している。
この発明を説明するのに用いる特定の実験で、ｃ　ｃ　
ａ　Ｆ　３　／　Ｈ２反応性イオン・エツチング・ガス
混合物は、Ｓ　ｉ　Ｏ，とＳｉの相対エツチング比が８
＝１になるように、１：１の比とした。この選択性の高
いＣＣＩＦ、／Ｈ２によるＲＩＥによって、ＲＩＥ露出
により生ずる３つの有害な損傷または汚染層、すなわち
Ｓｉ表面上の残渣層、表面近くの不純物の浸透した層、
および損傷したＳｉの層のすべてを形成した。
この実験で、５ｉｎ２を被覆したシリコン・ウェーハの
ｃｃ　ＱＦ、／Ｈ２エツチングは、上部電極を取外した
柔軟なダイオード形のＲＩＥ装置により行った。エツチ
ングに用いたウェーハはＮ型の（１００）配向Ｓｉで、
抵抗率は０．８ないし２．０Ω−備である。ウェーハを
標準的な酸・塩基洗浄した後、このウェーハ上に熱酸化
物を約１８５０オングストロームの厚みに成長させた。
酸化の後、酸化物皮膜を介してウェーハをＣＣＱ　Ｆ、
／Ｈ２に露出してエツチングを行った。
エツチングには下記のパラメータを用いた。ガス流量：
２００ＳＣＣＭ、圧カニ１５ミリトル、ＲＦ電力密度：
　０．２５Ｗ／Ｊ、全ＲＦ電カニ約１０００ワット。こ
れらのパラメータにより、酸化物のエツチング速度は約
４００オングストローム／分であった。Ｓｉ○２皮膜の
エッチ・スルーを決定するための終点の検出は、Ｈｅ−
Ｎｅ（６２３８人）レーザ・インターフェロメータを用
いて行った。Ｓ　ｉ　Ｏ２の終点を検出した後、シリコ
ン・ウェーハのＣＣＱ　Ｆ、／Ｈ２によるＲＩＥをさら
に２．５分間続け、約５０％のオーバーエツチングとし
た。
上記の酸化したウェーハのうちの一部はこのＲＩＥ工程
を行わず、希薄ＨＦエツチング（Ｈ２Ｏ：ＨＦ＝７：１
）を行った。この湿式エツチングを行ったウェーハは、
この実験の対照として使用した。
アルゴンによるスパッタ・エッチ速度を５０人／分とし
たオージェ電子分光分析により、対照ウェーハの湿式エ
ツチングした表面と比較して、ＲＩＥに露出したウェー
ハの表面には、炭素質残渣の層が形成されていることが
判明した。
ＣＣＱＦ、／Ｈ２によりオーバーエツチングした表面上
に形成したこの残渣の層は塩素およびフッ素を含有し、
厚みは約３５オングストロームであると推定される。こ
の残渣層の組成は、Ｓｉ約５　ｒ＋　ｔ　。
％、０５ａｔ、％、Ｃ４２ａｔ、％、Ｆ６ａｔ、％、Ｃ
Ｑ１７ａｔ、％、Ｈ２５ａｔ、％である。
反射高エネルギ電子回折（ＲＨＥＥＤ）パターンを、対
照およびＲＩＥエツチングした表面を特徴づけるために
使用した。第１Ａ図は、湿式エツチングを行った対照ウ
ェーハのｎ−（１００）Ｓｉ表面のＲＨＥＥＤパターン
である。このＲＨＥＥＤパターンは垂直ストリーク１０
と、これから枝分れした菊池線１１を示し、これは洗浄
で平滑な単結晶（１００）のＳｉの表面を特徴づけるも
のである。第１Ｂ図は、ＣＣＱ　Ｆ、／Ｈ，によるＲＩ
Ｅでオーバーエツチングしたシリコン・ウェーハの表面
のＲＨＥＥＤパターンである。第１Ｂ図は、炭素質の残
渣層の下に、損傷したＳｉが存在することを示している
。特に、第１Ｂ図に示されるリング状のパターンはＳｉ
の（１１１）。
（２２０）および（３１１）の面からの屈折を示すもの
で、これは多結晶シリコンを示す種類のものである。第
１Ｂ図のハロー・パターン１３、および背景のヘイズ１
４も、残渣の層およびおそらくはある程度非晶化Ｓｉに
よるものであろう。
次に、標準的なハイ・バリアＡ　ｕ　／　ｎ　−Ｓ　ｉ
ショットキー・ダイオード（幅１圃、ドツトの厚み１０
００オングストローム）を、対照ウェーハおよびＲＩＥ
でエツチングしたウェーハの表面上に形成させた後、洗
浄した。すべてのウェーハの裏面にアルミニウムを蒸着
させ、ウェーハとオーム接触させた。これらの各ショッ
ト・ダイオードのＩ−Ｖ特性を第２図に示す。説明を容
易にするため、このＩ−Ｖグラフは、フォワード・バイ
アス特性の上に各曲線のリバース・バイアス特性を重ね
合わせたものである。したがって、下の４つの曲線は反
対方向、すなわちグラフの左方に見られる曲線であるリ
バース・ダイオード特性からなる。
この図では、実線で示した曲線２ＯＡは、対照ウェーハ
のダイオードのダイオード特性で、ウェーハ処理後に得
られ”る好ましいダイオード特性を示している。曲線２
ＯＡは、対照ウェーハのフォーワード・ダイオード・バ
イアス曲線であり、曲線２０Ｂは対照ウェーハのリバー
ス・バイアス特性を示す。曲線３０Ａは、あと処理を行
う前の、Ｒ■ｉに露出したシリコン・ウェーハのフォー
ワード・バイアス・ダイオード特性であり、曲線３０Ｂ
は、同じ＜ＲＩＥに露出したシリコン・ウェーハのリバ
ース・バイアス・ダイオード特性である。
ＲＩＥに露出したウェーハの曲線３０Ａは、フォワード
Ｉ−Ｖ特性が悪く、アイデアリティ・ファクターが大き
い（ｎ≧２．８）。対照ウェーハのフォワード電流より
下のフォワード電流の抑制は、リバース・ダイオード電
流の増大（Ｓｉの損傷による）とともに、境界層の存在
を示す。対照つ工−ハと比較してＲＩＥに露出したウェ
ーハのフォワードＩ−Ｖ特性が悪いことにより、ＲＩＥ
によってウェーハの接触抵抗が著しく増大することが明
らかである。このように、ＲＩＥに露出したウェーハの
リバースＩ−Ｖ特性３０Ｂは、これらのダイオードを流
れる洩れ電流が、ショットキー・ダイオードのシリコン
損傷によるバリアの低下（ダイオードの損傷による正の
電荷）によって、対照ウェーハと比較して、対称的に大
きくなることを示す。したがって、ＲＩＥ露出による損
傷（ｎ型材料におけるバリアの低下）は、リバース・バ
イアス・モードにおいて支配的であり、一方ＣＣｆｌ　
Ｆ、／Ｈ２によるＲＩＥによって生じる絶縁体様の残渣
層が、フォワード・バイアス・モードにおいて支配的で
あることがわかる。したがって、このようなＲＩＥに露
出したＳｉの表面はｖＬＳＩの製造には適さない。（こ
れらの表面はテバイスの品質ではない）。
前述のように、この発明は、ＲＩＥに露出したウェーハ
の表面特性および電気的性質を修復するための一連の工
程からなるものである。これらの工程は、ウェーハのエ
ツチングした部分から、乾式エツチングの残渣の層をす
べて除去し、これらのエツチングされた部分に酸化物層
を形成する工程、ウェーハを熱アニーリングして、酸化
物層をわずかにウェーハの損傷した領域に浸透させると
同時に、シリコン中の不純物を酸化物とＳｉとの境界面
にゲッタリングし、酸化物層の下の結晶性を修復する工
程、および損傷した領域の上部に浸透させた酸化物層を
、ゲッタリングした不純物とともに除去する工程からな
る。
この一連の工程の第１段階は、シリコン・ウェーハのエ
ツチングされた部分からＲＩＥの残渣層を除去し、これ
らのエツチングされた部分に酸化物を形成させることで
、多くの方法により行うことができる。ウェーハのエツ
チングした部分からＲＩＥの残渣を除去する必要がない
場合は、標準的な酸化物形成方法を用いることができる
。このＣＣΩＦ　３　／　Ｈ２によるＲＩＥを用いる実
験では。
ウェーハのエツチングした部分から炭素質の残渣を除去
すると同時に、その上に薄い酸化物の層を形成させるの
に、酸素アッシングを使用することができる。この０□
アツシングは、たとえば下記のパラメータで行うことが
できる。アッシング時間二６０分、プラズマ電力＝３０
０ワット、ガス流量：５０ｃｃ／分、ガス圧：　５００
ミリトル。この工程により、ウェーハのＲＩＥに露出し
てエツチングした部分に形成した炭素質の残渣層の大部
分が効果的に除去される。さらに、この工程により、こ
れらのエツチングされた部分上に、厚みがプラズマ露出
パラメータにより、数十オンゲス１−ローム台の酸化物
層が形成される。
一連の工程の次の段階は、望ましくない金属や有機物を
ウェーハのエツチングされた部分から除去する任意の洗
浄工程である。望ましくない金属や有機物を除去するた
めに使用するためには、各種の洗浄方法および洗浄溶液
がある。たとえば、この実験では、８５℃のＨ２Ｓｏ４
／ＨＮＯ３の洗浄液で１０分間洗浄した後、１２０℃の
Ｈ２ＳＯ。
で２０分間洗浄したが、この方法に限定するものではな
い。０２アツシングを行い、酸で洗浄したＲＩＥに露出
したウェーハのＲＨＥＥＤパターンは、ウェーハの表面
から大部分の残渣層が除去されたことを示す。このＲＨ
ＥＥＤパターンを第１Ｃ図に示す。しかし、第１Ｃ図の
ヘイズから、多結晶Ｓｉを示すリング状のパターン１２
が認められる。このＲＨＥＥＤパターンは、０２アツシ
ングと酸洗浄とにより、単結晶の基板を覆っていた材料
の一部が除去されたことを示す。これは、菊池線の特徴
の一部が、わずかながら再生しているのが見られるため
である。また、このパターンには多結晶シリコンのリン
グ状のパターンも認められる。しかし、これらのリング
は背景のヘイズによりほとんど失われている。これらは
おそらく０２アツシングにより生成した酸化物の存在に
よるものと考えられる。
これらの洗浄工程に引続き、ウェーハに急速熱アニーリ
ングを行う。この急速熱アニーリングは、酸化物層を下
のシリコンの損傷した領域に、浸透させる作用を行う。
浸透の深さは、アニーリングの温度および時間によって
決まる。１１００℃で１０秒間アニーリングした場合、
この酸化物の深さは２５０人である。この急速熱アニー
リングにより、同時にシリコン中の不純物がＳｉと酸化
物との境界面にゲッタリングされる。最後に、この急速
熱アニーリングにより、酸化物層の下のシリンの結晶構
造が修復される。この急速熱アニーリングにも各種の方
法がある。たとえば、タングステン／ハロゲン・フラッ
シュ・ランプによるパルスを、窒素雰囲気中で３０秒未
満の間与えることができる。一実施例では、このパルス
をタングステン／ハロゲン・ランプにより約１０秒間与
え、ウェーハの温度を効果的に１１００”Ｃまで上昇さ
せることができる。他のウェーハは７００℃および９５
０℃の温度で急速熱アニーリングした。
急速熱アニーリングを行った後のウェーハ表面から得た
ＲＨＥＥＤパターンを第１Ｄ図に示す。
この図を点検すると、背景のヘイズにより、リングがほ
とんど見えないことがわかる。単結晶の特徴は検出され
ない。これは、この酸化物が第１Ｃ図の酸化物より厚い
ことを意味する。この０２アツシング、酸洗浄および急
速熱アニーリング処理を行った表面上に全接点ショット
キ・ダイオードを形成すると、第２図の曲線４０Ｂが示
すように、電圧・電流測定により、優秀なリバースＩ−
■特性を示す。この電気的Ｉ−Ｖ特性は、ウェーハ表而
」二の酸化物層の下のＳｉは、急速熱アニーリングによ
り完全に回復したことを示唆する。しかし、曲線４ＯＡ
で示す測定したフォワード・バイアスＩ−Ｖ特性は、急
速熱アニーリングの前に得たフォワード・バイアス曲線
３０Ａに比べて、あまり改善されていない。急速熱アニ
ーリング後もフォワード・バイアス曲線が不良であるこ
とは驚異的であり、フォワード・バイアス・モードでは
直列抵抗が大きいことを示す。
この発明の最終工程は、ウェーハからの酸化物層の除去
である。これは、急速熱アニーリング時にＳｉ中に成長
した酸化物である。このアニーリング時に、酸化物の下
の損傷したＳｉが再成長し、不純物がＳｉと酸化物との
境界面にゲッタリングされた。したがって、酸化物を除
去すると、これらのゲッタリングされた不純物も除去さ
れ、°損傷したＳｉは酸化物中に包含される。この酸化
物除去を行うには、多くの方法が用いられる。この発明
を説明するために用いた実験では、ウェーハを５％ＨＦ
のＨＦ浸漬液に５秒間浸漬した後、脱イオン水ですすい
だ。この酸化物除去後、第１Ｅ図のＲＨＥＥＤパターン
が得られた。このパターンは、垂直ストリークおよび菊
池線が再び現われたことを示し、洗浄で平滑なＳｉ　（
１００）面を示すものである。このように、このパター
ンは第１Ｄ図に見られる多結晶シリコンが除去されたこ
とを示す。急速熱アニーリングに続いてＨＦ浸漬を含む
上記の工程で処理した表面上に形成した金ショットキ・
ダイオード接点を介して行った電流・電圧測定により、
第２図のフォワードおよびリバース・バイアス特性曲線
５０Ａおよび５０Ｂが得られる。曲線５０Ａは、０□ア
ツシング、酸洗浄および急速熱アニーリングを連続して
行った後のフォワード・バイアス・モードにおける大き
い直列抵抗が除去されたことを示す。要するに、曲線５
０Ａおよび５０Ｂは、対照ウェーハのＩ−Ｖ曲線２０Ａ
および２０Ｂとほぼ同じであり、これにより、ＲＩＥに
露出したシリコンの表面が完全に修復されたことを示す
。
上記の表面修復は、偏光解析パラメータのデルタによっ
ても示される。この測定は、自動分光偏光解析装置によ
って行われる。第３図はデルタの値をエネルギー（ｅ　
Ｖ）についてプロットしたものである。曲線６０は、対
照ウェーハのデルタの測定値を示す０曲線７０は、０２
アツシング後、金属および有機物を除去するための酸洗
浄を行い、その後の処理をしないＲＩＥに露出したウェ
ーハのデルタの測定値を示す。反対に、第４図はこの発
明を説明する各種のデルタをプロットしたものである。
特に、曲線６０は、この図でも対照ウェーハのデルタ曲
線である。曲線８０は、急速熱アニーリングを１１００
℃で行い、後の酸化物除去を行わないウェーハのデルタ
値をプロットしたものである。同様に、曲線９０は、１
１００℃で急速熱アニーリングを行い、後の酸化物除去
を行わないウェーハのデルタ値をプロットシたものであ
る。曲線１００は、１０００℃で急速熱アニーリングを
行った後、酸化物除去のためＨＦ浸漬を行ったこの発明
の全工程を行ったウェーハ・サンプルのデルタ値をプロ
ットしたものである。
曲線１００から容易にわかるように、一連の工程の最後
に酸化物除去を行うことにより、ＲＩＥに露出したウェ
ーハのデルタ測定値は、対照ウェーへのデルタ測定値の
近くまで修復される。したがってこれらのプロットは、
ＲＩＥに露出したウェーハの表面が完全に修復されたこ
とも示す。
ショットキＩ−Ｖ特性は、急速熱アニーリング温度の関
数として徐々に改善されることが判明した。したがって
、７００℃、９５０℃、および１１００℃の３種類の温
度では、１１００℃が好ましい。しかし、ＲＩＥに露出
したウェーハの表面特性は、７００℃および９５０℃の
急速熱アニーリング温度でも著しく改善されることがわ
かった。したがって、高温の急速熱アニーリングにより
、温度の拡散を生じるおそれのある極端に深い接合部を
有するデバイスの設計では、ウェーハの損傷したシリコ
ン領域を著しく修復するために、このような低目の温度
での急速熱アニーリングを使用することができる。しか
し一般には、急速熱アニーリング温度は、９００℃ない
し１２００℃の範囲で行うのが好ましい。
この発明は、酸化物バを除去する最終の工程に高温酸洗
浄およびＤＨＦ浸漬を使用することができる。この洗浄
および酸化物除去は、ウェーハ処理枝別で周知の一連の
おだやかな乾式エツチングにより実施することができる
。０２アツシング後、ウェーハをそのままにして直ちに
急速熱アニーリングすることも、またはウェーハを真空
下で急速熱アニーリング装置に移送することもできる。
この急速熱アニーリングの後、ウェーハを反応性イオン
・エツチング装置、または表面の酸化物および他の汚染
物質が、下のシリコンに対して選択的にエツチングされ
るラジカル・ビーム装置に移すこともできる。この最終
の酸化物除去にＲＩＥを使用する場合は、低電力、高圧
でのＣＣＱ、またはＣＦ４等のプラズマ放電を使用する
ことができる。このような放電は、シリコンの表面に重
合体皮膜または残渣を残さないことが知られている。
さらに、このような低電力のＲＩＥは、イオン・エネル
ギーを約５０ｅＶ未満に維持すれば、下のシリコン表面
を著しく損傷することはない。
この発明を、　ＣＣＱ　Ｆ、／Ｈ，のエツチング・ガス
混合物について説明した。もちろん、この発明はＣＦ、
／Ｈ，、ＣＨＦ、、その他の炭化水素、または非炭化水
素エツチング・ガス混合物を含む各種の他のエツチング
・ガス混合物に適用することができる。
Ｆ１発明の効果 要約すれば、この発明は、乾式エツチング（ＲＩＥに露
出したものを含む）ウェーハの表面および電気特性を、
エツチングに用いた特定のガス混合物により形成された
残渣層の有無に関係なく、完全に修復する一連の工程に
関するものである。
乾燥エツチングを行い、乾式エツチングによりウェーハ
のエツチングした部分に形成された残渣層をすべて除去
した後、ウェーハのこれらのエツチングした部分に酸化
物層を形成させることが有利であることが見出された０
次に、この酸化物層から酸素を下の損傷した半導体ウェ
ーハの表面に少量浸透させ、この拡散した酸化物層の下
の結晶性を修復するため、急速熱アニーリングを行う。
この急速熱アニーリングの後、酸化物の除去する。
急速熱アニーリングの後、酸化物の除去を行うこの一連
の工程は、乾式エツチングに露出したウェーハの表面特
性を完全に回復するために不可欠であることが判明した
。
【図面の簡単な説明】
第１Ａ図ないし第１Ｅ図は、対照ウェーハおよびＲＩＥ
に露出したウェーハの表面の反射高エネルギ電子回折（
ＲＨＥＥＤ）パターンを示す写真、第２図は、ＣＣＱ　
Ｆ、／Ｈ，でＲＩＥを行ったシリコンの表面上に形成し
たショットキー・ダイオードのフォワード・バイアス（
ボルト）および電流（アンペア）の関係を示すグラフ、
第３図および第４図は、偏光解析計算におけるデルタの
測定値を、光子エネルギ（ｅ　Ｖ）に対してプロットし
た図である。 第１八ドロ 箆ｍｌＪて 笥ｌ　Ｃｊｇｉ バイアス（ＶＯＬＴ、Ｓ） 第２図 第３図 フォトン・Ｌ子ノ叶”　（ＥＶ） 釘４図 手続補正書（′ｊ５幻 昭和６２年８月２７日 特許庁長官　小　川　邦　夫　殿 １、事件の表示 昭和６２年　特許願　第１１７２６６号２、発明の名称 半導体ウェーハを修復する方法 ３、補正をする者 事件との関係　　特許出願人 ４、復代理人 （１）明細書の図面の簡単な説明の欄 （２）図　面 ７、補正の内容 （１）明細書の第２５頁第８行ないし同第１０行に［第
１Ａ図ないし第１Ｅ図は、・・・・パターンを示す写真
、」とあるのを、「第１八図ないし第１Ｅ図は、反射高
エネルギ電子線回折（ＲＨＥＥＤ］パターンによる、対
照ウェーハおよびＲＩＥに露出したウェーハの表面の結
晶構造の写真、」と訂正する。 （２）願書に添付した第１Ａ図ないし第１Ｅ図の図面に
代る写真を、添付の訂正された第１八図ないし第１Ｅｆ
ｉｆｆｌの図面に代る写真の通りに訂正する。 第１Ａ図 訂正図面 訂正図面 訂正図面 第１Ｄ図 訂正図面 第１Ｅ図 手続補正帯（自発） 昭和６２年８月２７日 特許庁長官　小　川　邦　夫　殿 １、事件の表示 昭和６２年　特許願　第１１７２６６号２、発明の名称 半導体ウェーハを修復する方法 ３、補正をする者 事件との関係　　特許出願人 ４、復代理人 ６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 （１）発明の詳細な説明の欄を次の通りに補正する。 ｆａ）明細書第１１頁第１１行及び同第１２行に［垂直
ス１−リーク１０と５これから枝分れした菊池線１１を
示し、」とあるのを、［垂直ストリークと、これから枝
分れした菊池線を示し、」と訂正する。 （ｂ）明細書第１２頁第２行及び第３行に「ハロー・パ
ターン１３、および背景のヘイズ１４も、」とあるのを
、［ハロー・パターン、および背景のヘイズも、」と訂
正する。 （ｅ）明細書第１６頁第２０行に「リング状のパターン
１２」とあるのを、　「リング状のパターン」と訂正す
る。

Claims (1)

  1. 【特許請求の範囲】 乾式エッチングにより生じた結晶性の損傷を有する単結
    晶半導体ウェーハを修復する方法であって、 半導体ウェーハの選択された部分に乾式エッチングを行
    ない、 前記半導体ウェーハのエッチングされた部分から乾式エ
    ッチングの残余の層をすべて除去し、そして、前記選択
    されてエッチングされた部分上に酸化物の層を形成し、 前記ウェーハを急速熱アニーリングして、前記酸化物の
    層をわずかに前記ウェーハ内にドライブし、不純物をゲ
    ッタリングして前記酸化物の層の下の結晶性を修復し、
    そして 前記酸化物の層を除去する、 各工程を有することを特徴とする半導体ウェーハを修復
    する方法。
JP62117266A 1986-07-03 1987-05-15 半導体ウエ−ハを修復する方法 Expired - Lifetime JP2544383B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/882,116 US4897154A (en) 1986-07-03 1986-07-03 Post dry-etch cleaning method for restoring wafer properties
US882116 1986-07-03

Publications (2)

Publication Number Publication Date
JPS6333829A true JPS6333829A (ja) 1988-02-13
JP2544383B2 JP2544383B2 (ja) 1996-10-16

Family

ID=25379916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62117266A Expired - Lifetime JP2544383B2 (ja) 1986-07-03 1987-05-15 半導体ウエ−ハを修復する方法

Country Status (4)

Country Link
US (1) US4897154A (ja)
EP (1) EP0252262B1 (ja)
JP (1) JP2544383B2 (ja)
DE (1) DE3782558T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206620A (ja) * 1988-02-15 1989-08-18 Toshiba Corp 半導体装置の製造方法
WO1993008596A1 (en) * 1991-10-14 1993-04-29 Nippondenso Co., Ltd. Method for fabrication of semiconductor device
JP2008251889A (ja) * 2007-03-30 2008-10-16 Seiko Epson Corp キャパシタの製造方法
US8305730B2 (en) 2007-01-15 2012-11-06 Seiko Epson Corporation Capacitor and its manufacturing method

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0375255A3 (en) * 1988-12-21 1991-09-04 AT&T Corp. Method for reducing mobile ion contamination in semiconductor integrated circuits
GB2244957B (en) * 1990-06-15 1993-12-01 Hyundai Electronics Ind Method for removing residual material from a cavity during the manufacture of a semiconductor device by utilizing plasma scattering
US5336641A (en) * 1992-03-17 1994-08-09 Aktis Corporation Rapid thermal annealing using thermally conductive overcoat
JPH06260470A (ja) * 1992-12-16 1994-09-16 Texas Instr Inc <Ti> パターンに作成された金属層の清浄化法
JPH06252153A (ja) * 1993-03-01 1994-09-09 Toshiba Corp 半導体装置の製造方法
US5425843A (en) * 1993-10-15 1995-06-20 Hewlett-Packard Corporation Process for semiconductor device etch damage reduction using hydrogen-containing plasma
US5532447A (en) * 1993-12-06 1996-07-02 Aluminum Company Of America Method of cleaning an aluminum surface by plasma treatment
KR0137841B1 (ko) * 1994-06-07 1998-04-27 문정환 식각잔류물 제거방법
US5683540A (en) * 1995-06-26 1997-11-04 Boeing North American, Inc. Method and system for enhancing the surface of a material for cleaning, material removal or as preparation for adhesive bonding or etching
FR2737806B1 (fr) * 1995-08-11 1997-09-12 Soc D Production Et De Rech Ap Dispositif et procede de traitement de surface par laser
US6482269B1 (en) * 1997-05-29 2002-11-19 Memc Electronic Materials, Inc. Process for the removal of copper and other metallic impurities from silicon
US5895245A (en) * 1997-06-17 1999-04-20 Vlsi Technology, Inc. Plasma ash for silicon surface preparation
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
US6091131A (en) * 1998-04-28 2000-07-18 International Business Machines Corporation Integrated circuit having crack stop for interlevel dielectric layers
JP2000294549A (ja) * 1999-02-02 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2001085392A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 半導体装置の製造方法
US20030194877A1 (en) * 2002-04-16 2003-10-16 Applied Materials, Inc. Integrated etch, rinse and dry, and anneal method and system
US7879694B1 (en) 2004-07-13 2011-02-01 National Semiconductor Corporation System and method for applying a pre-gate plasma etch in a semiconductor device manufacturing process
US7780862B2 (en) * 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
DE102006030268B4 (de) * 2006-06-30 2008-12-18 Advanced Micro Devices Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur, insbesondere eines FETs
TWI319898B (en) * 2006-12-28 2010-01-21 Method of manufacturing gate dielectric layer
CN102934241B (zh) * 2011-02-28 2015-09-02 松下电器产业株式会社 红外发光元件的制造方法
US20130023097A1 (en) * 2011-07-14 2013-01-24 Purtell Robert J U-mos trench profile optimization and etch damage removal using microwaves
US10453936B2 (en) * 2017-10-30 2019-10-22 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices
US10483369B2 (en) 2017-10-30 2019-11-19 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices
DE102018125335B4 (de) * 2018-10-12 2021-10-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines optischen Schichtsystems mit einer 2D-Schicht und optisches Schichtsystem

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201426A (ja) * 1983-04-29 1984-11-15 Sony Corp 半導体基体の処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1771305C3 (de) * 1968-05-03 1974-07-04 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Reinigen eines für die Halbleiterherstellung dienenden Behandlungsgefäßes aus Quarz
JPS5137915B2 (ja) * 1973-10-19 1976-10-19
US4110125A (en) * 1977-03-03 1978-08-29 International Business Machines Corporation Method for fabricating semiconductor devices
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
JPS59141235A (ja) * 1983-02-01 1984-08-13 Mitsubishi Electric Corp 化合物半導体結晶の不純物除去方法
JPS6074441A (ja) * 1983-09-29 1985-04-26 Nec Corp 半導体層の表面処理方法
US4456501A (en) * 1983-12-22 1984-06-26 Advanced Micro Devices, Inc. Process for dislocation-free slot isolations in device fabrication
JPS60148127A (ja) * 1984-01-13 1985-08-05 Nec Corp 半導体基板の製造方法
US4502915B1 (en) * 1984-01-23 1998-11-03 Texas Instruments Inc Two-step plasma process for selective anisotropic etching of polycrystalline silicon without leaving residue

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201426A (ja) * 1983-04-29 1984-11-15 Sony Corp 半導体基体の処理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206620A (ja) * 1988-02-15 1989-08-18 Toshiba Corp 半導体装置の製造方法
WO1993008596A1 (en) * 1991-10-14 1993-04-29 Nippondenso Co., Ltd. Method for fabrication of semiconductor device
US5480832A (en) * 1991-10-14 1996-01-02 Nippondenso Co., Ltd. Method for fabrication of semiconductor device
US8305730B2 (en) 2007-01-15 2012-11-06 Seiko Epson Corporation Capacitor and its manufacturing method
JP2008251889A (ja) * 2007-03-30 2008-10-16 Seiko Epson Corp キャパシタの製造方法

Also Published As

Publication number Publication date
EP0252262A2 (en) 1988-01-13
US4897154A (en) 1990-01-30
DE3782558T2 (de) 1993-04-22
DE3782558D1 (de) 1992-12-17
JP2544383B2 (ja) 1996-10-16
EP0252262B1 (en) 1992-11-11
EP0252262A3 (en) 1988-11-30

Similar Documents

Publication Publication Date Title
JPS6333829A (ja) 半導体ウエ−ハを修復する方法
US5932022A (en) SC-2 based pre-thermal treatment wafer cleaning process
Shabani et al. Low‐Temperature Out‐Diffusion of Cu from Silicon Wafers
US4056642A (en) Method of fabricating metal-semiconductor interfaces
KR100364919B1 (ko) 결함이개선된CoSi2형성에의한디프(deep)서브-미크론MOSFET의실리사이드화접합부형성방법및MOSFET반도체소자
JPH09106971A (ja) 半導体デバイスの製造方法
US6689645B2 (en) Method of surface treatment on the improvement of electrical properties for doped silicon oxides (SiO2) films
US4243865A (en) Process for treating material in plasma environment
US6066571A (en) Method of preparing semiconductor surface
JP3593195B2 (ja) ＳｉＣ単結晶基板の製造方法
US6057219A (en) Method of forming an ohmic contact to a III-V semiconductor material
JP3450683B2 (ja) 半導体被処理面の調製方法
JP2003179022A (ja) 半導体ウェハ反り量の低減方法
Privitera et al. The effect of reactive plasma etching on the transient enhanced diffusion of boron in silicon
JP3048089B2 (ja) シリコン単結晶ウェーハの処理方法
JPS63127531A (ja) 半導体装置の製造方法
KR920005351B1 (ko) 반도체장치의 제조방법
JP2602598B2 (ja) 半導体基板の処理方法
KR920005392B1 (ko) 플라즈마 식각공정후 기판표면 처리방법
KR950004971B1 (ko) 산화막 건식 식각후 잔류물 제거방법
JPH0410739B2 (ja)
Sugahara et al. Oxide formation on GaAs exposed to CF4+ O2 plasma
Ruzyllo et al. Removal of Organic Contaminants from Silicon Surface After Reactive Ion Etching
JPS5988830A (ja) 化合物半導体基板表面上にパッシベーション層を形成する方法
Yamaguchi et al. Effect of plasma-induced damage on interfacial reactions of titanium thin films on silicon surfaces