CN1416173A - 铁电电容器和半导体器件 - Google Patents
铁电电容器和半导体器件 Download PDFInfo
- Publication number
- CN1416173A CN1416173A CN02116117A CN02116117A CN1416173A CN 1416173 A CN1416173 A CN 1416173A CN 02116117 A CN02116117 A CN 02116117A CN 02116117 A CN02116117 A CN 02116117A CN 1416173 A CN1416173 A CN 1416173A
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- film
- ferroelectric condenser
- pzt
- condenser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 26
- 238000005516 engineering process Methods 0.000 claims description 23
- 239000010410 layer Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 17
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 11
- 239000012528 membrane Substances 0.000 description 41
- 230000015654 memory Effects 0.000 description 17
- 230000010287 polarization Effects 0.000 description 14
- 239000012071 phase Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 230000014759 maintenance of location Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000002950 deficient Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000012808 vapor phase Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000005381 magnetic domain Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种铁电电容器和半导体器件，所述铁电电容器(30)包括：下电极(33)；在下电极(33)上形成并具有钙钛矿型结构的铁电膜(34)；以及在铁电膜(34)上形成的上电极(35)。铁电膜(34)包括：具有第一晶系的第一铁电膜部分(34A、34C)，它沿与下电极(33)和上电极(35)中至少一个的至少一个界面上形成；以及具有第二晶系的第二铁电膜部分(34B)，第二晶系不同于第一晶系。
Description
技术领域
本发明涉及一种半导体器件，并更具体地涉及一种具有铁电电容器的半导体器件。
背景技术
半导体存储器，如DRAM和SRAM，广泛用作信息处理设备如计算机中的高速主存储器。然而，这些半导体存储器是易失性的，因此关闭电源时储存在其中的信息丢失。非易失性磁盘器件一般用作储存程序和数据的大规模辅助存储器。
然而，磁盘器件体积庞大，容易受到机械撞击并且耗电量大。磁盘器件的另一缺陷是在信息读/写操作过程中存取速度低。为了克服此缺陷，近年来经常使用EEPROM或闪存作为永久性辅助存储器，这些存储器是通过在浮动栅极上积累电荷而储存信息的。具体地，闪存具有与DRAM相似的单元结构并且能高集成密度地形成。因此，与磁盘器件相比，闪存正引人注意地成为一种大规模存储器。
在EEPROM或闪存中，通过隧道绝缘膜向浮动栅电极中喷射热电子而写信息。这些存储器的缺陷是写操作较耗费时间以及由于重复执行信息的写/擦除操作而引起隧道绝缘膜降质。
为克服这些缺陷，已提出铁电存储器(以下称作FeRAM)，它以自发极化的形式储存信息。此种FeRAM的结构与DRAM的结构相似，其中，每个存储器单元晶体管用作单个MOSFET。进一步地，存储器单元电容器中的介电膜用诸如PZT(Pb(Zr，Ti)O3)或PLZT((Pb，La)(Zr，Ti)O3)的铁电材料取代并进一步用SBT(SrBi2Ta2O3)取代。FeRAM能以高集成密度集成。
铁电半导体存储器通过施加电场而控制铁电电容器的自发极化，从而，此种存储器的写速度比EEPROM或闪存的快1000倍或更多，在EEPROM或闪存中通过隧道绝缘膜向浮动栅中喷射热电子而写信息。另外，FeRAM的优点是其功耗减少到EEPROM或闪存的大约1/10。而且，由于不需要隧道绝缘膜，FeRAM的寿命增长并且它所执行的写操作是闪存存储器的大约100000倍。
图1示出常规FeRAM 10的构造。
如图1所示，FeRAM 10在p型Si基片11上构造，并在具有有源区域的p型阱11A上形成，此有源区域由场氧化膜12确定。在有源区域中，栅极13通过图中未示出的栅极氧化膜形成得与FeRAM的字线一致。进而，在基片11中在栅极13的两侧形成n+型扩散区域11B和11C，分别用作存储器单元晶体管的源极区域和漏极区域。在p型阱11A中在扩散区域11B和11C之间的位置上形成凹槽区域。
栅极13被CVD氧化膜14覆盖，CVD氧化膜14还覆盖Si基片11与有源区域对应的表面。在CVD氧化膜14上形成铁电电容器C，铁电电容器C包括下电极15、在下电极15之上形成的铁电膜16如PZT膜、以及在铁电膜16之上形成的上电极17。铁电电容器C被诸如CVD氧化膜的绝缘膜18覆盖。上电极17经局部互连图案19A电连接到扩散区域11B，此局部互连图案19A在绝缘膜18中形成的接触孔与上电极17接触而在绝缘膜18和14中形成的接触孔与扩散区域11B接触。
进一步地，通过在绝缘膜18和14中形成的接触孔，扩散区域11C电连接到形成FeRAM 10位线的电极19B。用保护绝缘膜20保护因此形成的FeRAM 10的整个表面。
在常规铁电电容器中，下电极15经常由Ti/Pt层叠膜制成，并且在下电极15上形成的铁电膜16由PZT膜制成。对于此种铁电电容器，形成下电极15的Pt膜主要由取向在<111>方向上的Pt多晶体形成。因此，在Ti/Pt层叠膜上形成的铁电膜16的取向主要由下电极的取向决定，并且因而其取向主要在<111>方向上。亦即，已知此种铁电电容器具有所谓的(111)取向(参见J.Appl.Phys，1991年第一期，卷70，第382-388页)。
图2为示出相关技术的铁电电容器C的结构的示意图。
参照图2，铁电电容器绝缘膜16具有柱状PZT晶体的微结构，其中，柱状PZT晶体从下电极15向上电极17延伸并且每个晶体都取向在<111>方向上。已知PZT晶体属于四方晶系并具有在<001>方向上的自发极化。如图2箭头所示，在此种取向在<111>方向上的柱状晶体中，极化方向相对于连接上、下电极17、15的电场的方向倾斜。
图3为示出此种铁电电容器的电特性的图形。在图3中，垂直轴代表极化，水平轴代表施加的电压。在图3中，白色圆圈表示当PZT晶体取向在<111>方向上时图2铁电电容器的电特性。黑色圆圈表示当PZT晶体取向在<001>方向上时图2铁电电容器的电特性。
从图3可看出，无论在哪一种情况下，铁电电容器都清楚地表现出铁电材料所特有的磁滞特性。易于理解，当电容器绝缘膜16中的PZT晶体取向在所施加的电场方向或在<001>方向上时，与它们取向在相对于所施加电场倾斜的方向或在<111>方向上相比，铁电电容器具有更大的残余极化和更好的保持特性。
当此种铁电电容器用作图1所示FeRAM的电容器C时，信息能以电容器C残余极化的形式保留。通过具有扩散区域11B、11C和栅极13的晶体管，在位线19B可读出此种铁电电容器的极化状态。而且，在写操作或擦除操作过程中，预定的写电压施加到位线19B以接通晶体管，从而在铁电电容器C的电极15和17之间施加足以翻转图3极化特性的电压。
如图4所示，此种铁电电容器发生称为保持特性疲劳或下降的现象，其中，残余极化Pr的值，即保持特性随时间而降低。而且，已知当重复写“1”或“0”时，发生称为刻印(imprint)不足的现象。此刻印不足可从图5看到，图3的矫顽电压Vc随时间而漂移。
图6示出使用取向在<111>方向上的PZT多晶体铁电膜的铁电电容器的保持特性与使用取向在<001>方向上的PZT多晶体铁电膜的铁电电容器的保持特性的比较。
参照图6，可看到，使用取向在<111>方向上的PZT多晶体铁电膜的铁电电容器明显发生疲劳。相反，可看到，使用取向在<001>方向上的PZT多晶体铁电膜的铁电电容器几乎不发生任何疲劳。可以理解，对于取向在<111>方向上的PZT多晶体铁电膜，当一对相邻磁畴的极化方向不同时，应变在磁畴壁内积累，因应变引起的缺陷导致铁电膜的保持特性降低。对于使用取向在<001>方向上的PZT多晶体铁电膜的铁电电容器，相邻磁畴的极化方向平行并因而在磁畴壁内不发生此种应变积累。
图7示出相同铁电电容器的矫顽电压的漂移量。
参照图7，可看出，在PZT膜取向在<001>方向上的情况和在PZT膜取向在<111>方向上的情况下，以相似的方式发生矫顽电压Vc漂移。基于认识：图6中所示的取向在<001>方向上的PZT膜几乎不发生极化随时间的降质，因此可假设在PZT膜中发生的任何矫顽电压漂移不是因图2所示磁畴壁内的应变或PZT膜本身降质而引起的。刻印特性的此种降质可假设是由电荷在PZT膜16和上电极17之间的或者在PZT膜16和相邻的下电极15之间的边界表面附近积累而引起的。
发明内容
相应地，本发明的一般目的是提供一种新颖有用的铁电电容器以及一种可克服上述缺陷的半导体器件。
本发明的另一个和更具体的目的是提供具有提高的保持和刻印特性的铁电电容器和半导体器件。
为了实现以上目的，提供的铁电电容器包括：
下电极；
在下电极上形成并具有钙钛矿型结构的铁电膜；以及
在铁电膜上形成的上电极，
其中铁电膜包括：具有第一晶系的第一铁电膜部分，它沿与下电极和上电极中至少一个的至少一个界面上形成；以及具有第二晶系的第二铁电膜部分，第二晶系不同于第一晶系。
根据本发明，使用属于四方晶系并取向为<001>方向的钙钛矿型铁电膜的铁电电容器，沿与下电极和上电极中至少一个的至少一个界面上，形成有属于三角晶系的钙钛矿型铁电层。因而，铁电电容器的保持特性和疲劳特性得到改进并且降低刻印不足。
PZT是具有一般可表示为Pb(Zr1-x，Tix)O3的组成的材料，在这，x是组合参数，并且在PbZrO3端部和PbTiO3端部之间形成固体-溶液。在此系统中，根据固体-溶液的组成，出现属于一些不同系统的相。
图8为PZT的简化相平衡图。在图8中，垂直轴表示温度，水平轴表示组合参数x。
参照图8，可看出，对于采用组合x≈0.48作为边界条件时，在Ti丰富的一侧上出现属于四方晶系的相，而在Zr丰富的一侧上出现属于三角晶系的相。对于接近PbZrO3端部的组合，出现属于斜方晶系的相。
属于四方晶系的相和属于三角晶系的相都是具有图8箭头所示自发极化的铁电相。相反，属于斜方晶系的PbZrO3相未表现出铁电特性。
在本发明的基础研究中，本发明人已创造一种具有电容器绝缘膜的铁电电容器并已检测此种铁电电容器的刻印特性，其中，电容器绝缘膜不仅使用属于四方晶系的PZT膜而且使用属于三角晶系的PZT膜形成。
图9是与图7相似的图形，并示出铁电电容器刻印特性的检测结果，在此种铁电电容器中各种晶相的PZT膜用作电容器绝缘膜16。图7所示结果叠加到图9的图形上。
参照图9，可看到，在属于取向为<100>方向或为(100)取向的三角晶系的PZT膜用作上述铁电膜16的情况中，矫顽电压Vc的漂移量变得非常小，从而对于大约1000小时的数据保持，电压漂移量仅为约-0.1V。
应该指出，对于属于三角晶系的PZT膜，残余极化的值较小，并因此其保持特性也比属于四方晶系的PZT膜的更低。相应地，可以理解，如果此种具有良好刻印特性的膜分别在上、下电极界面上形成，就有可能防止刻印特性因电荷在电极界面附近积累而引起的降质。
附图说明
图1为示出相关技术的FeRAM的横截面视图。
图2为示出相关技术的铁电电容器的结构的示意图。
图3为示出相关技术的铁电电容器的电特性的图形。
图4为解释在铁电电容器中产生的疲劳的图形。
图5为解释在铁电电容器中产生的刻印不足的图形。
图6为示出相关技术的铁电电容器的电特性的图形。
图7为用于解释相关技术的铁电电容器的缺陷的图形。
图8为PZT系统材料的简化相平衡图。
图9为解释本发明原理的图形。
图10为示出本发明第一实施例的铁电电容器的结构的示意图。
图11A-11D示出本发明第二和第三实施例的铁电电容器的制造工艺的各个步骤。
图12A-12C示出制造根据本发明第四实施例的FeRAM的各个步骤。
图13D-13F示出制造根据本发明第四实施例的FeRAM的各个进一步的步骤。
图14G-14I示出制造根据本发明第四实施例的FeRAM的各个进一步的步骤。
图15J-15L示出制造根据本发明第四实施例的FeRAM的各个进一步的步骤。
图16M-16O示出制造根据本发明第四实施例的FeRAM的各个进一步的步骤。
图17P-17R示出制造根据本发明第四实施例的FeRAM的各个进一步的步骤。
具体实施方式
以下结合附图描述本发明的原理和实施例。
结合图10描述本发明的第一实施例，其中，图10示出本发明第一实施例的铁电电容器30。
参照图10，铁电电容器30在Si基片31上通过SiO2膜32而形成。铁电电容器30包括下电极33、在下电极33之上形成的PZT膜34、以及在PZT膜34之上形成的上电极35。下电极33是主要取向在<100>方向上的Pt膜并且厚度一般为大约100nm。
PZT膜34包括在与下电极33的界面处形成的PZT膜部分34A、在PZT膜部分34A之上形成的PZT膜部分34B、以及在与上电极35的界面处并在PZT膜部分34B之上形成的PZT膜部分34C。PZT膜部分34A的厚度为约20nm并且由属于三角晶系的PZT晶体形成。PZT膜部分34B的厚度为约180nm并且由属于四方晶系的PZT晶体形成。PZT膜部分34C的厚度为约20nm并且由属于三角晶系的PZT晶体形成。PZT膜部分34A具有组成Pb1.05(Zr0.70Ti0.30)O3，并且根据下电极33的取向方向而主要取向在<100>方向上。
而且，在PZT膜部分34A之上形成的PZT膜部分34B具有组成Pb1.05(Zr0.70Ti0.30)O3，并且主要取向在<100>方向上。进而，与PZT膜部分34A的情况相同，在PZT膜部分34B之上形成的PZT膜部分34C主要取向在<100>方向上，并且，具有组成Pb1.05(Zr0.70Ti0.30)O3。
对于具有此种结构的铁电电容器30，PZT膜34的主要部分是属于<001>取向的四方晶系的PZT膜部分34B。因此，铁电电容器30具有较大的残余极化和提高的保持特性。而且，对于此种铁电电容器，属于三角晶系的PZT膜部分34A和34C在与上、下电极35、33的界面处形成。相应地，可以理解，因电荷在与电极的界面处积累而造成的矫顽电压漂移减少。
应该指出，上述PZT膜部分34A和34C并不局限于三角晶系的相，也可属于图8相平衡图中所示的斜方晶系。
进而，不必在与电极的两个界面上都形成属于三角晶系的PZT膜部分34A和34C，由其中任一个PZT膜部分就可获得相同的效果。
另外，PZT膜部分34A-34C中的任一个都可以是包含La的PLZT膜，其组成表达为(Pb，La)(Zr，Ti)O3。进而，上述PZT膜部分34A-34C可包含Sr或Ca。
参照图8所示所示相平衡图，可看出，通过在Pb(Zr1-x，Tix)O3中设定组合参数x为小于约0.48的值可获得属于三角晶系的PZT膜部分34A和34C，并且，通过设定组合参数x为大于或等于约0.48的值可获得PZT膜部分34B。
参照图11A-11D，制造图10铁电电容器30的工艺将作为本发明第二实施例而描述。
参照图11A，对形成有SiO2膜32的Si基片31在Ar气氛中进行溅镀工艺，使淀积厚度为约200nm的Pt膜，用作下电极33。在溅镀工艺过程中，在溅镀气氛中引入大约20％溅镀气氛量的O2，从而，所产生的Pt膜是为常规<111>取向的普通膜，但也可以是<100>取向的膜。例如，参照M.H.Kim等的J.Mater.Res.Soc.卷14，No.3(1999)，第634-637页。
在图11B所示步骤中，在图11A所示结构上涂敷2wt％的溶胶-凝胶溶液并烘干，在上述溶液中Pb∶Zr∶Ti的比例为105∶70∶30。然后，在氧气气氛中在700℃下对所述结构进行快速加热工艺60秒。因而形成属于三角晶系的PZT晶体的PZT膜部分34A，其取向为<100>方向、具有表达成Pb1.05(Zr0.70Ti0.30)O3的组成并且厚度为约20nm。
随后，在图11C所示步骤中，在图11B所示结构上涂敷15wt％的溶胶-凝胶溶液并烘干，在上述溶液中Pb∶Zr∶Ti的比例为105∶45∶55。然后，在氧气气氛中在700℃下对所述结构进行快速加热工艺60秒。因而在PZT膜部分34A上形成属于四方晶系的PZT晶体的PZT膜部分34B，其取向为<001>方向、具有表达成Pb1.05(Zr0.45Ti0.55)O3的组成并且厚度为约180nm。
进而，在图11D所示步骤中，以与制造上述PZT膜部分34A的步骤相似的步骤，形成三角晶系的PZT膜部分34C。另外，在PZT膜部分34C上用常规溅镀工艺形成Pt上电极35。因此，获得上述铁电电容器30。
为了比较，已用相似的工艺形成具有<111>取向PZT膜的铁电电容器。发现对于根据本实施例而形成的铁电电容器30，残余极化Pr的值比比较性铁电电容器的增加1.5倍。这是因为电容器绝缘膜34中的PZT膜部分34B取向在<001>方向上。
在150℃下用加速测试对数据保留性质进行长达160小时的测试。结果表明，对于比较性铁电电容器，残余极化Pr的下降高达约25％，然而对于本发明铁电电容器，残余极化Pr的下降小于5％。
进而，对于矫顽电压的漂移，已经表明，本实施例铁电电容器30的矫顽电压Vc漂移量小于0.1V，与比较性铁电电容器的0.43V矫顽电压漂移量相比，本实施例的矫顽电压漂移量得到显著提高。
相应地，对于本实施例的铁电电容器30，其电特性比使用<111>取向PZT膜的相关技术铁电电容器的有提高。
应该指出，在本实施例中，PZT膜在取向为<100>方向的Pt电极上形成，但是PZT膜也可在具有(111)取向的普通Pt电极上形成，其中此(111)取向为<111>方向。
在本实施例中，PZT膜用溅镀工艺形成。
在此情况下，其Ti组成x小于0.48(x＜0.48)的非晶PZT膜在氧气气氛中用快速加热工艺进行结晶化，形成属于三角晶系的PZT膜部分34A。然后，其Ti组成x大于或等于0.48(0.48≤x)的非晶PZT膜用溅镀工艺形成。非晶PZT膜在氧气气氛中结晶化，形成属于四方晶系的PZT膜部分34B。以与上述PZT膜部分34A相似的方式，用溅镀和快速加热工艺形成属于三角晶系的PZT膜部分34C。
应该指出，上述PZT膜部分34A、34B和34C可用CVD方法形成。
现在再次参照图11A-11D，描述制造本发明第三实施例的铁电电容器的方法，其中，PZT膜部分34A、34B和34C用CVD工艺形成。
在本实施例中，图11A的步骤与前一实施例的相同。在覆盖Si基片31的SiO2膜32上形成取向为<100>方向的Pt膜，作为下电极33。
接着，在图11B所示步骤中，图11A中所示结构的试样引入到CVD装置(未示出)的处理容器中。处理容器的内部压力设定在130-1300Pa之间的范围内，并且处理时基片的温度设定在500-600℃的范围内。
在此条件下，用THF稀释的Pb(DPM)2、Zr(DMHD)4和Ti(iPrO)2(DPM)2引入到处理容器中，同时Pb、Zr和Ti蒸汽相材料的流量比例为1∶0.56∶0.46。例如包含Ar或He的载体气体和诸如O2的氧化气体也引入到处理容器中。因而，在Pt膜33上生长三角晶系的PZT膜部分34A，膜厚为约20nm。
然后，在图11C所示步骤中，上述蒸汽相材料的流量比例改变为1∶0.55∶0.55。因而，在PZT膜部分34A上生长四方晶系的PZT膜部分34B，膜厚为约180nm。
最后，在图11D所示步骤中，上述蒸汽相材料的流量比例设定为与图11B情形相同的值，以便在PZT膜部分34B上生长PZT膜部分34C。
应该指出，除了上述的Pb(DPM)2(Pb(C11H19O2)2)以外，Pb(C5H7O2)2和Pb(C11H19O2)2(C10H22O5)也可用作Pb的蒸汽相材料。相似地，除了上述的Zr(DMHD)4以外，Zr(DPM)4和Zr(tBuO)(DPM)3也可用作Zr的蒸汽相材料。进一步地，除了上述的Ti(iPrO)2(DPM)2以外，Ti(i-PrO)2(DMHD)2和Ti(t-AmylO)2(DMHD)2也可用作Ti的蒸汽相材料。
参照图12A-17R，描述制造根据本发明第四实施例的FeRAM的工艺。
参照图12A，p型阱41A和n型阱41B在p型或n型Si基片41上形成。进一步地，在Si基片41上在阱41A和41B中形成确定各个有源区域的场氧化膜42。
栅极氧化膜43在p型阱41A和n型阱41B的有源区域上形成。对于p型阱41A，p型多晶硅栅极44A在栅极氧化膜32上形成，而对于n型阱41B，n型多晶硅栅极44B在栅极氧化膜43上形成。而且，在附图所示实例中，多晶硅互连图案44C和44D以与多晶硅栅极44A和44B相似的方式在场氧化膜42上延伸
而且，在图12A所示的结构中，使用栅极44A和在栅极44A两侧作为自调整掩膜的侧壁绝缘膜，把n型杂质离子注入到p型阱41A的有源区域中，以便形成n型扩散区域41a和41b。相似地，使用栅极44B和在栅极44B两侧作为自调整掩膜的侧壁绝缘膜，把p型杂质离子注入到n型阱41B的有源区域中，以便形成p型扩散区域41c和41d。
本工艺到目前为止仅仅是普通的CMOS工艺。
下面，在图12B所示步骤中，在图12B所示结构上，通过执行CVD工艺而淀积厚约200nm的SiON膜45。进而，在其上淀积厚约1000nm的SiO2膜46。
在图12C所示步骤中，用SiON膜45作为限制端，采用CMP(化学机械抛光)工艺对SiO2膜46抛光和平面化(planarized)。在图13D所示步骤中，在平面化的SiO2膜46内形成接触孔46A-46D，以便分别使扩散区域41a、41b、41c和41d暴露。在附图实例中，SiO2膜46还形成有暴露连接图案44C的接触孔46E。
接着，在图13E步骤中，在图13D结构上淀积W层47，以便填充接触孔46A-46E。而且，在图13F所示步骤中，用SiO2膜46作为限制端，对因此淀积的W层47进行CMP工艺。抛光工艺的结果是分别形成与接触孔46A-46E对应的W插头47A-47E。
然后，在图14G步骤中，SiON的氧化制动器膜48和SiO2膜49连续在图13F结构上淀积，膜厚分别为100nm和130nm，随后，在N2气氛中在650℃下进行长达30分钟的加热工艺，以便执行充分的脱气工艺。
随后，在图14H步骤中，使用溅镀工艺把Ti膜50和Pt膜51连续地淀积在SiO2膜49上，膜厚分别为20nm和175nm。Ti膜50和其上的Pt膜51构成下电极层。优选在其中添加有20％O2的Ar气体中进行Pt膜51的溅镀工艺。
在图14H所示步骤中，在淀积Pt膜51之后，在CVD装置中淀积厚约220nm的PZT或PLZT膜52。在本实施例中，PZT或PLZT膜52的淀积按如下执行：首先淀积属于三角晶系的PZT或PLZT膜，其中Ti组成x小于0.48(x＜0.48)并且膜厚约20nm，接着淀积属于四方晶系的PZT或PLZT膜，其中Ti组成x大于或等于0.48(0.48≤x)并且膜厚约180nm，然后淀积属于三角晶系的PZT或PLZT膜，其中Ti组成x小于0.48(x＜0.48)并且膜厚约20nm。溶胶-凝胶工艺或溅镀工艺都可用于执行PZT膜或PLZT膜的淀积。
进而，在图14H所示步骤中，基片41在上述快速热处理步骤之后返回到溅镀装置中。在此装置中，在厚约200nm的铁电膜52上淀积Pt膜、IrO2膜或SrRuO3膜，形成上电极层53。
接着，在图14I所示步骤中，在上电极层53上形成抗蚀图案，并且使用抗蚀图案作为掩膜对上电极层53进行干燥蚀刻，从而，在铁电膜52上形成与上电极层53相对应的上电极图案53A。进而，在图14I所示步骤中，在形成上电极图案53A之后，在O2气氛中在650℃下进行长达60分钟的退火工艺，以便除去铁电膜52在上电极层53的溅镀或构图工艺过程中造成的任何损伤。
在图15J所示步骤中，在铁电膜52上形成与所需铁电电容器的电容器绝缘层图案相对应的抗蚀图案。接着，使用此抗蚀图案作为掩膜对铁电膜52进行干燥蚀刻，形成电容器绝缘膜图案52A。进而，在与铁电电容器层52相同的条件下进行溅镀工艺，以便淀积与铁电电容器层52材料相同的封装层52B，其厚度为约20nm，并且在O2气氛中在700℃下进行快速加热工艺60秒。封装层52B保护铁电膜52A以免还原。
然后，在图15K所示步骤中，在下电极层51或封装层52B上形成与所需下电极图案相对应的抗蚀图案，并且，使用此抗蚀图案作为掩膜对封装层52B和其下的下电极层50、51进行干燥蚀刻，形成下电极51A。进一步地，在图15K所示步骤中，在对下电极图案51A构图之后，除去抗蚀图案，并且在O2气氛中在650℃下进行长达60分钟的加热工艺，以便除去铁电膜52A在干燥蚀刻工艺过程中造成的任何损伤。
随后，在图15L所示工艺中，在图15K所示结构上采用CVD工艺淀积SiO2膜54，膜厚一般为约200nm。然后，在其上淀积SOG膜55，以降低台阶部分的高度差。SiO2膜54和SOG膜55形成层间绝缘膜56。
接着，在图16M所示步骤中，在层间绝缘膜56中形成暴露上电极图案53A的接触孔56A和暴露下电极图案51A的接触孔56B。在图16N所示步骤中，在层间绝缘膜56以及下面的SiO2膜49和SiON抗氧化膜48中形成分别暴露W插头47B和47D的接触孔56C和56D。在图16M所示工艺中，在对接触孔56A和56B进行干燥蚀刻之后，在O2气氛中在550℃下进行长达60分钟的加热工艺，以便除去在干燥蚀刻工艺过程中造成的任何损伤。
进一步地，在图16O所示步骤中，通过TiN膜形成电连接接触孔56A和56C的局部互连图案57A，并且在接触孔56B和56D上还形成相似的局部互连图案57B和57C。
进而，在图17P所示工艺中，在图16O所示结构上形成SiO2膜58。在图17Q所示步骤中，在SiO2膜58中形成分别暴露W插头47A、局部互连图案57B和W插头47C的接触孔58A、58B和58C。
接着，在图17R所示工艺中，与接触孔58A、58B和58C相应地形成电极59A、59B和59C。
在上述步骤中，重复执行形成层间绝缘膜和局部互连图案的步骤，以形成多层金属化结构。
而且，本发明并不局限于这些实施例，只要不偏离本发明的范围，可作各种变化和变更。
本发明基于2001年11月1日提交的日本优先专利申请2001-334576，此专利申请的全部内容在此引作参考。
Claims (14)
1.一种铁电电容器(30)，其中包括：
下电极(33)；
在所述下电极(33)上形成并具有钙钛矿型结构的铁电膜(34)；以及
在所述铁电膜(34)上形成的上电极(35)，
所述铁电电容器(30)的特征在于，所述铁电膜(34)包括：具有第一晶系的第一铁电膜部分(34A、34C)，它沿与所述下电极(33)和所述上电极(35)中至少一个的至少一个界面上形成；以及具有第二晶系的第二铁电膜部分(34B)，所述第二晶系不同于所述第一晶系。
2.如权利要求1所述的铁电电容器(30)，其特征在于，所述第一晶系是三角晶系，并且所述第二晶系为四方晶系。
3.如权利要求1所述的铁电电容器(30)，其特征在于，所述第一铁电膜部分(34A、34C)形成第一层和第二层，所述第一层和所述第二层分别沿所述下电极(33)和所述上电极(35)形成；并且所述第二铁电膜部分(34B)在所述第一层和所述第二层之间形成。
4.如权利要求1所述的铁电电容器(30)，其特征在于，所述第一和第二铁电膜部分(34A、34B、34C)每一个都包含Pb、Zr和Ti。
5.如权利要求1所述的铁电电容器(30)，其特征在于，所述第一和第二铁电膜部分(34A、34B、34C)具有表示为Pb(Zr1-x，Tix)O3的组成，在这，对于所述第一铁电膜部分(34A、34C)，x表示为小于0.48(x＜0.48)的组合参数，而对于所述第二铁电膜部分(34B)，x则表示为大于或等于0.48(0.48≤x)的组合参数。
6.如权利要求1所述的铁电电容器(30)，其特征在于，所述第二铁电膜部分(34B)的取向为<001>方向。
7.如权利要求1所述的铁电电容器(30)，其特征在于，所述第二铁电膜部分(34B)的取向为<111>方向。
8.如权利要求1所述的铁电电容器(30)，其特征在于，所述下电极(33)的取向为<100>方向。
9.如权利要求1所述的铁电电容器(30)，其特征在于，所述下电极(33)的取向为<111>方向。
10.如权利要求1所述的铁电电容器(30)，其特征在于，所述第一晶系是斜方晶系，并且所述第二晶系是四方晶系。
11.如权利要求1所述的铁电电容器(30)，其特征在于，所述第一和第二铁电膜部分(34A、34B、34C)用CVD工艺形成。
12.如权利要求1所述的铁电电容器(30)，其特征在于，所述第一和第二铁电膜部分(34A、34B、34C)用溶胶-凝胶工艺形成。
13.如权利要求1所述的铁电电容器(30)，其特征在于，所述第一和第二铁电膜部分(34A、34B、34C)用溅镀工艺形成。
14.一种半导体器件，其中包括：
基片(31)；
在所述基片上形成的晶体管；
在所述基片上形成以覆盖所述晶体管的层间绝缘膜；以及
在所述层间绝缘膜上形成的铁电电容器(30)，
所述半导体器件的特征在于，所述铁电电容器(30)包括：
下电极(33)；
在所述下电极(33)上形成并具有钙钛矿型结构的铁电膜(34)；以及
在所述铁电膜(34)上形成的上电极(35)，
所述铁电膜(34)包括：具有第一晶系的第一铁电膜部分(34A、34C)，它沿与所述下电极(33)和所述上电极(35)中至少一个的至少一个界面上形成；以及具有第二晶系的第二铁电膜部分(34B)，所述第二晶系不同于所述第一晶系。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP336576/2001 | 2001-11-01 | ||
| JP2001336576A JP3971598B2 (ja) | 2001-11-01 | 2001-11-01 | 強誘電体キャパシタおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1416173A true CN1416173A (zh) | 2003-05-07 |
| CN1204625C CN1204625C (zh) | 2005-06-01 |
Family
ID=19151377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021161178A Expired - Fee Related CN1204625C (zh) | 2001-11-01 | 2002-04-19 | 铁电电容器和半导体器件 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6841817B2 (zh) |
| EP (1) | EP1308990B1 (zh) |
| JP (1) | JP3971598B2 (zh) |
| KR (1) | KR100711742B1 (zh) |
| CN (1) | CN1204625C (zh) |
| TW (1) | TW522555B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403541C (zh) * | 2004-01-28 | 2008-07-16 | 富士通株式会社 | 半导体器件的制造方法 |
| CN102947917A (zh) * | 2010-04-02 | 2013-02-27 | 国际商业机器公司 | 通过加工引发的单轴向应变控制介电薄膜内的铁电性 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050094457A1 (en) * | 1999-06-10 | 2005-05-05 | Symetrix Corporation | Ferroelectric memory and method of operating same |
| JP3971598B2 (ja) * | 2001-11-01 | 2007-09-05 | 富士通株式会社 | 強誘電体キャパシタおよび半導体装置 |
| EP1516355A2 (en) | 2002-05-28 | 2005-03-23 | Kabushiki Kaisha Toshiba | Ferroelectric capacitor and method of manufacturing the same |
| JP4040397B2 (ja) * | 2002-08-29 | 2008-01-30 | 富士通株式会社 | 容量素子を有する装置とその製造方法 |
| JP4315676B2 (ja) * | 2002-12-26 | 2009-08-19 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
| KR20040070564A (ko) * | 2003-02-04 | 2004-08-11 | 삼성전자주식회사 | 강유전체 커패시터 및 그 제조방법 |
| US7229662B2 (en) * | 2003-12-16 | 2007-06-12 | National University Of Singapore | Heterolayered ferroelectric thin films and methods of forming same |
| US20050145908A1 (en) * | 2003-12-30 | 2005-07-07 | Moise Theodore S.Iv | High polarization ferroelectric capacitors for integrated circuits |
| US20050161717A1 (en) * | 2004-01-28 | 2005-07-28 | Fujitsu Limited | Semiconductor device and method of fabricating the same |
| JP4616830B2 (ja) * | 2004-04-28 | 2011-01-19 | 富士通株式会社 | 半導体装置の製造方法 |
| US7528530B2 (en) * | 2005-08-23 | 2009-05-05 | Canon Kabushiki Kaisha | Piezoelectric substance, piezoelectric substance element, liquid discharge head, liquid discharge device and method for producing piezoelectric substance |
| US7998362B2 (en) * | 2005-08-23 | 2011-08-16 | Canon Kabushiki Kaisha | Piezoelectric substance, piezoelectric element, liquid discharge head using piezoelectric element, liquid discharge apparatus, and production method of piezoelectric element |
| JP2007088147A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7692310B2 (en) * | 2006-03-27 | 2010-04-06 | Intel Corporation | Forming a hybrid device |
| JP2007266429A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP5007528B2 (ja) * | 2006-06-12 | 2012-08-22 | セイコーエプソン株式会社 | 圧電素子の製造方法 |
| JP5326256B2 (ja) * | 2007-10-23 | 2013-10-30 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8471049B2 (en) * | 2008-12-10 | 2013-06-25 | Air Product And Chemicals, Inc. | Precursors for depositing group 4 metal-containing films |
| JP2010258046A (ja) * | 2009-04-21 | 2010-11-11 | Ulvac Japan Ltd | Ｐｚｔ薄膜の形成方法及び半導体装置の製造方法 |
| JP5360023B2 (ja) * | 2010-09-06 | 2013-12-04 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP5655585B2 (ja) * | 2011-01-20 | 2015-01-21 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8866367B2 (en) | 2011-10-17 | 2014-10-21 | The United States Of America As Represented By The Secretary Of The Army | Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making |
| US9761785B2 (en) | 2011-10-17 | 2017-09-12 | The United States Of America As Represented By The Secretary Of The Army | Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing |
| US10266936B2 (en) | 2011-10-17 | 2019-04-23 | The United States Of America As Represented By The Secretary Of The Army | Process for making lead zirconate titanate (PZT) layers and/or platinum electrodes and products thereof |
| US20130093290A1 (en) * | 2011-10-17 | 2013-04-18 | U.S. Government As Represented By The Secretary Of The Army | Stylo-Epitaxial Piezoelectric and Ferroelectric Devices and Method of Manufacturing |
| JP6141080B2 (ja) * | 2012-04-19 | 2017-06-07 | 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． | 薄膜圧電素子およびその製造方法、マイクロアクチュエータ、ヘッドジンバルアセンブリおよびそれを備えたディスク駆動装置 |
| DE102012105036A1 (de) * | 2012-06-12 | 2013-12-12 | Pyreos Ltd. | Verfahren zum Herstellen eines Mikrosystems |
| WO2019005174A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | APPARATUS FOR GENERATING HARMONIC AND HIGHER RF SECTIONS |
| KR20220106336A (ko) * | 2021-01-22 | 2022-07-29 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US11690228B2 (en) * | 2021-02-25 | 2023-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Annealed seed layer to improve ferroelectric properties of memory layer |
Family Cites Families (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2583882B2 (ja) | 1987-03-26 | 1997-02-19 | 松下電器産業株式会社 | 配向性ペロブスカイト型化合物積層膜 |
| JP2544836B2 (ja) | 1990-11-06 | 1996-10-16 | 三菱電機株式会社 | キャパシタ |
| US5850089A (en) * | 1992-03-13 | 1998-12-15 | American Research Corporation Of Virginia | Modulated-structure of PZT/PT ferroelectric thin films for non-volatile random access memories |
| US5572052A (en) * | 1992-07-24 | 1996-11-05 | Mitsubishi Denki Kabushiki Kaisha | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer |
| JPH0689986A (ja) | 1992-07-24 | 1994-03-29 | Mitsubishi Electric Corp | 電子デバイスおよびその製造方法 |
| US5387459A (en) * | 1992-12-17 | 1995-02-07 | Eastman Kodak Company | Multilayer structure having an epitaxial metal electrode |
| US5650362A (en) * | 1993-11-04 | 1997-07-22 | Fuji Xerox Co. | Oriented conductive film and process for preparing the same |
| JP3476932B2 (ja) * | 1994-12-06 | 2003-12-10 | シャープ株式会社 | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 |
| JP3890634B2 (ja) * | 1995-09-19 | 2007-03-07 | セイコーエプソン株式会社 | 圧電体薄膜素子及びインクジェット式記録ヘッド |
| US5683614A (en) * | 1996-08-16 | 1997-11-04 | Sandia Corporation | Sol-gel type synthesis of Bi2 (Sr,Ta2)O9 using an acetate based system |
| US5719417A (en) * | 1996-11-27 | 1998-02-17 | Advanced Technology Materials, Inc. | Ferroelectric integrated circuit structure |
| JPH10214945A (ja) | 1997-01-30 | 1998-08-11 | Sharp Corp | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 |
| US6080499A (en) * | 1997-07-18 | 2000-06-27 | Ramtron International Corporation | Multi-layer approach for optimizing ferroelectric film performance |
| KR100275726B1 (ko) | 1997-12-31 | 2000-12-15 | 윤종용 | 강유전체 메모리 장치 및 그 제조 방법 |
| JP3520403B2 (ja) * | 1998-01-23 | 2004-04-19 | セイコーエプソン株式会社 | 圧電体薄膜素子、アクチュエータ、インクジェット式記録ヘッド、及びインクジェット式記録装置 |
| JP3594787B2 (ja) * | 1998-02-03 | 2004-12-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4122564B2 (ja) * | 1998-04-24 | 2008-07-23 | セイコーエプソン株式会社 | 圧電体素子、インクジェット式記録ヘッドおよびそれらの製造方法 |
| US6258459B1 (en) * | 1998-04-28 | 2001-07-10 | Tdk Corporation | Multilayer thin film |
| US5900274A (en) * | 1998-05-01 | 1999-05-04 | Eastman Kodak Company | Controlled composition and crystallographic changes in forming functionally gradient piezoelectric transducers |
| JPH11330411A (ja) * | 1998-05-13 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| US6541375B1 (en) * | 1998-06-30 | 2003-04-01 | Matsushita Electric Industrial Co., Ltd. | DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention |
| JP3482883B2 (ja) * | 1998-08-24 | 2004-01-06 | 株式会社村田製作所 | 強誘電体薄膜素子およびその製造方法 |
| DE19842816C1 (de) * | 1998-09-18 | 2000-02-03 | Siemens Ag | Verfahren zur Herstellung selbstpolarisierter ferroelektrischer Schichten, insbesondere PZT-Schichten, mit rhomboedrischer Kristallstruktur |
| US6376090B1 (en) * | 1998-09-25 | 2002-04-23 | Sharp Kabushiki Kaisha | Method for manufacturing a substrate with an oxide ferroelectric thin film formed thereon and a substrate with an oxide ferroelectric thin film formed thereon |
| US20020153543A1 (en) * | 1998-09-29 | 2002-10-24 | Takeshi Kijima | Method for manufacturing oxide ferroelectric thin film oxide ferroelectric thin film and oxide ferroelectric thin film element |
| US6545856B1 (en) * | 1998-11-30 | 2003-04-08 | Interuniversitair Microelectronica Centrum (Imec) | Method of fabrication of a ferro-electric capacitor and method of growing a PZT layer on a substrate |
| US6385355B1 (en) * | 1999-03-15 | 2002-05-07 | Fuji Xerox Co., Ltd. | Optical deflection element |
| JP2000286396A (ja) * | 1999-03-31 | 2000-10-13 | Yamaha Corp | 強誘電体メモリ及び強誘電体メモリの製造方法 |
| JP2000031399A (ja) | 1999-06-09 | 2000-01-28 | Seiko Epson Corp | 誘電体素子及び半導体記憶装置 |
| US6495878B1 (en) * | 1999-08-02 | 2002-12-17 | Symetrix Corporation | Interlayer oxide containing thin films for high dielectric constant application |
| US6523943B1 (en) * | 1999-11-01 | 2003-02-25 | Kansai Research Institute, Inc. | Piezoelectric element, process for producing the piezoelectric element, and head for ink-jet printer using the piezoelectric element |
| JP2001196652A (ja) | 1999-11-01 | 2001-07-19 | Kansai Research Institute | 圧電体素子およびその製造方法ならびにそれを用いたインクジェット式プリンタヘッド |
| JP3401558B2 (ja) * | 1999-12-14 | 2003-04-28 | 独立行政法人産業技術総合研究所 | エピタキシャル複合構造体およびこのものを利用した素子 |
| US6277254B1 (en) * | 1999-12-16 | 2001-08-21 | Honeywell International Inc. | Ceramic compositions, physical vapor deposition targets and methods of forming ceramic compositions |
| US6576546B2 (en) * | 1999-12-22 | 2003-06-10 | Texas Instruments Incorporated | Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications |
| US6526833B1 (en) * | 2000-03-13 | 2003-03-04 | Massachusetts Institute Of Technology | Rhombohedral-phase barium titanate as a piezoelectric transducer |
| US6627930B1 (en) * | 2000-03-14 | 2003-09-30 | Fujitsu Limited | Ferroelectric thin film capacitors having multi-layered crystallographic textures |
| US6709776B2 (en) * | 2000-04-27 | 2004-03-23 | Tdk Corporation | Multilayer thin film and its fabrication process as well as electron device |
| JP2002170938A (ja) * | 2000-04-28 | 2002-06-14 | Sharp Corp | 半導体装置およびその製造方法 |
| JP4257485B2 (ja) * | 2000-06-21 | 2009-04-22 | セイコーエプソン株式会社 | セラミックス膜およびその製造方法ならびに半導体装置および圧電素子 |
| US6507060B2 (en) * | 2001-05-23 | 2003-01-14 | Winbond Electronics Corp. | Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same |
| JP3971598B2 (ja) * | 2001-11-01 | 2007-09-05 | 富士通株式会社 | 強誘電体キャパシタおよび半導体装置 |
-
2001
- 2001-11-01 JP JP2001336576A patent/JP3971598B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-25 US US10/103,894 patent/US6841817B2/en not_active Expired - Lifetime
- 2002-03-26 TW TW091105936A patent/TW522555B/zh not_active IP Right Cessation
- 2002-04-05 EP EP02007739.2A patent/EP1308990B1/en not_active Expired - Fee Related
- 2002-04-12 KR KR1020020020105A patent/KR100711742B1/ko not_active IP Right Cessation
- 2002-04-19 CN CNB021161178A patent/CN1204625C/zh not_active Expired - Fee Related
-
2004
- 2004-10-19 US US10/967,210 patent/US7423308B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403541C (zh) * | 2004-01-28 | 2008-07-16 | 富士通株式会社 | 半导体器件的制造方法 |
| CN102947917A (zh) * | 2010-04-02 | 2013-02-27 | 国际商业机器公司 | 通过加工引发的单轴向应变控制介电薄膜内的铁电性 |
| CN102947917B (zh) * | 2010-04-02 | 2015-11-25 | 国际商业机器公司 | 通过加工引发的单轴向应变控制介电薄膜内的铁电性 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1308990A2 (en) | 2003-05-07 |
| US6841817B2 (en) | 2005-01-11 |
| US20050052823A1 (en) | 2005-03-10 |
| JP2003142657A (ja) | 2003-05-16 |
| CN1204625C (zh) | 2005-06-01 |
| KR100711742B1 (ko) | 2007-04-25 |
| US20030080329A1 (en) | 2003-05-01 |
| EP1308990B1 (en) | 2014-07-16 |
| US7423308B2 (en) | 2008-09-09 |
| TW522555B (en) | 2003-03-01 |
| JP3971598B2 (ja) | 2007-09-05 |
| EP1308990A3 (en) | 2007-09-26 |
| KR20030038307A (ko) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1204625C (zh) | 铁电电容器和半导体器件 | |
| JP4998461B2 (ja) | 半導体装置及びその製造方法 | |
| CN1148806C (zh) | 电容器及其制造方法 | |
| JP4299959B2 (ja) | 半導体装置の製造方法 | |
| KR19990013720A (ko) | 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀 | |
| JP2009152235A (ja) | 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法 | |
| CN1652336A (zh) | 半导体器件的电容器、存储器件及其制造方法 | |
| JP2001126955A (ja) | 半導体装置およびその製造方法 | |
| JP2002151656A (ja) | 半導体装置及びその製造方法 | |
| JP2005217044A (ja) | 半導体装置及びその製造方法 | |
| JP2002094023A (ja) | 強誘電体膜の形成方法と強誘電体容量素子の製造方法 | |
| JP3641142B2 (ja) | 強誘電体メモリ | |
| JP4823895B2 (ja) | 半導体装置及びその製造方法 | |
| JP5561300B2 (ja) | 半導体装置の製造方法 | |
| JP2002190578A (ja) | 半導体装置およびその製造方法 | |
| CN1315191C (zh) | 电容元件及半导体存储装置 | |
| JP4579236B2 (ja) | 半導体装置の製造方法 | |
| JP2001094065A (ja) | 強誘電体メモリ及びその製造方法 | |
| KR100363393B1 (ko) | 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법 | |
| JP2002057300A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002057299A (ja) | 半導体装置及びその製造方法 | |
| JP2008166486A (ja) | 半導体記憶素子 | |
| KR100801202B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100896027B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2007184440A (ja) | 強誘電体キャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20081212 Address after: Tokyo, Japan Patentee after: Fujitsu Microelectronics Ltd. Address before: Kanagawa, Japan Patentee before: Fujitsu Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081212 |
|
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Kanagawa Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Kanagawa Patentee after: Fujitsu Microelectronics Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050601 Termination date: 20180419 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |