JP2000286396A - 強誘電体メモリ及び強誘電体メモリの製造方法 - Google Patents
強誘電体メモリ及び強誘電体メモリの製造方法Info
- Publication number
- JP2000286396A JP2000286396A JP11094383A JP9438399A JP2000286396A JP 2000286396 A JP2000286396 A JP 2000286396A JP 11094383 A JP11094383 A JP 11094383A JP 9438399 A JP9438399 A JP 9438399A JP 2000286396 A JP2000286396 A JP 2000286396A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plane
- lower electrode
- oriented
- crystal grains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 残留分極値が高く、ヒステリシス曲線の角形
比が優れ、分極反転時のＳＮ比が高く低電圧で駆動する
ことができると共に、低温度で低コストで製造すること
ができる強誘電体メモリ及び強誘電体メモリの製造方法
を提供する。 【解決手段】 ＰｂxＺｒ(1-y)ＴｉyＯ3を含有する組成
を有する強誘電体膜を有し、強誘電体膜の結晶粒のう
ち、１０％以上の結晶粒の分極軸が強誘電体膜に対して
垂直に配向されている。
比が優れ、分極反転時のＳＮ比が高く低電圧で駆動する
ことができると共に、低温度で低コストで製造すること
ができる強誘電体メモリ及び強誘電体メモリの製造方法
を提供する。 【解決手段】 ＰｂxＺｒ(1-y)ＴｉyＯ3を含有する組成
を有する強誘電体膜を有し、強誘電体膜の結晶粒のう
ち、１０％以上の結晶粒の分極軸が強誘電体膜に対して
垂直に配向されている。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性半導体装
置に好適な強誘電体メモリ及び強誘電体メモリの製造方
法に関し、特に、強誘電体膜の結晶面を配向させて高い
残留分極値及び高ＳＮ比が得られると共に、低電圧で駆
動することができる強誘電体メモリ及び強誘電体メモリ
の製造方法に関する。
置に好適な強誘電体メモリ及び強誘電体メモリの製造方
法に関し、特に、強誘電体膜の結晶面を配向させて高い
残留分極値及び高ＳＮ比が得られると共に、低電圧で駆
動することができる強誘電体メモリ及び強誘電体メモリ
の製造方法に関する。
【０００２】
【従来の技術】従来、強誘電体をキャパシタ絶縁膜とし
て使用した強誘電体メモリ（ＦｅＲＡＭ；Ferroelectri
c Random Access Memory）がある。図６は従来の第
１の強誘電体メモリの構成を示す断面図であり、図７は
従来の第２の強誘電体メモリを示す断面図であり、図８
は従来の第３の強誘電体メモリを示す断面図である。
て使用した強誘電体メモリ（ＦｅＲＡＭ；Ferroelectri
c Random Access Memory）がある。図６は従来の第
１の強誘電体メモリの構成を示す断面図であり、図７は
従来の第２の強誘電体メモリを示す断面図であり、図８
は従来の第３の強誘電体メモリを示す断面図である。
【０００３】従来の第１の強誘電体メモリは、図６に示
すように、Ｓｉからなる半導体基板１００の上に膜厚が
５０００ÅのＳｉＯ2膜１０１が形成されている。この
ＳｉＯ2膜１０１の上に、スパッタリング等により膜厚
が１０００Åの（１１１）面に主配向されたＰｔ膜１０
２が形成されている。このＰｔ膜１０２の上に膜厚が２
０００Åの（１１１）面に主配向されたＰＺＴ（Ｐｂ
（Ｚｒ、Ｔｉ）Ｏ3）膜１０３が形成されている。この
ＰＺＴ膜１０３の上に膜厚が１０００Åの（１１１）面
に主配向されたＰｔ膜１０４が形成されている。
すように、Ｓｉからなる半導体基板１００の上に膜厚が
５０００ÅのＳｉＯ2膜１０１が形成されている。この
ＳｉＯ2膜１０１の上に、スパッタリング等により膜厚
が１０００Åの（１１１）面に主配向されたＰｔ膜１０
２が形成されている。このＰｔ膜１０２の上に膜厚が２
０００Åの（１１１）面に主配向されたＰＺＴ（Ｐｂ
（Ｚｒ、Ｔｉ）Ｏ3）膜１０３が形成されている。この
ＰＺＴ膜１０３の上に膜厚が１０００Åの（１１１）面
に主配向されたＰｔ膜１０４が形成されている。
【０００４】また、従来の第２の強誘電体メモリは、図
７に示すように、従来の第１の強誘電体メモリと比較し
て、Ｐｔ膜１０２、１０４の間に形成される膜が、ＳＢ
Ｔ（ＳｒＢｉ2Ｔａ2Ｏ9）膜１０５である点で異なり、
それ以外は従来の第１の強誘電体メモリと同様の構成で
ある。
７に示すように、従来の第１の強誘電体メモリと比較し
て、Ｐｔ膜１０２、１０４の間に形成される膜が、ＳＢ
Ｔ（ＳｒＢｉ2Ｔａ2Ｏ9）膜１０５である点で異なり、
それ以外は従来の第１の強誘電体メモリと同様の構成で
ある。
【０００５】更に、従来の第３の強誘電体メモリは、図
８に示すように、ＭｇＯからなる表面が（１００）面の
半導体基板１００ａの上に膜厚が１０００Åの（１０
０）に配向されたＰｔ膜１０２ａが形成されている。こ
のＰｔ膜１０２ａの上に、膜厚が２０００Åの（００
１）面に配向されたＰＺＴ膜１０３ａが形成されてい
る。このＰＺＴ膜１０３ａの上には膜厚が１０００Åで
（１１１）面に配向されたＰｔ膜１０４ａが形成されて
いる。
８に示すように、ＭｇＯからなる表面が（１００）面の
半導体基板１００ａの上に膜厚が１０００Åの（１０
０）に配向されたＰｔ膜１０２ａが形成されている。こ
のＰｔ膜１０２ａの上に、膜厚が２０００Åの（００
１）面に配向されたＰＺＴ膜１０３ａが形成されてい
る。このＰＺＴ膜１０３ａの上には膜厚が１０００Åで
（１１１）面に配向されたＰｔ膜１０４ａが形成されて
いる。
【０００６】
【発明が解決しようとする課題】しかし、従来の第１の
強誘電体メモリでは、Ｐｔ膜の自己配向性が強く、Ｐｔ
膜１０２を形成した場合、通常、表面が（１１１）面に
なりやすい。この（１１１）面に配向されたＰｔ膜１０
２上に形成されるＰＺＴ膜１０３は（１１１）面又は
（１００）面に配向しやすく、分極軸を含む（００１）
面には殆ど配向されない。このため、（００１）面に配
向された単結晶のＰＺＴ膜と比較して、残留分極値Ｐｒ
が低い値になるという問題点がある。また、ヒステリシ
ス曲線の角形比が小さく、分極反転時のＳＮ比が低くな
るという問題点がある。
強誘電体メモリでは、Ｐｔ膜の自己配向性が強く、Ｐｔ
膜１０２を形成した場合、通常、表面が（１１１）面に
なりやすい。この（１１１）面に配向されたＰｔ膜１０
２上に形成されるＰＺＴ膜１０３は（１１１）面又は
（１００）面に配向しやすく、分極軸を含む（００１）
面には殆ど配向されない。このため、（００１）面に配
向された単結晶のＰＺＴ膜と比較して、残留分極値Ｐｒ
が低い値になるという問題点がある。また、ヒステリシ
ス曲線の角形比が小さく、分極反転時のＳＮ比が低くな
るという問題点がある。
【０００７】更に、このヒステリシス曲線の電圧に対す
る飽和特性が悪く低電圧で駆動することが困難であると
いう問題点がある。
る飽和特性が悪く低電圧で駆動することが困難であると
いう問題点がある。
【０００８】また、従来の第２の強誘電体メモリは、ヒ
ステリシス曲線の角形比が優れ、低電圧で飽和するヒス
テリシスを得ることができるものの、残留分極値Ｐｒが
ＰＺＴ膜の１／２以下であるという問題点がある。
ステリシス曲線の角形比が優れ、低電圧で飽和するヒス
テリシスを得ることができるものの、残留分極値Ｐｒが
ＰＺＴ膜の１／２以下であるという問題点がある。
【０００９】また、製造時のアニール温度がＰＺＴ膜よ
りも高くする必要があるという問題点がある。
りも高くする必要があるという問題点がある。
【００１０】更に、従来の第３の強誘電体メモリは、
（１００）面の単結晶のＰｔ膜１０２ａの上には（００
１）面の単結晶のＰＺＴ膜１０３ａを得ることができ
る。このため、理想的な（００１）面の単結晶のＰＺＴ
膜１０３ａの残留分極値Ｐｒを得ることができる。ま
た、ヒステリシス曲線の角形比が優れ、分極反転時のＳ
Ｎ比も高い。更に、ヒステリシス曲線の電圧に対する飽
和特性も良く低電圧で駆動することができる。しかし、
６インチウエハと同等の面積の基板をＳｉ基板と同等の
コストでＭｇＯからなる基板を製造することが困難であ
る。このため、工業的には使用することが困難であると
いう問題点がある。
（１００）面の単結晶のＰｔ膜１０２ａの上には（００
１）面の単結晶のＰＺＴ膜１０３ａを得ることができ
る。このため、理想的な（００１）面の単結晶のＰＺＴ
膜１０３ａの残留分極値Ｐｒを得ることができる。ま
た、ヒステリシス曲線の角形比が優れ、分極反転時のＳ
Ｎ比も高い。更に、ヒステリシス曲線の電圧に対する飽
和特性も良く低電圧で駆動することができる。しかし、
６インチウエハと同等の面積の基板をＳｉ基板と同等の
コストでＭｇＯからなる基板を製造することが困難であ
る。このため、工業的には使用することが困難であると
いう問題点がある。
【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、残留分極値が高く、ヒステリシス曲線の角
形比が優れ、分極反転時のＳＮ比が高く低電圧で駆動す
ることができると共に、低温度で低コストで製造するこ
とができる強誘電体メモリ及び強誘電体メモリの製造方
法を提供することを目的とする。
のであって、残留分極値が高く、ヒステリシス曲線の角
形比が優れ、分極反転時のＳＮ比が高く低電圧で駆動す
ることができると共に、低温度で低コストで製造するこ
とができる強誘電体メモリ及び強誘電体メモリの製造方
法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明に係る強誘電体メ
モリは、ＰｂxＺｒ(1-y)ＴｉyＯ3を含有する組成を有す
る強誘電体膜を有し、前記強誘電体膜の結晶粒のうち、
１０％以上の結晶粒の分極軸が前記強誘電体膜の表面に
対して垂直に配向されていることを特徴とする。分極軸
の配向の割合は、Ｘ線回折のピークの面積強度比により
算出されるものである。
モリは、ＰｂxＺｒ(1-y)ＴｉyＯ3を含有する組成を有す
る強誘電体膜を有し、前記強誘電体膜の結晶粒のうち、
１０％以上の結晶粒の分極軸が前記強誘電体膜の表面に
対して垂直に配向されていることを特徴とする。分極軸
の配向の割合は、Ｘ線回折のピークの面積強度比により
算出されるものである。
【００１３】この場合、ｘの値は０．９乃至１．３、ｙ
の値は０．３乃至０．７であり、前記強誘電体膜の膜厚
は５００乃至５０００Åであることが好ましい。
の値は０．３乃至０．７であり、前記強誘電体膜の膜厚
は５００乃至５０００Åであることが好ましい。
【００１４】本発明に係る他の強誘電体メモリは、Ｐｂ
xＺｒ(1-y)ＴｉyＯ3及びＬｉを含有する組成を有する強
誘電体膜を有し、前記強誘電体膜の結晶粒のうち、１０
％以上の結晶粒の分極軸が前記強誘電体膜の表面に対し
て垂直に配向されていることを特徴とする。
xＺｒ(1-y)ＴｉyＯ3及びＬｉを含有する組成を有する強
誘電体膜を有し、前記強誘電体膜の結晶粒のうち、１０
％以上の結晶粒の分極軸が前記強誘電体膜の表面に対し
て垂直に配向されていることを特徴とする。
【００１５】この場合、ｘの値は０．９乃至１．３、ｙ
の値は０．３乃至０．７であり、前記強誘電体膜の膜厚
は５００乃至５０００Åであると共に、Ｌｉの添加量は
０．２乃至２０ｍｏｌ％であることが好ましい。
の値は０．３乃至０．７であり、前記強誘電体膜の膜厚
は５００乃至５０００Åであると共に、Ｌｉの添加量は
０．２乃至２０ｍｏｌ％であることが好ましい。
【００１６】本発明においては、前記強誘電体膜の下面
側には下部電極が形成され、前記下部電極は格子定数が
３．９±０．４Å又は５．４±０．５Åである材料から
なり、前記下部電極の全体の結晶粒のうち、表面が格子
定数を含む面である結晶粒が１０％以上であることが好
ましい。
側には下部電極が形成され、前記下部電極は格子定数が
３．９±０．４Å又は５．４±０．５Åである材料から
なり、前記下部電極の全体の結晶粒のうち、表面が格子
定数を含む面である結晶粒が１０％以上であることが好
ましい。
【００１７】例えば、前記下部電極はＰｔ又はＩｒから
なると共に、膜厚が２００乃至３０００Åであり、前記
下部電極の全体の結晶粒のうち、（１００）面に配向し
た結晶粒が１０％以上であることが好ましい。
なると共に、膜厚が２００乃至３０００Åであり、前記
下部電極の全体の結晶粒のうち、（１００）面に配向し
た結晶粒が１０％以上であることが好ましい。
【００１８】更に、前記下部電極の前記強誘電体膜が形
成されていない側には（００１）面に配向されたバッフ
ァ層が形成されていることが好ましく、例えば、前記バ
ッファ層はＣｅＯ2である。
成されていない側には（００１）面に配向されたバッフ
ァ層が形成されていることが好ましく、例えば、前記バ
ッファ層はＣｅＯ2である。
【００１９】本発明に係る強誘電体メモリの製造方法
は、（００１）面に配向させてバッファ層を形成する工
程と、前記バッファ層の上に下部電極の全体の結晶粒の
うち、（１００）面に配向した結晶粒が１０％以上であ
る下部電極を形成する工程と、前記下部電極の上に強誘
電体膜を形成する工程と、を有することを特徴とする。
は、（００１）面に配向させてバッファ層を形成する工
程と、前記バッファ層の上に下部電極の全体の結晶粒の
うち、（１００）面に配向した結晶粒が１０％以上であ
る下部電極を形成する工程と、前記下部電極の上に強誘
電体膜を形成する工程と、を有することを特徴とする。
【００２０】この場合、前記強誘電体膜はＬｉを含有す
ることが好ましい。
ることが好ましい。
【００２１】本発明においては、強誘電体膜の結晶粒の
うち、１０％以上の結晶粒の分極軸が強誘電体膜の表面
に対して垂直に配向することにより、自発分極量が増大
し、残留分極値が高くなる。このため、ヒステリシス曲
線の角形比が優れる、即ち、分極反転時のＳＮ比が高く
なり低電圧で駆動することができる。
うち、１０％以上の結晶粒の分極軸が強誘電体膜の表面
に対して垂直に配向することにより、自発分極量が増大
し、残留分極値が高くなる。このため、ヒステリシス曲
線の角形比が優れる、即ち、分極反転時のＳＮ比が高く
なり低電圧で駆動することができる。
【００２２】
【発明の実施の形態】以下、本発明の実施例に係る強誘
電体メモリ及び強誘電体メモリの製造方法について添付
の図面を参照して詳細に説明する。図１は本発明の実施
例に係る強誘電体メモリを示す断面図である。
電体メモリ及び強誘電体メモリの製造方法について添付
の図面を参照して詳細に説明する。図１は本発明の実施
例に係る強誘電体メモリを示す断面図である。
【００２３】本実施例においては、図１に示すように、
Ｓｉからなる半導体基板１の上にＳｉＯ2膜２が形成さ
れている。このＳｉＯ2膜２の上にはバッファ層３とし
て、表面が（００１）面に配向されたＣｅＯ2膜が形成
されている。このバッファ層３の上には下部電極４とし
て表面が主に（１１１）面と（１００）面とに配向さ
れ、下部電極４の結晶粒のうち、結晶粒の表面が（１０
０）面で、この結晶粒が１０％以上であるＰｔ膜が形成
されている。この下部電極４の上にはＰＺＴ膜５が形成
されている。このＰＺＴ膜５はその表面が主に（００
１）面と（１１１）面とに配向され、これらの結晶面の
中で分極軸を含む（００１）面が１０％以上存在する。
即ち、ＰＺＴ膜５の表面の結晶粒のうち、１０％以上の
結晶粒の分極軸がＰＺＴ膜５に対して垂直に配向されて
いる。このＰＺＴ膜５の上には上部電極６として（１１
１）面に主配向されたＰｔ膜が形成されている。
Ｓｉからなる半導体基板１の上にＳｉＯ2膜２が形成さ
れている。このＳｉＯ2膜２の上にはバッファ層３とし
て、表面が（００１）面に配向されたＣｅＯ2膜が形成
されている。このバッファ層３の上には下部電極４とし
て表面が主に（１１１）面と（１００）面とに配向さ
れ、下部電極４の結晶粒のうち、結晶粒の表面が（１０
０）面で、この結晶粒が１０％以上であるＰｔ膜が形成
されている。この下部電極４の上にはＰＺＴ膜５が形成
されている。このＰＺＴ膜５はその表面が主に（００
１）面と（１１１）面とに配向され、これらの結晶面の
中で分極軸を含む（００１）面が１０％以上存在する。
即ち、ＰＺＴ膜５の表面の結晶粒のうち、１０％以上の
結晶粒の分極軸がＰＺＴ膜５に対して垂直に配向されて
いる。このＰＺＴ膜５の上には上部電極６として（１１
１）面に主配向されたＰｔ膜が形成されている。
【００２４】次に、上述の構成の強誘電体メモリの動作
について図２を参照して説明する。図２は縦軸に分極
値、横軸に電界をとり、強誘電体メモリのヒステリシス
を示すグラフ図である。
について図２を参照して説明する。図２は縦軸に分極
値、横軸に電界をとり、強誘電体メモリのヒステリシス
を示すグラフ図である。
【００２５】図２に示すように、Ｄ点から電界を印加し
ていくと、図中の矢印に沿って分極量を増加させると、
Ｆ点で分極値が零になる。このＦ点を抗電界といい、分
極反転させる目安になる電界である。そして、電界がＥ
maxであるＢ点において分極値が殆ど増加しなくなる。
このＢ点の分極値を飽和分極値Ｐmaxという。その後、
マイナス側に電界を印加して電界を零まで戻す。このと
き、分極値は零にはならず、ある値をもつ。この値を残
留分極値Ｐｒという。更に、マイナス側に電界を印加す
るとマイナス側の飽和分極値を示すＤ点に到達する。こ
れによりヒステリシス曲線が形成される。また、この強
誘電体メモリにおいて、ＳＮ比は、図２に示すように下
記数式１で示すことができる。
ていくと、図中の矢印に沿って分極量を増加させると、
Ｆ点で分極値が零になる。このＦ点を抗電界といい、分
極反転させる目安になる電界である。そして、電界がＥ
maxであるＢ点において分極値が殆ど増加しなくなる。
このＢ点の分極値を飽和分極値Ｐmaxという。その後、
マイナス側に電界を印加して電界を零まで戻す。このと
き、分極値は零にはならず、ある値をもつ。この値を残
留分極値Ｐｒという。更に、マイナス側に電界を印加す
るとマイナス側の飽和分極値を示すＤ点に到達する。こ
れによりヒステリシス曲線が形成される。また、この強
誘電体メモリにおいて、ＳＮ比は、図２に示すように下
記数式１で示すことができる。
【００２６】
【数１】ＳＮ比＝Ｐｒ／（Ｐmax−Ｐｒ）
【００２７】従って、ＳＮ比を向上させるためには、残
留分極値Ｐｒの値を大きくする必要がある。
留分極値Ｐｒの値を大きくする必要がある。
【００２８】本実施例においては、ＰＺＴ膜５の表面の
結晶粒のうち、１０％以上の結晶粒の分極軸をＰＺＴ膜
５の表面に対して垂直に配向することにより、残留分極
値Ｐｒが高くなる。このため、分極反転時のＳＮ比が高
くなる。また、残留分極値Ｐｒが高くなるので、ヒステ
リシス曲線の角形比が優れる。なお、この分極軸を含む
（００１）面が１０％以下では、残留分極値Ｐｒを十分
に高くすることができない。このため、ＰＺＴ膜５の表
面の結晶粒のうち、（００１）面を１０％以上配向させ
る。即ち、ＰＺＴ膜５の表面の結晶粒のうち、１０％以
上の結晶粒の分極軸をＰＺＴ膜５に対して垂直に配向さ
せる。
結晶粒のうち、１０％以上の結晶粒の分極軸をＰＺＴ膜
５の表面に対して垂直に配向することにより、残留分極
値Ｐｒが高くなる。このため、分極反転時のＳＮ比が高
くなる。また、残留分極値Ｐｒが高くなるので、ヒステ
リシス曲線の角形比が優れる。なお、この分極軸を含む
（００１）面が１０％以下では、残留分極値Ｐｒを十分
に高くすることができない。このため、ＰＺＴ膜５の表
面の結晶粒のうち、（００１）面を１０％以上配向させ
る。即ち、ＰＺＴ膜５の表面の結晶粒のうち、１０％以
上の結晶粒の分極軸をＰＺＴ膜５に対して垂直に配向さ
せる。
【００２９】なお、本実施例においては、ＰＺＴ膜５に
Ｌｉを１乃至２０ｍｏｌ％添加する構成とすることもで
きる。このＬｉを添加した場合には、リーク電流値を小
さくすることができる。
Ｌｉを１乃至２０ｍｏｌ％添加する構成とすることもで
きる。このＬｉを添加した場合には、リーク電流値を小
さくすることができる。
【００３０】次に、本実施例に係る強誘電体メモリの製
造方法について図１を参照して詳細に説明する。先ず、
例えば、Ｓｉからなる半導体基板１の表面に膜厚が５０
００ÅのＳｉＯ2膜２を形成する。次に、例えば、ター
ゲットとしてＣｅＯ2ターゲットを使用し、スパッタ装
置の真空チャンバを真空度が２．０×１０-6Ｔｏｒｒま
で真空排気した後、５ｍＴｏｒｒのＡｒガスが８０％、
Ｏ2ガスが２０％の混合ガスを真空チャンバに導入す
る。ＲＦスパッタ法により、半導体基板１の温度を１０
０乃至７００℃にして、このＳｉＯ2膜２の上にバッフ
ァ層３として、例えば、表面に（００１）面を配向させ
た膜厚が１０００ÅのＣｅＯ2膜を形成する。
造方法について図１を参照して詳細に説明する。先ず、
例えば、Ｓｉからなる半導体基板１の表面に膜厚が５０
００ÅのＳｉＯ2膜２を形成する。次に、例えば、ター
ゲットとしてＣｅＯ2ターゲットを使用し、スパッタ装
置の真空チャンバを真空度が２．０×１０-6Ｔｏｒｒま
で真空排気した後、５ｍＴｏｒｒのＡｒガスが８０％、
Ｏ2ガスが２０％の混合ガスを真空チャンバに導入す
る。ＲＦスパッタ法により、半導体基板１の温度を１０
０乃至７００℃にして、このＳｉＯ2膜２の上にバッフ
ァ層３として、例えば、表面に（００１）面を配向させ
た膜厚が１０００ÅのＣｅＯ2膜を形成する。
【００３１】次に、例えば、ターゲットとしてＰｔター
ゲットを使用し、スパッタ装置の真空チャンバを真空度
が２．０×１０-6Ｔｏｒｒまで真空排気した後、５ｍＴ
ｏｒｒの１００％のＡｒガスを真空チャンバに導入す
る。ＲＦスパッタ法により、半導体基板１の温度を７０
０℃にして、このバッファ層３の上に下部電極４とし
て、例えば、膜厚が１０００ÅのＰｔ膜を形成する。こ
のとき、（００１）面に配向させたＣｅＯ2膜の上には
Ｐｔ膜は自然に配向される。このため、Ｐｔ膜の表面の
結晶粒のうち、（１００）面に配向する結晶粒を１０％
以上得ることができる。
ゲットを使用し、スパッタ装置の真空チャンバを真空度
が２．０×１０-6Ｔｏｒｒまで真空排気した後、５ｍＴ
ｏｒｒの１００％のＡｒガスを真空チャンバに導入す
る。ＲＦスパッタ法により、半導体基板１の温度を７０
０℃にして、このバッファ層３の上に下部電極４とし
て、例えば、膜厚が１０００ÅのＰｔ膜を形成する。こ
のとき、（００１）面に配向させたＣｅＯ2膜の上には
Ｐｔ膜は自然に配向される。このため、Ｐｔ膜の表面の
結晶粒のうち、（１００）面に配向する結晶粒を１０％
以上得ることができる。
【００３２】次に、所望の強誘電体の組成を有するゾル
ゲル液を１０重量％の濃度の溶液にして下部電極４の上
に３０００ｒｐｍの回転数で１０秒間スピンコーティン
グする。そして、４００℃で１０分間プリベークする。
以降、スピンコーティング及びプリベークを４回繰り返
す。次に、例えば、６００℃の温度で１時間のアニール
を行ない膜厚が２０００ÅのＰＺＴ膜５を形成する。こ
のとき、ＰＺＴ膜５はＰｔ膜の（１００）面に形成され
るため自然に配向される。このため、ＰＺＴ膜５の表面
の結晶粒のうち、（００１）面に配向する結晶粒を１０
％以上得ることができる。
ゲル液を１０重量％の濃度の溶液にして下部電極４の上
に３０００ｒｐｍの回転数で１０秒間スピンコーティン
グする。そして、４００℃で１０分間プリベークする。
以降、スピンコーティング及びプリベークを４回繰り返
す。次に、例えば、６００℃の温度で１時間のアニール
を行ない膜厚が２０００ÅのＰＺＴ膜５を形成する。こ
のとき、ＰＺＴ膜５はＰｔ膜の（１００）面に形成され
るため自然に配向される。このため、ＰＺＴ膜５の表面
の結晶粒のうち、（００１）面に配向する結晶粒を１０
％以上得ることができる。
【００３３】次に、このＰＺＴ膜５の上に上部電極６と
して、例えば、ターゲットとしてＰｔターゲットを使用
し、スパッタ装置の真空チャンバを真空度が２．０×１
０-6Ｔｏｒｒまで真空排気した後、５ｍＴｏｒｒの１０
０％のＡｒガスを真空チャンバに導入する。ＲＦスパッ
タ法により、半導体基板１の温度を７００℃にして、こ
のＰＺＴ膜５の上に上部電極６として、例えば、膜厚が
１０００ÅのＰｔ膜を形成する。これにより、強誘電体
メモリを製造することができる。
して、例えば、ターゲットとしてＰｔターゲットを使用
し、スパッタ装置の真空チャンバを真空度が２．０×１
０-6Ｔｏｒｒまで真空排気した後、５ｍＴｏｒｒの１０
０％のＡｒガスを真空チャンバに導入する。ＲＦスパッ
タ法により、半導体基板１の温度を７００℃にして、こ
のＰＺＴ膜５の上に上部電極６として、例えば、膜厚が
１０００ÅのＰｔ膜を形成する。これにより、強誘電体
メモリを製造することができる。
【００３４】本実施例においては、ＰＺＴ膜５にＬｉを
０．２乃至２０ｍｏｌ％添加することができる。なお、
このＬｉの添加量は０．２ｍｏｌ％未満ではアニール温
度が高くなる。一方、Ｌｉの添加量が２０ｍｏｌ％を超
えると、ＳＮ比が低下し、リーク電流値が上昇する。こ
のため、Ｌｉの添加量は０．２乃至２０ｍｏｌ％とす
る。
０．２乃至２０ｍｏｌ％添加することができる。なお、
このＬｉの添加量は０．２ｍｏｌ％未満ではアニール温
度が高くなる。一方、Ｌｉの添加量が２０ｍｏｌ％を超
えると、ＳＮ比が低下し、リーク電流値が上昇する。こ
のため、Ｌｉの添加量は０．２乃至２０ｍｏｌ％とす
る。
【００３５】また、Ｌｉを添加することにより、ＰＺＴ
膜５だけのものと比較してアニール温度が低下する。例
えば、本実施例においては６５０℃であったがＬｉを１
乃至２０ｍｏｌ％添加したものでは５５０℃とすること
ができる。更に、アニール温度はＳＢＴ膜と比較しても
低温度行うことができため、製造時の熱による影響を抑
えることができる。
膜５だけのものと比較してアニール温度が低下する。例
えば、本実施例においては６５０℃であったがＬｉを１
乃至２０ｍｏｌ％添加したものでは５５０℃とすること
ができる。更に、アニール温度はＳＢＴ膜と比較しても
低温度行うことができため、製造時の熱による影響を抑
えることができる。
【００３６】また、本実施例においては、（００１）面
を配向させたＣｅＯ2膜からなるバッファ層３上に下部
電極４としてＰｔ膜を形成することにより、形成された
Ｐｔ膜が自然に配向されて、Ｐｔ膜の表面の結晶粒のう
ち、（１００）面に配向する結晶粒を１０％以上得るこ
とができる。このため、下部電極４の上に形成されるＰ
ＺＴ膜５の面も、Ｐｔ膜の（１００）面に形成されるた
め自然に配向される。このことにより、ＰＺＴ膜５の表
面の結晶粒のうち、Ｘ線回折のピークの面積強度比で
（００１）面に配向された結晶粒を１０％以上得ること
ができる。従って、高い残留分極値Ｐｒを得ることがで
きる。また、ヒステリシス曲線も角形比が優れ、分極時
のＳＮ比も高くなる。更に、ヒステリシス曲線の電圧に
対する飽和特性が優れ低電圧で駆動することができる。
を配向させたＣｅＯ2膜からなるバッファ層３上に下部
電極４としてＰｔ膜を形成することにより、形成された
Ｐｔ膜が自然に配向されて、Ｐｔ膜の表面の結晶粒のう
ち、（１００）面に配向する結晶粒を１０％以上得るこ
とができる。このため、下部電極４の上に形成されるＰ
ＺＴ膜５の面も、Ｐｔ膜の（１００）面に形成されるた
め自然に配向される。このことにより、ＰＺＴ膜５の表
面の結晶粒のうち、Ｘ線回折のピークの面積強度比で
（００１）面に配向された結晶粒を１０％以上得ること
ができる。従って、高い残留分極値Ｐｒを得ることがで
きる。また、ヒステリシス曲線も角形比が優れ、分極時
のＳＮ比も高くなる。更に、ヒステリシス曲線の電圧に
対する飽和特性が優れ低電圧で駆動することができる。
【００３７】更に、本実施例においては、ＰＺＴ膜５の
膜厚を２０００Åとしたが、５００乃至５０００Åであ
ることが好ましく、更に好ましくは１０００乃至３００
０Åである。また、下部電極４はＰｔ膜に限定されるも
のではなく、Ｉｒ膜とすることもできる。この下部電極
４の膜厚を１０００Åとしたが、２００乃至３０００Å
が好ましく、更に好ましくは５００乃至２０００Åであ
る。いずれの下部電極４も（１００）面が１０％以上配
向していることが望ましい。更に、下部電極４の材料と
しては格子定数が３．９±０．４Å又は５．４±０．５
Åであれば上述の例に限定されるものではない。
膜厚を２０００Åとしたが、５００乃至５０００Åであ
ることが好ましく、更に好ましくは１０００乃至３００
０Åである。また、下部電極４はＰｔ膜に限定されるも
のではなく、Ｉｒ膜とすることもできる。この下部電極
４の膜厚を１０００Åとしたが、２００乃至３０００Å
が好ましく、更に好ましくは５００乃至２０００Åであ
る。いずれの下部電極４も（１００）面が１０％以上配
向していることが望ましい。更に、下部電極４の材料と
しては格子定数が３．９±０．４Å又は５．４±０．５
Åであれば上述の例に限定されるものではない。
【００３８】
【実施例】以下、本発明の実施例について、図１に示す
実施例の構造の強誘電体メモリ及び図６乃至８に示す比
較例の構造の強誘電体メモリを作製し、両者の特性を比
較した結果について説明する。
実施例の構造の強誘電体メモリ及び図６乃至８に示す比
較例の構造の強誘電体メモリを作製し、両者の特性を比
較した結果について説明する。
【００３９】第１実施例 本発明の実施例の方法によりＰｂＺｒ0.52Ｔｉ0.48の組
成を有するＰＺＴ膜の強誘電体メモリを作製した。実施
例No.１として、（００１）面が主配向されているＰｔ
膜の上に膜厚が２０００ÅのＰＺＴ膜を形成した。一
方、比較例No.２０として、（１１１）面が主配向され
ているＰｔ膜の上に膜厚が２０００ÅのＰＺＴ膜を形成
した。この実施例No.１と比較例No.２０とを夫々ヒステ
リシス曲線を調べた。この結果を図３に示す。図３は縦
軸に分極値（２Ｐｒ）、横軸に電界をとり、強誘電体メ
モリのヒステリシスを示すグラフ図である。図３中、実
線は実施例No.１を示し、破線は比較例No.２０を示す。
成を有するＰＺＴ膜の強誘電体メモリを作製した。実施
例No.１として、（００１）面が主配向されているＰｔ
膜の上に膜厚が２０００ÅのＰＺＴ膜を形成した。一
方、比較例No.２０として、（１１１）面が主配向され
ているＰｔ膜の上に膜厚が２０００ÅのＰＺＴ膜を形成
した。この実施例No.１と比較例No.２０とを夫々ヒステ
リシス曲線を調べた。この結果を図３に示す。図３は縦
軸に分極値（２Ｐｒ）、横軸に電界をとり、強誘電体メ
モリのヒステリシスを示すグラフ図である。図３中、実
線は実施例No.１を示し、破線は比較例No.２０を示す。
【００４０】図３に示すように、本発明の範囲に入る実
施例No.１は（００１）面に主配向されているＰｔ膜の
上にＰＺＴ膜を形成しているため、ＰＺＴ膜は表面が
（００１）面に配向されやすくなった。このため、角形
比が優れたヒステリシス曲線になった。また、ＳＮ比も
高くすることができた。一方、比較例No.２０は（１１
１）面が主配向されているＰｔ膜の上にＰＺＴ膜を形成
しているため、ＰＺＴ膜は（１１１）面に配向されやす
くなった。このため、分極が電界に対して有効に作用し
ないため、残留分極値Ｐｒが低く、角形比が小さいもの
となり、ＳＮ比が低いものになった。
施例No.１は（００１）面に主配向されているＰｔ膜の
上にＰＺＴ膜を形成しているため、ＰＺＴ膜は表面が
（００１）面に配向されやすくなった。このため、角形
比が優れたヒステリシス曲線になった。また、ＳＮ比も
高くすることができた。一方、比較例No.２０は（１１
１）面が主配向されているＰｔ膜の上にＰＺＴ膜を形成
しているため、ＰＺＴ膜は（１１１）面に配向されやす
くなった。このため、分極が電界に対して有効に作用し
ないため、残留分極値Ｐｒが低く、角形比が小さいもの
となり、ＳＮ比が低いものになった。
【００４１】第２実施例 本発明の実施例の方法によりＰｂＺｒ0.52Ｔｉ0.48の組
成を有するＰＺＴ膜の表面の（００１）面の配向率を変
えて強誘電体メモリを作製した。これらの強誘電体メモ
リについて、駆動電圧が±１．５Ｖにおける残留分極値
Ｐｒ、ＳＮ比及び飽和電圧を測定した。飽和電極は、駆
動電圧が±５Ｖにおける残留分極値Ｐｒの９０％を得る
ことができる電圧とした。
成を有するＰＺＴ膜の表面の（００１）面の配向率を変
えて強誘電体メモリを作製した。これらの強誘電体メモ
リについて、駆動電圧が±１．５Ｖにおける残留分極値
Ｐｒ、ＳＮ比及び飽和電圧を測定した。飽和電極は、駆
動電圧が±５Ｖにおける残留分極値Ｐｒの９０％を得る
ことができる電圧とした。
【００４２】なお、残留分極値Ｐｒの目標値は１０μＣ
／ｃｍ2であり、ＳＮ比の目標値は５であり、飽和電圧
の目標値は１．５Ｖである。これらの結果を表１及び図
４にに示す。図４は縦軸に駆動電圧が±１．５Ｖにおけ
る残留分極値Ｐｒ、ＳＮ比及び飽和電圧、横軸にＰＺＴ
膜の（００１）面の配向率をとり、ＰＺＴ膜の（００
１）面の配向率と駆動電圧が±１．５Ｖにおける残留分
極値Ｐｒ、ＳＮ比及び飽和電圧との関係を示すグラフ図
である。図４中、◆はＰｒ、■はＳＮ比及び▲は飽和電
圧を示し、更に、◇はＰｒの目標値、□はＳＮ比の目標
値及び△は飽和電圧の目標値を示す。
／ｃｍ2であり、ＳＮ比の目標値は５であり、飽和電圧
の目標値は１．５Ｖである。これらの結果を表１及び図
４にに示す。図４は縦軸に駆動電圧が±１．５Ｖにおけ
る残留分極値Ｐｒ、ＳＮ比及び飽和電圧、横軸にＰＺＴ
膜の（００１）面の配向率をとり、ＰＺＴ膜の（００
１）面の配向率と駆動電圧が±１．５Ｖにおける残留分
極値Ｐｒ、ＳＮ比及び飽和電圧との関係を示すグラフ図
である。図４中、◆はＰｒ、■はＳＮ比及び▲は飽和電
圧を示し、更に、◇はＰｒの目標値、□はＳＮ比の目標
値及び△は飽和電圧の目標値を示す。
【００４３】
【表１】
【００４４】上記表１及び図４に示すように、実施例N
o.２乃至５は、駆動電圧が±１．５Ｖにおける残留分極
値Ｐｒ、ＳＮ比及び飽和電極が目標値を満足することが
できた。一方、比較例No.２１乃至２２は、ＰＺＴ膜の
（００１）面の配向率が本発明の範囲未満であるため、
駆動電圧が±１．５Ｖにおける残留分極値Ｐｒ、ＳＮ比
及び飽和電圧が目標値を満足することができなかった。
o.２乃至５は、駆動電圧が±１．５Ｖにおける残留分極
値Ｐｒ、ＳＮ比及び飽和電極が目標値を満足することが
できた。一方、比較例No.２１乃至２２は、ＰＺＴ膜の
（００１）面の配向率が本発明の範囲未満であるため、
駆動電圧が±１．５Ｖにおける残留分極値Ｐｒ、ＳＮ比
及び飽和電圧が目標値を満足することができなかった。
【００４５】第３実施例 本発明の実施例の方法によりＰｂＺｒ0.52Ｔｉ0.48の組
成を有するＰＺＴ膜にＬｉを０乃至２５ｍｏｌ％添加し
て強誘電体メモリを作製した。これらの強誘電体メモリ
について、駆動電圧が±１．５ＶにおけるＳＮ比及びリ
ーク電流値並びに駆動電圧が±５Ｖにおけるリーク電流
値及び最低アニール温度を測定した。
成を有するＰＺＴ膜にＬｉを０乃至２５ｍｏｌ％添加し
て強誘電体メモリを作製した。これらの強誘電体メモリ
について、駆動電圧が±１．５ＶにおけるＳＮ比及びリ
ーク電流値並びに駆動電圧が±５Ｖにおけるリーク電流
値及び最低アニール温度を測定した。
【００４６】なお、ＳＮ比の目標値は５であり、駆動電
圧が±１．５Ｖ及び±５Ｖにおけるリーク電流値の目標
値は１μＡ／ｃｍ2である。これらの結果を表２及び図
５にに示す。図５は縦軸に駆動電圧が±１．５Ｖにおけ
るＳＮ比及びリーク電流値並びに駆動電圧が±５Ｖにお
けるリーク電流値及び最低アニール温度、横軸にＬｉの
添加量をとり、Ｌｉの添加量と駆動電圧が±１．５Ｖに
おけるＳＮ比及びリーク電流値並びに駆動電圧が±５Ｖ
におけるリーク電流値との関係を示すグラフ図である。
図５中、◆はＳＮ比、○は±１．５Ｖにおけるリーク電
流値、●は±５Ｖにおけるリーク電流値及び■は最低ア
ニール温度を示し、更に、◇はＳＮ比の目標値及び▲は
リーク電流値の目標値を示す。
圧が±１．５Ｖ及び±５Ｖにおけるリーク電流値の目標
値は１μＡ／ｃｍ2である。これらの結果を表２及び図
５にに示す。図５は縦軸に駆動電圧が±１．５Ｖにおけ
るＳＮ比及びリーク電流値並びに駆動電圧が±５Ｖにお
けるリーク電流値及び最低アニール温度、横軸にＬｉの
添加量をとり、Ｌｉの添加量と駆動電圧が±１．５Ｖに
おけるＳＮ比及びリーク電流値並びに駆動電圧が±５Ｖ
におけるリーク電流値との関係を示すグラフ図である。
図５中、◆はＳＮ比、○は±１．５Ｖにおけるリーク電
流値、●は±５Ｖにおけるリーク電流値及び■は最低ア
ニール温度を示し、更に、◇はＳＮ比の目標値及び▲は
リーク電流値の目標値を示す。
【００４７】
【表２】
【００４８】上記表２及び図５に示すように、実施例N
o.６乃至８は駆動電圧が±１．５ＶにおけるＳＮ比及び
リーク電流値並びに駆動電圧が±５Ｖにおけるリーク電
流値の目標値を満足するものであった。
o.６乃至８は駆動電圧が±１．５ＶにおけるＳＮ比及び
リーク電流値並びに駆動電圧が±５Ｖにおけるリーク電
流値の目標値を満足するものであった。
【００４９】一方、比較例No.２３はＬｉの添加量が本
発明の範囲未満であるため、駆動電圧が±１．５Ｖにお
けるＳＮ比及びリーク電流値並びに駆動電圧が±５Ｖに
おけるリーク電流値の目標値を満足するものの、最低ア
ニール温度が高くなってしまった。比較例No.２４はＬ
ｉの添加量が本発明の範囲を超えているため、駆動電圧
が±１．５ＶにおけるＳＮ比及びリーク電流値並びに駆
動電圧が±５Ｖにおけるリーク電流値の目標値を超えて
しまった。
発明の範囲未満であるため、駆動電圧が±１．５Ｖにお
けるＳＮ比及びリーク電流値並びに駆動電圧が±５Ｖに
おけるリーク電流値の目標値を満足するものの、最低ア
ニール温度が高くなってしまった。比較例No.２４はＬ
ｉの添加量が本発明の範囲を超えているため、駆動電圧
が±１．５ＶにおけるＳＮ比及びリーク電流値並びに駆
動電圧が±５Ｖにおけるリーク電流値の目標値を超えて
しまった。
【００５０】第４実施例 本発明の実施例の方法により表３に示すスパッタリング
条件でスパッタを行ない表４乃至１１に示す強誘電体メ
モリを作製した。なお、本実施例においては、比較例N
o.２６を除いて板厚０．６ｍｍのＳｉ基板の上に膜厚が
５０００ÅのＳｉＯ2膜の上に形成した。比較例No.２６
は板厚が０．８ｍｍで格子定数が４．２Åの表面が（１
００）面のＭｇＯ単結晶基板の上に形成した。
条件でスパッタを行ない表４乃至１１に示す強誘電体メ
モリを作製した。なお、本実施例においては、比較例N
o.２６を除いて板厚０．６ｍｍのＳｉ基板の上に膜厚が
５０００ÅのＳｉＯ2膜の上に形成した。比較例No.２６
は板厚が０．８ｍｍで格子定数が４．２Åの表面が（１
００）面のＭｇＯ単結晶基板の上に形成した。
【００５１】これらの表４乃至９に示す強誘電体メモリ
について残留分極値Ｐｒ、飽和電圧、ＳＮ比、生産性及
びリーク電流値を測定した。
について残留分極値Ｐｒ、飽和電圧、ＳＮ比、生産性及
びリーク電流値を測定した。
【００５２】残留分極値Ｐｒの測定は、±５、±３Ｖ及
び±１．５の駆動電圧を印加して行ない、基準値を１０
μＣ／ｃｍ2とした。
び±１．５の駆動電圧を印加して行ない、基準値を１０
μＣ／ｃｍ2とした。
【００５３】飽和電圧は、±５Ｖの駆動電圧で得ること
ができる残留分極Ｐｒの９０％の値とし、基準値を１．
５Ｖ以下とした。
ができる残留分極Ｐｒの９０％の値とし、基準値を１．
５Ｖ以下とした。
【００５４】ＳＮ比は、±５、±３Ｖ及び±１．５の駆
動電圧を印加して行ない、基準値を２とし、好ましくは
５以上とした。
動電圧を印加して行ない、基準値を２とし、好ましくは
５以上とした。
【００５５】生産性は、Ｓｉ基板上での成膜状態を観察
した。基準は、成膜状態が良好なものを良とした。
した。基準は、成膜状態が良好なものを良とした。
【００５６】リーク電流の測定は、±５、±３Ｖ及び±
１．５の駆動電圧を印加して行ない、基準値を１０μＡ
／ｃｍ2とした。これらの結果を表１０及び１１に示
す。
１．５の駆動電圧を印加して行ない、基準値を１０μＡ
／ｃｍ2とした。これらの結果を表１０及び１１に示
す。
【００５７】
【表３】
【００５８】
【表４】
【００５９】
【表５】
【００６０】
【表６】
【００６１】
【表７】
【００６２】
【表８】
【００６３】
【表９】
【００６４】
【表１０】
【００６５】
【表１１】
【００６６】
【表１２】
【００６７】
【表１３】
【００６８】上記表１２及び１３に示すように、本発明
の範囲に入る実施例No.９乃至１９は残留分極値Ｐｒ、
飽和電圧、ＳＮ比、生産性及びリーク電流値の全てにつ
いて基準値を満足することができ良好な結果を得ること
ができた。
の範囲に入る実施例No.９乃至１９は残留分極値Ｐｒ、
飽和電圧、ＳＮ比、生産性及びリーク電流値の全てにつ
いて基準値を満足することができ良好な結果を得ること
ができた。
【００６９】一方、比較例No.２５乃至２９は残留分極
値Ｐｒ、飽和電圧、ＳＮ比、生産性及びリーク電流値に
ついて基準値を満足することができず良好な結果を得る
ことができなかった。
値Ｐｒ、飽和電圧、ＳＮ比、生産性及びリーク電流値に
ついて基準値を満足することができず良好な結果を得る
ことができなかった。
【００７０】比較例No.２５はＰＺＴ膜の配向面が（１
１１）面が主であるため、駆動電圧が±１．５Ｖにおけ
る残留分極値Ｐｒ及びＳＮ比が低かった。このため、こ
の駆動電圧では駆動が困難であった。また、飽和電圧及
びリーク電流値も基準値を満足することができなかっ
た。更に角形比も乏しくなった。
１１）面が主であるため、駆動電圧が±１．５Ｖにおけ
る残留分極値Ｐｒ及びＳＮ比が低かった。このため、こ
の駆動電圧では駆動が困難であった。また、飽和電圧及
びリーク電流値も基準値を満足することができなかっ
た。更に角形比も乏しくなった。
【００７１】比較例No.２６は強誘電体膜がＰＺＴ膜で
はなく、ＳＢＴ膜であるため、アニール温度が高いと共
に、残留分極値Ｐｒが低くなった。
はなく、ＳＢＴ膜であるため、アニール温度が高いと共
に、残留分極値Ｐｒが低くなった。
【００７２】比較例No.２７はＭｇＯ基板の上に形成さ
れているため、生産性が乏しくなった。このため、工業
的生産には適していない。
れているため、生産性が乏しくなった。このため、工業
的生産には適していない。
【００７３】比較例No.２８はＰＺＴ膜の（００１）面
の配向率が５％であるため、駆動電圧が±１．５Ｖにお
ける残留分極値Ｐｒ及びＳＮ比が低かった。このため、
この駆動電圧では駆動が困難であった。また、飽和電圧
及びリーク電流値も基準値を満足することができなかっ
た。更に角形比も乏しくなった。
の配向率が５％であるため、駆動電圧が±１．５Ｖにお
ける残留分極値Ｐｒ及びＳＮ比が低かった。このため、
この駆動電圧では駆動が困難であった。また、飽和電圧
及びリーク電流値も基準値を満足することができなかっ
た。更に角形比も乏しくなった。
【００７４】比較例No.２９はＬｉの添加量が２５ｍｏ
ｌ％であるため、駆動電圧が±１．５ＶにおけるＳＮ比
が低かった。このため、ヒステリシス曲線のループも崩
れ、この駆動電圧では駆動が困難であった。また、飽和
電圧及びリーク電流値も基準値を満足することができな
かった。
ｌ％であるため、駆動電圧が±１．５ＶにおけるＳＮ比
が低かった。このため、ヒステリシス曲線のループも崩
れ、この駆動電圧では駆動が困難であった。また、飽和
電圧及びリーク電流値も基準値を満足することができな
かった。
【００７５】
【発明の効果】以上詳述したように本発明においては、
１０％以上の結晶粒の分極軸が強誘電体膜の表面に対し
て垂直に配向することにより、自発分極量が増大し、残
留分極値が高くなる。このため、ヒステリシス曲線の角
形比が優れる、即ち、分極反転時のＳＮ比が高くなり低
電圧で駆動することができる。
１０％以上の結晶粒の分極軸が強誘電体膜の表面に対し
て垂直に配向することにより、自発分極量が増大し、残
留分極値が高くなる。このため、ヒステリシス曲線の角
形比が優れる、即ち、分極反転時のＳＮ比が高くなり低
電圧で駆動することができる。
【００７６】また、（００１）面を配向させたバッファ
層上に、（１００）面を１０％以上配向させて下部電極
を形成し、この上に強誘電体膜を形成することにより、
自然に配向されて強誘電体膜の結晶粒のうち、結晶粒の
分極軸が１０％以上強誘電体膜の表面に対して垂直に配
向することができる。このため、高い残留分極値Ｐｒを
得ることができる。
層上に、（１００）面を１０％以上配向させて下部電極
を形成し、この上に強誘電体膜を形成することにより、
自然に配向されて強誘電体膜の結晶粒のうち、結晶粒の
分極軸が１０％以上強誘電体膜の表面に対して垂直に配
向することができる。このため、高い残留分極値Ｐｒを
得ることができる。
【図１】 本発明の実施例に係る強誘電体メモリを示す
断面図である。
断面図である。
【図２】 縦軸に分極値、横軸に電界をとり、強誘電体
メモリのヒステリシスを示すグラフ図である。
メモリのヒステリシスを示すグラフ図である。
【図３】 縦軸に分極値、横軸に電界をとり、強誘電体
メモリのヒステリシスを示すグラフ図である。
メモリのヒステリシスを示すグラフ図である。
【図４】 縦軸に駆動電圧が±１．５Ｖにおける残留分
極値Ｐｒ、ＳＮ比及び飽和電圧、横軸にＰＺＴ膜の（０
０１）面の配向率をとり、ＰＺＴ膜の（００１）面の配
向率と駆動電圧が±１．５Ｖにおける残留分極値Ｐｒ、
ＳＮ比及び飽和電圧との関係を示すグラフ図である。
極値Ｐｒ、ＳＮ比及び飽和電圧、横軸にＰＺＴ膜の（０
０１）面の配向率をとり、ＰＺＴ膜の（００１）面の配
向率と駆動電圧が±１．５Ｖにおける残留分極値Ｐｒ、
ＳＮ比及び飽和電圧との関係を示すグラフ図である。
【図５】 縦軸に駆動電圧が±１．５ＶにおけるＳＮ比
及びリーク電流値並びに駆動電圧が±５Ｖにおけるリー
ク電流値及び最低アニール温度、横軸にＬｉの添加量を
とり、Ｌｉの添加量と駆動電圧が±１．５ＶにおけるＳ
Ｎ比及びリーク電流値並びに駆動電圧が±５Ｖにおける
リーク電流値との関係を示すグラフ図である。
及びリーク電流値並びに駆動電圧が±５Ｖにおけるリー
ク電流値及び最低アニール温度、横軸にＬｉの添加量を
とり、Ｌｉの添加量と駆動電圧が±１．５ＶにおけるＳ
Ｎ比及びリーク電流値並びに駆動電圧が±５Ｖにおける
リーク電流値との関係を示すグラフ図である。
【図６】 従来の第１の強誘電体メモリを示す断面図で
ある。
ある。
【図７】 従来の第２の強誘電体メモリを示す断面図で
ある。
ある。
【図８】 従来の第３の強誘電体メモリを示す断面図で
ある。
ある。
１、１００；半導体基板、 ２、１０１；ＳｉＯ2膜、
３；バッファ層、 ４；下部電極、 ５、１０３、１
０３ａ；ＰＺＴ膜、 ６；上部電極、１０２、１０２
ａ、１０４、１０４ａ；Ｐｔ膜、 １０５；ＳＢＴ膜
３；バッファ層、 ４；下部電極、 ５、１０３、１
０３ａ；ＰＺＴ膜、 ６；上部電極、１０２、１０２
ａ、１０４、１０４ａ；Ｐｔ膜、 １０５；ＳＢＴ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/788 29/792 (72)発明者 岡田 升宏 静岡県浜松市中沢町10番１号 ヤマハ株式 会社内 Ｆターム(参考） 5F001 AA17 5F083 FR00 JA15 JA38 5G303 AA10 AB20 BA03 CA01 CB16 CB25 CB35 CB39 DA01
Claims (12)
- 【請求項１】 ＰｂxＺｒ(1-y)ＴｉyＯ3を含有する組成
を有する強誘電体膜を有し、前記強誘電体膜の結晶粒の
うち、１０％以上の結晶粒の分極軸が前記強誘電体膜の
表面に対して垂直に配向されていることを特徴とする強
誘電体メモリ。 - 【請求項２】 ＰｂxＺｒ(1-y)ＴｉyＯ3及びＬｉを含有
する組成を有する強誘電体膜を有し、前記強誘電体膜の
結晶粒のうち、１０％以上の結晶粒の分極軸が前記強誘
電体膜の表面に対して垂直に配向されていることを特徴
とする強誘電体メモリ。 - 【請求項３】 ｘの値は０．９乃至１．３、ｙの値は
０．３乃至０．７であり、前記強誘電体膜の膜厚は５０
０乃至５０００Åであることを特徴とする請求項１又は
２に記載の強誘電体メモリ。 - 【請求項４】 ｘの値は０．９乃至１．３、ｙの値は
０．３乃至０．７であり、前記強誘電体膜の膜厚は５０
０乃至５０００Åであると共に、Ｌｉの添加量は０．２
乃至２０ｍｏｌ％であることを特徴とする請求項２に記
載の強誘電体メモリ。 - 【請求項５】 前記強誘電体膜の下面側には下部電極が
形成され、前記下部電極は格子定数が３．９±０．４Å
である材料からなり、前記下部電極の全体の結晶粒のう
ち、表面が格子定数を含む面である結晶粒が１０％以上
であることを特徴とする請求項１乃至４のいずれか１項
に記載の強誘電体メモリ。 - 【請求項６】 前記強誘電体膜の下面側には下部電極が
形成され、前記下部電極は格子定数が５．４±０．５Å
である材料からなり、前記下部電極の全体の結晶粒のう
ち、表面が格子定数を含む面である結晶粒が１０％以上
であることを特徴とする請求項１乃至４のいずれか１項
に記載の強誘電体メモリ。 - 【請求項７】 前記下部電極はＰｔからなると共に、膜
厚が２００乃至３０００Åであり、前記下部電極の全体
の結晶粒のうち、（１００）面に配向した結晶粒が１０
％以上であることを特徴とする請求項６に記載の強誘電
体メモリ。 - 【請求項８】 前記下部電極はＩｒからなると共に、膜
厚が２００乃至３０００Åであり、前記下部電極の全体
の結晶粒のうち、（１００）面に配向した結晶粒が１０
％以上であることを特徴とする請求項６に記載の強誘電
体メモリ。 - 【請求項９】 前記下部電極の前記強誘電体膜が形成さ
れていない側には表面が（００１）面に配向されたバッ
ファ層が形成されていることを特徴とする請求項６乃至
８のいずれか１項に記載の強誘電体メモリ。 - 【請求項１０】 前記バッファ層はＣｅＯ2からなるこ
とを特徴とする請求項９に記載の強誘電体メモリ。 - 【請求項１１】 （００１）面に配向させてバッファ層
を形成する工程と、前記バッファ層の上に下部電極の全
体の結晶粒のうち、（１００）面に配向した結晶粒が１
０％以上である下部電極を形成する工程と、前記下部電
極の上に強誘電体膜を形成する工程と、を有することを
特徴とする強誘電体メモリの製造方法。 - 【請求項１２】 前記強誘電体膜はＬｉを含有すること
を特徴とする請求項１１に記載の強誘電体メモリの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094383A JP2000286396A (ja) | 1999-03-31 | 1999-03-31 | 強誘電体メモリ及び強誘電体メモリの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094383A JP2000286396A (ja) | 1999-03-31 | 1999-03-31 | 強誘電体メモリ及び強誘電体メモリの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000286396A true JP2000286396A (ja) | 2000-10-13 |
Family
ID=14108786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11094383A Pending JP2000286396A (ja) | 1999-03-31 | 1999-03-31 | 強誘電体メモリ及び強誘電体メモリの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000286396A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001181089A (ja) * | 1999-12-28 | 2001-07-03 | Murata Mfg Co Ltd | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 |
| WO2002052651A1 (fr) * | 2000-12-27 | 2002-07-04 | Seiko Epson Corporation | Dispositif de mémoire ferroélectrique |
| US6974985B2 (en) * | 2001-01-31 | 2005-12-13 | Fujitsu Limited | Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same |
| KR100711742B1 (ko) * | 2001-11-01 | 2007-04-25 | 후지쯔 가부시끼가이샤 | 강유전체 커패시터 및 반도체 장치 |
| CN100337332C (zh) * | 2002-07-03 | 2007-09-12 | 瑞创国际公司 | 用于制备取向的pzt电容器的晶体构造电极的方法 |
| US10403815B2 (en) | 2013-07-04 | 2019-09-03 | Toshiba Memory Corporation | Semiconductor device and dielectric film |
-
1999
- 1999-03-31 JP JP11094383A patent/JP2000286396A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001181089A (ja) * | 1999-12-28 | 2001-07-03 | Murata Mfg Co Ltd | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 |
| WO2002052651A1 (fr) * | 2000-12-27 | 2002-07-04 | Seiko Epson Corporation | Dispositif de mémoire ferroélectrique |
| US6690599B2 (en) | 2000-12-27 | 2004-02-10 | Seiko Epson Corporation | Ferroelectric memory device |
| US6891741B2 (en) | 2000-12-27 | 2005-05-10 | Seiko Epson Corporation | Ferroelectric memory device |
| US6974985B2 (en) * | 2001-01-31 | 2005-12-13 | Fujitsu Limited | Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same |
| KR100711742B1 (ko) * | 2001-11-01 | 2007-04-25 | 후지쯔 가부시끼가이샤 | 강유전체 커패시터 및 반도체 장치 |
| CN100337332C (zh) * | 2002-07-03 | 2007-09-12 | 瑞创国际公司 | 用于制备取向的pzt电容器的晶体构造电极的方法 |
| US10403815B2 (en) | 2013-07-04 | 2019-09-03 | Toshiba Memory Corporation | Semiconductor device and dielectric film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3114916B2 (ja) | 層状構造酸化物薄膜の乾式エッチング方法 | |
| JP3113141B2 (ja) | 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス | |
| JP3476932B2 (ja) | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 | |
| JP3190011B2 (ja) | 強誘電体記憶素子およびその製造方法 | |
| JPH08306231A (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| KR20020093049A (ko) | 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법 | |
| US6475860B2 (en) | Method for manufacturing a ferroelectric random access memory device | |
| KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| KR100308190B1 (ko) | 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법 | |
| US6139971A (en) | Stratified structure with a ferroelectric layer and process for producing the same | |
| JP2000286396A (ja) | 強誘電体メモリ及び強誘電体メモリの製造方法 | |
| JPH09232532A (ja) | 強誘電体メモリの製造方法 | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| JP3159561B2 (ja) | 結晶性薄膜用電極 | |
| JP3292795B2 (ja) | 半導体メモリ素子の製造方法 | |
| JP2003100993A (ja) | 半導体メモリ素子 | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| JP3405050B2 (ja) | 誘電体薄膜及びその形成方法 | |
| JP3496528B2 (ja) | 強誘電体メモリ及びその製造方法 | |
| JP2000031411A (ja) | 強誘電体薄膜の製造方法 | |
| JP2002118236A (ja) | 半導体装置およびその製造方法 | |
| JP2000114484A (ja) | 強誘電体メモリ | |
| US6852549B2 (en) | Ferroelectric thin film processing for ferroelectric field-effect transistor | |
| JPH06329497A (ja) | 結晶性薄膜の成形法 | |
| JPH10152398A (ja) | 強誘電体薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |