TW522555B - Ferroelectric capacitor and a semiconductor device - Google Patents

Ferroelectric capacitor and a semiconductor device Download PDF

Info

Publication number
TW522555B
TW522555B TW091105936A TW91105936A TW522555B TW 522555 B TW522555 B TW 522555B TW 091105936 A TW091105936 A TW 091105936A TW 91105936 A TW91105936 A TW 91105936A TW 522555 B TW522555 B TW 522555B
Authority
TW
Taiwan
Prior art keywords
ferroelectric
film
ferroelectric capacitor
ferroelectric film
scope
Prior art date
Application number
TW091105936A
Other languages
English (en)
Inventor
Masaki Kurasawa
Kenji Maruyama
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW522555B publication Critical patent/TW522555B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

522555 A7 B7 五、發明説明（ 發明背景 1.發明範疇 本I明係有關於一種半導體元件且特別有關於一種具 有一鐵電電容器之半導體元件。 已廣泛使用譬如DRA]V^ SRAM等半導體記憶元件作 為譬如電腦等資訊處理裝置之高速主記憶元件，但此等半 導體記憶7L件係為揮發性因而在電源供應器關閉時將會遺 失所儲存的資訊。常使用非揮發性磁碟裝置作為大型輔助 儲存裝置以儲存程式及資料。 然而，磁碟裝置很佔體積、不耐機械衝擊且具有大的 耗電里，磁性裝置的另一缺點為··在資訊讀/寫操作時，具 有很低的存取速度。為了排除此等缺點，近來時常使用在 浮閘電極上累積電荷藉以儲存資訊之EEpR〇M或快閃記憶 體作為非揮發性輔助儲存元件。特定言之，快閃記憶體具 有一種類似於DRAM的單元結構（cell structure)且可以大的 積體搶度形成，因此，快閃記憶體變成可與磁碟裝置相提 並論之大型記憶元件的注意焦點。 在EEPROM或快閃記憶體中，經由穿隧絕緣膜將熱電 子射入浮閘電極以寫入資訊。此等記憶元件的缺點在於： 寫入操作很費時，並且穿隧絕緣膜係因為重覆進行資訊寫 入/拭除操作而劣化。 為了排除此等缺點，已經提出一種以自發極化 (spontaneous polarization)形式儲存資訊之鐵電記憶元件 (下文稱為FeRAM)，此FeRAM係具有一種類似於DRAM在 本紙張尺度適用中國國家標準（CNS) Α4規格（21〇><297公复） 4 (請先閲讀背面之注意事項再填寫本頁) _訂· 五、發明説明（2 ) 其中各記憶單元電晶體為單一 MOSFET之結構。並且，藉 由一種譬如 PZT(Pb(Zr.Ti)〇3)或 PLZT((Pb，La)(Zr，Ti)〇3)等 鐵電物質或進一步藉由SBT(SrBi2Ta2〇3)來取代記憶單元 電容器中的一介電膜，FeRAM能夠以高積體密度進行整 合。 鐵電半導體記憶元件係藉由施加電場來控制鐵電電容 器的自發極化，相較於利用經由穿隧絕緣膜將熱電子射入 浮閘中以寫入資訊的EEPROM或快閃記憶體，可使得寫入 速度變快1〇〇〇倍或以上。並且，FeRAM的益處在於可將耗 電降低至EEPROM或快閃記憶體的大約十分之一。並且， 因為不需要穿隧絕緣膜，FeRAM具有增長的使用壽命且可 以快閃記憶元件的大約十萬倍進行寫入操作。 nm支藝的控诫 第1圖顯示習知的FeRAM 10之構造。 如第1圖所示，FeRAM 10係製作於一p型Si基材11上並 且形成於一p型井11A上，此p型井UA係具有由一場氧化物 膜12所界定的一主動區。在主動區中，經由一未圖示的閘 氧化物膜而與FeRAM的一字元（word line)對應形成一閘電 極13。並且，n+型擴散區nB及11C係在閘電極13兩側上形 成於基材11中以分別作為記憶單元電晶體的一源區及一汲 區。一縫道區係在擴散區及11C之間的一位置處形成於 P型井11A中。 閘電極13係覆蓋有一CVD氧化物膜14，CVD氧化物膜 14與主動區對應地覆蓋住以基材u表面。一鐵電電容器c 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 522555 A7 ________ B7 五、發明説明（3 ) 形成於CVD氧化物膜14上，此鐵電電容器c係包括：一下 電極15、一鐵電膜16(譬如一形成於下電極Μ上的PZT膜）、 及一形成於鐵電膜16上的上電極17。鐵電電容器c覆蓋有 一絕緣膜1 8 ’譬如一 CVD氧化物膜。上電極17經由一局部 導線圖案19A電性連接至擴散區11B，此局部導線圖案19A 係在一形成於絕緣膜18中的接觸孔處接觸到上電極i 7、並 在一形成於絕緣膜1 8及14中的接觸孔處接觸到擴散區 11B。 並且，經由一形成於絕緣膜1 8及14中之接觸孔，將擴 散區11C電性連接至一電極i9B，電極19B係形成FeRAM10 的一位元（bit line)。依此形成的FeRAMlO的整體表面係受 到一保護絕緣膜20所保護。 一習知的鐵電電容器中，下電極15時常由一 Ti/Pt堆疊 膜所製成，且位於下電極15上的鐵電膜16係由一 PZT膜所 製成。對於此鐵電電容器，用於形成下電極15之Pt膜主要 係由定向於<111>方向中之pt複晶所構成。因此，形成於 Ti/Pt堆疊獏上的鐵電膜定向係受制於下電極的定向並因 此主要定向於<111>方向中，亦即已知此鐵電電容器具有 一種所謂（111)定向（請見 j· Appl. Phys· vol. 70, No.l，1991， pp.382-388) 〇 第2圖為顯示一種相關技藝的鐵電電容器C之一結構 的示意圖。 參照第2圖，鐵電電容器絕緣膜16係具有一種使柱狀 PZT結晶從下電極15延伸至上電極17之微結構，其中各柱 6 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（C^S) A4規格（210X297公楚） 522555 五、發明説明（4 ) 狀pzt結晶係定向於<lu>方向巾，已知ρζτ結晶係屬於一 正方晶系且在<00 1>方向中具有自發極化，在此定向於 <111>方向中的柱狀結晶中，如第2圖的箭頭所示，極化方 向將相對於連接上與下電極15與17之一電場方向呈現傾 斜。 第3圖為顯示此鐵電電容器的電性特徵之圖式，第3圖 中，垂直軸線代表極化且水平軸線代表一施加電壓。第3 圖中，白圈係代表當ΡΖΤ結晶定向於<1U>方向中時第2圖 的鐵電電容器之電性特徵，黑圈代表當ρζτ結晶定向於 <001>方向中時第1圖的鐵電電容器之電性特徵。 如第3圖所示，任一情形中鐵電電容器均清楚表現出針 對鐵電物質的磁滯性質。可容易暸解，當電容器絕緣膜16 中的ΡΖΤ結晶定向於一施加電場方向中時，相較於定向在 一相對於施加電場呈傾斜的方向或 <丨丨丨> 方向中之情形， 鐵電電容器係具有更大的殘留極化及更好的留置性質。 使用此鐵電電容器作為第1圖所示的FeRAM之電容 C時’可以電容态c的殘留極化形式來留置資訊。可經由一 具有擴散區11B、11C及閘電極13之電晶體以位元丨9B讀出 此鐵電電容器的極化狀態。並且，在一寫入操作或一拭除 才呆作期間’將一預定的寫入電壓施加至位元19B以開啟電 晶體而將一電壓施加於鐵電電容器C的電極15與17之間， 這即足以逆轉第3圖的極化性質。 藉由此鐵電電容器，如第4圖所示，發生一種稱為留置 性質（retention property)的疲勞或劣化之現象，其中殘留極 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）
------------------------裝！ (請先閲讀背面之注意事項再填寫本頁) .訂— •.線· 522555 A7 ______B7_ 五、發明説明（5 ) 化值Pr(亦即留置性質)係隨著時間經過而減小。並且，已 知當重覆寫入“1”或‘‘〇，，時將發生一種稱為壓印不足 (imprint deficiency)之現象，可從第5圖看出此壓印不足， 其中顯示第3圖的矯頑電壓Vc隨著時間經過而偏移。 第6圖為顯示一種使用定向於<m>方向中之一ρζτ複 晶的鐵電膜之鐵電電容器的留置性質與一種使用定向於 <001>方向中之一PZT複晶的鐵電膜的鐵電電容器的留置 性質之比較圖。 參照第6圖可看出，對於使用定向於〈丨丨卜方向中之 ΡΖΤ複晶的鐵電膜之鐵電電容器係顯然發生一疲勞；相反 地亦可看出’對於使用定向於<〇〇1>方向中之ΡΖΤ複晶的鐵 電膜之鐵電電容器則幾乎不發生任何疲勞。可瞭解，對於 疋向於<111>方向中之ΡΖΤ複晶的鐵電膜，當在一對相鄰分 域（domain)之間具有不同極化方向時，應變係累積在一分 域壁中，且應變造成的一缺陷將導致鐵電膜的留置性質劣 化。對於使用定向於<001>方向中的Ρζτ複晶鐵電膜之鐵電 電容器，在相鄰分域之間具有平行的極化方向，因此在分 域壁中並未發生應變的累積。 第7圖顯示相同的鐵電電容器之矯頑電壓偏移量的圖 示° 參照第7圖可看出，以ΡΖΤ膜定向於<111；>方向中之類 似方式將ΡΖΤ膜定向於<001>方向中。由於瞭解到第6圖所 示定向於<00卜方向中的ΡΖΤ膜幾乎不會隨時間經過而發 生極化劣化，所料假設在Ρζτ財發生的任何_電壓 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -、^τ— 522555 A7 _______ Β7 五、發明説明（6 )
Vc偏移均不是因為圖2所示的分域壁中之應變或ρζτ膜本 身劣化所造成。可假設此種壓印性質的劣化係因為累積在 PZT膜16與上電極17或相鄰的下電極15之間之一邊界表面 附近的電荷所導致。 發明概述 為此’本發明之一項一般目的係提供可排除上述缺點 之一種新穎且有效的鐵電電容器及一種半導體元件。 本發明之另一更特定目的係提供具有改良的留置及壓 印性質之一種鐵電電容器及一種半導體元件。 為了達成上述目的’提供一種鐵電電容器，其包含： 一下電極； 一鐵電膜，其位於下電極上方並具有一鈦鈣礦晶體型 結構；及 一上電極，其位於鐵電膜上方， 該鐵電膜包括一第一鐵電膜部份，其具有一第一結晶 系統並沿著與下電極及上電極其中至少一者之至少一介面 而形成；及一第二鐵電膜部份，其具有與第一結晶系統不 同之一第二結晶系統。 根據本發明，一種使用一屬於正方晶系並定向於 <001>方向中的鈦鈣礦晶體型結構之鐵電電容器係具有.一 個沿著與上與下電極其中至少一者的至少一介面且屬於菱 面晶系之鈦鈣礦晶體型結構鐵電層。因此，改良了鐵電電 容器的留置性質及疲勞性質，且可降低壓印不足的現象。 PZT係為一種具有概以Pb(ZrNx，Tix)03表示的組成物之 本紙張尺度適用中關家標準（⑽顺格（2獻2·楚） 9 - .......................裝------------------、可..................線. (請先閲讀背面之注意事項再填寫本頁) 522555 五、發明説明（7 ) 材料，其中X為-種組成物參數，且一固體溶液係形成於 PbZr〇3端點構件與pbTi〇3端點構件之間。此系統中，屬於 某些不同系統之相係似乎取決於固體溶液的組成物。 第8圖為ρΖΤ的簡化相平衡圖，第8圖中，垂直轴線代 表溫度而水平軸線代表一組成物參數义。 參照第8圖可看出，以組成物χ〜〇·48作為一邊界值， 屬於正方晶乐的相係出現在富含丁丨之側上，而一屬於菱 面晶系的相係出現在富含Zr之側上。對於一種接近pbZr〇; 端點構件的組成物而言，出現一屬於菱面晶系的相。. 屬於正方晶系之相以及屬於菱面晶系之相係皆為第8 T的箭頭所示具有自發極化之鐵電相。相反地，屬於斜方 晶系的PbZr〇3相則未顯示鐵電性質。 在本發明的基本研究期間，發明人已生成一具有一 容器絕緣膜之鐵電電容器並檢視此鐵電電容器之一壓印 質，此電容器絕緣膜不但利用屬於正方晶系的ρζτ膜亦利 用一屬於菱面晶系的ΡΖΤ膜所形成。 第9圖係類似第7圖並且顯示對於一鐵電電容器的壓 性質之一檢視結果，此鐵電電容器中係使用各種晶相 ρζτ膜作為一電容器絕緣膜16，將第7圖顯示的結果重疊 在第9圖上。 參照第9圖可看出，若使用屬於定向在<1〇〇>方向中 稱為（100)定向的菱面晶系之Ρζτ膜作為上述的鐵電膜 矯頑電谷杰Vc的偏移量將變得很小，所以用於約1〇〇〇小 的資料留置之電壓偏移量係僅約為_〇1伏特。 電 性 印 的 加 或 時 --------------r:0^—— (請先閲讀背面之注意事項再填寫本頁) .訂丨 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297公釐） 522555 A7 B7 五、發明説明（8 請注意，對於屬於菱面晶系的PZT膜具有小的殘留極 化值，因此亦具有比屬於正方晶系的PZT膜更低之殘留性 質。為此’可瞭解，若此具有良好壓印性質的膜分別形成 於上與下電極介面上’可防止壓印性質因為電荷累積在電 極介面附近而劣化。 周式簡單說明 第1圖為顯示相關技藝的一種FeRAM之剖視圖； 第2圖顯示相關技藝的一種鐵電電容器之一結構的示 意圖； 第3圖顯示相關技藝之一鐵電電容器的電性特徵圖； 第4圖以圖示說明在鐵電電容器中所產生之一疲勞； 第5圖以圖示說明鐵電電容器中所產生之一壓印不足； 第6圖以圖示顯示相關技藝的鐵電電容器之一電性質； 第7圖以圖示說明相關技藝的鐵電電容器之一缺點； 第8圖為PZT系統材料之簡化相平衡圖； 第9圖以圖示說明本發明之一原理； 第10圖為顯示本發明第一實施例之一鐵電電容器的一 結構之不意圖， 第11A至11D圖以圖示顯示本發明第二及第三實施例 之鐵電電容器的製造方法之各項步驟； 第12A至12C圖以圖示顯示製造根據本發明第四實施 例之FeRAM的各項步驟； 第13D至13F圖以圖示顯示製造根據本發明第四實施 例之FeRAM的其他各項步驟；
本紙張尺度適用中國國家標準（CNS) A4規格（210X297公D 11 ^?r------------^ (請先閲讀背面之注意事項再填寫本頁) 522555 A7 B7 五、發明説明（9 ) 第14G至141圖以圖示顯示製造根據本發明第四實施 例之FeRAM的其他各項步驟； 第15J至15L圖以圖示顯示製造根據本發明第四實施例 之FeRAM的其他各項步驟； 第16M至160圖以圖示顯示製造根據本發明第四實施 例之FeRAM的其他各項步驟； 第17P至17R圖以圖示顯示製造根據本發明第四實施 例之FeRAM的其他各項步驟。 較佳實施例的詳細描述 下文參照圖式描述本發明的原理及實施例。 現在參照第10圖描述本發明的第一實施例，其中顯示 根據本發明的第一實施例之一鐵電電容器30。 參照第10圖，一鐵電電容器30係經由一 8丨02膜32形成 於一Si基材31上。鐵電電容器30係包括一下電極33、一形 成於下電極33上之PZT膜34、以及一形成於PZT膜34上之上 電極35。下膜33係為主要定向於<100〉方向中且具有通常 約100毫微米厚度之Pt膜。 PZT膜34係包括：一 PZT膜部份34A，其形成於與下電 極33的一介面上；一 PZT膜部份34B，其位於PZT膜部份34A 上；及一PZT膜部份34C，其在與上電極35的一介面處位於 PZT膜部份34B上。PZT膜部份34A約有20毫微米厚度且由 屬於菱面晶系的PZT結晶形成，PZT膜部份34B約有180毫 微米厚度且由屬於正方晶系的PZT結晶形成，PZT膜部份 34C約有20毫微米厚度且由屬於正方晶系的PZT結晶形 12 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 522555 A7 B7 五、發明説明（l〇) 成。PZT膜部份34A係具有PbuKZruoTio.^Os的組成物並 且依據下電極33的定向方向而主要定向於<100〉方向中。 並且，在PZT膜部份34A上所形成之PZT膜部份34B係 具有Pbi()5(ZrG7()Ti().3())〇3的組成物並且依據下電極33的定 向方向而主要定向於<100>方向中。並且，在PZT膜部份34B 上所形成之？乙丁膜部份34(：係如同？2丁膜部份34八般地主要 定向於<100〉方向中並且具有Pbi 〇5(Zr〇 7〇Ti〇 30)〇3的組成 物。 對於具有此結構的鐵電電容器30，PZT膜34的一主要 部份係為屬於定向在<001〉方向中的正方晶系之PZT膜部 份34B，因此，鐵電電容器30具有大的殘留極化及改良的 留置性質。並且，對於此鐵電電容器，屬於菱面晶系的PZT 膜部份34A及34C係設置於與上及下電極33及35之介面 上。因此可瞭解，降低了與電極的介面上之電荷累積所造 成的矯頑電壓偏移。 請注意，上述PZT膜部份34A及34C並不限於菱面晶系 的相，其亦可屬於第8圖的相平衡圖顯示之斜方晶系。 並且，屬於菱面晶系的PZT膜部份34A及34C並不需形 成於與電極之介面上，仍可由任一個PZT膜部份獲得相同 的效果。 並且，任一個PZT膜部份34A至34C均可為一含有La的 PLZT膜，且其組成物係表示為（Pb，La)(Zr，Ti)03。並且，上 述PZT膜部份34A至34C可能包含Sr或Ca。 參照第8圖所示的相平衡圖可看出，將 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 13 -----------------------裝------------------、可-------------……線 (請先閱讀背面之注意事項再填寫本頁) 522555 A7 ___B7_ 五、發明説明（11 ) 中的組成物參數X設為小於約0.48的數值以獲得屬於菱面 晶系的PZT膜部份34A及34C，並將組成物參數X設為小於 約0,48的數值以獲得屬於菱面晶系的ρΖΤ膜部份34B。 參照第11A至11D圖，將第10圖鐵電電容器之製造程序 描述為本發明的第二實施例。 參照第11A圖，具有Si〇2膜23之Si基材31係在一 Ar大氣 中進行一噴濺程序，使得作為下電極33的|^膜沉積約2〇〇 毫微米的厚度。在噴濺程序期間，可能以約為噴濺大氣的 20%之量將A導入噴濺大氣中，使得所產生的？〖膜為一種 定向於正常<111>方向中之普通的膜但亦可能為定向在 <100〉方向中之膜。譬如，請見M H Kim等人，J Mater. Res
Soc· Vol· Νο·3 (1999)，pp.634-637。 第11B圖所示的一步驟中’ 一具有2重量〇/〇及1〇5:7〇:3〇 的Pb:Zr:Ti比值的溶膠-凝膠溶液係施加至第UA圖所示的 結構上並加以乾燥。然後，此結構以7〇(rc及6〇秒在一氧氣 環境中進行一快速加熱程序。因此，屬於定向在<1〇〇>方 向中的菱面晶系且具有表示為pbi 〇5(Zr〇 7〇Ti〇 的組成 物之PZT結晶的ρζτ膜部份34A係約有20毫微米的厚度。 然後，在第11C圖所示的一步驟中，一具有丨5重量％及 105·45·5：)的Pb:ZnTi比值的溶膠_凝膠溶液係施加至第11B 圖所不的結構上並加以乾燥。然後，此結構以7〇〇。〇及6〇 秒在一氧氣環境中進行一快速加熱程序。因此，屬於定向 在<〇〇1>方向中的正方晶系且具有表示為 Ρ^·()5(Ζγ〇 45T1〇 55)〇3的組成物之ρζτ結晶的膜部份 本紙張尺度適财關綠準（_ (2敝297公幻--- ......ri费…： (請先閲讀背面之注意事項再填寫本頁) •訂— 522555 A7 ___Β7_ 五、發明説明（l2) 及PZT膜部份34B上係約有180毫微米的厚度。 並且，在第11D圖所示的一步驟中，菱面晶系的pZT 膜部份34C係設有與製造上述PZT膜部份34Α相似之一步 驟。並且，一 Pt上電極35係藉由一種正常喷濺程序而形成 於PZT膜部份34C上。因此獲得上述的鐵電電容器3〇。 為了比較’已經藉由一種類似程序形成一具有一如同 此PZT膜定向在<111>方向中的pzt膜之鐵電電容器。已發 現，對於根據此實施例形成的鐵電電容器30，殘留極Kpr 值係增大比較性鐵電電容器的1 ·5倍左右，這可能是因為電 容器絕緣膜34中的ΡΖΤ膜34Β定向於<〇〇1>方向中所致。 已經在15 0 C及16 0小時以一加速測試來處理資料留置 性質。對於比較性鐵電電容器所顯示之結果，殘留極化pr 減小多達約25% ;但對於本發明的鐵電電容器，殘留極化 Pr減小不到5%。 並且，就矯頑電壓偏移而言，已顯示出對於此實施例 的鐵電電容器30之矯頑電壓Vc的偏移量係小於〇.丨伏特，這 比起具有0.43矯頑電壓偏移之比較性鐵電電容器係為顯著 的改良。 為此，相較於使用定向於<111>方向中的PZT膜之相關 技藝的鐵電電容器，對於此實施例的鐵電電容器30係具有 改良的電性質。 凊注意在此實施例中，PZT膜係形成於定向在< 1 〇〇> 方向中之Pt.電極上，但PZT膜亦可形成於具有定向在<1U> 方向中的（111)定向之一普通Pt電極上。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 15 (請先閲讀背面之注意事項再填寫本頁) 訂— :線， 522555 A7 _ B7_ 五、發明説明（U) 此實施例中，PZT膜可藉由一喷濺程序形成。 (請先閲讀背面之注意事項再填窝本頁) 此情形中，藉由一氧氣大氣中的一快速加熱程序使得 一具有小於0.48的Ti組成物χ(χ<0·48)的非晶系PZT膜產生 結晶，以形成屬於菱面晶系的ΡΖΤ膜34Α。然後，藉由一喷 濺程序形成一具有大於或等於0·48的Ti組成物χ(0·48 S X) 的非晶系PZT膜，非晶系PZT膜係在一氧氣大氣中產生結 晶，以形成一屬於正方晶系的ρζτ膜34A。以一種類似上述 PZT膜34A的方式，屬於菱面晶系的PZT膜34C係藉由喷濺 及快速加熱程序形成。 請注意，上述PZT膜34A、34B及34C可由一種CVD方 法形成。 再度參照第11A至11D圖，描述一種本發明第三實施例 之一鐵電電容器之製造方法’其中PZT膜34A、34B及34C 係由一種CVD程序形成。 此實施例中’第11A圖的步驟係與先前的實施例相 同，一定向於<1〇〇〉方向中的Pt膜係形成為覆蓋住Si基材31 的Si02膜32上之下電極33。 然後，在第11B圖所示的步驟中’將第11圖所示結構 之一樣本導入一 CVD裝置（未圖示）的一處理容器中。處理 容器的一内部壓力係設為13〇至1300帕的範圍中，且處理中 的基材溫度係設為5〇〇至600°C的範圍中。 此條件下，將以THF稀釋之Pb(DPM)2、Zr(DMHD)4及 Ti(iPrO)2(DPM)2導入處理容器中作為具有1.0:0.56:0.46流 比值之Pb、Zr及Ti蒸氣相材料。一含有譬如Ar或He的載體 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -16 - 522555 A7 B7 五、發明説明（Μ) 氣體以及一譬如02氣等氧化氣體亦導入處理容器中，因 此，菱面晶系的ΡΖΤ膜部份34Α係以約20毫微米厚度成長於 Pt膜33上。 然後，在第11C圖所示的步驟中，上述蒸氣相材料的 流動比值係變為1:0.55:0.55，因此，正方晶系的PZT膜部份 34B係使PZT膜部份34A成長約180毫微米。 最後，在第11 D圖所示的步驟中，將上述蒸氣相材料 的流比值設定為等於第11B圖之數值，以使PZT膜部份34C 成長在PZT膜部份34B上。 請注意，除了上述的PWDPMMPlHCnHwC^h)以外， 可使用 Pb(C5H702)2 及 Pb(CnH19O2)2(C10H22O5)作為 Pb 的蒸 氣相材料。同樣地，除此上述的Zr(DMHD)4以外，可使用 Zr(DPM)4及Zr(tBuO)(DPM)3作為Zf的蒸氣相材料。並且， 除了 上述的Ti(iPrO)2(DPM)2以外，可使用 Ti(i-PrO)2(DMHD)2 及 Ti(t-AmylO)2(DMHD)2 作為 Ti 的蒸氣 相材料。 參照第12A至17R圖，描述一種根據本發明第四實施例 之一 FeRAM之製造程序。 參照第12A圖，一 p型井41A及一 η型井41B係形成於一 ρ型或一η型Si基材41上。並且，界定各別主動區之場氧化 物膜42係設置於井41A及41B中之Si基材41上。 閘氧化物膜43形成於ρ型井41A及η型井41B的主動區 上，對於ρ型井41A，一ρ型多晶矽閘電極44Α係形成於閘氧 化物膜32上；且對於η型井41B，一 η型多晶矽閘電極44B係 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） 17 .......................裝------------------、可----------------線· (請先閲讀背面之注意事項再填寫本頁) 522555 A7 ~ _B7___ 五、發明説明（I5) 幵/成於閘氧化物膜4 3上。並且’在一圖示範例中，多晶碎 導線圖案44C及44D係以一種類似於多晶石夕閘電極44A及 44B的方式在場氧化物膜42上延伸。 並且，在第12A圖所示的一結構中，利用閘電極44a 以及位於閘電極44A兩側上的側壁絕緣膜作為一自行對準 的屏罩以將n型雜質離子植入在p型井41A的主動區中，藉 以形成η型擴散區41 a及4 1 b。同樣地，利用閘電極44Β以及 位於閘電極44B兩側上的側壁絕緣膜作為一自行對準的屏 罩以將p型雜質離子植入η型井41B的主動區中，藉以形成p 型擴散區41c及41d。 此程序迄今為止只不過為一種普通的CMOS程序。 然後，在第12B圖所示的一步驟中，藉由在第12B圖所 示的結構上進行一 CVD程序來沉積一約有2〇〇毫微米厚度 的SiON膜45，且在其上沉積一約有丨000毫微米厚度的si〇2 膜46。 第12C圖所示的一步驟中，藉由一CMP(化學機械拋光） 程序來拋光及整平Si〇2膜46，其中使用si〇N膜45作為阻止 器。在第13D圖所示的一步驟中，接觸孔46八至460係貫穿 經過整平的Si〇2膜36以分別露出擴散區41a、41b、41c及 41d。一圖示範例中，SiCb膜46進一步設有一可露出連接圖 案44C的接觸孔46E。 然後’在第13E圖的步驟中，一 w層47係沉積在第13D 圖的結構上以充填接觸孔46A至46E。並且，第13F圖所示 的一步驟中，依此沉積的W層47係進行一CMP程序，其中 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公复） 18 (請先閱讀背面之注意事項再填寫本頁) .訂— 522555 A7 B7 五、發明説明（I6 使用Si02膜46作為阻止器。因為拋光程序的緣故，形成了 分別與接觸孔46A至46E相對應之W插頭47A至47E。 然後，在第14G圖的步驟中，一 SiON的氧化阻止膜48 以及一 Si02膜49分別係以100毫微米及130毫微米的厚度連 續沉積在第13F圖的結構上，然後在一N2大氣中以650°C進 行30分鐘的一加熱程序，藉以進行一充足的除氣程序。 然後，在第14H圖的步驟中，一Ti膜50及一 Pt膜51分別 由一種噴濺程序以20毫微米及175毫微米的厚度連續沉積 在8丨02膜49上，藉此在Ti膜50及Pt膜51上構成一下電極 層。較佳在一添加有20% 02氣的Ar氣中進行Pt膜51的噴濺 程序。 在第14H圖所示的一步驟中，Pt膜41沉積之後，PZT或 PZLT膜52係在CVD裝置中沉積約220毫微米厚度。此實施 例中，首先將具有小於〇·48的Ti組成物x(x<0.48)之屬於菱 面晶系的一PZT或PZLT膜沉積大約20毫微米厚度、然後將 具有大於或等於0.48的Ti組成物χ(0·48$ X)之屬於正方晶 系的一ΡΖΤ或PZLT膜沉積大約180毫微米厚度、且進一步將 具有小於0.48的Ti組成物χ(χ<0·48)之屬於菱面晶系的一 ΡΖΤ或PZLT膜沉積大約20毫微米厚度，藉以進行ΡΖΤ或 PZLT膜52的沉積。可進行一溶膠-凝膠程序或一喷濺程序 來沉積PZT膜或PZLT膜。 並且，在第14H圖所示的一步驟中，在上述快速熱處 理步驟之後，基材41回到噴濺裝置。其中，一 Pt膜、一 Ir02 膜或一 SrRu03膜係在鐵電膜52上沉積約200毫微米厚度以 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 19 -----------------------裝..................、可------------------線· (請先閲讀背面之注意事項再填寫本頁) 522555 A7
522555 A7 B7 五、發明説明（I8 並且，在第15L圖所示的一步驟中，係由CVD程序將 一 Si02膜54在第15K圖所示的結構上沉積通常約200毫微 米的厚度。並且在其上沉積一 SOG膜55，以降低階狀部份 的位準差距，3丨02膜54及SOG膜55形成一層間絕緣膜56。 然後，在第16M圖所示的一步驟中，一個暴露出上電 極圖案53A的接觸孔56A以及一個暴露出下電極圖案51A 的接觸孔56B係形成於層間絕緣膜56中。在第16N圖所示的 一步驟中，分別暴露出W插頭47B及47D的接觸孔56C及 56D係貫穿通過層間絕緣膜56及埋置的Si02膜49及SiON防 氧化膜48。在第16M圖所示的一程序中，接觸孔56A及56B 乾蝕刻之後，在一〇2大氣中以60分鐘及55(TC進行一加熱 程序，藉以移除乾蝕刻程序期間所造成之任何損害。 並且，在第160圖所示的一程序中，藉由一 TiN膜來形 成將接觸孔56A與接觸孔56C電性連接之一局部導線圖案 57A，亦在接觸孔56B及56D上形成一類似的局部導線圖案 57B及57C 。 並且，在第17P圖所示的一程序中，一 8丨02膜5 8形成於 第160圖所示的結構上。在第17Q圖所示的一步驟中，分別 暴露出W插頭47A、局部導線圖案57B及W插頭47C之接觸 孔58A、58B及58C係形成於Si02膜58中。 並且，在第17R圖所示的一程序中，電極59A、59B及 59C係與接觸孔58A、58B及58C對應地形成。 上述步驟中，可重覆進行用於形成一層間絕緣層及一 局部導線圖案之步驟，以形成一種多位準的金屬化結構。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 21 -----------------------裝------------------、可----------------··線· (請先閲讀背面之注意事項再填窝本頁) 522555 A7 B7 五、發明説明（l9) 並且，本發明並不限於這些實施例，可作出變更及修 改而不脫離本發明之範圍。 本申請案係基於200 1年11月1曰申請之曰本優先申請 案No.2001-334576號，該案的完整内容係以引用方式併入 本文中。 22 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 522555 A7 B7 五、發明説明（20) 元件標號對照
10.. .FeRAM 11.. .p型Si基材 11 A...P 型井 11Β...Π+型擴散區 llC...n+型擴散區 12.. .場氧化物膜 13.. .閘電極 14.. .CVD氧化物膜 15.. .下電極 16.. .PZT膜（鐵電電容器 絕緣膜） 17.. .上電極 18.. .絕緣膜 19A...局部導線圖案 19B...電極 20.. .保護絕緣膜 23.. 义02膜 30.. .鐵電電容器 31.. .51.基材 32.. 义02膜 34.. .PZT 膜 34A...PZT膜部份 34B...PZT膜部份 34C...PZT膜部份 35.. .Pt上電極 41.. .51.基材 41A…p型井 41a...n型擴散區 41B...n 型井 41b...擴散區 41c...p型擴散區 41d...p型擴散區 42.. .場氧化物膜 43…閘氧化物膜 4 4 A... p型多晶碎問電極 44B...n型多晶矽閘電極 44C...多晶矽導線圖案 44D...多晶矽導線圖案 45".SiON 膜 46".Si02 膜 46A...接觸孔 46B...接觸孔 46C...接觸孔 46D...接觸孔 (請先閲讀背面之注意事項再填寫本頁) 23 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 522555 A7 B7 五、發明説明（21 ) 46E...接觸孔 55…SOG膜 47...W 層 56...層間絕緣膜 47A...W 插頭 56A...接觸孔 47B...W 插頭 56B...接觸孔 47C...W插頭 56C...接觸孔 47D...W插頭 56D...接觸孔 47E...W插頭 57A...局部導線圖案 48...SiON防氧化膜 57B...局部導線圖案 49."8102膜 57C...局部導線圖案 50···Τί 膜 58...Si02 膜 51".Pt 膜 58A...接觸孔 51A…下電極圖案 58B...接觸孔 52...PZT或PZLT膜(鐵電膜） 58C...接觸孔 52A...電容器絕緣膜圖案 5 9 A...電極 52B...包覆層 5 9 B...電極 53...上電極層 5 9 C...電極 53A...上電極圖案 C...鐵電電容器 54...Si02 膜 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 24

Claims (1)

  1. 522555 A8 Βδ C8 D8 六、申請專利範圍 1. 一種鐵電電容器（30)，其包含： 一下電極（33); (請先閲讀背面之注意事項再填寫本頁) 一鐵電膜（34)，其設置於該下電極（33)上方並具有一 鈦鈣礦晶體型結構；及 一上電極（35)，其設置於該鐵電膜（34)上方， 其特徵為該鐵電膜（34)係包括一第一鐵電膜部份 (34A，34C)，其具有一第一結晶系統並沿著與該下電極 (33)及該上電極（35)其中至少一者之至少一介面而形 成；及一第二鐵電膜部份（34B)，其具有與該第一結晶系 統不同之一第二結晶系統。 2. 如申請專利範圍第1項之鐵電電容器（30)，其中該第一結 晶系統係為一菱面晶系，且該第二結晶系統為一正方晶 系。 3. 如申請專利範圍第1項之鐵電電容器（30)，其中該第一鐵 電膜部份（34A，34C)係分別形成沿著該下電極（33)及該上 電極（35)構成之一第一層及一第二層，且該第二鐵電膜 部份（34B)係形成於該第一層與該第二層之間。 4. 如申請專利範圍第1項之鐵電電容器（30)，其中該等第一 及第二鐵電膜部份（34A，34B，34C)各含有Pb、Zr及Ti。 5. 如申請專利範圍第1項之鐵電電容器（30)，其中該等第一 及第二鐵電膜部份（34A，34B，34C)係具有一表示為 Pb(Zri.x.Tix)03之組成物，其中X係代表一項對於該第一 鐵電膜部份（34A,34C)小於0.48(χ<0·48)且對於該第二鐵 電膜部份（34Β)大於或等於0.48(0.48$ X)之組成物參數。 25 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） 522555 A8 B8 C8 D8
    、申請專利範圍 6· Π:專利範圍第1項之鐵電電容器(3〇)，其中該第二鐵 。膜一伤（34Β)係定向於該<〇〇1>方向中。 (請先閲讀背面之注意事項再填寫本頁) 7·如申請專利範圍第！項之鐵電電容器（3〇),其中該 電膜部份（34Β)係定向於該<111〉方向中。 8·如申請專利範圍第旧之鐵電電容器（3〇)，其中該下電極 (33)係定向於該<1〇〇>方向中。 9·如申請專利範圍第1項之鐵電電容器（3〇)，其中該下電極 (33)係定向於該<m>方向中。 1〇·如申請專利範圍第1項之鐵電電容器（30)，其中該第一結 晶系統為一斜方晶系，且該第二結晶系統為一正方晶系。 U•如申請專利範圍第1項之鐵電電容器（30),其中該等第一 訂丨 及第二鐵電膜部份（34A，34B，34C)係由一 CVD程序所形 成。 12·如申請專利範圍第1項之鐵電電容器（30)，其中該等第一 及第二鐵電膜部份（34A,34B，34C)係由一溶膠_凝膠程序 所形成。 " I3·如申請專利範圍第1項之鐵電電容器（30)，其中該等第一 及第二鐵電膜部份（34A,34B，34C)係由一噴濺程序所形 成。 14. 一種半導體元件，其包含： 一基材（31); 一電晶體，其形成於該基材上； 一層間絕緣膜，其形成於該基材上以覆蓋住該電 體；及 本紙張尺度適用中國國家標準（CNS) Μ規格（210X 297公釐） 26 522555 A8 B8 C8 D8 六、申請專利範圍 一鐵電電容器（30)，其形成於該層間絕緣膜上， 其特徵為該鐵電電容器（30)包含： 一下電極（33); 一鐵電膜（34)，其設置於該下電極（33)上方並具有一 鈦鈣礦晶體型結構；及 一上電極（35)，其設置於該鐵電膜（34)上方， 該鐵電膜（34)係包括一第一鐵電膜部份 (34A，34C)，其具有一第一結晶系統並沿著與該下電極 (33)及該上電極（3 5)其中至少一者之至少一介面而形 成；及一第二鐵電膜部份（34B)，其具有與該第一結晶系 統不同之一第二結晶系統。 27 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）
TW091105936A 2001-11-01 2002-03-26 Ferroelectric capacitor and a semiconductor device TW522555B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001336576A JP3971598B2 (ja) 2001-11-01 2001-11-01 強誘電体キャパシタおよび半導体装置

Publications (1)

Publication Number Publication Date
TW522555B true TW522555B (en) 2003-03-01

Family

ID=19151377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091105936A TW522555B (en) 2001-11-01 2002-03-26 Ferroelectric capacitor and a semiconductor device

Country Status (6)

Country Link
US (2) US6841817B2 (zh)
EP (1) EP1308990B1 (zh)
JP (1) JP3971598B2 (zh)
KR (1) KR100711742B1 (zh)
CN (1) CN1204625C (zh)
TW (1) TW522555B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094457A1 (en) * 1999-06-10 2005-05-05 Symetrix Corporation Ferroelectric memory and method of operating same
JP3971598B2 (ja) * 2001-11-01 2007-09-05 富士通株式会社 強誘電体キャパシタおよび半導体装置
WO2003100824A2 (en) 2002-05-28 2003-12-04 Kabushiki Kaisha Toshiba Ferroelectric capacitor and method of manufacturing the same
JP4040397B2 (ja) * 2002-08-29 2008-01-30 富士通株式会社 容量素子を有する装置とその製造方法
JP4315676B2 (ja) * 2002-12-26 2009-08-19 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置およびその製造方法
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
US7229662B2 (en) * 2003-12-16 2007-06-12 National University Of Singapore Heterolayered ferroelectric thin films and methods of forming same
US20050145908A1 (en) * 2003-12-30 2005-07-07 Moise Theodore S.Iv High polarization ferroelectric capacitors for integrated circuits
WO2005074032A1 (ja) * 2004-01-28 2005-08-11 Fujitsu Limited 半導体装置及びその製造方法
US20050161717A1 (en) * 2004-01-28 2005-07-28 Fujitsu Limited Semiconductor device and method of fabricating the same
WO2005106956A1 (ja) * 2004-04-28 2005-11-10 Fujitsu Limited 半導体装置及びその製造方法
US7528530B2 (en) * 2005-08-23 2009-05-05 Canon Kabushiki Kaisha Piezoelectric substance, piezoelectric substance element, liquid discharge head, liquid discharge device and method for producing piezoelectric substance
US7998362B2 (en) * 2005-08-23 2011-08-16 Canon Kabushiki Kaisha Piezoelectric substance, piezoelectric element, liquid discharge head using piezoelectric element, liquid discharge apparatus, and production method of piezoelectric element
JP2007088147A (ja) * 2005-09-21 2007-04-05 Toshiba Corp 半導体装置およびその製造方法
US7692310B2 (en) * 2006-03-27 2010-04-06 Intel Corporation Forming a hybrid device
JP2007266429A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 半導体装置及びその製造方法
JP5007528B2 (ja) * 2006-06-12 2012-08-22 セイコーエプソン株式会社 圧電素子の製造方法
JP5326256B2 (ja) * 2007-10-23 2013-10-30 富士通セミコンダクター株式会社 半導体装置の製造方法
US8471049B2 (en) * 2008-12-10 2013-06-25 Air Product And Chemicals, Inc. Precursors for depositing group 4 metal-containing films
JP2010258046A (ja) * 2009-04-21 2010-11-11 Ulvac Japan Ltd Ｐｚｔ薄膜の形成方法及び半導体装置の製造方法
US8389300B2 (en) * 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain
JP5360023B2 (ja) * 2010-09-06 2013-12-04 富士通株式会社 半導体装置及びその製造方法
JP5655585B2 (ja) * 2011-01-20 2015-01-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US20130093290A1 (en) * 2011-10-17 2013-04-18 U.S. Government As Represented By The Secretary Of The Army Stylo-Epitaxial Piezoelectric and Ferroelectric Devices and Method of Manufacturing
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US9761785B2 (en) 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
US10266936B2 (en) 2011-10-17 2019-04-23 The United States Of America As Represented By The Secretary Of The Army Process for making lead zirconate titanate (PZT) layers and/or platinum electrodes and products thereof
JP6141080B2 (ja) * 2012-04-19 2017-06-07 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 薄膜圧電素子およびその製造方法、マイクロアクチュエータ、ヘッドジンバルアセンブリおよびそれを備えたディスク駆動装置
DE102012105036A1 (de) * 2012-06-12 2013-12-12 Pyreos Ltd. Verfahren zum Herstellen eines Mikrosystems
WO2019005174A1 (en) * 2017-06-30 2019-01-03 Intel Corporation APPARATUS FOR GENERATING HARMONIC AND HIGHER RF SECTIONS
KR20220106336A (ko) * 2021-01-22 2022-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11690228B2 (en) * 2021-02-25 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Annealed seed layer to improve ferroelectric properties of memory layer

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2583882B2 (ja) 1987-03-26 1997-02-19 松下電器産業株式会社 配向性ペロブスカイト型化合物積層膜
JP2544836B2 (ja) 1990-11-06 1996-10-16 三菱電機株式会社 キャパシタ
US5850089A (en) * 1992-03-13 1998-12-15 American Research Corporation Of Virginia Modulated-structure of PZT/PT ferroelectric thin films for non-volatile random access memories
JPH0689986A (ja) 1992-07-24 1994-03-29 Mitsubishi Electric Corp 電子デバイスおよびその製造方法
US5572052A (en) * 1992-07-24 1996-11-05 Mitsubishi Denki Kabushiki Kaisha Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
US5387459A (en) * 1992-12-17 1995-02-07 Eastman Kodak Company Multilayer structure having an epitaxial metal electrode
US5650362A (en) * 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
JP3476932B2 (ja) * 1994-12-06 2003-12-10 シャープ株式会社 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
JP3890634B2 (ja) * 1995-09-19 2007-03-07 セイコーエプソン株式会社 圧電体薄膜素子及びインクジェット式記録ヘッド
US5683614A (en) * 1996-08-16 1997-11-04 Sandia Corporation Sol-gel type synthesis of Bi2 (Sr,Ta2)O9 using an acetate based system
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
JPH10214945A (ja) 1997-01-30 1998-08-11 Sharp Corp 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
US6080499A (en) * 1997-07-18 2000-06-27 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
KR100275726B1 (ko) 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
JP3520403B2 (ja) * 1998-01-23 2004-04-19 セイコーエプソン株式会社 圧電体薄膜素子、アクチュエータ、インクジェット式記録ヘッド、及びインクジェット式記録装置
JP3594787B2 (ja) * 1998-02-03 2004-12-02 富士通株式会社 半導体装置及びその製造方法
JP4122564B2 (ja) * 1998-04-24 2008-07-23 セイコーエプソン株式会社 圧電体素子、インクジェット式記録ヘッドおよびそれらの製造方法
US6258459B1 (en) * 1998-04-28 2001-07-10 Tdk Corporation Multilayer thin film
US5900274A (en) * 1998-05-01 1999-05-04 Eastman Kodak Company Controlled composition and crystallographic changes in forming functionally gradient piezoelectric transducers
JPH11330411A (ja) * 1998-05-13 1999-11-30 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
US6541375B1 (en) * 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
JP3482883B2 (ja) * 1998-08-24 2004-01-06 株式会社村田製作所 強誘電体薄膜素子およびその製造方法
DE19842816C1 (de) * 1998-09-18 2000-02-03 Siemens Ag Verfahren zur Herstellung selbstpolarisierter ferroelektrischer Schichten, insbesondere PZT-Schichten, mit rhomboedrischer Kristallstruktur
US6376090B1 (en) * 1998-09-25 2002-04-23 Sharp Kabushiki Kaisha Method for manufacturing a substrate with an oxide ferroelectric thin film formed thereon and a substrate with an oxide ferroelectric thin film formed thereon
US20020153543A1 (en) * 1998-09-29 2002-10-24 Takeshi Kijima Method for manufacturing oxide ferroelectric thin film oxide ferroelectric thin film and oxide ferroelectric thin film element
JP4772188B2 (ja) * 1998-11-30 2011-09-14 アイメック 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法
US6385355B1 (en) * 1999-03-15 2002-05-07 Fuji Xerox Co., Ltd. Optical deflection element
JP2000286396A (ja) * 1999-03-31 2000-10-13 Yamaha Corp 強誘電体メモリ及び強誘電体メモリの製造方法
JP2000031399A (ja) 1999-06-09 2000-01-28 Seiko Epson Corp 誘電体素子及び半導体記憶装置
US6495878B1 (en) * 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
US6523943B1 (en) * 1999-11-01 2003-02-25 Kansai Research Institute, Inc. Piezoelectric element, process for producing the piezoelectric element, and head for ink-jet printer using the piezoelectric element
JP2001196652A (ja) 1999-11-01 2001-07-19 Kansai Research Institute 圧電体素子およびその製造方法ならびにそれを用いたインクジェット式プリンタヘッド
JP3401558B2 (ja) * 1999-12-14 2003-04-28 独立行政法人産業技術総合研究所 エピタキシャル複合構造体およびこのものを利用した素子
US6277254B1 (en) * 1999-12-16 2001-08-21 Honeywell International Inc. Ceramic compositions, physical vapor deposition targets and methods of forming ceramic compositions
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
US6526833B1 (en) * 2000-03-13 2003-03-04 Massachusetts Institute Of Technology Rhombohedral-phase barium titanate as a piezoelectric transducer
US6627930B1 (en) * 2000-03-14 2003-09-30 Fujitsu Limited Ferroelectric thin film capacitors having multi-layered crystallographic textures
US6709776B2 (en) * 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
JP2002170938A (ja) * 2000-04-28 2002-06-14 Sharp Corp 半導体装置およびその製造方法
JP4257485B2 (ja) * 2000-06-21 2009-04-22 セイコーエプソン株式会社 セラミックス膜およびその製造方法ならびに半導体装置および圧電素子
US6507060B2 (en) * 2001-05-23 2003-01-14 Winbond Electronics Corp. Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same
JP3971598B2 (ja) * 2001-11-01 2007-09-05 富士通株式会社 強誘電体キャパシタおよび半導体装置

Also Published As

Publication number Publication date
KR100711742B1 (ko) 2007-04-25
US20050052823A1 (en) 2005-03-10
US7423308B2 (en) 2008-09-09
CN1416173A (zh) 2003-05-07
US20030080329A1 (en) 2003-05-01
KR20030038307A (ko) 2003-05-16
EP1308990A2 (en) 2003-05-07
EP1308990A3 (en) 2007-09-26
US6841817B2 (en) 2005-01-11
JP2003142657A (ja) 2003-05-16
CN1204625C (zh) 2005-06-01
EP1308990B1 (en) 2014-07-16
JP3971598B2 (ja) 2007-09-05

Similar Documents

Publication Publication Date Title
TW522555B (en) Ferroelectric capacitor and a semiconductor device
US6646906B2 (en) Methods of reading ferroelectric memory cells
US5905278A (en) Semiconductor device having a dielectric film and a fabrication process thereof
KR20030041974A (ko) 단일 트랜지스터 희토류 망가나이트 강유전성 비휘발성메모리 셀
US6046929A (en) Memory device with two ferroelectric capacitors per one cell
JP4445091B2 (ja) 強誘電体記憶素子
US10347829B1 (en) Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP3833887B2 (ja) 強誘電体メモリ及びその製造方法
US7052951B2 (en) Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices
JP4823895B2 (ja) 半導体装置及びその製造方法
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
US7015531B2 (en) FeRAM having bottom electrode connected to storage node and method for forming the same
JP3604253B2 (ja) 半導体記憶装置
JP5005190B2 (ja) 半導体装置の製造方法
JP2003179212A (ja) キャパシタ、メモリ素子およびその製造方法
Jang et al. A novel 1T1C capacitor structure for high density FRAM
JPH0786527A (ja) 半導体記憶装置
JPH10256495A (ja) 不揮発性半導体記憶装置
KR100468708B1 (ko) 강유전체커패시터및그제조방법
JP2002057300A (ja) 半導体装置の製造方法及び半導体装置
JPH1027856A (ja) 不揮発性半導体記憶装置とその製造方法
JPH0831961A (ja) 強誘電体記憶素子
KR20030032653A (ko) 반도체소자의 캐패시터 제조방법
JP2000036569A (ja) 半導体記憶装置の構造

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees