JP5007528B2 - 圧電素子の製造方法 - Google Patents

圧電素子の製造方法 Download PDF

Info

Publication number
JP5007528B2
JP5007528B2 JP2006161991A JP2006161991A JP5007528B2 JP 5007528 B2 JP5007528 B2 JP 5007528B2 JP 2006161991 A JP2006161991 A JP 2006161991A JP 2006161991 A JP2006161991 A JP 2006161991A JP 5007528 B2 JP5007528 B2 JP 5007528B2
Authority
JP
Japan
Prior art keywords
film
piezoelectric
electrode layer
dielectric
piezoelectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006161991A
Other languages
English (en)
Other versions
JP2007335437A (ja
JP2007335437A5 (ja
Inventor
治郎 加藤
一郎 朝岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006161991A priority Critical patent/JP5007528B2/ja
Publication of JP2007335437A publication Critical patent/JP2007335437A/ja
Publication of JP2007335437A5 publication Critical patent/JP2007335437A5/ja
Application granted granted Critical
Publication of JP5007528B2 publication Critical patent/JP5007528B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、誘電体膜の製造方法に関し、特に、チタン酸ジルコン酸鉛を用いた膜の製造方法に関する。
上記したチタン酸ジルコン酸鉛を用いた膜は、例えば、FeRAM(FerroelectricRAM)、圧電素子、振動子などのデバイスに用いられる。チタン酸ジルコン酸鉛膜をメモリ材料として利用する場合には、結晶方位を(111)に優先配向させることが望ましいとされている。一方、アクチュエータとして利用する場合には、結晶方位を(002)に優先配向させることが望ましいとされている。
例えば、チタン酸ジルコン酸鉛膜を用いた圧電素子の製造方法は、まず、基板上に所定の結晶方位に優先配向された白金(Pt)からなる下部電極層を形成する。次に、下部電極層上に、例えば、特許文献1に記載のような液相プロセス法をはじめ、スパッタ法やMOCVD法(Metal Organic Chemical Vapor Deposition)などによって、チタン酸ジルコン酸鉛からなる圧電体膜を形成する。そのあと、圧電体膜上に白金(Pt)からなる上部電極層を形成し、これらの膜をパターンニングすることにより圧電素子を形成する。
特開2005−295786号公報
しかしながら、液相プロセス法を用いてチタン酸ジルコン酸鉛膜を形成した場合、圧電体膜が高密度に形成できるものの下部電極層と異なる金属材料であることから、結晶成長起点がランダムに発生し、結晶性や配向性を高度に制御することが難しい。一方、スパッタ法やMOCVD法を用いて形成した場合、下部電極層側から順に積層していくので、結晶性や配向性を制御させ易くできるものの、生産性が悪く多くの時間を要する。加えて、膜の密度が低い(膜質が悪い)という問題があった。これにより、圧電素子の性能が劣化するという問題があった。
本発明は、生産性高く形成できるとともに、デバイス(膜質)性能の劣化を抑えることができる誘電体膜の製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る誘電体膜の製造方法は、第1電極層と第2電極層との間に誘電体膜が挟まれる構造をもつ前記誘電体膜の製造方法であって、第1結晶方位に配向された前記第1電極層上に、前記誘電体膜を構成する前記第1結晶方位に配向する第1誘電体膜を形成する工程と、前記第1誘電体膜上に、液相プロセス法を用いて前記第1結晶方位に配向する前記誘電体膜を構成する残りの第2誘電体膜を形成する工程と、を有することを特徴とする。
この方法によれば、第1結晶方位に配向された第1電極層上に、同じ第1結晶方位に配向する第1誘電体膜を予め形成するので、第1電極層と第1誘電体膜との整合性を良くすることができる。よって、誘電体膜を構成する残りの第2誘電体膜を形成するのに液相プロセス法を用いたとしても、第1誘電体膜と第2誘電体膜とが同じ金属材料であることから、第1誘電体膜と同じ第1結晶方位に配向する第2誘電体膜を形成し易くすることができる。これにより、第1結晶方位の誘電体膜を形成することが可能となり、その結果、誘電体膜を形成する際の生産性が低下することを抑えることができるとともに、誘電体膜の膜質が劣化することを抑えることができる。
本発明に係る誘電体膜の製造方法では、前記第1誘電体膜を形成する工程の後、前記第1誘電体膜を形成する際に印加した温度より高い温度で熱処理を施す工程を更に有することを特徴とする。
この方法によれば、形成された第1誘電体膜に更に熱処理を施すので、第1誘電体膜の結晶性をより向上させることができる。よって、第1電極層との整合性を向上させることができるとともに、膜質の高い誘電体膜を形成することが可能となる。
上記課題を解決するために、本発明に係る誘電体膜の製造方法は、第1電極層と第2電極層との間に誘電体膜が挟まれる構造をもつ前記誘電体膜の製造方法であって、第1結晶方位に配向された前記第1電極層上に、前記第1電極層側がTi(チタン)リッチであり前記第2電極層側がZr(ジルコニウム)リッチである第1誘電体前駆体膜を形成する工程と、前記第1誘電体前駆体膜に熱処理を施して、前記第1結晶方位に配向する前記誘電体膜を構成する第1誘電体膜を形成する工程と、前記第1誘電体膜上に、液相プロセス法を用いて前記第1結晶方位に配向する前記誘電体膜を構成する残りの第2誘電体膜を形成する工程と、を有することを特徴とする。
この方法によれば、第1電極層上に、Ti(チタン)リッチ及びZr(ジルコニウム)リッチに勾配する第1誘電体前駆体膜を形成するので、熱処理を行った際に、ジルコニウムリッチ側から結晶化が始まることを抑え、チタンリッチ側から結晶化を始めさせることが可能となる。よって、熱処理を行うことにより、チタンリッチ側の第1電極層の第1結晶方位に従って結晶化した第1誘電体膜を形成することができる。これにより、第1電極層と第1誘電体膜との整合性を良くすることができ、誘電体膜を構成する残りの第2誘電体膜を形成するのに液相プロセス法を用いたとしても、第1誘電体膜と第2誘電体膜とが同じ金属材料であることから、第1誘電体膜と同じ第1結晶方位に配向する第2誘電体膜を形成し易くすることができる。これにより、第1結晶方位の誘電体膜を形成することが可能となり、その結果、誘電体膜を形成する際の生産性が低下することを抑えることができるとともに、誘電体膜の膜質が劣化することを抑えることができる。
本発明に係る誘電体膜の製造方法では、前記第1誘電体膜を形成する工程は、スパッタ法又はMOCVD法によって前記第1誘電体膜を形成することを特徴とする。
この方法によれば、スパッタ法又はMOCVD法を用いることによって、第1電極層上に第1誘電体膜を積層して形成させることができる。よって、形成すべき結晶性や材質の勾配性などを制御して形成することができる。
上記課題を解決するために、本発明に係る誘電体膜の製造方法は、第1電極層と第2電極層との間に誘電体膜が挟まれる構造をもつ前記誘電体膜の製造方法であって、第1結晶方位に配向された前記第1電極層上に第1誘電体前駆体膜を形成する工程と、前記第1誘電体前駆体膜に熱処理を施して前記第1結晶方位に配向する第1誘電体膜を形成する工程と、前記第1誘電体膜上に、液相プロセス法を用いて前記第1結晶方位に配向する前記誘電体膜を構成する残りの第2誘電体膜を形成する工程と、を有し、前記第1誘電体前駆体膜を形成する工程は、前記第1誘電体前駆体膜に前記熱処理を施した際に、前記第1電極層の前記第1結晶方位に従って前記第1誘電体前駆体膜が結晶化することが可能な厚みに前記第1誘電体前駆体膜を成膜することを特徴とする。
この方法によれば、第1結晶方位に配向された第1電極層上に、熱処理の際に、第1電極層の第1結晶方位に従って配向することが可能な厚みの第1誘電体前駆体膜を形成するので、熱処理によって、第1誘電体前駆体膜のどの部分から結晶化が始まったとしても、第1誘電体前駆体膜と第1電極層との界面から結晶化させることができる。よって、第1結晶方位に配向された第1誘電体膜を形成することが可能となり、第1電極層と第1誘電体膜との整合性を良くすることができる。これにより、誘電体膜を構成する残りの第2誘電体膜を形成するのに液相プロセス法を用いたとしても、第1誘電体膜と第2誘電体膜とが同じ金属材料であることから、第1誘電体膜と同じ第1結晶方位に配向する第2誘電体膜を形成し易くすることができる。よって、第1結晶方位の誘電体膜を形成することが可能となり、その結果、誘電体膜を形成する際の生産性が低下することを抑えることができるとともに、誘電体膜の膜質が劣化することを抑えることができる。
本発明に係る誘電体膜の製造方法では、前記第1誘電体前駆体膜の厚みは、1nm〜20nmであることを特徴とする誘電体膜の製造方法。
この方法によれば、1nm〜20nmの範囲で第1誘電体前駆体膜を形成するので、第1誘電体膜のどの部分から結晶が成長したとしても、第1誘電体前駆体膜と第1電極層との界面から結晶成長させることができる。
本発明に係る誘電体膜の製造方法では、前記誘電体膜は、チタン酸ジルコン酸鉛であることを特徴とする。
この方法によれば、チタン酸ジルコン酸鉛で構成された圧電素子や強誘電体メモリなどに適用することができる。
以下、本発明を具体化した実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、圧電素子を製造するための誘電体膜(特に、強誘電体膜)の製造方法を例にとって説明する。
(第1実施形態)
図1〜図3は、第1実施形態に係る誘電体膜としての圧電体膜の製造方法を工程順に示す模式断面図である。以下、圧電体膜の製造方法を、図1〜図3を参照しながら説明する。
まず、図1(a)に示すように、シリコン基板11上に、シリコン酸化膜(SiO2)12を形成する。詳しくは、シリコン基板11に、例えば、ウエット酸化処理を施してシリコン酸化膜12を形成する。シリコン酸化膜12の厚みは、例えば、300nmである。
次に、図1(b)に示すように、シリコン酸化膜12上に酸化チタン(TiO2)膜13を形成する。酸化チタン膜13は、シリコン酸化膜12上に第1電極層としての下部電極層14(図1(c)参照)を形成する際、シリコン酸化膜12と下部電極層14との密着力を高めるために用いられる。酸化チタン膜13の厚みは、例えば、20nmである。密着層としては、金属や金属酸化物であり、酸化チタン膜13以外に、例えば、チタン(Ti)、ジルコニウム(Zr)、酸化ジルコニウム(ZrO2)などが挙げられる。
次に、図1(c)に示すように、酸化チタン膜13上に下部電極層14を形成する。下部電極層14は、例えば、白金(Pt)である。詳しくは、下部電極層14の第1結晶方位としての結晶方位を、例えば、用いるガスの成分、シリコン基板11の温度、熱処理条件などを調節することにより、(002)に優先配向するように形成する。下部電極層14の厚みは、例えば、150nmである。
次に、図2(a)に示すように、例えば、スパッタ法を用いて下部電極層14上に第1誘電体前駆体膜としての第1圧電体前駆体膜15aを形成する。また、第1圧電体前駆体膜15aの形成方法は、スパッタ法に限定されず、MOCVD法を用いるようにしてもよい。第1圧電体前駆体膜15aは、例えば、チタン酸ジルコン酸鉛である。なお、スパッタ法で成膜する際、第1圧電体前駆体膜15aが結晶化を始めるように、シリコン基板11の温度を、例えば500℃に加熱する。詳しくは、下部電極層14上に、下部電極層14に倣って第1圧電体前駆体膜15aの結晶方位が(002)に優先配向して形成されるようにする。なお、シリコン基板11の温度は、500℃に限定されず、例えば、300℃〜700℃の範囲が好ましく、より好ましくは500℃〜600℃である。
スパッタに用いるターゲットとしては、例えば、チタン酸ジルコン酸鉛とPbO(一酸化鉛)を用いる。PbOで構成されるターゲットは、スパッタによりチタン酸ジルコン酸鉛中のPb(鉛)が蒸発し、不足するPbを補充するために用いられる。以上のようなターゲットを用いてスパッタを行うことにより、下部電極層14上に、(002)に優先配向された第1圧電体前駆体膜15aが形成される。
次に、図2(b)に示すように、第1圧電体前駆体膜15aを焼成(アニール処理)して、結晶構造や配向性を向上させた第1誘電体膜としての第1圧電体膜15を完成させる。焼成温度は、第1圧電体前駆体膜15aをスパッタ法で成膜した温度より高い温度であり、例えば、700℃である。また、焼成時間は、例えば、10分である。なお、焼成温度は、700℃に限定されず、例えば、600℃〜900℃の範囲内であることが望ましい。
焼成に用いるガスとしては、第1圧電体前駆体膜15aを加熱した際に足りなくなる酸素を補充するために、例えば、酸素を含むガス(酸化雰囲気)であることが望ましい。また、窒素やアルゴンなどの不揮発性のガスを用いるようにしてもよいし、純酸素を用いるようにしてもよい。また、焼成圧力は、例えば常圧である。以上のようにして焼成を行うことにより、例えば、結晶構造や配向性が向上した50nmの第1圧電体膜15が完成する。
次に、図2(c)に示すように、液相プロセス法としてのゾル−ゲル法を用いて、第1圧電体膜15上に圧電体膜17を構成する残りの第2誘電体膜としての第2圧電体膜16を形成する。ゾル−ゲル法を用いることにより、下部電極層14上に形成された第1圧電体膜15から上方に向けて順にチタン酸ジルコン酸鉛の結晶が成長していくため、配向性に優れた第2圧電体膜16を形成することができる。第1圧電体膜15と第2圧電体膜16とを含む圧電体膜17の厚みは、例えば、1μmである。なお、第2圧電体膜16が完成する前の膜を、第2圧電体前駆体膜16aとする。
まず、チタン、ジルコニウム、鉛、亜鉛等の金属のメトキシド、エトキシド、プロポキシドもしくはブトキシド等のアルコキシドまたはアセテート化合物を、酸等で加水分解し、ゾルを調整する。次いで、調整したゾルを、例えば、スピンコート法によって、第1圧電体膜15上に塗布する。
第1圧電体膜15上にゾルを塗布した後、これを一定温度下にて一定時間乾燥させ、ゾルの溶媒を蒸発させる。乾燥温度は、例えば、150℃以上、200℃以下であることが好ましく、乾燥時間は、例えば、5分以上、15分以下であることが好ましい。より好ましくは、180℃にて10分乾燥させる。
ゾルを乾燥した後、さらに大気雰囲気下において一定の脱脂温度にて一定時間脱脂する。次に、これを焼成し結晶化させて初期層とする。初期層は、例えば、100〜120nm程度の膜厚で形成した。焼成には、RTA(Rapid Thermal Annealing)装置や拡散炉等を用いる。焼成温度は、550℃以上、750℃以下であることが好ましい。550℃未満では、下部電極層14側の層の結晶化が十分図られず、一方、750℃より大きいと下部電極層14への鉛原子の拡散および下部電極層14の酸化による特性劣化が生じてしまう。
なお、前述したように単層からなる初期層を成膜する場合に限られず、必要に応じて、上記の塗布、乾燥、脱脂、焼成の工程を複数回繰り返して、複数層からなる初期層を成膜してもよい。あるいは、塗布、乾燥、脱脂の工程を複数回繰り返した後に焼成して初期層を成膜してもよい。
さらに、初期層の上に所望に調整したゾルを塗布し、上記同様に乾燥、脱脂、焼成の工程を適宜行い、後期層を成膜する。後期層における焼成温度は、700℃以上、900℃以下であることが好ましい。700℃未満では、第2電極層としての上部電極層18(図3参照)側の層の結晶化が十分図られず、圧電体膜17全体としての圧電特性を十分に確保できない一方、900℃より大きいと空気中への鉛原子の飛散による特性劣化が生じてしまう。あるいは、鉛原子が初期層を通して下部電極層14に拡散してしまう。また、初期層の焼成温度との差が、100℃以上、200℃以下であることが好ましい。
この場合も、単層からなる後期層を成膜する場合に限られず、必要に応じて、上記の塗布、乾燥、脱脂、焼成の工程を複数回繰り返して、複数層からなる後期層を成膜してもよい。あるいは、塗布、乾燥、脱脂の工程を複数回繰り返した後に焼成して後期層を成膜してもよい。
以上の工程により、第1圧電体膜15側から結晶成長して、初期層及び後期層からなる第2圧電体膜16が完成する。なお、従来の製造方法の一つである、下部電極層上に直接ゾル−ゲル法を用いて第1圧電体膜及び第2圧電体膜を成膜することに対して、本実施形態では、下部電極層14上に(002)に予め優先配向された第1圧電体膜15を成膜してから、液相プロセス(ゾル−ゲル法)を用いて第2圧電体膜16を形成するので、第1圧電体膜15の配向性(002)に大きく影響された第2圧電体膜16を形成することができ、十分な配向性を得ることができる。また、液相プロセス法のみで圧電体膜17を形成する場合と比較して、例えば、10%程度の生産性の低下に留めることが可能となる。
このあと、図3に示すように、圧電体膜17上に上部電極層18を形成し、更に、下部電極層14、圧電体膜17、上部電極層18を所定形状にパターンニングするなどにより、圧電体膜17を有する圧電素子19が完成する。
以上詳述したように、本実施形態の圧電体膜17の製造方法によれば、以下に示す効果が得られる。
(1)本実施形態の圧電体膜17の製造方法によれば、圧電体膜17を形成する際、(002)に優先配向された下部電極層14上に、同じ(002)に優先配向する第1圧電体膜15をスパッタ法又はMOCVD法を用いて予め形成しておくので、下部電極層14と第1圧電体膜15との界面の整合性を良くすることができる。よって、圧電体膜17を構成する残りの第2圧電体膜16を形成するのに液相プロセス法(ゾル−ゲル法)を用いたとしても、第1圧電体膜15と第2圧電体膜16とが同じ金属材料(チタン酸ジルコン酸鉛)であることから、第1圧電体膜15と同じ(002)に優先配向する第2圧電体膜16を形成し易く(第1圧電体膜15と第2圧電体膜16との界面から結晶成長し易く)することができる。これにより、(002)に優先配向する圧電体膜17を形成することが可能となり、その結果、圧電体膜17を形成する際の生産性が低下することを抑えることができるとともに、圧電体膜17の膜質が劣化することを抑えることができる。
(第2実施形態)
図4は、第2実施形態に係る圧電体膜の製造方法を工程順に示す模式断面図である。以下、圧電体膜の製造方法を、図4を参照しながら説明する。なお、第2実施形態は、上記した第1実施形態の、(002)に優先配向させた第1圧電体前駆体膜15aを成膜することに対して、第1圧電体前駆体膜15aにおける下部電極層14側がTi(チタン)リッチ、第2圧電体膜16側がZr(ジルコニウム)リッチになるように、TiとZrの比率を変えて(傾斜させて)成膜することが異なる。以下、第1実施形態と異なる部分を説明する。
まず、図4(a)に示すように、下部電極層14上に第1圧電体前駆体膜21aを、上記した第1実施形態と同様に、スパッタ法又はMOCVD法で成膜する。なお、第1圧電体前駆体膜21aにおける、下部電極層14側がTiリッチ22に、上部電極層18(図3参照)側がZrリッチ23になるように、都度ターゲットを代えて成膜する。また、第1圧電体前駆体膜21aは、この段階で(002)に優先配向させることなく未結晶(例えば、アモルファス結晶)の状態でよい。
次に、図4(b)に示すように、第1圧電体前駆体膜21aを焼成(アニール処理)して、(002)に優先配向された第1圧電体膜21を完成させる。焼成温度や焼成時間、焼成に用いるガスなどは、例えば、上記した第1実施形態と同様である。
第1圧電体前駆体膜21aの中を、Tiリッチ22及びZrリッチ23にして成分に勾配をつけることによって、焼成した際に、第1圧電体前駆体膜21aにおける下側(下部電極層14側)と上側(第2圧電体膜16側)との結晶成長温度を異ならせることが可能となる。詳しくは、Tiリッチ22の結晶成長温度に対し、Zrリッチ23の結晶成長温度が高いことを利用する。つまり、Tiリッチ22側(下部電極層14側)から結晶成長を開始させ、Zrリッチ23側(第2圧電体膜16側)から結晶化の起点として機能させないようにする。なお、Tiリッチ22にZrが含まれていてもよいし、Zrリッチ23にTiが含まれていてもよい。また、このような製造方法により第1圧電体膜21の配向性を高くさせることが可能な膜厚は、例えば、100nm以下である。以上のような製造方法により、(002)に優先配向された第1圧電体膜21が完成する。
次に、図4(c)に示すように、上記した第1実施形態と同様に、ゾル−ゲル法を用いて第1圧電体膜21上に第2圧電体膜16を形成し、圧電体膜24を完成させる。また、上記した第1実施形態と同様に、引き続く工程で圧電素子19(図3参照)を完成させる。
以上詳述したように、本実施形態の圧電体膜24の製造方法によれば、以下に示す効果が得られる。
(2)本実施形態の圧電体膜24の製造方法によれば、下部電極層14上に、Ti(チタン)リッチ22及びZr(ジルコニウム)リッチ23に勾配する第1圧電体前駆体膜21aを形成するので、熱処理(焼成)を行った際に、Zrリッチ23側から結晶化が始まることを抑え、Tiリッチ22側から結晶化を始めさせることが可能となる。よって、熱処理を行うことにより、Tiリッチ22側の下部電極層14の結晶方位(002)に従って、第1圧電体前駆体膜21aを結晶化させることができる。これにより、下部電極層14と第1圧電体膜21との整合性を良くすることができ、圧電体膜24を構成する残りの第2圧電体膜16を形成するのに液相プロセス法を用いたとしても、第1圧電体膜21と第2圧電体膜16とが同じ金属材料(チタン酸ジルコン酸鉛)であることから、第1圧電体膜21と同じ(002)に優先配向する第2圧電体膜16を形成し易くすることができる。これにより、(002)に優先配向する圧電体膜24を形成することが可能となり、その結果、圧電体膜24を形成する際の生産性が低下することを抑えることができるとともに、圧電体膜24の膜質が劣化することを抑えることができる。加えて、第1圧電体前駆体膜21aを未結晶の状態で成膜することから、予め所定の結晶方位に配向する第1圧電体前駆体膜15aを制御して形成することと比較して、容易に形成することができる。
(第3実施形態)
図5は、第3実施形態の圧電体膜の製造方法を工程順に示す模式断面図である。以下、圧電体膜の製造方法を、図5を参照しながら説明する。なお、第3実施形態は、上記した第1実施形態の(002)に優先配向させた第1圧電体前駆体膜15aを成膜したり、第2実施形態のTiリッチ22及びZrリッチ23に勾配させた第1圧電体前駆体膜21aを成膜したりすることに対して、第1圧電体前駆体膜を更に薄く成膜して、膜のどの部分から結晶成長が始まったとしても下部電極層14の影響を受けるように成膜させることが異なる。以下、第1実施形態と異なる部分を説明する。
まず、図5(a)に示すように、下部電極層14上に、液相プロセス法、スパッタ法、MOCVD法のいずれかを用いて、未結晶(例えば、アモルファス結晶)の第1圧電体前駆体膜31aを形成する。なお、第1圧電体前駆体膜31aの膜厚は、例えば、焼成した後に1nm〜20nmとなる膜厚である。
次に、図5(b)に示すように、第1圧電体前駆体膜31aを焼成して、(002)に優先配向する第1圧電体膜31を完成させる。第1圧電体前駆体膜31aを液相プロセス法で形成した場合、例えば、上記した第1実施形態と同様の焼成をする前に、500℃未満の温度でアニール処理(仮焼成)を行う。一方、スパッタ法又はMOCVD法で第1圧電体前駆体膜31aを形成した場合、上記したアニール処理を行わずに焼成する。
以上のような製造方法により、焼成した際に、第1圧電体前駆体膜31aのどの部分から結晶成長が始まったとしても、下部電極層14の影響を受けることが可能な膜厚であるため、下部電極層14の配向性(002)に従って優先配向された第1圧電体膜31が完成する。
次に、図5(c)に示すように、上記した第1実施形態と同様に、ゾル−ゲル法を用いて第1圧電体膜31上に第2圧電体膜16を形成し、圧電体膜32を完成させる。また、上記した第1実施形態と同様に、引き続く工程で圧電素子19(図3参照)を完成させる。
以上詳述したように、本実施形態の圧電体膜32の製造方法によれば、以下に示す効果が得られる。
(3)本実施形態の圧電体膜32の製造方法によれば、(002)に優先配向された下部電極層14上に、熱処理の際、どの部分から結晶化が始まったとしても下部電極層14の結晶方位(002)に従って配向することが可能な厚み(1nm〜20nm)の第1圧電体前駆体膜31aを形成するので、熱処理を行うことによって、下部電極層14と第1圧電体前駆体膜31aとの界面から結晶成長させることができる。よって、(002)に優先配向された第1圧電体膜31を形成することが可能となり、下部電極層14と第1圧電体膜31との整合性を良くすることができる。これにより、圧電体膜32を構成する残りの第2圧電体膜16を形成するのに液相プロセス法を用いたとしても、第1圧電体膜31と第2圧電体膜16とが同じ金属材料(チタン酸ジルコン酸鉛)であることから、第1圧電体膜31と同じ結晶方位(002)に優先配向する第2圧電体膜16を形成し易くすることができる。これにより、(002)に優先配向する圧電体膜32を形成することが可能となり、その結果、圧電体膜32を形成する際の生産性が低下することを抑えることができるとともに、圧電体膜32の膜質が劣化することを抑えることができる。
なお、第1〜第3実施形態は上記に限定されず、以下のような形態で実施することもできる。
(変形例1)上記したように、圧電素子19に用いられる圧電体膜17の製造方法に限定されず、例えば、圧電体膜17を用いた振動子の製造方法に適用するようにしてもよい。また、圧電素子19や振動子を製造する場合のように、下部電極層14に(002)に優先配向された白金(Pt)を用いることに限定されず、例えば、一般的な薄膜圧電デバイスに用いられているように、下部電極層14に(002)に優先配向されたイリジウム(Ir)を用いるようにしてもよい。
(変形例2)上記したように、(002)に優先配向された圧電体膜17を用いて圧電素子19や振動子に適用することに代えて、例えば、(111)に優先配向された下部電極層上に(111)に優先配向された圧電体膜を形成することによって、FeRAMなどのメモリに適用するようにしてもよい。また、結晶方位(002)や(111)に限定されず、その他の結晶方位を上記した製造方法を用いて形成するようにしてもよい。
第1実施形態に係る圧電体膜の製造方法を模式的に示す工程断面図。 圧電体膜の製造方法を模式的に示す工程断面図。 圧電体膜の製造方法を模式的に示す工程断面図。 第2実施形態に係る圧電体膜の製造方法を模式的に示す工程断面図。 第3実施形態に係る圧電体膜の製造方法を模式的に示す工程断面図。
符号の説明
11…シリコン基板、12…シリコン酸化膜、13…酸化チタン膜、14…第1電極層としての下部電極層、15…第1誘電体膜としての第1圧電体膜、15a…第1圧電体前駆体膜、16…第2誘電体膜としての第2圧電体膜、16a…第2圧電体前駆体膜、17…誘電体膜としての圧電体膜、18…第2電極層としての上部電極層、19…圧電素子、21…第1圧電体膜、21a…第1圧電体前駆体膜、22…Tiリッチ、23…Zrリッチ、24…圧電体膜、31…第1圧電体膜、31a…第1圧電体前駆体膜、32…圧電体膜。

Claims (5)

  1. 下部電極と、圧電体膜と、上部電極と、を有する圧電素子の製造方法であって、
    白金又はイリジウムからなり(002)に優先配向した前記下部電極を形成する工程と、
    スパッタ法又はMOCVD法を用いて、前記下部電極上に(002)に優先配向し、チタン酸ジルコン酸鉛からなる第1圧電体膜を形成する工程と、
    液相プロセス法を用いて、前記第1圧電体膜上にチタン酸ジルコン酸鉛からなる第2圧電体膜を形成する工程と、
    前記第2圧電体膜上に前記上部電極を形成する工程と、を備える圧電素子の製造方法。
  2. 前記液相プロセス法は、ゾル−ゲル法である請求項1に記載の圧電素子の製造方法。
  3. 前記第1圧電体膜を形成する工程において、前記第1圧電体膜は、前記下部電極側がチタンリッチであり前記上部電極側がジルコニウムリッチである請求項1または2に記載の圧電素子の製造方法。
  4. 前記第1圧電体膜は、膜厚が前記第1圧電体膜を焼成した後に1nm〜20nmである請求項1乃至3何れか一項に記載の圧電素子の製造方法。
  5. 前記下部電極は、ジルコニウムからなる密着層上に形成する請求項1乃至何れか一項に記載の圧電素子の製造方法。
JP2006161991A 2006-06-12 2006-06-12 圧電素子の製造方法 Active JP5007528B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006161991A JP5007528B2 (ja) 2006-06-12 2006-06-12 圧電素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006161991A JP5007528B2 (ja) 2006-06-12 2006-06-12 圧電素子の製造方法

Publications (3)

Publication Number Publication Date
JP2007335437A JP2007335437A (ja) 2007-12-27
JP2007335437A5 JP2007335437A5 (ja) 2009-07-23
JP5007528B2 true JP5007528B2 (ja) 2012-08-22

Family

ID=38934662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006161991A Active JP5007528B2 (ja) 2006-06-12 2006-06-12 圧電素子の製造方法

Country Status (1)

Country Link
JP (1) JP5007528B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023563B2 (ja) * 2006-06-12 2012-09-12 セイコーエプソン株式会社 圧電素子の製造方法
JP5930852B2 (ja) * 2012-06-04 2016-06-08 株式会社ユーテック 強誘電体結晶膜の製造方法
EP2936680B1 (en) 2012-12-21 2020-11-04 SnapTrack, Inc. Mems component comprising aln and sc and method for manufacturing a mems component
WO2014094883A1 (en) * 2012-12-21 2014-06-26 Epcos Ag Baw component and method for manufacturing a baw component
JP6347085B2 (ja) * 2014-02-18 2018-06-27 アドバンストマテリアルテクノロジーズ株式会社 強誘電体膜及びその製造方法
JP6596634B2 (ja) * 2014-10-23 2019-10-30 アドバンストマテリアルテクノロジーズ株式会社 強誘電体セラミックス、電子部品及び強誘電体セラミックスの製造方法
JP6216808B2 (ja) * 2016-01-20 2017-10-18 株式会社ユーテック 強誘電体結晶膜及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689986A (ja) * 1992-07-24 1994-03-29 Mitsubishi Electric Corp 電子デバイスおよびその製造方法
JP3576788B2 (ja) * 1998-02-13 2004-10-13 株式会社東芝 電子部品及びその製造方法
AU1539900A (en) * 1998-11-30 2000-06-19 Interuniversitair Micro-Elektronica Centrum Method of fabrication of a ferro-electric capacitor and method of growing a pzt layer on a substrate
JP4182329B2 (ja) * 2001-09-28 2008-11-19 セイコーエプソン株式会社 圧電体薄膜素子およびその製造方法、ならびにこれを用いた液体吐出ヘッド及び液体吐出装置
JP3971598B2 (ja) * 2001-11-01 2007-09-05 富士通株式会社 強誘電体キャパシタおよび半導体装置
JP2004214282A (ja) * 2002-12-27 2004-07-29 Canon Inc 圧電素子
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
JP2006076835A (ja) * 2004-09-10 2006-03-23 Hitachi Cable Ltd 強誘電体薄膜及びその製造方法

Also Published As

Publication number Publication date
JP2007335437A (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
JP5007528B2 (ja) 圧電素子の製造方法
JP6347086B2 (ja) 強誘電体セラミックス
JP2008042069A (ja) 圧電体素子とその製造方法
JP4348547B2 (ja) ペロブスカイト型酸化物層の製造方法、強誘電体メモリの製造方法および表面波弾性波素子の製造方法
JP2006245619A (ja) 圧電体素子の製造方法
JP5556966B2 (ja) 圧電体素子
JP3182909B2 (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
TW202220242A (zh) 膜構造體及其製造方法
JP2000307163A (ja) 圧電体薄膜素子、及びその製造方法
US7229662B2 (en) Heterolayered ferroelectric thin films and methods of forming same
JP3944917B2 (ja) 酸化物セラミックス薄膜の形成方法
TW202218204A (zh) 膜構造體及其製造方法
JP5023563B2 (ja) 圧電素子の製造方法
JP4182404B2 (ja) 強誘電体膜の製膜方法
TWI717498B (zh) 膜構造體及其製造方法
JPH10290033A (ja) 圧電体薄膜素子、これを用いたアクチュエータ、インクジェット式記録ヘッド、並びに圧電体薄膜素子の製造方法
JP2006228447A (ja) 強誘電体薄膜の製造方法
JP2006199507A (ja) (111)配向pzt系誘電体膜形成用基板、この基板を用いて形成されてなる(111)配向pzt系誘電体膜
JP6813758B2 (ja) 強誘電体セラミックス及びその製造方法
JPH08153854A (ja) 強誘電体薄膜キャパシタの製造方法
JP3267278B2 (ja) 半導体装置の製造方法
JP4075120B2 (ja) 強誘電体薄膜の製造方法
JP3267277B2 (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP2001172099A (ja) 誘電体薄膜の形成方法、誘電体薄膜および電子部品
JPH11297946A (ja) 強誘電体メモリの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120501

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120514

R150 Certificate of patent or registration of utility model

Ref document number: 5007528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350