TW202218204A - 膜構造體及其製造方法 - Google Patents

膜構造體及其製造方法 Download PDF

Info

Publication number
TW202218204A
TW202218204A TW111101805A TW111101805A TW202218204A TW 202218204 A TW202218204 A TW 202218204A TW 111101805 A TW111101805 A TW 111101805A TW 111101805 A TW111101805 A TW 111101805A TW 202218204 A TW202218204 A TW 202218204A
Authority
TW
Taiwan
Prior art keywords
film
piezoelectric
substrate
zro
thickness
Prior art date
Application number
TW111101805A
Other languages
English (en)
Inventor
木島健
Original Assignee
日商前進材料科技股份有限公司
日商微新創研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商前進材料科技股份有限公司, 日商微新創研究所股份有限公司 filed Critical 日商前進材料科技股份有限公司
Publication of TW202218204A publication Critical patent/TW202218204A/zh

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明之課題係提供一種在具有被形成在SOI基板上的導電膜，與被形成在導電膜上的壓電膜之膜構造體，可以使壓電膜的壓電常數增加之膜構造體。 本發明之解決手段之膜構造體(10)，係具有：包含基體(11a)、基體(11a)上的絕緣層(11b)、與絕緣層(11b)上的矽層(11c)之基板(11)，在矽層(11c)上磊晶成長之包含氧化鋯之配向膜(12)，在配向膜(12)上磊晶成長之包含鉑之導電膜(13)，與在導電膜(13)上磊晶成長之壓電膜(15)。

Description

膜構造體及其製造方法
本發明係有關膜構造體及其製造方法。
作為具有基板、被形成於基板上的導電膜、被形成於導電膜上的壓電膜之膜構造體，已知有具有基板、被形成於基板上的含鉑之導電膜，與被形成於導電膜上的含鈦鋯酸鉛(PZT)、即Pb(Zr 1-xTi x)O 3(0＜x＜1)的壓電膜之膜構造體。將這類之膜構造體加工後形成壓電元件。作為具有此膜構造體之基板，可以使用矽基板。
另一方面，作為此膜構造體具有之基板，也可以取代矽基板而使用SOI(絕緣層覆矽；Silicon On Insulator)基板。SOI基板，係包含：由矽基板所構成的基體，在基體上被形成的埋入氧化膜即BOX(Buried Oxide)層，與在BOX層上被形成的SOI(Silicon On Insulator)層。此時，導電膜被形成在SOI層上。
在日本專利公報特開2002-234156號(專利文獻1)，係揭示一種技術，在具有振動板與壓電膜之壓電元件構造體之製造方法，包含在矽層上介著氧化物層而在有單晶矽層之矽基板上形成第2氧化物層之步驟，與在第2氧化物層上形成單一配向結晶或單晶之壓電膜之步驟。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2002-234156號公報
[發明所欲解決之課題]
在SOI基板之SOI層上形成導電膜、在導電膜上形成壓電膜而形成膜構造體之場合，之後，可以將SOI基板之中基體的全部或一部分予以蝕刻而去除。藉此，可以形成由具有BOX層、SOI層、導電膜、與壓電膜之膜構造體所構成之壓電元件。
但是，在SOI基板上導電膜並未磊晶成長之場合，就無法在導電膜上使壓電膜磊晶成長。在包含鈦鋯酸鉛的壓電膜，施加例如沿著平行於分極方向的方向，或者與分極方向具有一定角度的方向的電場的場合，壓電常數很大。因此，壓電膜並未磊晶成長之場合，由於壓電膜全體其分極方向沒有統一，而會使壓電膜的壓電常數無法增加，使壓電元件的特性降低。
本發明係為了解決如前所述的從前的問題點而完成之發明，目的在於提供一種在具有被形成於SOI基板上的導電膜、與被形成於導電膜上的壓電膜之膜構造體，可以使壓電膜的壓電常數增加之膜構造體。 [供解決課題之手段]
於本說明書所揭示的創作之中，具有代表性者的概要內容簡單說明如下。
作為本發明一態樣之膜構造體，係具有：包含基體、基體上的絕緣層、與絕緣層上的矽層之基板，在矽層上磊晶成長之包含氧化鋯之第1膜，在第1膜上磊晶成長之包含鉑之第1導電膜，與在第1導電膜上磊晶成長之壓電膜。
此外，作為另一態樣，也可以矽層係具有由(100)面構成的主面；第1膜係在主面上磊晶成長、具有立方晶的結晶構造、且包含(100)配向的氧化鋯；第1導電膜係具有立方晶的結晶構造、且包含(100)配向的鉑。
此外，作為另一態樣，最好是第1膜具有厚度13～22nm。
此外，作為另一態樣，最好是第1膜係包含在矽層上被形成的包含鋯之第2膜、與在第2膜上磊晶成長的包含氧化鋯之第3膜。
此外，作為另一態樣，最好是第2膜具有厚度5～10nm，第3膜具有厚度8～12nm。
此外，作為另一態樣，最好是壓電膜具有正方晶之結晶構造，且包含(001)配向之鋯鈦酸鉛。
此外，作為另一態樣，最好是壓電膜具有菱面體晶之結晶構造，且包含(100)配向之鋯鈦酸鉛。
此外，作為另一態樣，該膜構造體，最好是具有在壓電膜上被形成的第2導電膜。
作為本發明一態樣之膜構造體之製造方法，係具有準備包含基體、基體上的絕緣層、與絕緣層上的矽層之基板之(a)步驟。此外，該膜構造體之製造方法，係具有：在矽層上形成磊晶成長的包含氧化鋯之第1膜之(b)步驟，在第1膜上形成磊晶成長的包含鉑之第1導電膜之(c)步驟，與在第1導電膜上形成磊晶成長之壓電膜之(d)步驟。
此外，作為另一態樣，最好是矽層具有由(100)面構成之主面。最好是在(b)步驟在主面上形成磊晶成長、具有立方晶的結晶構造、且包含(100)配向的氧化鋯之第1膜；在(c)步驟形成具有立方晶的結晶構造、且包含(100)配向的包含鉑之第1導電膜。
此外，作為另一態樣，該膜構造體之製造方法，也可以在(a)步驟之後、(b)步驟之前，具有在矽層上形成包含鋯的第2膜之(e)步驟。也可以在(b)步驟，在矽層上形成磊晶成長之第1膜。
此外，作為另一態樣，也可以在(e)步驟，利用蒸鍍法形成第2膜，在(b)步驟，利用蒸鍍法形成第1膜。
此外，作為另一態樣，也可以在(e)步驟，將具有厚度5～10nm的第2膜，於650～700℃之溫度形成。
此外，作為另一態樣，也可以在(b)步驟，於500～600℃之溫度形成第1膜。
此外，作為另一態樣，也可以在(b)步驟，形成具有厚度8～12nm之第1膜。
此外，作為另一態樣，也可以在(d)步驟，形成具有正方晶之結晶構造，且包含(001)配向之鋯鈦酸鉛之壓電膜。
此外，作為另一態樣，也可以在(d)步驟，形成具有菱面體晶之結晶構造，且包含(100)配向之鋯鈦酸鉛之壓電膜。
此外，作為另一態樣，該膜構造體之製造方法，也可以具有在壓電膜上形成第2導電膜之(f)步驟。 [發明之效果]
藉由適用本發明之一態樣，在具有被形成於SOI基板上的導電膜，與被形成於導電膜上的壓電膜之膜構造體，可以使壓電膜的壓電常數增加。
以下，參照圖式詳細說明本發明之各實施型態。
又，揭示終究只是一例，熟悉該項技藝者，明顯會想到在保有發明主旨下之適當變更，當然都被含有在本發明的範圍。此外，圖式可使說明更為明確，與實施的態樣相比，各部分的寬幅、厚度、形狀等亦有模式表示的場合，其終究只是一例示而已，並非用於限定本發明之解釋。
此外，於本說明書與各圖式，關於已經圖示而與先前所述相同的要素會被賦予同一符號而適當省略詳細說明。
再者，於實施型態使用的圖式，亦有因應於圖式而省略供區別構造物之用而賦予的影線(網線)的場合。
(實施型態) ＜膜構造體＞ 首先，說明本發明一實施型態之實施的型態之膜構造體。圖1係實施型態之膜構造體之剖面圖。圖2係實施型態之膜構造體具有作為上部電極之導電膜的場合之、膜構造體之剖面圖。圖3係由圖1所示的膜構造體去除基體全部的場合之、膜構造體之剖面圖。圖4係由圖2所示的膜構造體去除基體一部分的場合之、膜構造體之剖面圖。
如圖1所示，本實施型態之膜構造體10，具有基板11、配向膜12、導電膜13、導電膜14、與壓電膜15。配向膜12，被形成於基板11上。導電膜13，被形成於配向膜12上。導電膜14，被形成於導電膜13上。壓電膜15，被形成於導電膜14上。
又，如圖2所示，本實施型態之膜構造體10，亦可具有導電膜16。導電膜16，被形成於壓電膜15上。此時，導電膜13及14係作為下部電極之導電膜，導電膜16係作為上部電極之導電膜。藉此，可以對壓電膜15在厚度方向施加電場。
基板11，係包含基體11a、絕緣層11b、與矽(Si)層11c。基體11a，係由例如矽(Si)單晶所構成的矽基板。絕緣層11b，係在基體11a的主面上、即基體11a的上面上，被形成的絕緣層、即埋入氧化膜之、BOX層。矽層11c，係在絕緣層11b上被形成的由矽(Si)單晶構成的半導體層之SOI層。因此，基板11，係在矽基板上，依序被形成BOX層與SOI層之SOI基板。又，矽層11c係具有作為主面之上面11d。
配向膜12，係包含例如在矽層11c的上面11d上磊晶成長的氧化鋯(ZrO 2)。導電膜13，係包含金屬，包含例如在配向膜12上磊晶成長的鉑(Pt)。導電膜14，係在導電膜13上磊晶成長。壓電膜15，係在導電膜14上磊晶成長。
在此，將在作為矽層11c的主面的上面11d內相互正交的2個方向、設為X軸方向及Y軸方向，將垂直於上面11d的方向設為Z軸方向時，某個膜磊晶成長，是指該膜在X軸方向、Y軸方向及Z軸方向之任一方向均為配向的。
在基板11上未使配向膜12磊晶成長，在配向膜12上導電膜13並未磊晶成長之場合，就無法在導電膜13上使壓電膜15磊晶成長。在壓電膜15，在施加例如沿著平行於分極方向的方向，或者與分極方向具有一定角度的方向的電場的場合，壓電常數d33及d31很大。因此，壓電膜15並未磊晶成長之場合，由於壓電膜15全體其分極方向沒有統一，而會使壓電膜15的壓電常數d33及d31無法增加，使壓電元件的特性降低。
另一方面，在本實施型態，由於在基板11上配向膜12磊晶成長，在配向膜12上導電膜13磊晶成長，而可以在導電膜13上使導電膜14磊晶成長，可以在導電膜14上使壓電膜15磊晶成長。因此，壓電膜15全體其分極方向可以統一，可以使壓電膜15的壓電常數d33及d31增加，能提升壓電元件的特性。
最好是，導電膜14包含金屬氧化物，包含在配向膜12上磊晶成長的釕酸鍶(SrRuO 3，以下也簡稱SRO。)。此外，壓電膜15，係包含在導電膜13上，介著導電膜14而磊晶成長的鋯鈦酸鉛(Pb(Zr 1-xTi x)O 3(0＜x＜1)，以下也簡稱PZT)。
藉由壓電膜15包含PZT，相較於壓電膜15不含PZT之場合，可以增加壓電膜15的壓電常數。
此外，導電膜14所含的SRO，是具有壓電膜15所含的PZT的結晶構造之與鈣鈦礦(perovskite)構造同樣的結晶構造。因此，使壓電膜15所含的PZT容易在一定的方向配向。此外，由於壓電膜15所含的PZT，具有正方晶的結晶構造、或者菱面體晶的結晶構造，而使壓電膜15所含的PZT容易在一定的方向配向，其分極方向容易統一於一定方向，提升壓電特性。
又，如採用並說明後述的圖17，膜構造體10，也可以沒有導電膜14，而壓電膜15亦可在導電膜13上被直接形成。該場合，壓電膜15，相較於被形成在含SRO的導電膜14上之場合，雖較不易配向，但即使在含鉑的導電膜13上也可以配向於一定方向。
如圖1所示，膜構造體10具有作為SOI基板之基板11之場合，可以利用例如光蝕刻技術及使用鹼性的蝕刻液之蝕刻技術，將基板11之中基體11a的全部蝕刻後去除。藉此，如圖3所示，可以形成具有絕緣層11b、矽層11c、配向膜12、導電膜13、導電膜14、與壓電膜15之膜構造體10a。於是，可以藉由例如層積複數膜構造體10a，形成壓電特性優良的壓電元件、即壓電致動器。
或者，如圖2所示，膜構造體10具有作為SOI基板之基板11之場合，可以利用例如光蝕刻技術及使用鹼性的蝕刻液之蝕刻技術，如圖4所示，將基板11之中基體11a的一部分蝕刻後形成開口部11e。此外，可以利用例如光蝕刻技術及蝕刻技術，將作為上部電極之導電膜16的一部分蝕刻並圖案化。
藉此，如圖4所示，可以在基體11a的開口部11e內，形成由具有絕緣層11b、矽層11c、配向膜12、導電膜13、導電膜14、壓電膜15、與導電膜16之膜構造體10b所構成之壓電元件。於是，可以容易地形成由具有形狀精確度良好地被形成在基體11a的複數壓電元件之微機電系統(Micro Electro Mechanical Systems:MEMS)所構成之壓電致動器。
最好是，被包含在矽層11c的矽單晶，在立方晶的結晶構造具有由(100)面構成的作為主面之上面11d。被包含在配向膜12的氧化鋯(ZrO 2)，具有立方晶之結晶構造，且(100)配向。被包含在導電膜13的鉑(Pt)，具有立方晶之結晶構造，且(100)配向。
藉此，在被包含在導電膜14的SRO具有擬立方晶的結晶構造之場合，可以使導電膜14於基板11上(100)配向。此外，在被包含在壓電膜15的PZT具有正方晶的結晶構造之場合，可以使壓電膜15於基板11上(001)配向；在被包含在壓電膜15的PZT具有菱面體晶的結晶構造之場合，可以使壓電膜15於基板11上(100)配向。
在此，配向膜12為(100)配向，意指具有立方晶的結晶構造之配向膜12的(100)面，為沿著由矽單晶構成的矽層11c之、由(100)面構成的主面之上面11d。此外，配向膜12為(100)配向，最好是指配向膜12的(100)面，為平行於由矽單晶構成的矽層11c之、由(100)面構成的上面11d。此外，配向膜12之(100)面平行於矽層11c之由(100)面構成的上面11d，是指不僅是配向膜12的(100)面完全平行於矽層11c的上面11d之場合，也包含完全平行於矽層11c的上面11d之面與配向膜12的(100)面之夾角為20°以下之場合。
又，作為整體材料之氧化鋯，於室溫下具有單斜晶的結晶構造，使溫度從室溫起升高時，在約1170℃相轉移而成為正方晶的結晶構造，再使溫度升高時，在約2370℃相轉移而成為具有立方晶的結晶構造。但是，由於被包含在配向膜12的氧化鋯，自上下膜或基板被施加應力，所以被包含在配向膜12的氧化鋯的相轉移之舉動，與作為整體材料的氧化鋯的相轉移之舉動並不同。此外，由於配向膜12的厚度薄成數10nm程度以下，所以要精確度良好地區別出被包含在配向膜12的氧化鋯的結晶構造為正方晶的結晶構造、或立方晶的結晶構造是困難的。
從而，在以下，是有將被包含在配向膜12的氧化鋯具有正方晶的結晶構造之場合，視為該氧化鋯具有立方晶的結晶構造之場合。亦即，於本案說明書，在被包含在配向膜12的氧化鋯具有立方晶的結晶構造之場合，係包含實際上具有立方晶的結晶構造之場合、與實際上非立方晶的結晶構造而具有正方晶的結晶構造之場合。
此外，同樣地，在以下，是有將被包含在導電膜14的SRO具有斜方晶的結晶構造之場合，視為該SRO具有擬立方晶的結晶構造之場合，進而，有視為該SRO具有立方晶的結晶構造之場合。亦即，於本案說明書，在被包含在導電膜14的SRO具有立方晶的結晶構造之場合，係包含實際上具有立方晶的結晶構造之場合、與實際上非立方晶的結晶構造而是具有斜方晶、即擬立方晶的結晶構造之場合。
最好是，壓電膜15具有正方晶之結晶構造，且(001)配向。藉由使Pb(Zr 1-xTi x)O 3(0＜x＜1)之x滿足0.48＜x＜1，被包含在壓電膜15的PZT具有正方晶的結晶構造，容易使磊晶成長、容易(001)配向。於是，具有正方晶的結晶構造之PZT為(001)配向的場合，平行於[001]方向的分極方向、與平行於壓電膜15的厚度方向的電場方向成為相互平行，因而使壓電特性提升。亦即，在具有正方晶的結晶構造的PZT，被施加沿著[001]方向的電場之場合，可得到大的壓電常數d33及d31。因此，可以使壓電膜15的壓電常數更為增大。
或者，最好是，壓電膜15具有菱面體晶之結晶構造，且(100)配向。藉由使Pb(Zr 1-xTi x)O 3(0＜x＜1)之x滿足0.20＜x≦0.48，被包含在壓電膜15的PZT具有菱面體晶的結晶構造，容易使磊晶成長、容易(100)配向。於是，具有菱面體晶的結晶構造之PZT為(100)配向的場合，該PZT，具有所謂的Engineered Domain Configuration，平行於與[111]方向等價的各方向的分極方向、與平行於壓電膜15的厚度方向的電場方向之角度，因任一分極域(domain)均相互相等而使壓電特性提升。亦即，在具有菱面體晶的結晶構造的PZT，被施加沿著[100]方向的電場之場合，可得到大的壓電常數d33及d31。因此，可以使壓電膜15的壓電特性更為增大。
圖5係說明包含於實施型態的膜構造體之配向膜磊晶成長的狀態之圖。另一方面，圖6係說明包含於膜構造體之配向膜並未進行磊晶成長的狀態之圖。又，在圖5模式顯示矽層11c、配向膜12、導電膜13及14、以及壓電膜15之各層；在圖6模式地顯示矽層11c及配向膜12。
包含於矽層11c的矽的晶格常數、包含於配向膜12的ZrO 2的晶格常數、包含於導電膜13的Pt的晶格常數、包含於導電膜14的SRO的晶格常數、及包含於壓電膜15的PZT的晶格常數顯示於表1。
Figure 02_image001
如表1所示，Si的晶格常數為0.543nm、ZrO 2的晶格常數為0.514nm、ZrO 2的晶格常數對Si的晶格常數之不整合為5.3%相對較小，所以ZrO 2的晶格常數對Si的晶格常數之整合性是好的。因此，如圖5所示，可以使包含ZrO 2的配向膜12，在包含矽單晶的矽層11c之(100)面構成的主面上磊晶成長。從而，可以使包含ZrO 2的配向膜12，在包含矽單晶的矽層11c之(100)面上，以立方晶的結晶構造成(100)配向，可以提高配向膜12的結晶性。
此外，如表1所示，ZrO 2的晶格常數為0.514nm、Pt的晶格常數為0.392nm、Pt在平面內旋轉45°的話，對角線的長度成為0.554nm，相對於ZrO 2的晶格常數之該對角線長度的不整合為7.8%相對較小，所以相對於ZrO 2的晶格常數之Pt的晶格常數的整合性是好的。因此，如圖5所示，可以使包含Pt的導電膜13，在包含ZrO 2的配向膜12之(100)面上，以立方晶的結晶構造成(100)配向，可以提高導電膜13的結晶性。
此外，如表1所示，Pt的晶格常數為0.392nm、SRO的晶格常數為0.390～0.393nm、相對於Pt的晶格常數之SRO的晶格常數的不整合為0.51%以下相對較小，所以相對於Pt的晶格常數之SRO的晶格常數的整合性是好的。因此，可以使包含SRO的導電膜14，在包含Pt的導電膜13之(100)面上，以立方晶的結晶構造成(100)配向，可以提高導電膜14的結晶性。
此外，如表1所示，SRO的晶格常數為0.390～0.393nm、PZT的晶格常數為0.401nm、PZT的晶格常數對SRO的晶格常數之不整合為2.0～2.8%相對較小，所以PZT的晶格常數對SRO的晶格常數之整合性是好的。因此，可以使包含PZT的壓電膜15，在包含SRO的導電膜14之(100)面上、以正方晶的結晶構造成(001)配向，或者，以菱面體晶的結晶構造成(100)配向，可以提高壓電膜15的結晶性。
另一方面，如圖6所示，於包含ZrO 2的配向膜12、在包含矽單晶的矽層11c之(100)面構成的主面上並未磊晶成長之狀態下，例如包含ZrO 2的配向膜12、係在包含矽單晶的基板11之(100)面上、例如立方晶的結晶構造且(111)配向。因此，無法提升配向膜12的結晶性。
此外，如圖6所示，於包含ZrO 2的配向膜12、在包含矽單晶的矽層11c之(100)面構成的主面上並未磊晶成長之狀態下，雖在圖6省略圖示，但包含Pt的導電膜13、係例如立方晶的結晶構造且(111)配向。因此，無法提升導電膜13的結晶性。於是，在包含Pt的導電膜13為例如立方晶的結晶構造且(111)配向之狀態下，無法使包含SRO的導電膜14、立方晶的結晶構造且(100)配向，而無法使包含PZT的壓電膜15正方晶的結晶構造且(001)配向、或者菱面體晶的結晶構造且(100)配向。
最好是配向膜12具有厚度13～22nm。在配向膜12的厚度未滿13nm之場合，由於配向膜12的厚度太薄，會使在矽層11c上配向膜12容易磊晶成長之效果減少。從而，在配向膜12的厚度未滿13nm之場合，配向膜12的一部分，不是(100)配向、而是(111)配向。
此外，在配向膜12的厚度超過22nm之場合，由於配向膜12的厚度太厚，會使在矽層11c上配向膜12容易磊晶成長之效果減少。從而，在配向膜12的厚度超過22nm之場合，配向膜12的一部分，不是(100)配向、而是(111)配向。
圖7係實施型態之膜構造體之配向膜具有二層構造的場合之、膜構造體之剖面圖。
配向膜12，也可以包含膜12a、與配向膜12b。膜12a，係包含被形成在矽層11c之鋯，被包含在膜12a之鋯並未被氧化，而是金屬鋯。亦即，膜12a，係包含鋯之金屬膜。另一方面，配向膜12b，係在膜12a上磊晶成長的包含氧化鋯。從而，圖1~圖4所示之配向膜12，係相當於圖7所示之配向膜12b。
配向膜12b介著膜12a而在矽層11c上被形成之場合，相比於配向膜12b並不介著膜12a而在矽層11c上被形成之場合，較為容易磊晶成長。因此，可以使包含ZrO 2的配向膜12b，在包含矽單晶的矽層11c之(100)面構成的主面的上面11d，更安定並磊晶成長。從而，可以使包含ZrO 2的配向膜12，在包含矽單晶的矽層11c之(100)面上，更安定並(100)配向，可以更為提高配向膜12的結晶性。
但是，在形成包含ZrO 2的配向膜12b時，會有藉由膜12a所含的Zr被氧化，致使膜12a消滅而成為配向膜12b之情形。在這樣的場合，如圖1所示，在矽層11c上直接形成配向膜12b，作成在矽層11c上形成僅包含被直接形成的配向膜12b之配向膜12。
最好是，膜12a具有厚度5～10nm。在膜12a的厚度未滿5nm之場合，由於膜12a的厚度太薄，會使在矽層11c上配向膜12b容易磊晶成長之效果減少。從而，在膜12a的厚度未滿5nm之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
此外，在膜12a的厚度超過10nm之場合，由於膜12a的厚度太厚，會使在矽層11c上配向膜12b容易磊晶成長之效果減少。從而，在膜12a的厚度超過10nm之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
最好是，配向膜12b具有厚度8～12nm。在配向膜12b的厚度未滿8nm之場合，由於配向膜12b的厚度太薄，會使在矽層11c上配向膜12b容易磊晶成長之效果減少。從而，在配向膜12b的厚度未滿8nm之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
此外，在配向膜12b的厚度超過12nm之場合，由於配向膜12b的厚度太厚，會使在矽層11c上配向膜12b容易磊晶成長之效果減少。從而，在配向膜12b的厚度超過12nm之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
又，本實施型態之膜構造體10，不具有導電膜14及壓電膜15，而僅具有基板11、配向膜12、與導電膜13亦可。即使在這樣的場合，也可以藉由在膜構造體10上，形成壓電膜15、與作為上部電極的導電膜16，而容易地形成具有利用導電膜13與導電膜16從上下挾著的壓電膜15之壓電元件。
＜膜構造體之製造方法＞ 其次，說明本實施型態之膜構造體之製造方法。圖8～圖16係實施型態之膜構造體的製造步驟中之剖面圖。
首先，如圖8~圖11所示，準備作為SOI基板的基板11(步驟S1)。
在步驟S1，首先，如圖8所示，準備供形成基板11(參照圖11)用之半導體基板21及22。半導體基板21，係具有基體23、與在基體23上被形成的絕緣層24。半導體基板22，係具有基體25、與在基體25上被形成的絕緣層26。基體23及25，各自為例如單晶矽基板。絕緣層24及26，各自為例如氧化矽膜，其膜厚，係例如0.1～10μm左右。又，也可以將絕緣層24及26氮化處理。
於步驟S1，其次，如圖9所示，以分別於絕緣層24側及絕緣層26側相接之方式，壓接半導體基板21與半導體基板22。
於步驟S1，其次，如圖10所示，藉由保持在例如1000℃的高溫、實施熱處理，使半導體基板21、與半導體基板22貼合。此時，將絕緣層24與絕緣層26接合而一體化，形成絕緣層24及26構成之絕緣層11b。
於步驟S1，其次，如圖11所示，被貼合的半導體基板21及22之中，研磨基體25。將基體25的厚度研磨而薄化成例如0.1～10μm左右，形成被薄化的基體25構成之矽層11c。藉此，形成將基體23構成之基體11a作為支撐基板、將絕緣層11b作成BOX層、將矽層11c作成SOI層之SOI基板即基板11。於是，成為準備包含基體11a、基體11a上的絕緣層11b、與絕緣層11b上的矽層11c之基板11。
最好是，矽層11c，具有立方晶的結晶構造，且具有由(100)面構成的作為主面的上面11d。此外，在矽層11c之上面11d上，亦可形成作為自然氧化膜之SiO 2膜等氧化膜。
又，作為基體11a，可以使用矽基板以外的各種基板，例如矽以外之各種半導體單晶所構成的基板等。
如圖11所示，把矽單晶構成的矽層11c之(100)面構成的上面11d內相互正交的2個方向、作為X軸方向及Y軸方向，垂直於上面11d的方向作為Z軸方向。
其次，如圖12所示，形成膜12a(步驟S2)。於此步驟S2，在基板11的矽層11c上，形成包含鋯之膜12a。
於步驟S2，以採用電子束蒸鍍法形成配向膜12的場合為例示進行說明，但也可以採用例如濺鍍法等各種方法來形成。
於步驟S2，首先，在將基板11設置在電子束蒸鍍裝置的真空室內、將真空室內的壓力調整到例如2.1×10 -5Pa等一定的真空氛圍下之狀態，將基板11加熱到例如600～750℃。
於步驟S2，其次，藉由使用鋯(Zr)單晶的蒸鍍材料之電子束蒸鍍法使Zr蒸發。此時，蒸發的Zr，成膜成鋯(Zr)膜。於是，在矽層11c上，形成包含具有例如厚度20nm以下的鋯之膜12a。又，膜12a所包含之鋯，並未被氧化，而是金屬鋯。亦即，膜12a，係包含鋯之金屬膜。
最好是，於步驟S2，形成具有厚度5～10nm之膜12a。在膜12a的厚度未滿5nm之場合，膜12a的厚度太薄，會使在矽層11c上配向膜12b(參照後述之圖13)容易磊晶成長之效果減少。從而，在膜12a的厚度未滿5nm之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
此外，在膜12a的厚度超過10nm之場合，膜12a的厚度太厚，會使在矽層11c上配向膜12b容易磊晶成長之效果減少。從而，在膜12a的厚度超過10nm之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
最好是，於步驟S2，以溫度650～700℃形成膜12a。在基板11的溫度未滿650℃之場合，基板11的溫度太低，會使在矽層11c上配向膜12b容易磊晶成長之效果減少。從而，在基板11的溫度未滿650℃之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
此外，在基板11的溫度超過700℃之場合，基板11的溫度過高，會使在矽層11c上配向膜12b容易磊晶成長之效果減少。從而，在基板11的溫度超過700℃之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
其次，如圖13所示，形成配向膜12b(步驟S3)。於此步驟S3，係在膜12a上形成磊晶成長的包含氧化鋯之配向膜12b。
於步驟S3，與步驟S2同樣地，以採用電子束蒸鍍法形成配向膜12之場合為例示進行說明，但也可以採用例如濺鍍法等各種方法來形成。
於步驟S3，首先，在將基板11設置在電子束蒸鍍裝置的真空室內、以例如10sccm的流量將氧氣(O 2)流到真空室內、將真空室內的壓力調整到例如7.0×10 -3Pa之狀態，將基板11加熱到例如500～600℃。
於步驟S3，其次，藉由使用鋯(Zr)單晶的蒸鍍材料之電子束蒸鍍法使Zr蒸發。此時，藉由蒸發的Zr在膜12a上與氧反應，成膜成氧化鋯(ZrO 2)膜。接著，形成作為單層膜之ZrO 2膜所構成之配向膜12b。接著，在包含鋯的膜12a上形成磊晶成長之、包含氧化鋯之配向膜12b。
配向膜12b，在由矽單晶構成的矽層11c的(100)面所構成的作為主面之上面11d上，介著膜12a，進行磊晶成長。配向膜12，具有立方晶之結晶構造，且包含(100)配向之氧化鋯(ZrO 2)。亦即，在由矽單晶構成的矽層11c的(100)面所構成的上面11d上，介著膜12a，被形成(100)配向的包含氧化鋯(ZrO 2)的配向膜12。
如使用前述之圖11所說明的，將由矽單晶構成的矽層11c的(100)面所構成的上面11d內相互正交的2個方向、作為X軸方向及Y軸方向，將垂直於上面11d的方向作為Z軸方向。此時，某個膜進行磊晶成長，是指該膜在X軸方向、Y軸方向及Z軸方向之任一方向均進行配向。
最好是，於步驟S3，形成具有厚度8～12nm之配向膜12b。在配向膜12b的厚度未滿8nm之場合，配向膜12b的厚度太薄，會使在矽層11c上配向膜12b容易磊晶成長之效果減少。從而，在配向膜12b的厚度未滿8nm之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
此外，在配向膜12b的厚度超過12nm之場合，配向膜12b的厚度太厚，會使在矽層11c上配向膜12b容易磊晶成長之效果減少。從而，在配向膜12b的厚度超過12nm之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
如前述，最好是，於步驟S3，以溫度500～600℃形成配向膜12b。在基板11的溫度未滿500℃之場合，因基板11的溫度太低，例如在膜12a上鋯原子及氧原子變得不易被再配置等，致使在矽層11c上配向膜12b容易磊晶成長之效果減少。從而，在基板11的溫度未滿500℃之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
此外，在基板11的溫度超過600℃之場合，基板11的溫度過高，會使在矽層11c上配向膜12b容易磊晶成長之效果減少。從而，在基板11的溫度超過600℃之場合，配向膜12b的一部分，不是(100)配向、而是(111)配向。
在形成包含ZrO 2的配向膜12b時，會有藉由膜12a所含的Zr被氧化，致使膜12a消滅而成為配向膜12b之情形。在這樣的場合，如圖14所示，在矽層11c上直接形成配向膜12b，作成在矽層11c上形成僅包含被直接形成的配向膜12b之配向膜12。於是，最好是，利用具有厚度5～10nm之膜12a、與具有厚度8～12nm之本來的配向膜12b，形成包含具有合計厚度13～22nm的新的配向膜12b之配向膜12。於以下的說明，如圖14所示，在步驟S3，以在矽層11c上直接形成配向膜12b之場合為例示加以說明。
又，進行步驟S1之後，不進行步驟S2，而進行步驟S3，如圖14所示，不形成膜12a，而在矽層11c上直接形成配向膜12b亦可。在矽層11c上不介著膜12a而形成配向膜12b之場合，相較於在矽層11c上介著膜12a而形成配向膜12b之場合，配向膜12b的結晶性較為降低。但是，若相較於在矽層11c上不介著膜12a也不介著配向膜12b而形成導電膜13之場合，在矽層11c上不介著膜12a但介著配向膜12b而形成導電膜13之場合，在矽層11c上配向膜12b成為配向或容易磊晶成長。因此，在配向膜12b上被形成的導電膜13也有某種程度配向或容易磊晶成長，可以提升導電膜13的結晶性。
其次，如圖15所示，形成導電膜13(步驟S4)。於此步驟S4，形成在配向膜12b上磊晶成長之、作為下部電極的一部分之導電膜13。導電膜13係由金屬構成。作為由金屬構成的導電膜13，可以使用例如含鉑(Pt)的導電膜。
作為導電膜13，形成含Pt的導電膜之場合，在配向膜12上，以550℃以下之溫度、最好是溫度400℃，利用濺鍍法，將磊晶成長之導電膜13、形成作為下部電極的一部分。含Pt的導電膜13，係在配向膜12b上磊晶成長。此外，包含於導電膜13的鉑，係具有立方晶之結晶構造，且(100)配向。
又，作為由金屬構成的導電膜13，也可以取代含鉑(Pt)的導電膜，而改用例如含銥(Ir)的導電膜。
其次，如圖16所示，形成導電膜14(步驟S5)。於此步驟S5，在導電膜13上形成磊晶成長之、作為下部電極的一部分之導電膜14。導電膜14係由金屬氧化物構成。作為由金屬氧化物構成的導電膜14，可以使用例如含釕酸鍶(SrRuO 3:SRO)的導電膜。
作為導電膜14，形成含SRO的導電膜之場合，於導電膜13上，以600℃程度之溫度，利用濺鍍法，將磊晶成長之導電膜14，形成作為下部電極的一部分。含SRO的導電膜14，係在導電膜13上磊晶成長。此外，包含於導電膜14的SRO，係具有立方晶之結晶構造，且(100)配向。
又，作為由金屬氧化物構成的導電膜14，也可以取代含SRO的導電膜，而改用例如含鈦酸釕酸鍶(Sr(Ti yRu 1-y)O 3(0≦y≦0.4))之導電膜。
其次，如圖1所示，形成壓電膜15(步驟S6)。於此步驟S6，利用例如溶膠-凝膠(Sol-Gel)法等塗布法或濺鍍法，在導電膜14上，形成磊晶成長之包含鋯鈦酸鉛(Pb(Zr 1-xTi x)O 3(0＜x＜1):PZT)之壓電膜15。
此外，利用溶膠-凝膠法形成壓電膜15之場合，於步驟S6，首先，複數回反覆進行在導電膜14上，藉由塗布含有鉛、鋯及鈦的溶液，形成包含PZT的前驅體的膜之步驟。藉此，形成包含相互層積的複數膜之膜。
接著，利用溶膠-凝膠法形成壓電膜15之場合，於步驟S6，其次，藉由將膜熱處理使前驅體氧化並結晶化，而形成包含PZT之壓電膜15。
最好是，壓電膜15具有正方晶之結晶構造，且(001)配向。藉由使Pb(Zr 1-xTi x)O 3(0＜x＜1)之x滿足0.48＜x＜1，被包含在壓電膜15的PZT具有正方晶的結晶構造，容易使磊晶成長、容易(001)配向。於是，具有正方晶的結晶構造之PZT為(001)配向的場合，平行於[001]方向的分極方向、與平行於壓電膜15的厚度方向的電場方向成為相互平行，因而使壓電特性提升。亦即，在具有正方晶的結晶構造的PZT，被施加沿著[001]方向的電場之場合，可得到大的壓電常數d33及d31。因此，可以使壓電膜15的壓電常數更為增大。
或者，最好是，壓電膜15具有菱面體晶之結晶構造，且(100)配向。藉由使Pb(Zr 1-xTi x)O 3(0＜x＜1)之x滿足0.20＜x≦0.48，被包含在壓電膜15的PZT具有菱面體晶的結晶構造，容易使磊晶成長、容易(100)配向。於是，具有菱面體晶的結晶構造之PZT為(100)配向的場合，該PZT，具有所謂的Engineered Domain Configuration，平行於與[111]方向等價的各方向的分極方向、與平行於壓電膜15的厚度方向的電場方向之角度，因任一分極域均相互相等而使壓電特性提升。亦即，在具有菱面體晶的結晶構造的PZT，被施加沿著[100]方向的電場之場合，可得到大的壓電常數d33及d31。因此，可以使壓電膜15的壓電特性更為增大。
如此作法，形成圖1所示的膜構造體10。又，在形成配向膜12b時，膜12a不消滅而殘留之場合，形成圖7所示之膜構造體10。
又，形成壓電膜15之後，作為步驟S7，亦可在壓電膜15上，形成作為上部電極之導電膜16(參照圖2)。藉此，可以在壓電膜15上對厚度方向施加電場。
＜實施型態之變形例＞ 在實施型態，如圖1所示，在導電膜13上介著導電膜14形成壓電膜15。但是，亦可在導電膜13上，不介著導電膜14而直接形成壓電膜15。將這樣的例，作為實施型態之變形例來說明。
圖17係實施型態的變形例之膜構造體之剖面圖。
如圖17所示，本變形例之膜構造體10，具有基板11、配向膜12、導電膜13、與壓電膜15。配向膜12，被形成於基板11上。導電膜13，被形成於配向膜12上。壓電膜15，被形成於導電膜13上。
亦即，本變形例之膜構造體10，除了在導電膜13上、不介著導電膜14(參照圖1)而直接形成壓電膜15這一點之外，與實施型態的膜構造體10是相同的。
在包含鉑的導電膜13上，不介著包含SRO的導電膜14(參照圖1)而形成包含PZT的壓電膜15之場合，相較於在包含鉑的導電膜13上、介著包含SRO的導電膜14(參照圖1)而形成包含PZT的壓電膜15之場合，壓電膜15的結晶性較為降低。但是，在包含鉑的導電膜13上，不介著包含SRO的導電膜14(參照圖1)而形成包含PZT的壓電膜15之場合，也在配向膜12上導電膜13為配向或容易磊晶成長。因此，在導電膜13上被形成的壓電膜15也有某種程度配向或容易磊晶成長，可以某種程度提升壓電膜15的結晶性。
又，本變形例的膜構造體10，與實施型態的膜構造體10同樣地，也可以具有導電膜16(參照圖2)。 [實施例]
以下，根據實施例更詳細說明本實施型態。又，本發明並不受到以下的實施例的限定。
(實施例1~60) 在以下，將在實施型態使用圖1說明的膜構造體10，形成為實施例1～60之膜構造體。此外，實施例1～60的膜構造體，卻是分別變更膜12a(參照圖12)的厚度、形成膜12a時的基板溫度、及形成配向膜12b(參照圖13)時的基板溫度而形成的膜構造體。
首先，如圖11所示，作為基板11，具有由(100)面構成的作為主面之上面11d，準備由6吋的SOI基板構成之晶圓。
其次，如圖12所示，在基板11的矽層11c上，作為膜12a，利用電子束蒸鍍法形成鋯(Zr)膜。此時的條件顯示於以下。 裝置：電子束蒸鍍裝置 壓力：2.10×10 -5Pa 蒸鍍源：Zr 加速電壓／放射電流：7.5kV/1.50mA 厚度：20nm以下 成膜速度：0.005nm/s 氧氣流量：0sccm 基板溫度：600～750℃
其次，如圖13所示，作為配向膜12，利用電子束蒸鍍法、形成氧化鋯(ZrO 2)膜。此時的條件顯示於以下。 裝置：電子束蒸鍍裝置 壓力：7.00×10 -3Pa 蒸鍍源：Zr＋O 2加速電壓／放射電流：7.5kV/1.80mA 厚度：10nm 成膜速度：0.005nm/s 氧氣流量：10sccm 基板溫度：500～600℃
於此，將實施例1～60之各實施例之Zr膜的厚度、形成Zr膜時的基板溫度、及形成ZrO 2膜時的基板溫度，顯示在表2~表4。表2所示之實施例1～20，係形成ZrO 2膜時的基板溫度為500℃之場合。表3所示之實施例21～40，係形成ZrO 2膜時的基板溫度為550℃之場合。接著，表4所示之實施例41～60，係形成ZrO 2膜時的基板溫度為600℃之場合。又，如前述，實施例1～60之各實施例之ZrO 2膜的厚度係10nm。此外，於表2~表4，利用單圈與雙圈、顯示ZrO 2膜的結晶性之評價結果。雙圈之場合，顯示其結晶性比單圈之場合還高。
Figure 02_image003
Figure 02_image005
Figure 02_image007
針對實施例1～60，測定被形成到ZrO 2膜為止的膜構造體根據X光繞射(X-ray Diffraction:XRD)法之θ-2θ頻譜。圖18及圖19，係顯示被形成到ZrO 2膜為止的膜構造體根據XRD法之θ-2θ頻譜之例之圖。圖18及圖19之各個圖的橫軸係顯示角度2θ，圖18及圖19之各個圖的縱軸係顯示X線的強度。
又，圖18係例示Zr膜的厚度為7nm、形成Zr膜時的基板溫度為700℃、形成ZrO 2膜時的基板溫度為550℃之場合。此外，圖19係例示Zr膜的厚度為7nm、形成Zr膜時的基板溫度為750℃、形成ZrO 2膜時的基板溫度為550℃之場合。此外，在圖18及圖19，T-ZrO 2係意指正方晶的ZrO 2，M-ZrO 2係意指單斜晶的ZrO 2。又，如前述，設定正方晶的ZrO 2被包含在立方晶的ZrO 2。
於圖18所示之例，在θ-2θ頻譜，觀察到相當於具有正方晶的結晶構造的ZrO 2的(200)的峰值。因此可知，配向膜12b，具有正方晶的結晶構造，且包含(100)配向之ZrO 2。
此外，於圖18所示之例，在θ-2θ頻譜，未觀察到相當於具有正方晶的結晶構造的ZrO 2的(200)之峰值以外的峰值。因此可知，配向膜12b，具有正方晶的結晶構造，且於(100)面以外的面配向之ZrO 2、或者具有單斜晶的結晶構造的ZrO 2、至少並未含有檢出界限以上的含有比。
另一方面，於圖19所示之例，也在θ-2θ頻譜，觀察到相當於具有正方晶的結晶構造的ZrO 2的(200)的峰值。因此可知，配向膜12b，具有正方晶的結晶構造，且包含(100)配向之ZrO 2。
但是，於圖19所示之例，在θ-2θ頻譜，作為相當於具有正方晶的結晶構造的ZrO 2的(200)之峰值以外的峰值，觀察到相當於具有正方晶的結晶構造之ZrO 2的(111)之峰值、及相當於具有單斜晶的結晶構造之ZrO 2的(111)之峰值。因此可知，配向膜12b，若比起具有正方晶的結晶構造、且(100)配向的ZrO 2，雖含有比是較少，但某種程度包含具有正方晶的結晶構造、且(111)配向的ZrO 2，及具有單斜晶的結晶構造、且(111)配向的ZrO 2。
如前述，實施例1～60的膜構造體，係分別變更Zr膜的厚度、形成Zr膜時的基板溫度、及形成ZrO 2膜時的基板溫度而形成的膜構造體。針對這樣的實施例1～60的膜構造體將測定的θ-2θ頻譜觀察到之峰值、依Zr膜的厚度、形成Zr膜時的基板溫度、及形成ZrO 2膜時的基板溫度加以分類並整理。圖20~圖22，係顯示將於實施例1～60的θ-2θ頻譜觀察到之峰值、依Zr膜的厚度、及形成Zr膜時的基板溫度加以分類並整理之表。圖20~圖22，分別顯示形成ZrO 2膜時的基板溫度、為500℃、550℃及600℃任一之場合。此外，圖20~圖22各圖的各列，係對應於相互不同的Zr膜的厚度；圖20~圖22各圖的各行，係對應於形成相互不同的Zr膜時的基板溫度。
首先，如圖20所示，在形成ZrO 2膜時的基板溫度為500℃之場合，Zr膜的厚度為20nm以下、且形成Zr膜時的基板溫度為600～750℃之場合，觀察到(100)配向的ZrO 2的峰值(在圖20記載為ZrO 2(200))。另一方面，在圖20省略圖示，但在形成ZrO 2膜時的基板溫度為500℃之場合，Zr膜的厚度為超過20nm之場合、形成Zr膜時的基板溫度為未滿600℃之場合、或形成Zr膜時的基板溫度為超過750℃之場合，並未觀察到(100)配向的ZrO 2的峰值。
此外，如圖21所示，在形成ZrO 2膜時的基板溫度為550℃之場合，Zr膜的厚度為20nm以下、且形成Zr膜時的基板溫度為600～750℃之場合，觀察到(100)配向的ZrO 2的峰值(在圖21記載為ZrO 2(200))。另一方面，在圖21省略圖示，但在形成ZrO 2膜時的基板溫度為550℃之場合，Zr膜的厚度為超過20nm之場合、形成Zr膜時的基板溫度為未滿600℃之場合、或形成Zr膜時的基板溫度為超過750℃之場合，並未觀察到(100)配向的ZrO 2的峰值。
此外，如圖22所示，在形成ZrO 2膜時的基板溫度為600℃之場合，Zr膜的厚度為20nm以下、且形成Zr膜時的基板溫度為600～750℃之場合，觀察到(100)配向的ZrO 2的峰值(在圖22記載為ZrO 2(200))。另一方面，在圖22省略圖示，但在形成ZrO 2膜時的基板溫度為600℃之場合，Zr膜的厚度為超過20nm之場合、形成Zr膜時的基板溫度為未滿600℃之場合、或形成Zr膜時的基板溫度為超過750℃之場合，並未觀察到(100)配向的ZrO 2的峰值。
此外，於圖20～圖22省略圖示，但作為圖20～圖22所示的實施例1~60以外之實施例，其他條件設定完全相同，形成具有厚度5nm或20nm的ZrO 2膜之場合，也得到與形成具有厚度10nm的ZrO 2膜之場合完全同樣的結果。
由以上的結果可知，至少在以溫度600～750℃形成具有厚度20nm以下的、含鋯的膜12a，且以溫度500～600℃形成具有厚度5～20nm的含氧化鋯的配向膜12b之場合，觀察到(100)配向的ZrO 2峰值。此類之場合，配向膜12b，具有正方晶之結晶構造，且包含更多(100)配向之氧化鋯。
此外，如在圖20附上影線所示，在形成ZrO 2膜時的基板溫度為500℃之場合，Zr膜的厚度為5～10nm、且形成Zr膜時的基板溫度為650～700℃之場合，並未觀察到(100)配向的ZrO 2的峰值以外的峰值。另一方面，在形成ZrO 2膜時的基板溫度為500℃之場合，Zr膜的厚度為未滿5nm之場合、Zr膜的厚度為超過10nm之場合、形成Zr膜時的基板溫度為未滿650℃之場合、或形成Zr膜時的基板溫度為超過700℃之場合，觀察到ZrO 2(100)以外的峰值。觀察到的峰值，係例如(111)配向的ZrO 2的峰值(在圖20記載為ZrO 2(111))、(111)配向的Zr 3O的峰值(在圖20記載為Zr 3O(111))、(101)配向的Zr 3O的峰值(在圖20記載為Zr 3O(101))。
又，針對形成ZrO 2膜時的基板溫度為500℃之場合之上述結果，在表2的「ZrO 2膜的結晶性」欄位，顯示如以下。亦即，Zr膜的厚度為5～10nm、且形成Zr膜時的基板溫度為650～700℃之場合(實施例7～9、12～14)，結晶性的評價結果是以比單圈更優良的雙圈表示。另一方面，這以外的場合(實施例1～6、10、11、15～20)，結晶性的評價結果是以單圈表示。
此外，如在圖21附上影線所示，在形成ZrO 2膜時的基板溫度為550℃之場合，Zr膜的厚度為5～10nm、且形成Zr膜時的基板溫度為650～700℃之場合，並未觀察到(100)配向的ZrO 2的峰值以外的峰值。另一方面，在形成ZrO 2膜時的基板溫度為550℃之場合，Zr膜的厚度為未滿5nm之場合、Zr膜的厚度為超過10nm之場合、形成Zr膜時的基板溫度為未滿650℃之場合、或形成Zr膜時的基板溫度為超過700℃之場合，觀察到ZrO 2(100)以外的峰值。觀察到的峰值，係例如(111)配向的ZrO 2的峰值(在圖21記載為ZrO 2(111))、(111)配向的Zr 3O的峰值(在圖21記載為Zr 3O(111))、(101)配向的Zr 3O的峰值(在圖21記載為Zr 3O(101))。
又，針對形成ZrO 2膜時的基板溫度為550℃之場合之上述結果，在表3的「ZrO 2膜的結晶性」欄位，顯示如以下。亦即，Zr膜的厚度為5～10nm、且形成Zr膜時的基板溫度為650～700℃之場合(實施例27～29、32～34)，結晶性的評價結果是以比單圈更優良的雙圈表示。另一方面，這以外的場合(實施例21～26、30、31、35～40)，結晶性的評價結果是以單圈表示。
此外，如在圖22附上影線所示，在形成ZrO 2膜時的基板溫度為600℃之場合，Zr膜的厚度為5～10nm、且形成Zr膜時的基板溫度為650～700℃之場合，並未觀察到(100)配向的ZrO 2的峰值以外的峰值。另一方面，在形成ZrO 2膜時的基板溫度為600℃之場合，Zr膜的厚度為未滿5nm之場合、Zr膜的厚度為超過10nm之場合、形成Zr膜時的基板溫度為未滿650℃之場合、或形成Zr膜時的基板溫度為超過700℃之場合，觀察到ZrO 2(100)以外的峰值。觀察到的峰值，係例如(111)配向的ZrO 2的峰值(在圖22記載為ZrO 2(111))、(111)配向的Zr 3O的峰值(在圖22記載為Zr 3O(111))、(101)配向的Zr 3O的峰值(在圖22記載為Zr 3O(101))。
又，針對形成ZrO 2膜時的基板溫度為600℃之場合之上述結果，在表4的「ZrO 2膜的結晶性」欄位，顯示如以下。亦即，Zr膜的厚度為5～10nm、且形成Zr膜時的基板溫度為650～700℃之場合(實施例47～49、52～54)，結晶性的評價結果是以比單圈更優良的雙圈表示。另一方面，這以外的場合(實施例41～46、50、51、55～60)，結晶性的評價結果是以單圈表示。
又，在圖20~圖22，記載「ZrO 2(200)弱」之峰值強度，係意指未滿5.0×10 3cps，這以外的記載「ZrO 2(200)」為未滿峰值強度的1/2。
此外，於圖20～圖22省略圖示，但作為實施例1~60以外之實施例，形成具有厚度8nm或12nm的ZrO 2膜之場合，也得到與形成具有厚度10nm的ZrO 2膜之場合完全同樣的結果。
由以上的結果可知，最好是以溫度650～700℃形成具有厚度5～10nm的、含鋯的膜12a，且以溫度500～600℃形成具有厚度8～12nm的含氧化鋯的配向膜12b。此類的條件之場合，配向膜12b，可以具有正方晶之結晶構造，且包含更多(100)配向之氧化鋯。
鋯(Zr)，比矽(Si)還容易氧化、容易離子化。因此，藉由以溫度650～700℃形成具有厚度5～10nm的、含鋯的膜12a，且以溫度500～600℃形成具有厚度8～12nm的含氧化鋯的配向膜12b，能將在矽層11c的上面11d存在的自然氧化膜(SiO 2)更完全地去除。因此，可以使包含氧化鋯(Zr)的配向膜12b，在矽層11c的上面11d直接磊晶成長。
又，於實施例1～60，在形成包含ZrO 2的配向膜12b時，因膜12a所含的Zr被氧化，致使膜12a消滅而成為配向膜12b。因此，在矽層11c上直接形成配向膜12b，在矽層11c上形成僅包含被直接形成的配向膜12b之配向膜12。
其次，如圖15所示，於配向膜12上，作為導電膜13，利用濺鍍法形成鉑(Pt)膜。此時的條件顯示如下。 裝置：DC濺鍍裝置 壓力：3.20×10 -2Pa 蒸鍍源：Pt 電力：100W 厚度：100nm 成膜速度：0.14nm/s Ar流量：16sccm 基板溫度：400℃
在ZrO 2膜的θ-2θ頻譜，在ZrO 2(200)的峰值以外，觀察到ZrO 2(111)、Zr 3O(111)及Zr 3O(101)的峰值之場合，在Pt膜的θ-2θ頻譜，在Pt(200)的峰值以外，觀察到Pt(111)的峰值。另一方面，在ZrO 2膜的θ-2θ頻譜，在ZrO 2(200)的峰值以外，未觀察到ZrO 2(111)、Zr 3O(111)及Zr 3O(101)的峰值之場合，在Pt膜的θ-2θ頻譜，在Pt(200)的峰值以外，未觀察到Pt(111)的峰值，可以提升導電膜13的結晶性。
其次，如圖16所示，於導電膜13上，作為導電膜14，利用濺鍍法形成SRO膜。此時的條件顯示如下。 裝置：RF磁控管濺鍍裝置 功率：300W 氣體：Ar 壓力：1.8Pa 基板溫度：600℃ 成膜速度：0.11nm/s 厚度：20nm
針對實施例1～60，測定被形成至SRO膜為止的膜構造體之根據XRD法之θ-2θ頻譜。圖23係顯示被形成至SRO膜為止的膜構造體之根據XRD法之θ-2θ頻譜之例之圖。圖23之圖的橫軸係顯示角度2θ，圖23之圖的縱軸係顯示X線的強度。
又，圖23係例示Zr膜的厚度為7nm、形成Zr膜時的基板溫度為700℃、形成ZrO 2膜時的基板溫度為550℃之場合。
於圖23所示之例，在θ-2θ頻譜，觀察到相當於具有立方晶的結晶構造的Pt的(200)的峰值。因此可知，導電膜13，具有立方晶的結晶構造，且包含(100)配向的Pt。
此外，於圖23所示之例，在θ-2θ頻譜，觀察到相當於具有立方晶的結晶構造的SRO的(100)的峰值。因此可知，導電膜13，具有立方晶的結晶構造，且包含(100)配向的SRO。
其次，如圖1所示，在導電膜14上，作為壓電膜15，利用塗布法形成層積Pb(Zr 0.52Ti 0.48)O 3膜(PZT膜)之層積膜。此時的條件顯示如下。
使Pb、Zr及Ti之有機金屬化合物以成為Pb:Zr:Ti=100＋δ:52:48之組成比的方式混合，對乙醇與2-正丁氧醇之混合溶媒，以作為Pb(Zr 0.52Ti 0.48)O 3之濃度成為0.35mol/l的方式調整使溶解之原料溶液。此處的δ，係於之後的熱處理程序補充Pb氧化物揮發之剩餘Pb量，於本實施例為δ=20。接著，於原料溶液，進而溶解20g的重量之K值為27～33的聚咯烷酮。
其次，把調製的原料溶液之中的3ml的原料溶液，滴下至6吋晶圓構成的基板11上，以3000rpm旋轉10秒鐘，藉由把原料溶液塗布於基板11上，形成了包含前驅體的膜。接著，藉由在200℃的溫度之熱板上，將基板11載置30秒鐘，進而在450℃的溫度之熱板上，將基板11載置30秒鐘，使溶媒蒸發而使膜乾燥。其後，藉由在0.2MPa的氧(O 2)氛圍中，以600～700℃熱處理60秒鐘氧化前驅體使結晶化，形成具有100nm膜厚之壓電膜。藉由反覆進行例如5回從該原料溶液的塗布至結晶化為止的步驟，形成具有例如500nm膜厚的PZT膜。
針對實施例1～60，測定被形成至PZT膜為止的膜構造體之根據XRD法之θ-2θ頻譜。圖24係顯示被形成至PZT膜為止的膜構造體之根據XRD法之θ-2θ頻譜之例之圖。圖24之圖的橫軸係顯示角度2θ，圖24之圖的縱軸係顯示X線的強度。
又，圖24係例示Zr膜的厚度為7nm、形成Zr膜時的基板溫度為700℃、形成ZrO 2膜時的基板溫度為550℃之場合。
此外，於圖24所示之例，在θ-2θ頻譜，觀察到相當於具有正方晶的結晶構造的PZT的(001)及(002)的峰值。因此可知，壓電膜15，具有正方晶的結晶構造，且包含(001)配向的PZT。
此外，在將PZT膜利用塗布法形成之場合，作為基板溫度，以比從前廣的溫度範圍之600～700℃形成之場合，可知與圖24所示之例同樣地，壓電膜15具有正方晶的結晶構造、且包含(001)配向的PZT。
又，有別於實施例1～60，作為壓電膜15，即使取代塗布法、而利用濺鍍法來形成PZT膜，也可得到完全同樣的結果。作為壓電膜15，將利用濺鍍法形成PZT膜時的條件、顯示於以下。 裝置：RF磁控管濺鍍裝置 功率：2500W 氣體：Ar/O 2壓力：0.14Pa 基板溫度：425～525℃ 成膜速度：0.63nm/s
在將PZT膜、取代塗布法而利用濺鍍法形成之場合，作為基板溫度，也以比從前廣的溫度範圍之425～525℃形成之場合，可知與圖24所示之例同樣地，壓電膜15具有正方晶的結晶構造、且包含(001)配向的PZT。
以上根據其實施型態具體說明由本案發明人所完成的發明，但本發明並不以前述實施型態為限，在不逸脫於其要旨的範圍當然可以進行種種的變更。
在本發明的思想的範圍，只要是熟悉該項技藝者(業者)，就可能會想到各種變更例及修正例，針對這些變更例及修正例也應該理解為數於本發明的範圍。
例如，對於前述各實施型態，熟悉該項技藝者進行適當的、構成要素的追加、削減或者設計變更者，或者進行了步驟的追加、省略或者條件變更者，只要具備本發明之要旨，都包含於本發明的範圍。
10,10a,10b:膜構造體 11:基板 11a:基體 11b:絕緣層 11c:矽層 11d:上面 11e:開口部 12,12b:配向膜 12a:膜 13,14,16:導電膜 15:壓電膜 21,22:半導體基板 23,25:基體 24,26:絕緣層
[圖1]係實施型態之膜構造體之剖面圖。 [圖2]係實施型態之膜構造體具有作為上部電極之導電膜的場合之、膜構造體之剖面圖。 [圖3]係由圖1所示的膜構造體去除基體全部的場合之、膜構造體之剖面圖。 [圖4]係由圖2所示的膜構造體去除基體一部分的場合之、膜構造體之剖面圖。 [圖5]係說明包含於實施型態的膜構造體之配向膜磊晶成長的狀態之圖。 [圖6]係說明包含於膜構造體之配向膜並未進行磊晶成長的狀態之圖。 [圖7]係實施型態之膜構造體之配向膜具有二層構造的場合之、膜構造體之剖面圖。 [圖8]係實施型態之膜構造體的製造步驟中之剖面圖。 [圖9]係實施型態之膜構造體的製造步驟中之剖面圖。 [圖10]係實施型態之膜構造體的製造步驟中之剖面圖。 [圖11]係實施型態之膜構造體的製造步驟中之剖面圖。 [圖12]係實施型態之膜構造體的製造步驟中之剖面圖。 [圖13]係實施型態之膜構造體的製造步驟中之剖面圖。 [圖14]係實施型態之膜構造體的製造步驟中之剖面圖。 [圖15]係實施型態之膜構造體的製造步驟中之剖面圖。 [圖16]係實施型態之膜構造體的製造步驟中之剖面圖。 [圖17]係實施型態的變形例之膜構造體之剖面圖。 [圖18]係顯示被形成至ZrO 2膜為止的膜構造體之根據XRD法之θ-2θ頻譜之例之圖。 [圖19]係顯示被形成至ZrO 2膜為止的膜構造體之根據XRD法之θ-2θ頻譜之例之圖。 [圖20]係顯示將於實施例1～20的θ-2θ頻譜觀察到之峰值、依Zr膜的厚度、及形成Zr膜時的基板溫度加以分類並整理之表。 [圖21]係顯示將於實施例21～40的θ-2θ頻譜觀察到之峰值、依Zr膜的厚度、及形成Zr膜時的基板溫度加以分類並之表。 [圖22]係顯示將於實施例41～60的θ-2θ頻譜觀察到之峰值、依Zr膜的厚度、及形成Zr膜時的基板溫度加以分類並之表。 [圖23]係顯示被形成至SRO膜為止的膜構造體之根據XRD法之θ-2θ頻譜之例之圖。 [圖24]係顯示被形成至PZT膜為止的膜構造體之根據XRD法之θ-2θ頻譜之例之圖。
10:膜構造體
11:基板
11a:基體
11b:絕緣層
11c:矽層
11d:上面
12,12b:配向膜
13,14:導電膜
15:壓電膜

Claims (6)

  1. 一種成膜裝置，具備： 對包含基體、前述基體上的絕緣層、與前述絕緣層上的矽層之基板，在前述矽層上形成含氧化鋯的第1膜之第1形成部， 藉由蒸鍍法在前述第1膜上形成含氧化鋯的第2膜之第2形成部，及 控制前述第1形成部及前述第2形成部的動作之控制部； 前述控制部，對前述第1形成部，以在650~700℃之溫度形成前述第1膜的方式進行控制。
  2. 如請求項1之成膜裝置， 前述控制部，對前述第1形成部，以形成前述第1膜具有厚度5~10nm的方式進行控制。
  3. 如請求項1或2之成膜裝置， 前述控制部，對前述第2形成部，以在500~600℃之溫度形成前述第2膜的方式進行控制。
  4. 一種膜構造體，具有： 包含基體、前述基體上的絕緣層、與前述絕緣層上的矽層之基板，及 在前述矽層上磊晶成長之包含氧化鋯之第1膜； 前述第1膜，包含被形成在前述矽層上的含鋯的第2膜。
  5. 如請求項4之膜構造體， 前述第2膜具有厚度5~10nm。
  6. 一種成膜裝置，於請求項4或5之膜構造體上形成金屬膜，將磊晶成長之前述金屬膜形成於前述第1膜上。
TW111101805A 2016-11-15 2017-11-13 膜構造體及其製造方法 TW202218204A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016222046A JP6910631B2 (ja) 2016-11-15 2016-11-15 膜構造体及びその製造方法
JP2016-222046 2016-11-15

Publications (1)

Publication Number Publication Date
TW202218204A true TW202218204A (zh) 2022-05-01

Family

ID=62199026

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106139129A TWI755445B (zh) 2016-11-15 2017-11-13 膜構造體及其製造方法
TW111101805A TW202218204A (zh) 2016-11-15 2017-11-13 膜構造體及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106139129A TWI755445B (zh) 2016-11-15 2017-11-13 膜構造體及其製造方法

Country Status (2)

Country Link
JP (2) JP6910631B2 (zh)
TW (2) TWI755445B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113574690A (zh) * 2019-03-07 2021-10-29 前进材料科技株式会社 膜结构体、压电体膜及超导体膜
EP4414224A1 (en) 2021-10-08 2024-08-14 Koito Manufacturing Co., Ltd. Cleaner nozzle
JP2023078587A (ja) 2021-11-26 2023-06-07 Ｉ－ＰＥＸ Ｐｉｅｚｏ Ｓｏｌｕｔｉｏｎｓ株式会社 膜構造体及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5019247B2 (ja) * 2000-11-24 2012-09-05 Ｔｄｋ株式会社 電子デバイス用基板
JP3833070B2 (ja) * 2001-02-09 2006-10-11 キヤノン株式会社 液体噴射ヘッドおよび製造方法
JP4859333B2 (ja) * 2002-03-25 2012-01-25 セイコーエプソン株式会社 電子デバイス用基板の製造方法
EP1505663A4 (en) * 2002-05-15 2009-08-19 Seiko Epson Corp PIEZOELECTRIC ACTUATOR AND LIQUID JET HEAD
JP3907628B2 (ja) * 2003-02-07 2007-04-18 キヤノン株式会社 圧電アクチュエーターおよびその製造方法ならびに液体吐出ヘッド
JP5398131B2 (ja) * 2006-07-14 2014-01-29 キヤノン株式会社 圧電体素子、圧電体の製造方法及び液体噴射ヘッド
JP6255647B2 (ja) * 2013-07-25 2018-01-10 株式会社ユーテック 結晶膜、結晶膜の製造方法、蒸着装置及びマルチチャンバー装置
JP6481153B2 (ja) * 2014-08-14 2019-03-13 アドバンストマテリアルテクノロジーズ株式会社 強誘電体セラミックス及びその製造方法

Also Published As

Publication number Publication date
TW201834281A (zh) 2018-09-16
JP2018081974A (ja) 2018-05-24
TWI755445B (zh) 2022-02-21
JP6910631B2 (ja) 2021-07-28
JP2021166302A (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
TWI787071B (zh) 膜構造體及其製造方法
US8075795B2 (en) Piezoelectrics, piezoelectric element, and piezoelectric actuator
JP5556966B2 (ja) 圧電体素子
JP2021166302A (ja) 成膜装置及び膜構造体
JP2004158717A (ja) 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法
JP2019016793A (ja) 膜構造体及びその製造方法
JP2021121026A (ja) 膜構造体及びその製造方法
JP2021185614A (ja) 成膜装置
WO2018216227A1 (ja) 膜構造体及びその製造方法
JP2012018944A (ja) 強誘電体膜の製造方法とそれを用いた強誘電体素子
US8692443B2 (en) Electrical component comprising a material with a perovskite structure and optimized electrodes and fabrication process
US10181557B2 (en) Thin film piezoelectric element and manufacturing method thereof
JP2009038169A (ja) 圧電素子の製造方法、誘電体層の製造方法、およびアクチュエータの製造方法
JP5699299B2 (ja) 強誘電体膜の製造方法、強誘電体膜及び圧電素子