JP2544836B2 - キャパシタ - Google Patents
キャパシタInfo
- Publication number
- JP2544836B2 JP2544836B2 JP2301379A JP30137990A JP2544836B2 JP 2544836 B2 JP2544836 B2 JP 2544836B2 JP 2301379 A JP2301379 A JP 2301379A JP 30137990 A JP30137990 A JP 30137990A JP 2544836 B2 JP2544836 B2 JP 2544836B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- film
- thickness direction
- fraction
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ceramic Capacitors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はキャパシタに関し、特にキャパシタ誘電体膜
の、その物性値，例えば比誘電率の製造プロセスにおけ
るばらつきを小さくすることができる構造に関するもの
である。
の、その物性値，例えば比誘電率の製造プロセスにおけ
るばらつきを小さくすることができる構造に関するもの
である。
第３図（ａ）に強誘電体の一例として、Pb1.0（ZrxTi
(1-x)）O3（以下、PZTと略す）の比誘電率のZrモル分率
依存性を示す。図より明らかなように、Zrモル分率＝0.
52の所で非常に大きな比誘電率を示している。
(1-x)）O3（以下、PZTと略す）の比誘電率のZrモル分率
依存性を示す。図より明らかなように、Zrモル分率＝0.
52の所で非常に大きな比誘電率を示している。
そこで従来は、高誘電率の薄膜が必要な時は、例えば
マグネトロンスパッタ法により、例えばPb1.5（Zr0.4Ti
0.6）O3のような均一なターゲットを用い、基板としてP
tの（111）面を使用し、以下に示すスパッタ条件により
50Å/min.の成膜速度でPb1.0（Zr0.52Ti0.48）O3の均一
な組成の膜を得ていた。なお、上記スパッタではターゲ
ットにPb1.5（Zr0.52Ti0.48）O3を用い、入力電力を300
W,ガス圧を20m Torr,ガス組成をAr/O2＝1/1,基板−ター
ゲット間距離を7cmに設定している。
マグネトロンスパッタ法により、例えばPb1.5（Zr0.4Ti
0.6）O3のような均一なターゲットを用い、基板としてP
tの（111）面を使用し、以下に示すスパッタ条件により
50Å/min.の成膜速度でPb1.0（Zr0.52Ti0.48）O3の均一
な組成の膜を得ていた。なお、上記スパッタではターゲ
ットにPb1.5（Zr0.52Ti0.48）O3を用い、入力電力を300
W,ガス圧を20m Torr,ガス組成をAr/O2＝1/1,基板−ター
ゲット間距離を7cmに設定している。
この成膜法はスパッタ法に限らず他の方法でもよく、
ゾル＝ゲル法では原料の溶液組成，焼成温度等を、CVD
法では原料ガス流量，反応条件をコントロールすること
で可能である。
ゾル＝ゲル法では原料の溶液組成，焼成温度等を、CVD
法では原料ガス流量，反応条件をコントロールすること
で可能である。
上記一例においてその結果得られたPb1.0（Zr0.52Ti
0.48）O3膜は、比誘電率εｒ＝1000〜10000にもなるた
め、例えば64MDRAMに用いた場合、膜厚を3000Åとして
も0.5μm2程度のキャパシタ面積で十分であり、セル面
積を２〜３μm2と考えると、スタック，トレンチ等の複
雑な技術は不要で、極く簡単なセル構造が実現できる。
0.48）O3膜は、比誘電率εｒ＝1000〜10000にもなるた
め、例えば64MDRAMに用いた場合、膜厚を3000Åとして
も0.5μm2程度のキャパシタ面積で十分であり、セル面
積を２〜３μm2と考えると、スタック，トレンチ等の複
雑な技術は不要で、極く簡単なセル構造が実現できる。
またPb1.0（ZrxTi(1-x)）O3は強誘電体であるため、
第６図のように残留分極を示す。つまり＋電界を加える
と、印加電界に配列した分域が急増し、曲線Ａ−Ｂを描
く。次に電界を減少していくと、外部電界が０のとき残
留分極（Ｃ点）により電荷＋Prが残る。さらに−電界を
加えると、分極が反転しＤ点に至る。また外部電界を０
とすると次は負の残留分極を生じる（電荷−Pr）。これ
をメモリに利用したのが、例えば第７図に示すような不
揮発性メモリである。
第６図のように残留分極を示す。つまり＋電界を加える
と、印加電界に配列した分域が急増し、曲線Ａ−Ｂを描
く。次に電界を減少していくと、外部電界が０のとき残
留分極（Ｃ点）により電荷＋Prが残る。さらに−電界を
加えると、分極が反転しＤ点に至る。また外部電界を０
とすると次は負の残留分極を生じる（電荷−Pr）。これ
をメモリに利用したのが、例えば第７図に示すような不
揮発性メモリである。
第７図（ａ）及び（ｂ）はデータ“0"及び“1"のライ
ト動作、第７図（ｃ）はリード動作を示す。リード・ラ
イト共にワードラインWLがＨ（3.3V）になった後、ドラ
イブラインDLがＬ（0V）からＨ（3.3V）になることで動
作が完了する。即ち、第７図において“0"のライト動作
はWLがある電圧、例えば3.3V以上になると、 （BL/▲▼）のキャパシタ上部電極Z,Z′は各々GND
と3.3Vになる。第７図において、DLがGNDレベルのときB
L/▲▼上の強誘電体の分極は第６図のＡ及びＤとな
り、DL＝3.3VのときＡ→B,D→Ｅへ分極は移動する。そ
こで、DLによる外部電界が０となっても、データ“0"は
BL側にＣ点の＋Pr,▲▼側にＥ点の−Prを蓄積す
る。逆に“1"の時は、BL側に−Pr,▲▼側に＋Prを
蓄積し、不揮発的にデータを保持する。
ト動作、第７図（ｃ）はリード動作を示す。リード・ラ
イト共にワードラインWLがＨ（3.3V）になった後、ドラ
イブラインDLがＬ（0V）からＨ（3.3V）になることで動
作が完了する。即ち、第７図において“0"のライト動作
はWLがある電圧、例えば3.3V以上になると、 （BL/▲▼）のキャパシタ上部電極Z,Z′は各々GND
と3.3Vになる。第７図において、DLがGNDレベルのときB
L/▲▼上の強誘電体の分極は第６図のＡ及びＤとな
り、DL＝3.3VのときＡ→B,D→Ｅへ分極は移動する。そ
こで、DLによる外部電界が０となっても、データ“0"は
BL側にＣ点の＋Pr,▲▼側にＥ点の−Prを蓄積す
る。逆に“1"の時は、BL側に−Pr,▲▼側に＋Prを
蓄積し、不揮発的にデータを保持する。
読み出す場合、まずBL/▲▼をGNDレベルにする。
次にWLを3.3V以上にすると、Z,Z′は共にGNDレベルとな
る。DLがGNDから3.3Vに変化することにより“0"データ
のリード時は、BLはＣ→Ｂへ、▲▼はＥ→Ｂへ電荷
が移動する。“1"の場合は、BLはＥ→Ｂへ、▲▼は
Ｃ→Ｂへ移動する。BL/▲▼のセンスアンプは、BL,
▲▼間の電荷差をセンスし、外部へ出力する。この
ような動作を行う不揮発性メモリにおいてはPb1.0（Zrx
Ti(1-x)）O3の残留分極量が重要因子であり。Zr分率は
誘電率の場合とまた異なる値をとることもある。
次にWLを3.3V以上にすると、Z,Z′は共にGNDレベルとな
る。DLがGNDから3.3Vに変化することにより“0"データ
のリード時は、BLはＣ→Ｂへ、▲▼はＥ→Ｂへ電荷
が移動する。“1"の場合は、BLはＥ→Ｂへ、▲▼は
Ｃ→Ｂへ移動する。BL/▲▼のセンスアンプは、BL,
▲▼間の電荷差をセンスし、外部へ出力する。この
ような動作を行う不揮発性メモリにおいてはPb1.0（Zrx
Ti(1-x)）O3の残留分極量が重要因子であり。Zr分率は
誘電率の場合とまた異なる値をとることもある。
ところが、従来のキャパシタにおけるキャパシタ誘電
体膜では、その構成物質の組成のわずかなバラツキが、
例えば誘電率，残留分極等の物性値に非常に大きなバラ
ツキとなって現れるなどの問題点があった。例えば第３
図（ａ）に示すように、Pb1.0（ZrxTi(1-x)）O3の比誘
電率はZr分率に対して非常にクリティカルであり、従っ
て従来のようにZrの誘電率の極大点を狙って均質な膜を
作製すると、Zrのわずかなバラツキが誘電率の非常に大
きなバラツキとなって現れる。例えばZr分率が0.52から
±10％ずれると、比誘電率（誘電率）が大きく低下する
こととなる。また残留分極に関しても同様のことがいえ
る。
体膜では、その構成物質の組成のわずかなバラツキが、
例えば誘電率，残留分極等の物性値に非常に大きなバラ
ツキとなって現れるなどの問題点があった。例えば第３
図（ａ）に示すように、Pb1.0（ZrxTi(1-x)）O3の比誘
電率はZr分率に対して非常にクリティカルであり、従っ
て従来のようにZrの誘電率の極大点を狙って均質な膜を
作製すると、Zrのわずかなバラツキが誘電率の非常に大
きなバラツキとなって現れる。例えばZr分率が0.52から
±10％ずれると、比誘電率（誘電率）が大きく低下する
こととなる。また残留分極に関しても同様のことがいえ
る。
本発明は上記のような問題点を解決するためになされ
たもので、キャパシタ誘電体膜の物性値を大きくでき、
しかも該物性値の製造プロセスにおけるバラツキを小さ
くできるキャパシタを得ることを目的とする。
たもので、キャパシタ誘電体膜の物性値を大きくでき、
しかも該物性値の製造プロセスにおけるバラツキを小さ
くできるキャパシタを得ることを目的とする。
本発明に係るキャパシタは、キャパシタ誘電体膜の組
成を膜厚方向に連続的に変えて、その物性値を膜厚方向
に連続的に変化させたものである。
成を膜厚方向に連続的に変えて、その物性値を膜厚方向
に連続的に変化させたものである。
この発明においては、キャパシタ誘電体膜の組成を膜
厚方向に連続的に変えてその物性値を膜厚方向に連続的
に変化させたから、誘電体膜中で膜厚方向に組成比の分
布が生ずることとなり、膜物性の平均化が行われること
となる。従って、上記組成の変化の幅をその中に物性値
としての最大値に対応する組成を含むよう設定すること
により、誘電体膜の組成のバラツキによる膜物性の変化
が減殺されることとなり、これにより物性値そのものが
大きく、しかも物性値のバラツキの小さいキャパシタ誘
電体膜を得ることができる。
厚方向に連続的に変えてその物性値を膜厚方向に連続的
に変化させたから、誘電体膜中で膜厚方向に組成比の分
布が生ずることとなり、膜物性の平均化が行われること
となる。従って、上記組成の変化の幅をその中に物性値
としての最大値に対応する組成を含むよう設定すること
により、誘電体膜の組成のバラツキによる膜物性の変化
が減殺されることとなり、これにより物性値そのものが
大きく、しかも物性値のバラツキの小さいキャパシタ誘
電体膜を得ることができる。
以下本発明の一実施例を図について説明する。
第１図は本発明の一実施例によるキャパシタを説明す
るための図であり、キャパシタ誘電体膜の断面構造を示
している。
るための図であり、キャパシタ誘電体膜の断面構造を示
している。
図において、１はPb1.0（ZrxTi(1-x)）O3薄膜（以下P
ZT薄膜という）中のｘ≦0.52である部分、２は該薄膜中
のｘ＞0.52である部分、３は基板である。第２図は上記
PTZ薄膜のZr分率を膜厚方向に対してプロットしたグラ
フである。PZT薄膜のZr分率は、比誘電率が極大となる
ｘ＝0.52を中心に最大値Ｆと最小値Ｇの間で連続的に変
化している。
ZT薄膜という）中のｘ≦0.52である部分、２は該薄膜中
のｘ＞0.52である部分、３は基板である。第２図は上記
PTZ薄膜のZr分率を膜厚方向に対してプロットしたグラ
フである。PZT薄膜のZr分率は、比誘電率が極大となる
ｘ＝0.52を中心に最大値Ｆと最小値Ｇの間で連続的に変
化している。
次に第３図（ａ）に比誘電率とZr分率の関係を示す。
第１図，第２図の膜の比誘電率は、第３図（ａ）の斜
線領域４の面積で表されるが、第３図（ｂ）はZr分率が
全体的にずれた状態を示しており、斜線領域４はZr分率
が理想的な場合を表し、斜線領域５はずれている場合を
表している。斜線領域4,5のうち4a,5aは両者に共通であ
るから、比較すべき部分は斜線領域4b,5bの面積であ
る。F,Gで与えられたZr分率において、比誘電率が互い
に等しいときは、斜線領域4b,5bの面積はほぼ等しく、
事実上面積変化、即ち比誘電率の変化は無視でき、得ら
れる膜の安定化が行える。
線領域４の面積で表されるが、第３図（ｂ）はZr分率が
全体的にずれた状態を示しており、斜線領域４はZr分率
が理想的な場合を表し、斜線領域５はずれている場合を
表している。斜線領域4,5のうち4a,5aは両者に共通であ
るから、比較すべき部分は斜線領域4b,5bの面積であ
る。F,Gで与えられたZr分率において、比誘電率が互い
に等しいときは、斜線領域4b,5bの面積はほぼ等しく、
事実上面積変化、即ち比誘電率の変化は無視でき、得ら
れる膜の安定化が行える。
ところで、最大値Ｆと，最小値Ｇの間隔はピークの裾
の部分、即ち物性値のよくない部分を除くためには狭い
方がよく、従って、最大値Ｆと最小値Ｇの幅を成膜時の
バラツキと同程度にするのが最も効率がよい。なお、こ
こではその幅をZr分率にして１％以上,20％以下にして
いる。
の部分、即ち物性値のよくない部分を除くためには狭い
方がよく、従って、最大値Ｆと最小値Ｇの幅を成膜時の
バラツキと同程度にするのが最も効率がよい。なお、こ
こではその幅をZr分率にして１％以上,20％以下にして
いる。
次にこのような膜の製造法の一例を示す。
第４図はスパッタ法におけるターゲットの上面図であ
る。第４図において、６は金属Pb、７は金属Zr、８は金
属Tiである。このようなモザイク状のターゲットにおい
て、Ti,Zrの面積比を場所により変化させることによ
り、Zr分率を変化させることができる。また、低ZrのPb
1.0（ZrxTi(1-x)）O3の焼成体上に金属ZrもしくはZrO2
を置くことによってもZr分率を変化できる。このような
ターゲットを用い、第５図に示すように、ターゲット10
上を基板９を回転させながらスパッタを行う。ターゲッ
ト上のZr分率の高い所を基板が通過する時はZrリッチな
膜が、Ti分率の高い所を通過するときはTiリッチな膜が
形成され、第１図に示すような膜が形成できる。CVD法
においては、Zr原料のガス流量を変化させるだけでよい
ため、より容易に第１図の膜が得られる。
る。第４図において、６は金属Pb、７は金属Zr、８は金
属Tiである。このようなモザイク状のターゲットにおい
て、Ti,Zrの面積比を場所により変化させることによ
り、Zr分率を変化させることができる。また、低ZrのPb
1.0（ZrxTi(1-x)）O3の焼成体上に金属ZrもしくはZrO2
を置くことによってもZr分率を変化できる。このような
ターゲットを用い、第５図に示すように、ターゲット10
上を基板９を回転させながらスパッタを行う。ターゲッ
ト上のZr分率の高い所を基板が通過する時はZrリッチな
膜が、Ti分率の高い所を通過するときはTiリッチな膜が
形成され、第１図に示すような膜が形成できる。CVD法
においては、Zr原料のガス流量を変化させるだけでよい
ため、より容易に第１図の膜が得られる。
このように本実施例では、PTZキャパシタ誘電体膜のZ
r分率が連続的に変化しているため、物性値は、ここで
は誘電率は第３図（ａ）に示すように斜線部分４の面積
で表すことができる。即ち、Zr分率に幅をもたせ、平均
をとっているといえる。この時、本実施例のようにZr分
率の幅の中にピークを含んでいるとZr分率がずれた場
合、例えば第３図（ｂ）に示すように、影響を受けるの
は物性値の低い領域だけであるため、全体として斜線部
分の面積、即ち全体の物性値は安定である。
r分率が連続的に変化しているため、物性値は、ここで
は誘電率は第３図（ａ）に示すように斜線部分４の面積
で表すことができる。即ち、Zr分率に幅をもたせ、平均
をとっているといえる。この時、本実施例のようにZr分
率の幅の中にピークを含んでいるとZr分率がずれた場
合、例えば第３図（ｂ）に示すように、影響を受けるの
は物性値の低い領域だけであるため、全体として斜線部
分の面積、即ち全体の物性値は安定である。
なお、上記実施例ではPb1.0（ZrxTi(1-x)）O3につい
てのみ説明したが、Pb,Zr,Tiの酸化物中にLa,Feを含む
ものであってもよい。又、他の誘電物質で行ってもよ
い。また、物性値としてZr分率に依存する比誘電率を例
にとったが、残留分極，抗電界等，他の物性値でもよ
い。
てのみ説明したが、Pb,Zr,Tiの酸化物中にLa,Feを含む
ものであってもよい。又、他の誘電物質で行ってもよ
い。また、物性値としてZr分率に依存する比誘電率を例
にとったが、残留分極，抗電界等，他の物性値でもよ
い。
また、本発明のキャパシタ誘電体膜の構造は、半導体
装置に搭載されている電子回路や、ダイナミックRAM等
の半導体記憶装置における容量素子に適用できることは
言うまでもなく、このような半導体集積回路装置に本発
明を適用することにより、容量素子が基板上で占める面
積の低減により集積度の向上や装置の小型，コンパクト
化を図ることができ、しかも半導体集積回路装置を構成
する容量素子の容量値のばらつき低減により、半導体集
積回路装置の製造歩留りを向上することができる。
装置に搭載されている電子回路や、ダイナミックRAM等
の半導体記憶装置における容量素子に適用できることは
言うまでもなく、このような半導体集積回路装置に本発
明を適用することにより、容量素子が基板上で占める面
積の低減により集積度の向上や装置の小型，コンパクト
化を図ることができ、しかも半導体集積回路装置を構成
する容量素子の容量値のばらつき低減により、半導体集
積回路装置の製造歩留りを向上することができる。
以上のように本発明に係るキャパシタによれば、キャ
パシタ誘電体膜の組成を膜厚方向に連続的に変えてその
物性値を膜厚方向に連続的に変化させたので、その組成
に依存している物性値を平均化することができ、このた
め組成の変化の幅をその中に最大の物性値に対応する組
成を含むよう設定することにより、キャパシタ誘電体膜
の物性値そのものを大きくできるとともに、その物性値
のバラツキを低減することができる効果がある。
パシタ誘電体膜の組成を膜厚方向に連続的に変えてその
物性値を膜厚方向に連続的に変化させたので、その組成
に依存している物性値を平均化することができ、このた
め組成の変化の幅をその中に最大の物性値に対応する組
成を含むよう設定することにより、キャパシタ誘電体膜
の物性値そのものを大きくできるとともに、その物性値
のバラツキを低減することができる効果がある。
第１図は本発明の一実施例によるキャパシタを説明する
ための断面図、第２図はそのキャパシタ誘電体膜のZr分
率を膜厚方向にプロットしたグラフを示す図、第３図
（ａ）はPb1.0（ZrxTi(1-x)）O3の比誘電率のZr分率依
存性を示す図、第３図（ｂ）はZr分率のずれによる比誘
電率の変化を示す図、第４図は本発明に係るキャパシタ
誘電体膜をスパッタ法で形成する時のターゲット例を示
す図、第５図はスパッタ時の基板，ターゲットの位置関
係を示す図、第６図は強誘電体のヒステリシスを示す
図、第７図は強誘電体メモリの動作を示す図である。 図中、１はPb1.0（ZrxTi(1-x)）O3薄膜のｘ≦0.52であ
る部分、２はPb1.0（ZrxTi(1-x)）O3薄膜のｘ＞0.52で
ある部分、３は基板、４及び4a,4bは膜の比誘電率を示
す領域、５及び5a,5bは成膜時にZr分率がずれた場合の
比誘電率を示す領域、６は金属Pb、７は金属Zr、８は金
属Ti、９は基板、10はターゲット、Ｆは膜中のZr分率の
最大値、Ｇは膜中のZr分率の最小値である。 なお、図中同一符号は同一又は相当部分を示す。
ための断面図、第２図はそのキャパシタ誘電体膜のZr分
率を膜厚方向にプロットしたグラフを示す図、第３図
（ａ）はPb1.0（ZrxTi(1-x)）O3の比誘電率のZr分率依
存性を示す図、第３図（ｂ）はZr分率のずれによる比誘
電率の変化を示す図、第４図は本発明に係るキャパシタ
誘電体膜をスパッタ法で形成する時のターゲット例を示
す図、第５図はスパッタ時の基板，ターゲットの位置関
係を示す図、第６図は強誘電体のヒステリシスを示す
図、第７図は強誘電体メモリの動作を示す図である。 図中、１はPb1.0（ZrxTi(1-x)）O3薄膜のｘ≦0.52であ
る部分、２はPb1.0（ZrxTi(1-x)）O3薄膜のｘ＞0.52で
ある部分、３は基板、４及び4a,4bは膜の比誘電率を示
す領域、５及び5a,5bは成膜時にZr分率がずれた場合の
比誘電率を示す領域、６は金属Pb、７は金属Zr、８は金
属Ti、９は基板、10はターゲット、Ｆは膜中のZr分率の
最大値、Ｇは膜中のZr分率の最小値である。 なお、図中同一符号は同一又は相当部分を示す。
Claims (5)
- 【請求項１】キャパシタ誘電体膜を有するキャパシタに
おいて、 上記キャパシタ誘電体膜は、その組成を膜厚方向に連続
的に変えて物性値を膜厚方向に連続的に変化させたもの
であることを特徴とするキャパシタ。 - 【請求項２】半導体装置におけるキャパシタにおいて、 その組成を膜厚方向に連続的に変えて物性値を膜厚方向
に連続的に変化させたキャパシタ誘電体膜を有すること
を特徴とするキャパシタ。 - 【請求項３】半導体記憶装置におけるキャパシタにおい
て、 その組成を膜厚方向に連続的に変えて物性値を膜厚方向
に連続的に変化させたキャパシタ誘電体膜を有すること
を特徴とするキャパシタ。 - 【請求項４】請求項１ないし３のいずれかに記載のキャ
パシタにおいて、 上記キャパシタ絶縁膜は、その組成の変化の幅の中に、
上記物性値としての最大の誘電率に対応する組成を含む
ものであることを特徴とするキャパシタ。 - 【請求項５】請求項１ないし４のいずれかに記載のキャ
パシタにおいて、 上記キャパシタ誘電体膜は、鉛・ジルコニウム・チタン
の酸化物からなり、該ジルコニウムのモル分率が１％以
上,20％以下の範囲内で膜厚方向に連続的に変化したも
のであることを特徴とするキャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2301379A JP2544836B2 (ja) | 1990-11-06 | 1990-11-06 | キャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2301379A JP2544836B2 (ja) | 1990-11-06 | 1990-11-06 | キャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04171976A JPH04171976A (ja) | 1992-06-19 |
| JP2544836B2 true JP2544836B2 (ja) | 1996-10-16 |
Family
ID=17896169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2301379A Expired - Fee Related JP2544836B2 (ja) | 1990-11-06 | 1990-11-06 | キャパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544836B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3482883B2 (ja) * | 1998-08-24 | 2004-01-06 | 株式会社村田製作所 | 強誘電体薄膜素子およびその製造方法 |
| JP3971598B2 (ja) | 2001-11-01 | 2007-09-05 | 富士通株式会社 | 強誘電体キャパシタおよび半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60106119A (ja) * | 1983-11-14 | 1985-06-11 | 松下電器産業株式会社 | 積層コンデンサ |
-
1990
- 1990-11-06 JP JP2301379A patent/JP2544836B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04171976A (ja) | 1992-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100228040B1 (ko) | 불휘발성 반도체기억장치 및 그 제조방법 | |
| US5760432A (en) | Thin film strained layer ferroelectric capacitors | |
| EP0540994B1 (en) | Structure of high dielectric constant metal/dielectric/ semiconductor capacitor for use as a storage capacitor in memory devices | |
| JP3460095B2 (ja) | 強誘電体メモリ | |
| JP3258899B2 (ja) | 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法 | |
| JPH0773732A (ja) | 誘電体薄膜素子及びその製造方法 | |
| US5889696A (en) | Thin-film capacitor device and RAM device using ferroelectric film | |
| US5293075A (en) | Semiconductor device with PZT/PLZT film and lead-containing electrode | |
| CN101894843B (zh) | 基于锆钛酸铅存储介质的铁电动态随机存储器及制备方法 | |
| US6323512B1 (en) | Nonvolatile ferroelectric capacitor and nonvolatile ferroelectric memory | |
| JPH06104447A (ja) | 強誘電体トランジスタ | |
| JP4638232B2 (ja) | 温度補償された強誘電キャパシタ装置およびその製造方法 | |
| JP2544836B2 (ja) | キャパシタ | |
| Daglish et al. | Ferroelectric thin films-research, development and commercialisation | |
| JP2003100993A (ja) | 半導体メモリ素子 | |
| JP3138128B2 (ja) | 誘電体薄膜構造物 | |
| JPH0513676A (ja) | 半導体装置 | |
| JPH0717713A (ja) | 高誘電率薄膜 | |
| JP3480767B2 (ja) | 薄膜キャパシタ | |
| JPH0624222B2 (ja) | 薄膜コンデンサの製造方法 | |
| KR100313932B1 (ko) | 반도체메모리소자의강유전체제조방법 | |
| KR100317328B1 (ko) | 반도체 메모리 소자 | |
| JPH09312381A (ja) | 半導体装置およびその製造方法 | |
| JPH08249876A (ja) | 強誘電体デバイス | |
| JPH08172224A (ja) | 強誘電体薄膜素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |