KR100317328B1 - 반도체 메모리 소자 - Google Patents
반도체 메모리 소자 Download PDFInfo
- Publication number
- KR100317328B1 KR100317328B1 KR1020000003094A KR20000003094A KR100317328B1 KR 100317328 B1 KR100317328 B1 KR 100317328B1 KR 1020000003094 A KR1020000003094 A KR 1020000003094A KR 20000003094 A KR20000003094 A KR 20000003094A KR 100317328 B1 KR100317328 B1 KR 100317328B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- capacitor
- ferroelectric
- reference cell
- memory cell
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 레퍼런스 셀(Reference Cell)의 피로현상(Fatigue)을 제거하여 비휘발성 강유전체 메모리 셀(FeRAM)의 수명을 증가시키는데 적당하도록 한 반도체 메모리 소자를제공하기 위한 것으로, 본 발명의 반도체 메모리 소자는 복수개의 강유전체 메모리 셀과 레퍼런스 셀을 갖는 메모리 소자에 있어서, 상기 메모리 셀에 구비된 커패시터, 상기 메모리 셀의 커패시터와 동일한 면적을 갖는 상기 레퍼런스 셀의 커패시터, 상기 메모리 셀에 인가된 전압 보다 상기 레퍼런스 셀에 인가되는 전압을 더 크게하여도 분극-반전하지 않고 기준전하를 발생시켜서 메모리 소자의 데이터를 리드할 수 있게 하는 레퍼런스 셀의 강유전체막을 포함함을 특징으로 한다.
Description
본 발명은 반도체 메모리 소자에 관한 것으로, 특히 레퍼런스 셀(Reference Cell)의 피로현상(Fatigue)을 제거하여 비휘발성 강유전체 메모리 셀(FeRAM)의 수명을 증가시키는데 적당하도록 한 반도체 메모리 소자에 관한 것이다.
일반적으로 반도체 장치의 커패시터는 소자의 집적도가 증가함에 따라 그 면적이 작아지면서 이로인한 커패시터 용량의 감소를 보상하기 위해 점차적으로 유전체막의 두께를 줄여왔다.
그러나 유전체막의 두께가 감소함에 따라 터널링에 의한 누설전류가 증가하게 되고, 이러한 누설전류와 유전체막의 얇아진 두께 때문에 신뢰성이 저하되는 문제점이 발생하였다.
이러한 문제점을 해결하기 위해 매우 복잡한 표면굴곡을 형성하여 커패시터의 유효면적을 증가시키는 방법을 선택하여 사용하였지만 이 방법 역시 표면에 심한 단차를 주어 포토리소그래피(Photolithography) 공정을 어렵게 하고, 공정단가를 높이기 때문에 고집적 소자에서는 사용하기가 어려웠다.
그러므로 커패시터의 용량을 획기적으로 향상시키면서 표면굴곡을 줄이기 위한 연구가 진행되어 왔다.
그 중에서 고유전물 물질을 커패시터의 유전체막으로 사용하는 방법이 제시되었다.
이러한 고유전체막을 사용한 커패시터는 여러 가지 많은 성과가 있었으나, 실질적인 유전율이 높지 않아 점차적으로 고집적화되어 가는 추세를 고려할 때 그 사용범위가 넓지 않을 것으로 보고 있다.
최근들어 페로브스카이트(Perovskite)형이라 불리는 결정구조를 갖는 강유전체에 대한 관심이 높아지면서 반도체 장치에 사용될 유전체로서 집중적인 연구 대상이 되고 있다.
강유전체란, 퀴리온도 이하에서 자발분극을 나타내는 재료로써, 전계를 가하지 않더라도 자발적으로 분극이 발생하는 재료이다.
강유전체로서는 PZT(Pb(Zr,Ti)O3), PLZT((Pb,La)(Zr,Ti)O3), BST((Ba,Sr)TiO3), BaTiO3, SrTiO3등이 있다.
그러나 이러한 강유전체는 기판인 실리콘 및 실리사이드 등과 쉽게 반응하며, 박막 형성과정중 강한 산화성 분위기에서 강유전체의 표면이 노출되어 전극이 산화되는 등 많은 문제점이 발생하였다.
이러한 문제점들을 해결하기 위하여 전극의 재료 및 구조에 대한 연구가 계속되고 있다.
그 이유는 강유전체는 산화물이므로 쉽게 산화되지 않는 도전재료를 전극으로 사용하여야 한다.
그러한 전극으로 주로 사용되는 물질이 백금(Pt)이다.
그러므로 기존의 전극 재료인 Al대신에 산화가 잘 되지 않는 Pt를 이용한 커패시터를 고안하였다.
또한, FeRAM은 DRAM과 같은 구조를 가지고 있으나, 휘발성 메모리 소자인 DRAM이 커패시터의 재료로 상유전체를 사용하는 것과는 달리 비휘발성 메모리 소자인 FeRAM은 커패시터의 재료로 강유전체를 사용하며, 상기 강유전체 비휘발성 메모리는 저전압, 고속동작이 가능할 뿐만 아니라, 강유전체를 사용하므로써리플레쉬(Refresh) 동작을 수행하지 않아도 정보의 손실이 생기지 않는 메모리 소자이다.
그리고 기억소자의 1비트를 구성하는 소자가 1트랜지스터와 1커패시터로 구성할 수 있다.
이하, 첨부된 도면을 참조하여 종래의 반도체 메모리 소자에 대하여 설명하면 다음과 같다.
도 1은 일반적인 히스테리시스 특성 곡선도이고, 도 2는 일반적인 강유전체의 전하-전압 특성 곡선도이다.
먼저, 도 1에 도시한 바와 같이, 강유전체는 상유전체와 다르게 분극-전계(P-E) 특성이 직선적이지 않고 히스테리시스(Hysteresis) 곡선을 가지며, 상기 히스테리시스 특성 곡선은 자발분극을 갖고 인가전압의 방향을 반전함으로써 이 자발분극 방향을 반전할 수 있다.
이때, P는 분극전하밀도이고, E는 인가전계이며, Pr은 잔류전하이다.
도 2에 도시한 바와 같이, DRAM구조와 상이한 점은 커패시터가 상유전체로 이루어진 것이 아니라 전압이 가해지지 않은 상태에서도 2가지 반대상태의 전하를 지닐 수 있는 강유전체로 이루어져 있다.
이때, 음전하 상태를 '1', 양전하 상태를 '0'이라고 한다.
그리고 Q1은 전하 변화량, Q0는 변위 전하량, Qr은 잔류 전하량이고, Qs는 전하량이다.
도 3은 종래의 1T/1C 구조를 나타낸 회로도이고, 도 4는 도 3의 타이밍도이며, 도 5는 종래의 전하-전압 특성 곡선도이다.
도 3에 도시한 바와 같이, 일방향으로 메모리 셀의 게이트에 연결되는 워드라인(W/L)과, 상기 워드라인(W/L)과 수직한 방향으로 상기 메모리 셀의 드레인에 연결되는 비트라인(B/L)과, 상기 메모리 셀의 소오스에 연결되는 강유전체 커패시터(C)와, 상기 워드라인(W/L)과 같은 방향으로 강유전체 커패시터에 연결되는 데이터 라인(D/L)과, 상기 비트라인(B/L)에 연결되어 데이터를 센싱하는 센싱앰프(SA)와, 상기 센싱앰프(SA)의 어느 하나의 입력단자에 연결되어 기준전압을 발생시키는 레퍼런스 셀(reference cell)로 구성된다.
여기서, 종래의 반도체 메모리 소자의 동작에 대하여 설명하면 다음과 같다.
레퍼런스 셀(2)의 커패시터 크기를 메모리 셀(1)의 커패시터 크기의 반으로 하고, 구동전압을 상기 메모리 셀과 동일전압을 사용하면, 도 3 및 도 4 그리고 도 5에 도시된 바와 같이, 메모리 셀(1)의 커패시터(C)에 1을 저장하기 위해서는 워드라인(W/L)에 하이(high)신호를 인가하여 트랜지스터(Tr)를 오픈(open)시켜 놓고, 비트라인(B/L)에 펄스(pulse)를 인가하여 메모리 셀(1) 및 레퍼런스 셀(2)의 강유전체 커패시터(C)가 '1' 상태가 되도록 한다.
그리고 '1'을 읽어내기 위해서는 워드라인(W/L)에 하이신호를 인가하여 트랜지스터를 오픈시켜 놓고 데이터 라인(D/L)에 펄스를 인가하여 메모리 셀(1)의 강유전체 커패시터(C)가 반전하면서 비트라인(B/L)에 디스챠지(discharge)하는 전하량 Q1=Qs+Qr를 센싱앰프(SA)가 레퍼런스 셀(2)의 전하 변화량(즉, 기준 전하량)(Qref)와 비교하여 메모리 셀(1)의 전하 변화량(Q1)이 레퍼런스 셀(2)의 전하변화량(Qref)보다 크면 래치(latch)하여 비트라인에 하이신호가 출력되어 데이터가 원래의 '1' 상태로 되돌아오게 한다. 이 때, 상기와 같은 과정을 리스토어(Restore) '1' 이라고 한다.
이때, 상기 레퍼런스 셀(2)의 전하 변화량(Qref)은 메모리 셀(1)의 잔류 전하량(Qr)과 같도록 한다.
한편, 메모리 셀(1)의 커패시터(C)에 '0'을 저장하기 위해서서는 워드라인(W/L)에 하이신호를 인가하여 트랜지스터를 오픈시켜 놓고 상기 데이터 라인에 펄스를 인가하여 메모리 셀(1) 및 레퍼런스 셀(2)의 강유전체 커패시터가 양전하의 상태 '0'이 되도록 한다.
그리고, '0'을 읽어내기 위해서는 데이터 라인에 펄스를 가해서 강유전체 커패시터가 반전하지 않으면서 비트라인에 디스챠지하는 전하량 Q0=Qs+Qr를 센싱앰프(SA)가 레퍼런스 셀(2)의 전하 변화량(즉, 기준 전하량)(Qref)와 비교하여 메모리 셀(1)의 전하 변화량(Q)가 레퍼런스 셀(2)의 전하 변화량보다 작으면 로우(Low)로 래치하여 비트라인에 하이 신호를 내놓지 않아 데이터를 그대로 '0'의 상태가 되도록 한다.
이때, 레퍼런스 셀(2)의 전하 변화량(Qref)의 크기가 Q0<Qref 이면 '1'의 상태와 '0'의 상태를 구별할 수 있는데, 이상적으로 그 크기가 두 값의 가운데 위치한다면, 센싱마진(Sensing Margin)은 가장 커지게 된다.
즉, Q1-Q0=2Qr 이므로 Qref=Qr이 되도록 하면 가장 좋다.
그러나 상기와 같은 종래 반도체 메모리 소자에 있어서는 다음과 같은 문제점이 있었다.
비트라인에 연결되어 있는 복수개의 메모리 셀이 선택되어 읽혀질 때마다 레퍼런스 셀이 선택되면서 분극 반전에 의해 기준 전하를 발생시키므로 분극 반전에 의한 레퍼런스 셀의 피로현상이 발생한다.
따라서, 레퍼런스 셀에서 출력되는 기준 전위가 줄어들어 변위 전하량보다 적게 되면, '1'과 '0'을 구분하지 못하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 레퍼런스 셀이 분극 반전하지 않는 영역에서 사용될 수 있도록 하여 피로현상에 의한 열화를 방지하여 비휘발성 강유전체 메모리 소자의 수명을 증가시키는데 적당한 반도체 메모리 소자를 제공하는데 그 목적이 있다.
도 1은 일반적인 히스테리시스 특성 곡선도
도 2는 일반적인 강유전체의 전하-전압 특성 곡선도
도 3은 종래의 1T/1C구조를 나타낸 회로도
도 4는 도 3의 타이밍도
도 5는 종래의 전하-전압 특성 곡선도
도 6a는 본 발명 1T/1C 구조를 나타낸 회로도
도 6b는 도 6a의 타이밍도
도 7은 본 발명의 전하-전압 특성 곡선도
도 8은 구동전압에 따른 히스테리시스 특성 곡선도
도면의 주요부분에 대한 부호의 설명
30 : 레퍼런스 셀 40 : 메모리 셀
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 메모리 소자는 복수개의 강유전체 메모리 셀과 레퍼런스 셀을 갖는 메모리 소자에 있어서, 상기 메모리 셀에 구비된 커패시터, 상기 메모리 셀의 커패시터와 동일한 면적을 갖는 상기 레퍼런스 셀의 커패시터, 상기 메모리 셀에 인가된 전압 보다 상기 레퍼런스 셀에 인가되는 전압을 더 크게하여도 분극-반전하지 않고 기준전하를 발생시켜서 메모리 소자의 데이터를 리드할 수 있게 하는 레퍼런스 셀의 강유전체막을 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 메모리 소자를 설명하면 다음과 같다.
도 6a는 본 발명 1T/1C구조를 나타낸 회로도이고, 도 6b는 도 6a의 타이밍도이다, 그리고 도 7은 본 발명의 전하-전압 특성 곡선도이다.
도 6a에 도시한 바와 같이, 일방향으로 메모리 셀의 게이트에 연결되는 워드라인(W/L)과, 상기 워드라인과 수직한 방향으로 상기 메모리 셀의 드레인에 연결되는 비트라인(B/L)과, 상기 메모리 셀의 소오스에 연결되는 강유전체 커패시터(C)와, 상기 워드라인과 같은방향으로 강유전체 커패시터에 연결되는 데이터 라인(D/L)과, 상기 비트라인(B/L)에 연결되어 데이터를 센싱하는 센싱앰프(SA)와, 상기 센싱앰프의 어느 하나의 입력단자에 연결되어 레퍼런스 전압을 발생시키는 레퍼런스 셀로 구성된다.
여기서, 본 발명의 반도체 메모리 소자의 동작에 대하여 설명하면 다음과 같다.
메모리 셀(40)의 커패시터 면적과 레퍼런스 셀(30)의 커패시터 면적을 동일하게 하고, 레퍼런스 셀(30)의 구동전압(Vr)을 메모리 셀(40)의 구동전압(Vm)보다 큰 전압을 사용하면, 그 레퍼런스 셀(30)의 구동전압(Vr)이 메모리 셀(40)의 하이 상태를 읽을 때의 전압과 로우 상태를 읽을 때의 전압 사이에 위치하여 하이와 로우 구별이 가능하다.
즉, 도 6a와 도 6b 그리고 도 7에 도시한 바와 같이, 비휘발성 메모리 셀(40)의 강유전체 커패시터(C)에 '1'을 저장하기 위해 워드라인(W/L)에 하이신호를 인가하여 트랜지스터를 오픈시켜 놓고 비트라인(B/L)에 메모리 셀(40)의 구동전압(Vm)을 가해서 강유전체 커패시터가 '1'의 상태가 되도록 하고, '1'을 읽어내기 위해서는 워드라인(W/L)에 하이신호를 인가하여 트랜지스터를 오픈시켜 놓고 데이터 라인(D/L)에 메모리 셀(40)의 구동전압(Vm)을 가해서 강유전체 커패시터가 반전하면서 비트라인에 디스챠지하는 메모리 셀의 전하 변화량(Q1)을 센싱앰프(SA)가 레퍼런스 셀(30)의 구동전압(Vr)에 의해 생성된 변위 전하량(즉, 기준 전하량)(Qref)과 비교하여 메모리 셀의 전하 변화량(Q1)이 레퍼런스 셀의 변위 전하량(Qref)보다 크면 래치하여 비트라인(B/L)에 하이신호를 출력하여 데이터가 원래의 '1'의 상태로 되돌아오게 한다. 상기와 같은 과정을 리스토어(Restore) '1'이라고 한다.
그리고 비휘발성 메모리 셀(40)의 강유전체 커패시터에 '0'을 저장하기 위해 데이터 라인에 메모리 셀(40)의 구동전압(Vm)을 가해서 양전하의 상태 '0'가 되도록 하고, '0'을 읽어내기 위해 데이터 라인에 메모리셀의 구동전압(Vm)을 가해서 강유전체 커패시터가 반전하지 않으면서 비트라인에 디스챠지하는 변위 전하량(Q0)을 센싱앰프가 레퍼런스 셀의 구동전압(Vr)에 의해 생성된 변위 전하량(Vref)와 비교하여 메모리 셀의 변위 전하량(Q0)이 레퍼런스 셀의 변위 전하량(Qref)보다 작으면 로우로 래치하여 비트라인에 하이를 출력하지 않아 데이터는 그대로 '0'의 상태로 있게 된다.
여기서, 레퍼런스 셀(30)의 기준 전하량(Qref)의 크기가 Q0<Qref<Q1이면 '1'의 상태와 '0'의 상태를 구별할 수 있는데, 이상적으로는 그 크기가 두 값의 가운데 위치한다면 센싱 마진은 가장 커지게 된다.
이와 같이 레퍼런스 셀의 구동전압을 Qref=(Q0+Q1)/2에 가장 가까운 값에서 정해지도록 하기 위한 히스테리시스 곡선(전하-전압 특성 곡선)은 도 8에 도시한 바와 같다.
그리고 상기와 같이 레퍼런스 셀이 분극-반전하지 않고도 변위 전류량 즉, 기준 전하량(Qref)을 발생시켜서 센싱앰프가 필요로 하는 레퍼런스 전압을 생성시킬 수 있도록 히스테리시스 특성(Ps,Pr,Ec)곡선을 조절하기 위한 강유전체는 다음과 같은 방법에 의해서 제조된다.
따라서, 상기와 같은 강유전체는 지르코늄(Zr:Zirconium) n-buoxide와 티타늄(Ti:Titanium) iso-proxide를 2-메틸 옥시텐놀(2-methoxyehanol)에 녹인 후, 아세틸 아세톤(acetylacetone)으로 착염(chelating)시킨다.
그리고, 란탄(La:lahanium) iso-proxide를 첨가하고, 60℃에서 리프럭싱(refluxing)한 후, 납(Pb) 아세테이트 트리하이드레이트(acetate trihydrate)를 첨가한다. 이어서, 질산을 촉매로 하여 24시간 충분히 교반한다.
이때, 상기 Pb의 량은 PZT의 모포트로픽(morphotropic) 조성을 기준으로 하여 원료상태에서 5~15% 과잉으로 조절하고 란탄(La)의 량은 1~7% 범위로 조절한다.
그리고 상기 유전체는 스핀 코팅(spin coating) 방식을 이용하여 550~750℃에서 열처리를 이용한다.상기와 같은 방법에 의해서 형성된 강유전체막을 본발명의 레퍼런스 셀의 유전체막으로 사용한다.
이상에서 설명한 바와 같이, 본 발명의 반도체 메모리 소자는 다음과 같은 효과가 있다.
메모리 셀의 커패시터 보다 동작 횟수가 많은 레퍼런스 셀을 분극반전하지 않는 영역에서 사용하여 피로현상에 의한 열화를 방지할 수 있다.
따라서, 1트랜지스터와 1커패시터(1T/1C)의 고집적 비휘발성 강유전체 메모리 셀의 수명을 연장시킬 수 있다.
Claims (2)
- 복수개의 강유전체 메모리 셀과 레퍼런스 셀을 갖는 메모리 소자에 있어서,상기 메모리 셀에 구비된 커패시터,상기 메모리 셀의 커패시터와 동일한 면적을 갖는 상기 레퍼런스 셀의 커패시터,상기 메모리 셀에 인가된 전압 보다 상기 레퍼런스 셀에 인가되는 전압을 더 크게하여도 분극-반전하지 않고 기준전하를 발생시켜서 메모리 소자의 데이터를 리드할 수 있게 하는 레퍼런스 셀의 강유전체막을 포함함을 특징으로 하는 반도체 메모리 소자.
- 제1항에 있어서, 상기 레퍼런스 셀의 강유전체막은 지르코늄 n-butoxide와 티타늄 iso-proxide를 2-메틸 옥시텐놀에 녹인 후 아세틸 아세톤으로 착염시키고, 란탄 iso-proxide를 첨가하고 리프럭싱한 후 납 아세테이트 트리하이드레이트를 첨가하고, 질산을 촉매로 하여 교반시킨 후 스핀 코팅하고 열처리한 유전체막으로 구성됨을 특징으로 하는 반도체 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003094A KR100317328B1 (ko) | 2000-01-22 | 2000-01-22 | 반도체 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003094A KR100317328B1 (ko) | 2000-01-22 | 2000-01-22 | 반도체 메모리 소자 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970049216A Division KR100313932B1 (ko) | 1997-09-26 | 1997-09-26 | 반도체메모리소자의강유전체제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000023855A KR20000023855A (ko) | 2000-04-25 |
| KR100317328B1 true KR100317328B1 (ko) | 2001-12-22 |
Family
ID=19640704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000003094A KR100317328B1 (ko) | 2000-01-22 | 2000-01-22 | 반도체 메모리 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100317328B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5423285A (en) * | 1991-02-25 | 1995-06-13 | Olympus Optical Co., Ltd. | Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications |
| JPH0845279A (ja) * | 1994-08-01 | 1996-02-16 | Hitachi Ltd | 不揮発性半導体記憶装置及びその操作方法 |
-
2000
- 2000-01-22 KR KR1020000003094A patent/KR100317328B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5423285A (en) * | 1991-02-25 | 1995-06-13 | Olympus Optical Co., Ltd. | Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications |
| JPH0845279A (ja) * | 1994-08-01 | 1996-02-16 | Hitachi Ltd | 不揮発性半導体記憶装置及びその操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000023855A (ko) | 2000-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5679969A (en) | Ferroelectric based capacitor for use in memory systems and method for fabricating the same | |
| US6141238A (en) | Dynamic random access memory (DRAM) cells with repressed ferroelectric memory methods of reading same, and apparatuses including same | |
| US5666305A (en) | Method of driving ferroelectric gate transistor memory cell | |
| US5889696A (en) | Thin-film capacitor device and RAM device using ferroelectric film | |
| US5796648A (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| JP3162718B2 (ja) | 集積回路メモリー | |
| CN101894843B (zh) | 基于锆钛酸铅存储介质的铁电动态随机存储器及制备方法 | |
| KR19980702849A (ko) | 비파괴 판독 강유전성 메모리 셀 | |
| US5977577A (en) | Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation | |
| US20100025747A1 (en) | Method for initializing ferroelectric memory device, ferroelectric memory device, and electronic equipment | |
| JP3098629B2 (ja) | 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム | |
| JP3745553B2 (ja) | 強誘電体キャパシタ、半導体装置の製造方法 | |
| KR100317328B1 (ko) | 반도체 메모리 소자 | |
| KR100313932B1 (ko) | 반도체메모리소자의강유전체제조방법 | |
| KR100277846B1 (ko) | 비휘발성강유전체메모리소자 | |
| Inoue et al. | Compositional design of Pb (Zr, Ti) O/sub 3/for highly reliable ferroelectric memories | |
| US5677825A (en) | Ferroelectric capacitor with reduced imprint | |
| JP2003100993A (ja) | 半導体メモリ素子 | |
| KR100604673B1 (ko) | 반도체 소자의 강유전체 캐패시터 | |
| US5892255A (en) | Ferroelectric based capacitor for use in memory systems and method for fabricating the same | |
| De Araujo et al. | The future of ferroelectric memories | |
| JP3541749B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR20050002989A (ko) | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 | |
| US6617178B1 (en) | Test system for ferroelectric materials and noble metal electrodes in semiconductor capacitors | |
| Kim | Research overview and application trend in ferroelectric thin films |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |