JP4040397B2 - 容量素子を有する装置とその製造方法 - Google Patents
容量素子を有する装置とその製造方法 Download PDFInfo
- Publication number
- JP4040397B2 JP4040397B2 JP2002251264A JP2002251264A JP4040397B2 JP 4040397 B2 JP4040397 B2 JP 4040397B2 JP 2002251264 A JP2002251264 A JP 2002251264A JP 2002251264 A JP2002251264 A JP 2002251264A JP 4040397 B2 JP4040397 B2 JP 4040397B2
- Authority
- JP
- Japan
- Prior art keywords
- oriented
- layer
- film
- ferroelectric
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010410 layer Substances 0.000 claims description 113
- 241000877463 Lanio Species 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 22
- 229910044991 metal oxide Inorganic materials 0.000 claims description 21
- 150000004706 metal oxides Chemical class 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 15
- 229910020684 PbZr Inorganic materials 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000010970 precious metal Substances 0.000 claims 1
- 230000010287 polarization Effects 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 17
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000010897 surface acoustic wave method Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 6
- 229910000510 noble metal Inorganic materials 0.000 description 6
- 238000004549 pulsed laser deposition Methods 0.000 description 6
- 238000000608 laser ablation Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000003980 solgel method Methods 0.000 description 4
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 3
- 150000001342 alkaline earth metals Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910020851 La(NO3)3.6H2O Inorganic materials 0.000 description 1
- 229910002422 La(NO3)3·6H2O Inorganic materials 0.000 description 1
- 229910002340 LaNiO3 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02543—Characteristics of substrate, e.g. cutting angles
- H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、容量素子を有する装置及びその製造方法に関し、特に強誘電体容量素子を有する装置及びその製造方法に関する。
【０００２】
【従来の技術】
キャパシタの誘電体層として強誘電体層を用いると、キャパシタに印加した電圧を取り去っても、発生した分極を維持することができる。従って、強誘電体キャパシタとトランジスタとを組み合わせることにより、不揮発性メモリを形成することができる。単位面積の対向電極間に一定の電圧を印加した時、強誘電体層に発生する分極が大きいほど、保持特性の高い不揮発性メモリを得ることができる。無配向の強誘電体層よりも、配向した強誘電体層の方が分極量が多くなるので保持特性の向上に有利である。
【０００３】
半導体基板にトランジスタを形成した場合、その表面は酸化シリコン等の絶縁膜で覆う。絶縁膜は、一般的に無配向である。絶縁膜上に配線等の金属膜を形成すると、金属膜は多結晶相となる。無配向や多結晶相の表面上に強誘電体層を形成しても、強誘電体層は配向しない。
【０００４】
Journal of Applied Physics、１９９１年、７０巻、１号、３８２〜３８８ページ等は、白金やイリジウムの層は、加熱することで、下地がアモルファスや多結晶であっても（１１１）配向することを報告している。このように（１１１）配向した金属膜上に強誘電体層を成膜すれば、強誘電体層を（１１１）配向させることが可能となる。例えば、ＰｂＺｒxＴｉ1-xＯ3（ＰＺＴ）膜を白金等の下部電極上に成膜し、（１１１）配向させることが試みられている。
【０００５】
ＰＺＴ等の強誘電体層を挟む電極を白金等の貴金属で形成すると、強誘電体層が使用に伴い疲労することが知られている。強誘電体層を導電性金属酸化物で挟むことにより、強誘電体層の疲労を防止できることも知られている。そこで、白金等の貴金属の配向膜を形成した後、導電性金属酸化物膜を成膜して下地に従って配向させ、さらにその上に配向した強誘電体層を形成することも試みられている。
【０００６】
特開平９−２４５５２５号は、このような強誘電体キャパシタの構成を提案している。導電性金属酸化物膜の１つとして、ＬａＮｉＯ3が開示されている。
ＡＢＯ3型の分子構造を有し、ペロブスカイト型結晶構造を有する強誘電体層として、ＰＺＴ等が知られている。
【０００７】
図６（Ａ）は、ＡＢＯ3型ペロブスカイト結晶構造を概略的に示す。単位セルを立方体で示す。図において、○印は立方体の各頂点に配置され、原子Ａを表わす。□印は、立方体の中心に配置され、原子Ｂを表わす。△印は、各面の中心に配置され、原子Ｏを表す。
【０００８】
ＰｂＺｒxＴｉ1-xＯ3は、０≦ｘ＜０．５２では正方晶であり、０．５２＜ｘ≦１では菱面体晶である。正方晶系の軸比ａ／ｃが最も大きいものは、１．０７であり、菱面体晶の各軸は等しく、軸間の角度は８９．９〜９０度である。従って、これらの正方晶及び菱面晶は立方晶に近く、立方晶に近似して以下説明する。
【０００９】
正方晶ＰＺＴの分極軸は<００１>である。正方晶ＰＺＴを（１１１）配向させた場合と、（００１）配向させた場合とに得られる分極量を図６（Ｂ）、（Ｃ）に示す。
【００１０】
図６(Ｂ)は、（１１１）配向させたＰＺＴ膜に分極を生じさせた状態を示す。分極軸は<００１>であるため、面法線<１１１>に対して３つの等価な<００１>方向に分極が生じる。これらの<００１>方向の分極が、<１１１>方向に与える寄与は、ほぼｃｏｓ（５４．７°）＝０．５８である。
【００１１】
図６(Ｃ)は、（００１）配向させたＰＺＴ膜に分極を生じさせた状態を示す。分極は、３つの<００１>方向に等価に生じるとする。１つの<００１>分極は、面法線の<００１>方向に沿って生じるため、その寄与は１である。他の２つの<１００>、<０１０>方向の分極は寄与が０である。従って、平均として<００１>分極の与える寄与は１／３である。
【００１２】
（１１１）配向膜の分極の実効的寄与０．５８は、（００１）配向膜の分極の実効的寄与１／３よりも大きい。従って、一般的に（１１１）配向膜が用いられ、（００１）配向膜は一般に用いられていない。（１１１）配向を得るために、高価な貴金属である白金等を用いて下部電極が形成されている。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、分極の大きな容量素子を有する装置及びその製造方法を提供することである。
【００１４】
本発明の他の目的は、貴金属を用いることなく、配向した強誘電体層を備えた容量素子を有する装置及びその製造方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明の１観点によれば、無配向の第１の表面を有する下地と，前記下地の第１の表面上に形成され、（００１）配向したＡＢＯ３型ペロブスカイト構造の導電性金属酸化物層を含み、貴金属を含まない下部電極と、前記下部電極上に形成され、下部電極の配向に従って配向し、菱面体晶を有する、ＰｂＺｒ ｘ Ｔｉ １−ｘ Ｏ ３ （０．５２＜ｘ≦１．０）から成るＡＢＯ３型ペロブスカイト構造の強誘電体層と、前記強誘電体層上に形成された上部電極と、を有する装置が提供される。
本発明の他の観点によれば、（ａ）無配向の下地表面上に、（００１）配向したＡＢＯ３型ペロブスカイト構造の導電性金属酸化物層を形成する工程と、（ｂ）前記導電性金属酸化物層の上に（００１）配向した菱面体晶を有する、ＰｂＺｒ ｘ Ｔｉ １−ｘ Ｏ ３ （０．５２＜ｘ≦１．０）から成るＡＢＯ３型ペロブスカイト構造の強誘電体層を形成する工程と、（ｃ）前記強誘電体層の上に上部電極を形成する工程と、を含む容量素子を含む装置の製造方法が提供される。
【００１６】
本発明の他の観点によれば、（ａ）無配向の下地表面上に、（００１）配向したＡＢＯ3型ペロブスカイト構造の導電性金属酸化物層を形成する工程と、（ｂ）前記導電性金属酸化物層の上に（００１）配向した菱面体晶ＡＢＯ3型ペロブスカイト構造の強誘電体層を形成する工程と、（ｃ）前記強誘電体層の上に上部電極を形成する工程と、を含む容量素子を含む装置の製造方法が提供される。
【００１７】
【発明の実施の形態】
本発明者等は、ＬａＮｉＯ3は、無配向の表面の上でも、（００１）配向膜を形成することを発見した。ＬａＮｉＯ3は、ＡＢＯ3型分子構造を有し、ペロブスカイト型結晶構造を有する導電性金属酸化物である。無配向のアモルファス表面や多結晶表面上でも、加熱すると、ＬａＮｉＯ3膜は（００１）方向に1軸配向することを見出した。
【００１８】
例えば６５０度で加熱処理することにより、（００１）方向に配向できることを確認した。パルスレーザデポジション（ＰＬＤ）ないしレーザアブレーション法およびゾルゲル法でほぼ同様の結果を得た。温度が低すぎると結晶化が難しくなる。低温側ではＰＬＤ法で５５０℃で結晶化を確認した。高温側では、ゾルゲル法で、７５０℃まで結晶化を確認した。プロセス条件を選択することにより、５００℃〜８００℃で結晶化を行えるであろう。
【００１９】
図７（Ａ）は、レーザアブレーション法で作成したＬａＮｉＯ3のＸ線回折パターンを示す。
サンプルは、アモルファス相のシリコン酸化膜を備えたシリコン基板上にレーザアブレーション法で作成したＬａＮｉＯ3膜である。（００１）、（００２）の回析ピークが明らかに認められるが、他の回析ピークは認められず、ＬａＮｉＯ3膜は（００１）配向していることが分かる。なお、Ｓｉ（４００）は、下地のＳｉ基板によって生じた回析ピークである。
【００２０】
なお、このような（００１）配向は、全てのＡＢＯ3型ペロブスカイト物質に生じるものではない。
図７（Ｂ）は、例としてアモルファス相のシリコン酸化膜上に形成したＳｒＴｉＯ3膜のＸ線回析パターンを示す。ＳｒＴｉＯ3の（００２）回析ピークと共に、（０１１）回析ピークも認められ、回析ピークの強度は（０１１）の方が強い。
【００２１】
（００１）配向は、図６（Ｂ）、(Ｃ)に示したように、正方晶ＰＺＴを配向させる意味では、余り効率的な配向ではない。（１１１）配向の効率が０．５８であるのに対し、（００１）配向の効率は約１／３である。
【００２２】
ＰＺＴは、ＰｂＺｒxＴｉ1-xＯ3の組成０．５２＜ｘ≦１においては菱面体晶となる。菱面体晶ＰＺＴの分極方向は、＜１１１＞である。
図６（Ｄ）、（Ｅ）は、菱面体晶ＰＺＴを（１１１）配向させた場合と、（００１）配向させた場合の分極の効率を示す概略図である。
【００２３】
図６(Ｄ)に示すように、（１１１）配向したＰＺＴ膜に<１１１>方向に分極が生じると4つの＜１１１＞方向の分極は、その1つが面法線方向になり、他の3つの分極方向は面法線方向に７０．５度の角度を形成する。これらの４つの分極の寄与は、｛１＋（ｃｏｓ７０．５°）×３｝÷４＝０．５である。
【００２４】
図６(Ｅ）に示すように、（００１）配向したＰＺＴ膜に、<１１１>方向の分極が生じた時４つの<１１１>方向の分極は、<００１>方向に対しそれぞれ５４．７度の角度をなし、その寄与はｃｏｓ（５４．７°）＝０．５８である。すなわち、菱面体晶ＰＺＴを用いれば、（００１）配向は、高い分極効率を生じる配向面となる。
【００２５】
なお、（００１）配向は、ＬａＮｉＯ３に若干の添加物を加えた場合にも同様に得られるであろう。貴金属を含まず、ＬａＮｉＯ3と同等の（００１）配向を示すＡＢＯ3型ペロブスカイト構造導電性金属酸化物層を用いることにより、（００１）配向を得ることが可能であろう。
【００２６】
又、このように配向した金属酸化物層上に形成する強誘電体層は、ＰＺＴに限らない。下地と格子定数が適合し、ペロブスカイト構造を有する強誘電体であれば、配向した下部電極上に形成し、配向させることが可能であろう。
【００２７】
配向したＬａＮｉＯ3膜は、ゾルゲル法、スパッタ法、レーザアブレーション（ＰＬＤ）法、ＣＶＤ（化学気相堆積）法等で作成することができるであろう。膜形成工程において４００℃〜８００℃の加熱工程を含ませることにより、（００１）配向が得られるであろう。
【００２８】
図１、図３は、本発明の実施例による強誘電体メモリー素子の製造方法を示す概略断面図である。
図１(Ａ）に示すように、ＭＯＳトランジスタ、導電性プラグ等を作成した半導体基板を準備する。図において、シリコン基板１０は、酸化シリコン等で形成された素子分離領域１１の画定する活性領域１２内にＭＯＳトランジスタ構造が形成されている。酸化シリコン等のゲート絶縁膜１４の上に、多結晶シリコン等のゲート電極１５が形成され、ゲート電極１５の両側には、ｎ型ソース／ドレイン領域１６、１７が形成されている。
【００２９】
ゲート電極１５を埋め込んで、酸化シリコン等の絶縁層２０が形成され、絶縁層２０に開口が形成され、タングステンプラグ２１がゲート電極１５上に形成されている。タングステンプラグ２１の上に、アルミニウム等で形成された配線（ワード線）２２が形成されている。配線２２を埋め込んで酸化シリコン等の絶縁層２３が形成され、絶縁層２３、２０を貫通するコンタクト孔が形成され、タングステンプラグ２４が形成されている。タングステンプラグ２４上には、アルミニウム等の配線２５が形成されている。
【００３０】
配線２５を埋め込むように、さらに酸化シリコン等の絶縁層２６が形成され、絶縁層２６、２３、２０を貫通するコンタクト孔にタングステンプラグ２７が形成されている。タングステンプラグ２７を埋めるように、絶縁層２６表面上に保護層２８が形成されている。保護層２８は、下部構造を保護するために１時形成された絶縁層であり、連続的に製造する場合には、形成する必要はない。図１（Ａ）に示すような構造を入手した後、保護層２８を除去する。
【００３１】
図１（Ｂ）に示すように、絶縁層２６、タングステンプラグ２７を埋め込むように、酸化シリコン等の絶縁層２９を形成する。絶縁層２９の表面を化学機械研磨（ＣＭＰ）で研磨し、平坦化する。
【００３２】
Ｌａ（ＮＯ3）3・６Ｈ2ＯとＮｉ（ＣＨ3ＣＯＯ）2・４Ｈ2Ｏを２−メトキシエタノールに添加したものを原料溶液とし、絶縁層２９表面上に塗布し、ＬａＮｉＯ3ゾルゲル原料液層３０Ｚを形成する。溶媒を蒸発させた後、６５０℃、酸素雰囲気中で約１０分間加熱する。
【００３３】
図１（Ｃ）に示すように、ＬａＮｉＯ3ゾルゲル液から溶媒が蒸発し、化学反応が進行し、ＬａＮｉＯ3膜３０が（００１）に配向して形成される。
図１(Ｄ）に示すように、ＬａＮｉＯ3膜の上に、ゾルゲル法でＰｂＺｒ0.65Ｔｉ0.35Ｏ3用のゾルゲル原料液層３２Ｚを形成する。ＰＺＴ用ゾルゲル液としては、公知のゾルゲル液を用いることができる。ゾルゲル液層３２ｚを６５０℃、酸素雰囲気中で１０分間加熱すると、下地表面の（００１）配向に従い、（００１）に優先配向されたＰｂＺｒ0.65Ｔｉ0.35Ｏ3膜３２が形成される。
【００３４】
図２（Ｅ）に示すように、（００１）配向したＰＺＴ膜３２の上に、ＬａＮｉＯ3膜３４を形成する。なお、ＰＺＴ膜３２は既に配向しているので、上部電極となるＬａＮｉＯ3膜は、必ずしも配向させる必要はない。上部電極３４は、例えばスパッタ法で形成することができる。なお、上部電極としては、導電性を持つ種々の材料が利用可能である。疲労特性改善の面からは、導電性を持つ酸化物、例えばＬａＮｉＯ3、ＩｒＯ2、ＳｒＯ3等をＰＺＴ層に接する層として少なくとも１層形成することが好ましい。
【００３５】
形成した積層上にレジストパターンを形成し、上部電極３４及び強誘電体層３２に対するパターニング工程、下部電極３０に対するパターニング工程を行なう。なお、２回のパターニングは、どちらを先に行ってもよい。
【００３６】
図２(Ｆ）に示すように、キャパシタ積層構造をパターニングした後、酸化シリコン等の絶縁層３６を形成し、キャパシタ積層構造を埋め込む。
図２（Ｇ）に示すように、絶縁層３６表面から、上部電極３４に達する開口、下部電極３０に達する開口、及びプラグ２７に達する開口を形成し、開口内にタングステンプラグ４２、４３、４１を形成し、表面上の不要の導電層はＣＭＰ等で除去する。その後、表面に必要な配線層をアルミニウム等で形成し、タングステンプラグ４１、４２を接続する配線４４、タングステンプラグ４３に接続される配線４５を形成する。このようにして、強誘電体メモリーセルが形成される。
【００３７】
なお、キャパシタ構造の上方から、上部電極、下部電極に達する配線を形成する場合を説明したが、一方の配線をキャパシタ構造下部に接続することも可能である。以下その構成例を説明する。
【００３８】
図２(Ｈ）に示すように、プラグ４６の上に、下部電極３０、強誘電体層３２、上部電極３４を作成し、その上にプラグ４７、配線４８を形成することにより、キャパシタ積層構造の上部、下部に配線を接続することができる。
【００３９】
上述の実施例においては、ＰＺＴの強誘電体層３４は、ＬａＮａＯ3の下部電極３２の（００１）配向に従って（００１）に優先配向しており、無配向のＰＺＴ膜より分極の大きな高性能な強誘電体メモリーが提供される。なお、不揮発性半導体メモリ以外の装置を作成することも可能である。
【００４０】
図３（Ａ）は、バルク弾性波（ＢＡＷ）素子の構成を示す概略断面図である。図において、シリコン基板５２の表面上に酸化シリコン膜５１が形成されており、その表面上に、（００１）配向したＬａＮｉＯ3の下部電極パターン５３が形成されている。下部電極パターン５３を覆うように、ＰＺＴの強誘電体層５４が形成され、その上に上部電極５５が形成されている。下部電極パターン５３下方のシリコン基板５２は、エッチングで除去される。Ａで示した下部電極と、Ｂで示した上部電極とは、電気的に接続される。
【００４１】
図４（Ａ）,（Ｂ）,（Ｃ）は、図３(Ａ）に示すようなバルク弾性波素子の製造工程を示す概略平面図である。
図４（Ａ）に示すように、酸化シリコン膜５１を形成した基板を約６５０℃に加熱し、レーザアブレーション（ＰＬＤ）法でＬａＮｉＯ3膜を形成し、酸素雰囲気中で約１０分間熱処理する。この熱処理により、ＬａＮｉＯ3膜は（００１）に優先配向する。ＬａＮｉＯ3膜上にレジストパターンを形成し、ドライエッチングでＬａＮｉＯ3膜をパターニングし、下部電極５３を残す。
【００４２】
図４（Ｂ）に示すように、下部電極５３を覆うように、スパッタ法で菱面体晶ＰＺＴ膜を形成し、６５０℃、酸素雰囲気中で１０分間加熱し、ＬａＮｉＯ3膜の（００１）配向に従い、ＰＺＴ膜を（００１）に優先配向させる。その後、ＰＺＴ膜上にレジストパターンを形成し、エッチングしてＰＺＴからなる強誘電体層のパターン５４を形成する。
【００４３】
図４（Ｃ）に示すように、アルミニウム層をスパッタリングで形成し、アルミニウム層をレジストパターンを用いてエッチングして上部電極５５を形成する。その後、シリコン基板を裏面から選択的にエッチングし、キャパシタが形成されている領域のシリコン基板を除去する。このようにして、図３(Ａ）に示すようなＢＡＷフィルターが形成される。
【００４４】
図３（Ｂ）は、このようなＢＡＷフィルターの等価回路図を示す。キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４が、図に示すように結合された等価回路となる。左側が入力側、右側が出力側となる。
【００４５】
図５（Ａ）〜(Ｄ）は、本発明の他の実施例による表面弾性波（ＳＡＷ）フィルターの製造工程を示す概略断面図及び平面図である。
図５(Ａ）に示すように、シリコン酸化膜６１を形成したシリコンウエハ６２の表面上に、スパッタ法でＬａＮｉＯ3膜６３を形成する。６５０℃で１０分間酸素雰囲気中で加熱することにより、ＬａＮｉＯ3膜６３を（００１）に優先配向させる。
【００４６】
図５（Ｂ）に示すように、ＬａＮｉＯ3膜６３の上に、スパッタ法でＰＺＴ膜６４を形成する。６５０℃、酸素雰囲気中で１０分間加熱し、ＰＺＴ膜６４を下地６３の（００１）配向に従って（００１）に優先配向させる。
【００４７】
図５(Ｃ)に示すように、アルミニウム膜をスパッタ法で形成し、レジストパターンを用いたエッチングにより、櫛型等の電極６５を形成する。
図５（Ｄ）は、形成された電極パターンの１例を示す平面図である。このようにして、表面弾性波（ＳＡＷ）フィルターが得られる。
【００４８】
以上実施例に従って本発明を説明したが、本発明はこれらに制限されるものではない。下地アモルファス層として酸化シリコン層を用いる場合を説明したが、窒化シリコン層、酸化窒化シリコン層等の他の絶縁層を用いてもよいであろう。ＬａＮｉＯ3を配向層とする場合を説明したが、ＬａＮｉＯ3にＳｒ等のアルカリ土類金属元素を添加したものを用いても同様の配向を得られるであろう。
【００４９】
配向層の配向にしたがって配向する強誘電体層は、ＰＺＴに限らない。ＰＺＴにＬａを添加したもの（ＰＬＺＴ）、Ｃａ，Ｓｒ，Ｂａ等のＩＩ族元素を添加したもの（添加量は約１０％以下）等を用いてもＰＺＴ同様下地ＬａＮｉＯ3層の配向に倣って配向させることが可能であろう。さらに他のペロブスカイト型結晶構図を有する強誘電体層を形成することも可能であろう。
【００５０】
キャパシタ素子を含む装置は、不揮発性メモリー、バルク弾性波装置、表面弾性波装置に限らない。強誘電体キャパシタを含む装置であればどのようなものであってもよい。その他、種々の変更、改良、組合わせが可能なことは、当業者に自明であろう。
【００５１】
以下、本発明の特徴を付記する。
（付記１）（１） 無配向の第１の表面を有する下地と，
前記下地の第１の表面上に形成され、（００１）配向したＡＢＯ3型ペロブスぺカイト構造の導電性金属酸化物層を含み、貴金属を含まない下部電極と、
前記下部電極上に形成され、下部電極の配向に従って配向し、菱面体晶を有するＡＢＯ3型ペロブスぺカイト構造の強誘電体層と、
前記強誘電体層上に形成された上部電極と、
を有する装置。
【００５２】
（付記２）（２） 前記導電性金属酸化物が、実質的にＬａＮｉＯ3から成る付記１記載の装置。
＊ （付記３） 前記導電性金属酸化物が、添加物としてアルカリ土類金属を含む付記２記載の装置。
＊ （付記４） 前記アルカリ土類金属がＳｒである付記３記載の装置。
【００５３】
（付記５）（３） 前記第１の表面が多結晶相である付記１〜４のいずれか１項記載の装置。
（付記６）（４） 前記第１の表面がアモルファス相である付記１〜４のいずれか１項記載の装置。
【００５４】
（付記７）（５） 前記第１の表面が酸化シリコンまたは窒化シリコンで形成されている付記６記載の装置。
（付記８）（６） 前記強誘電体が、実質的にＰｂＺｒxＴｉ1-xＯ3（０．５２＜ｘ≦１．０）から成る付記１〜７のいずれか１項記載の装置。
＊ （付記９） 前記強誘電体が、添加物としてＬａ，Ｃａ，Ｓｒ，Ｂａから成る組から選択された少なくとも１種を含む付記８記載の装置。
【００５５】
（付記１０）（７） 前記強誘電体層が、（００１）配向している付記１〜９のいずれか１項記載の装置。
（付記１１）（８） 前記下地が、
シリコン基板と、
前記シリコン基板に形成されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタを覆い、前記シリコン基板上に形成された第１層間絶縁層と、
前記第１層間絶縁層を貫通し、前記ＭＯＳトランジスタに接続された導電性プラグと、
を含み、前記上部電極又は下部電極が前記配線に接続されている付記１〜１０のいずれか１項記載の装置。
＊ （付記１２） さらに、前記上部電極、強誘電体層、上部電極が構成する強誘電体キャパシタを覆い前記第１層間絶縁層上に形成された第２層間絶縁層を有し、前記下部電極が前記第１層間絶縁層上に形成され、前記導電性プラグに接続されている付記１１記載の装置。
＊ （付記１３） さらに、前記上部電極、強誘電体層、上部電極が構成する強誘電体キャパシタを覆い前記第１層間絶縁層上に形成された第２層間絶縁層と、前記第２層間絶縁層を貫通し、前記上部電極、下部電極、導電性プラグに達する接続導電性プラグと、
前記第２層間絶縁層上に形成され、前記接続導電性プラグに接続された配線と、
を有する付記１１記載の装置。
＊ （付記１４） 前記下部電極、強誘電体層、上部電極がそれぞれパターン化され、全体としてバルク弾性波素子を構成する付記１〜１０のいずれか１項記載の装置。
＊ （付記１５） 前記下部電極、前記強誘電体層が広く延在し、前記上部電極がその上でパターン化され、全体として表面弾性波素子を構成する付記１〜１０のいずれか１項記載の装置。
【００５６】
（付記１６）（９） （ａ）無配向の下地表面上に、（００１）配向したＡＢＯ3型ペロブスカイト構造の導電性金属酸化物層を形成する工程と、
（ｂ）前記導電性金属酸化物層の上に（００１）配向した菱面体晶ＡＢＯ3型ペロブスカイト構造の強誘電体層を形成する工程と、
（ｃ）前記強誘電体層の上に上部電極を形成する工程と、
を含む容量素子を含む装置の製造方法。
【００５７】
（付記１７）（１０） 前記工程（ａ）が、酸素を含む雰囲気中で下地を５００〜８００℃に加熱する工程を含む付記１６記載の容量素子を含む装置の製造方法。
＊ （付記１８） 前記工程（ａ）が、ゾルゲル原料液を塗布し、溶媒を蒸発させた後、前記加熱工程を行う付記１７記載の容量素子を含む装置の製造方法。＊ （付記１９） 前記ゾルゲル原料液が、Ｌａ（ＮＯ3）3・６Ｈ2ＯとＮｉ（ＣＨ3ＣＯＯ）2・４Ｈ2Ｏを２−メトキシエタノールに添加したものである付記１８記載の容量素子を含む装置の製造方法。
＊ （付記２０） 前記工程（ａ）が、ＰＬＤ法により前記導電性金属酸化物層を形成し、その後前記加熱工程を行う付記１７記載の容量素子を含む装置の製造方法。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、分極量の大きな強誘電体キャパシタを低い製造コストで製造することができる。
【００５９】
高容量の強誘電体不揮発性メモリーを安価に製造することができる。
効率良く分極させることのできる強誘電体キャパシタが得られる。
【図面の簡単な説明】
【図１】 本発明の実施例による強誘電体メモリーの製造工程を示す断面図である。
【図２】 本発明の実施例による強誘電体メモリーの製造工程を示す断面図である。
【図３】 本発明の他の実施例によるバルク弾性波素子の構成を示す断面図及び及び等価回路図である。
【図４】 図３（Ａ）に示すバルク弾性波素子の製造工程を概略的に示す平面図である。
【図５】 本発明のさらに他の実施例による表面弾性波素子の製造工程を示す概略断面図及び平面図である。
【図６】 ＡＢＯ3型ペロブスカイト構造の結晶構造を示す概略斜視図、及び配向と分極の関係を示す概略斜視図である。
【図７】 ＬａＮｉＯ3膜及びＳｒＴｉＯ3膜のＸ線回析パターンを示すグラフである。
【符号の説明】
１０ シリコン基板
１１ 素子分離領域
１２ 活性領域
１４ ゲート絶縁膜
１５ ゲート電極
１６、１７ ソース／ドレイン領域
２０、２３、２６、２９ 絶縁層
２１、２４、２７ 導電性プラグ
２２、２５ 配線
２８ 保護層
３０ ＬａＮｉＯ3膜
３１ ゾルゲル液層
３２ 強誘電体（ＰＺＴ）層
３４ 上部電極層
３６ 絶縁層
４１、４２、４３ 導電性プラグ
４４、４５ 配線
５１ 酸化シリコン層
５２ シリコン基板
５３ ＬａＮｉＯ3電極パターン
５４ 強誘電体層
５５ 上部電極
６２ シリコン基板
６３ ＬａＮｉＯ3層
６４ 強誘電体層
６５ 上部電極
【発明の属する技術分野】
本発明は、容量素子を有する装置及びその製造方法に関し、特に強誘電体容量素子を有する装置及びその製造方法に関する。
【０００２】
【従来の技術】
キャパシタの誘電体層として強誘電体層を用いると、キャパシタに印加した電圧を取り去っても、発生した分極を維持することができる。従って、強誘電体キャパシタとトランジスタとを組み合わせることにより、不揮発性メモリを形成することができる。単位面積の対向電極間に一定の電圧を印加した時、強誘電体層に発生する分極が大きいほど、保持特性の高い不揮発性メモリを得ることができる。無配向の強誘電体層よりも、配向した強誘電体層の方が分極量が多くなるので保持特性の向上に有利である。
【０００３】
半導体基板にトランジスタを形成した場合、その表面は酸化シリコン等の絶縁膜で覆う。絶縁膜は、一般的に無配向である。絶縁膜上に配線等の金属膜を形成すると、金属膜は多結晶相となる。無配向や多結晶相の表面上に強誘電体層を形成しても、強誘電体層は配向しない。
【０００４】
Journal of Applied Physics、１９９１年、７０巻、１号、３８２〜３８８ページ等は、白金やイリジウムの層は、加熱することで、下地がアモルファスや多結晶であっても（１１１）配向することを報告している。このように（１１１）配向した金属膜上に強誘電体層を成膜すれば、強誘電体層を（１１１）配向させることが可能となる。例えば、ＰｂＺｒxＴｉ1-xＯ3（ＰＺＴ）膜を白金等の下部電極上に成膜し、（１１１）配向させることが試みられている。
【０００５】
ＰＺＴ等の強誘電体層を挟む電極を白金等の貴金属で形成すると、強誘電体層が使用に伴い疲労することが知られている。強誘電体層を導電性金属酸化物で挟むことにより、強誘電体層の疲労を防止できることも知られている。そこで、白金等の貴金属の配向膜を形成した後、導電性金属酸化物膜を成膜して下地に従って配向させ、さらにその上に配向した強誘電体層を形成することも試みられている。
【０００６】
特開平９−２４５５２５号は、このような強誘電体キャパシタの構成を提案している。導電性金属酸化物膜の１つとして、ＬａＮｉＯ3が開示されている。
ＡＢＯ3型の分子構造を有し、ペロブスカイト型結晶構造を有する強誘電体層として、ＰＺＴ等が知られている。
【０００７】
図６（Ａ）は、ＡＢＯ3型ペロブスカイト結晶構造を概略的に示す。単位セルを立方体で示す。図において、○印は立方体の各頂点に配置され、原子Ａを表わす。□印は、立方体の中心に配置され、原子Ｂを表わす。△印は、各面の中心に配置され、原子Ｏを表す。
【０００８】
ＰｂＺｒxＴｉ1-xＯ3は、０≦ｘ＜０．５２では正方晶であり、０．５２＜ｘ≦１では菱面体晶である。正方晶系の軸比ａ／ｃが最も大きいものは、１．０７であり、菱面体晶の各軸は等しく、軸間の角度は８９．９〜９０度である。従って、これらの正方晶及び菱面晶は立方晶に近く、立方晶に近似して以下説明する。
【０００９】
正方晶ＰＺＴの分極軸は<００１>である。正方晶ＰＺＴを（１１１）配向させた場合と、（００１）配向させた場合とに得られる分極量を図６（Ｂ）、（Ｃ）に示す。
【００１０】
図６(Ｂ)は、（１１１）配向させたＰＺＴ膜に分極を生じさせた状態を示す。分極軸は<００１>であるため、面法線<１１１>に対して３つの等価な<００１>方向に分極が生じる。これらの<００１>方向の分極が、<１１１>方向に与える寄与は、ほぼｃｏｓ（５４．７°）＝０．５８である。
【００１１】
図６(Ｃ)は、（００１）配向させたＰＺＴ膜に分極を生じさせた状態を示す。分極は、３つの<００１>方向に等価に生じるとする。１つの<００１>分極は、面法線の<００１>方向に沿って生じるため、その寄与は１である。他の２つの<１００>、<０１０>方向の分極は寄与が０である。従って、平均として<００１>分極の与える寄与は１／３である。
【００１２】
（１１１）配向膜の分極の実効的寄与０．５８は、（００１）配向膜の分極の実効的寄与１／３よりも大きい。従って、一般的に（１１１）配向膜が用いられ、（００１）配向膜は一般に用いられていない。（１１１）配向を得るために、高価な貴金属である白金等を用いて下部電極が形成されている。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、分極の大きな容量素子を有する装置及びその製造方法を提供することである。
【００１４】
本発明の他の目的は、貴金属を用いることなく、配向した強誘電体層を備えた容量素子を有する装置及びその製造方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明の１観点によれば、無配向の第１の表面を有する下地と，前記下地の第１の表面上に形成され、（００１）配向したＡＢＯ３型ペロブスカイト構造の導電性金属酸化物層を含み、貴金属を含まない下部電極と、前記下部電極上に形成され、下部電極の配向に従って配向し、菱面体晶を有する、ＰｂＺｒ ｘ Ｔｉ １−ｘ Ｏ ３ （０．５２＜ｘ≦１．０）から成るＡＢＯ３型ペロブスカイト構造の強誘電体層と、前記強誘電体層上に形成された上部電極と、を有する装置が提供される。
本発明の他の観点によれば、（ａ）無配向の下地表面上に、（００１）配向したＡＢＯ３型ペロブスカイト構造の導電性金属酸化物層を形成する工程と、（ｂ）前記導電性金属酸化物層の上に（００１）配向した菱面体晶を有する、ＰｂＺｒ ｘ Ｔｉ １−ｘ Ｏ ３ （０．５２＜ｘ≦１．０）から成るＡＢＯ３型ペロブスカイト構造の強誘電体層を形成する工程と、（ｃ）前記強誘電体層の上に上部電極を形成する工程と、を含む容量素子を含む装置の製造方法が提供される。
【００１６】
本発明の他の観点によれば、（ａ）無配向の下地表面上に、（００１）配向したＡＢＯ3型ペロブスカイト構造の導電性金属酸化物層を形成する工程と、（ｂ）前記導電性金属酸化物層の上に（００１）配向した菱面体晶ＡＢＯ3型ペロブスカイト構造の強誘電体層を形成する工程と、（ｃ）前記強誘電体層の上に上部電極を形成する工程と、を含む容量素子を含む装置の製造方法が提供される。
【００１７】
【発明の実施の形態】
本発明者等は、ＬａＮｉＯ3は、無配向の表面の上でも、（００１）配向膜を形成することを発見した。ＬａＮｉＯ3は、ＡＢＯ3型分子構造を有し、ペロブスカイト型結晶構造を有する導電性金属酸化物である。無配向のアモルファス表面や多結晶表面上でも、加熱すると、ＬａＮｉＯ3膜は（００１）方向に1軸配向することを見出した。
【００１８】
例えば６５０度で加熱処理することにより、（００１）方向に配向できることを確認した。パルスレーザデポジション（ＰＬＤ）ないしレーザアブレーション法およびゾルゲル法でほぼ同様の結果を得た。温度が低すぎると結晶化が難しくなる。低温側ではＰＬＤ法で５５０℃で結晶化を確認した。高温側では、ゾルゲル法で、７５０℃まで結晶化を確認した。プロセス条件を選択することにより、５００℃〜８００℃で結晶化を行えるであろう。
【００１９】
図７（Ａ）は、レーザアブレーション法で作成したＬａＮｉＯ3のＸ線回折パターンを示す。
サンプルは、アモルファス相のシリコン酸化膜を備えたシリコン基板上にレーザアブレーション法で作成したＬａＮｉＯ3膜である。（００１）、（００２）の回析ピークが明らかに認められるが、他の回析ピークは認められず、ＬａＮｉＯ3膜は（００１）配向していることが分かる。なお、Ｓｉ（４００）は、下地のＳｉ基板によって生じた回析ピークである。
【００２０】
なお、このような（００１）配向は、全てのＡＢＯ3型ペロブスカイト物質に生じるものではない。
図７（Ｂ）は、例としてアモルファス相のシリコン酸化膜上に形成したＳｒＴｉＯ3膜のＸ線回析パターンを示す。ＳｒＴｉＯ3の（００２）回析ピークと共に、（０１１）回析ピークも認められ、回析ピークの強度は（０１１）の方が強い。
【００２１】
（００１）配向は、図６（Ｂ）、(Ｃ)に示したように、正方晶ＰＺＴを配向させる意味では、余り効率的な配向ではない。（１１１）配向の効率が０．５８であるのに対し、（００１）配向の効率は約１／３である。
【００２２】
ＰＺＴは、ＰｂＺｒxＴｉ1-xＯ3の組成０．５２＜ｘ≦１においては菱面体晶となる。菱面体晶ＰＺＴの分極方向は、＜１１１＞である。
図６（Ｄ）、（Ｅ）は、菱面体晶ＰＺＴを（１１１）配向させた場合と、（００１）配向させた場合の分極の効率を示す概略図である。
【００２３】
図６(Ｄ)に示すように、（１１１）配向したＰＺＴ膜に<１１１>方向に分極が生じると4つの＜１１１＞方向の分極は、その1つが面法線方向になり、他の3つの分極方向は面法線方向に７０．５度の角度を形成する。これらの４つの分極の寄与は、｛１＋（ｃｏｓ７０．５°）×３｝÷４＝０．５である。
【００２４】
図６(Ｅ）に示すように、（００１）配向したＰＺＴ膜に、<１１１>方向の分極が生じた時４つの<１１１>方向の分極は、<００１>方向に対しそれぞれ５４．７度の角度をなし、その寄与はｃｏｓ（５４．７°）＝０．５８である。すなわち、菱面体晶ＰＺＴを用いれば、（００１）配向は、高い分極効率を生じる配向面となる。
【００２５】
なお、（００１）配向は、ＬａＮｉＯ３に若干の添加物を加えた場合にも同様に得られるであろう。貴金属を含まず、ＬａＮｉＯ3と同等の（００１）配向を示すＡＢＯ3型ペロブスカイト構造導電性金属酸化物層を用いることにより、（００１）配向を得ることが可能であろう。
【００２６】
又、このように配向した金属酸化物層上に形成する強誘電体層は、ＰＺＴに限らない。下地と格子定数が適合し、ペロブスカイト構造を有する強誘電体であれば、配向した下部電極上に形成し、配向させることが可能であろう。
【００２７】
配向したＬａＮｉＯ3膜は、ゾルゲル法、スパッタ法、レーザアブレーション（ＰＬＤ）法、ＣＶＤ（化学気相堆積）法等で作成することができるであろう。膜形成工程において４００℃〜８００℃の加熱工程を含ませることにより、（００１）配向が得られるであろう。
【００２８】
図１、図３は、本発明の実施例による強誘電体メモリー素子の製造方法を示す概略断面図である。
図１(Ａ）に示すように、ＭＯＳトランジスタ、導電性プラグ等を作成した半導体基板を準備する。図において、シリコン基板１０は、酸化シリコン等で形成された素子分離領域１１の画定する活性領域１２内にＭＯＳトランジスタ構造が形成されている。酸化シリコン等のゲート絶縁膜１４の上に、多結晶シリコン等のゲート電極１５が形成され、ゲート電極１５の両側には、ｎ型ソース／ドレイン領域１６、１７が形成されている。
【００２９】
ゲート電極１５を埋め込んで、酸化シリコン等の絶縁層２０が形成され、絶縁層２０に開口が形成され、タングステンプラグ２１がゲート電極１５上に形成されている。タングステンプラグ２１の上に、アルミニウム等で形成された配線（ワード線）２２が形成されている。配線２２を埋め込んで酸化シリコン等の絶縁層２３が形成され、絶縁層２３、２０を貫通するコンタクト孔が形成され、タングステンプラグ２４が形成されている。タングステンプラグ２４上には、アルミニウム等の配線２５が形成されている。
【００３０】
配線２５を埋め込むように、さらに酸化シリコン等の絶縁層２６が形成され、絶縁層２６、２３、２０を貫通するコンタクト孔にタングステンプラグ２７が形成されている。タングステンプラグ２７を埋めるように、絶縁層２６表面上に保護層２８が形成されている。保護層２８は、下部構造を保護するために１時形成された絶縁層であり、連続的に製造する場合には、形成する必要はない。図１（Ａ）に示すような構造を入手した後、保護層２８を除去する。
【００３１】
図１（Ｂ）に示すように、絶縁層２６、タングステンプラグ２７を埋め込むように、酸化シリコン等の絶縁層２９を形成する。絶縁層２９の表面を化学機械研磨（ＣＭＰ）で研磨し、平坦化する。
【００３２】
Ｌａ（ＮＯ3）3・６Ｈ2ＯとＮｉ（ＣＨ3ＣＯＯ）2・４Ｈ2Ｏを２−メトキシエタノールに添加したものを原料溶液とし、絶縁層２９表面上に塗布し、ＬａＮｉＯ3ゾルゲル原料液層３０Ｚを形成する。溶媒を蒸発させた後、６５０℃、酸素雰囲気中で約１０分間加熱する。
【００３３】
図１（Ｃ）に示すように、ＬａＮｉＯ3ゾルゲル液から溶媒が蒸発し、化学反応が進行し、ＬａＮｉＯ3膜３０が（００１）に配向して形成される。
図１(Ｄ）に示すように、ＬａＮｉＯ3膜の上に、ゾルゲル法でＰｂＺｒ0.65Ｔｉ0.35Ｏ3用のゾルゲル原料液層３２Ｚを形成する。ＰＺＴ用ゾルゲル液としては、公知のゾルゲル液を用いることができる。ゾルゲル液層３２ｚを６５０℃、酸素雰囲気中で１０分間加熱すると、下地表面の（００１）配向に従い、（００１）に優先配向されたＰｂＺｒ0.65Ｔｉ0.35Ｏ3膜３２が形成される。
【００３４】
図２（Ｅ）に示すように、（００１）配向したＰＺＴ膜３２の上に、ＬａＮｉＯ3膜３４を形成する。なお、ＰＺＴ膜３２は既に配向しているので、上部電極となるＬａＮｉＯ3膜は、必ずしも配向させる必要はない。上部電極３４は、例えばスパッタ法で形成することができる。なお、上部電極としては、導電性を持つ種々の材料が利用可能である。疲労特性改善の面からは、導電性を持つ酸化物、例えばＬａＮｉＯ3、ＩｒＯ2、ＳｒＯ3等をＰＺＴ層に接する層として少なくとも１層形成することが好ましい。
【００３５】
形成した積層上にレジストパターンを形成し、上部電極３４及び強誘電体層３２に対するパターニング工程、下部電極３０に対するパターニング工程を行なう。なお、２回のパターニングは、どちらを先に行ってもよい。
【００３６】
図２(Ｆ）に示すように、キャパシタ積層構造をパターニングした後、酸化シリコン等の絶縁層３６を形成し、キャパシタ積層構造を埋め込む。
図２（Ｇ）に示すように、絶縁層３６表面から、上部電極３４に達する開口、下部電極３０に達する開口、及びプラグ２７に達する開口を形成し、開口内にタングステンプラグ４２、４３、４１を形成し、表面上の不要の導電層はＣＭＰ等で除去する。その後、表面に必要な配線層をアルミニウム等で形成し、タングステンプラグ４１、４２を接続する配線４４、タングステンプラグ４３に接続される配線４５を形成する。このようにして、強誘電体メモリーセルが形成される。
【００３７】
なお、キャパシタ構造の上方から、上部電極、下部電極に達する配線を形成する場合を説明したが、一方の配線をキャパシタ構造下部に接続することも可能である。以下その構成例を説明する。
【００３８】
図２(Ｈ）に示すように、プラグ４６の上に、下部電極３０、強誘電体層３２、上部電極３４を作成し、その上にプラグ４７、配線４８を形成することにより、キャパシタ積層構造の上部、下部に配線を接続することができる。
【００３９】
上述の実施例においては、ＰＺＴの強誘電体層３４は、ＬａＮａＯ3の下部電極３２の（００１）配向に従って（００１）に優先配向しており、無配向のＰＺＴ膜より分極の大きな高性能な強誘電体メモリーが提供される。なお、不揮発性半導体メモリ以外の装置を作成することも可能である。
【００４０】
図３（Ａ）は、バルク弾性波（ＢＡＷ）素子の構成を示す概略断面図である。図において、シリコン基板５２の表面上に酸化シリコン膜５１が形成されており、その表面上に、（００１）配向したＬａＮｉＯ3の下部電極パターン５３が形成されている。下部電極パターン５３を覆うように、ＰＺＴの強誘電体層５４が形成され、その上に上部電極５５が形成されている。下部電極パターン５３下方のシリコン基板５２は、エッチングで除去される。Ａで示した下部電極と、Ｂで示した上部電極とは、電気的に接続される。
【００４１】
図４（Ａ）,（Ｂ）,（Ｃ）は、図３(Ａ）に示すようなバルク弾性波素子の製造工程を示す概略平面図である。
図４（Ａ）に示すように、酸化シリコン膜５１を形成した基板を約６５０℃に加熱し、レーザアブレーション（ＰＬＤ）法でＬａＮｉＯ3膜を形成し、酸素雰囲気中で約１０分間熱処理する。この熱処理により、ＬａＮｉＯ3膜は（００１）に優先配向する。ＬａＮｉＯ3膜上にレジストパターンを形成し、ドライエッチングでＬａＮｉＯ3膜をパターニングし、下部電極５３を残す。
【００４２】
図４（Ｂ）に示すように、下部電極５３を覆うように、スパッタ法で菱面体晶ＰＺＴ膜を形成し、６５０℃、酸素雰囲気中で１０分間加熱し、ＬａＮｉＯ3膜の（００１）配向に従い、ＰＺＴ膜を（００１）に優先配向させる。その後、ＰＺＴ膜上にレジストパターンを形成し、エッチングしてＰＺＴからなる強誘電体層のパターン５４を形成する。
【００４３】
図４（Ｃ）に示すように、アルミニウム層をスパッタリングで形成し、アルミニウム層をレジストパターンを用いてエッチングして上部電極５５を形成する。その後、シリコン基板を裏面から選択的にエッチングし、キャパシタが形成されている領域のシリコン基板を除去する。このようにして、図３(Ａ）に示すようなＢＡＷフィルターが形成される。
【００４４】
図３（Ｂ）は、このようなＢＡＷフィルターの等価回路図を示す。キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４が、図に示すように結合された等価回路となる。左側が入力側、右側が出力側となる。
【００４５】
図５（Ａ）〜(Ｄ）は、本発明の他の実施例による表面弾性波（ＳＡＷ）フィルターの製造工程を示す概略断面図及び平面図である。
図５(Ａ）に示すように、シリコン酸化膜６１を形成したシリコンウエハ６２の表面上に、スパッタ法でＬａＮｉＯ3膜６３を形成する。６５０℃で１０分間酸素雰囲気中で加熱することにより、ＬａＮｉＯ3膜６３を（００１）に優先配向させる。
【００４６】
図５（Ｂ）に示すように、ＬａＮｉＯ3膜６３の上に、スパッタ法でＰＺＴ膜６４を形成する。６５０℃、酸素雰囲気中で１０分間加熱し、ＰＺＴ膜６４を下地６３の（００１）配向に従って（００１）に優先配向させる。
【００４７】
図５(Ｃ)に示すように、アルミニウム膜をスパッタ法で形成し、レジストパターンを用いたエッチングにより、櫛型等の電極６５を形成する。
図５（Ｄ）は、形成された電極パターンの１例を示す平面図である。このようにして、表面弾性波（ＳＡＷ）フィルターが得られる。
【００４８】
以上実施例に従って本発明を説明したが、本発明はこれらに制限されるものではない。下地アモルファス層として酸化シリコン層を用いる場合を説明したが、窒化シリコン層、酸化窒化シリコン層等の他の絶縁層を用いてもよいであろう。ＬａＮｉＯ3を配向層とする場合を説明したが、ＬａＮｉＯ3にＳｒ等のアルカリ土類金属元素を添加したものを用いても同様の配向を得られるであろう。
【００４９】
配向層の配向にしたがって配向する強誘電体層は、ＰＺＴに限らない。ＰＺＴにＬａを添加したもの（ＰＬＺＴ）、Ｃａ，Ｓｒ，Ｂａ等のＩＩ族元素を添加したもの（添加量は約１０％以下）等を用いてもＰＺＴ同様下地ＬａＮｉＯ3層の配向に倣って配向させることが可能であろう。さらに他のペロブスカイト型結晶構図を有する強誘電体層を形成することも可能であろう。
【００５０】
キャパシタ素子を含む装置は、不揮発性メモリー、バルク弾性波装置、表面弾性波装置に限らない。強誘電体キャパシタを含む装置であればどのようなものであってもよい。その他、種々の変更、改良、組合わせが可能なことは、当業者に自明であろう。
【００５１】
以下、本発明の特徴を付記する。
（付記１）（１） 無配向の第１の表面を有する下地と，
前記下地の第１の表面上に形成され、（００１）配向したＡＢＯ3型ペロブスぺカイト構造の導電性金属酸化物層を含み、貴金属を含まない下部電極と、
前記下部電極上に形成され、下部電極の配向に従って配向し、菱面体晶を有するＡＢＯ3型ペロブスぺカイト構造の強誘電体層と、
前記強誘電体層上に形成された上部電極と、
を有する装置。
【００５２】
（付記２）（２） 前記導電性金属酸化物が、実質的にＬａＮｉＯ3から成る付記１記載の装置。
＊ （付記３） 前記導電性金属酸化物が、添加物としてアルカリ土類金属を含む付記２記載の装置。
＊ （付記４） 前記アルカリ土類金属がＳｒである付記３記載の装置。
【００５３】
（付記５）（３） 前記第１の表面が多結晶相である付記１〜４のいずれか１項記載の装置。
（付記６）（４） 前記第１の表面がアモルファス相である付記１〜４のいずれか１項記載の装置。
【００５４】
（付記７）（５） 前記第１の表面が酸化シリコンまたは窒化シリコンで形成されている付記６記載の装置。
（付記８）（６） 前記強誘電体が、実質的にＰｂＺｒxＴｉ1-xＯ3（０．５２＜ｘ≦１．０）から成る付記１〜７のいずれか１項記載の装置。
＊ （付記９） 前記強誘電体が、添加物としてＬａ，Ｃａ，Ｓｒ，Ｂａから成る組から選択された少なくとも１種を含む付記８記載の装置。
【００５５】
（付記１０）（７） 前記強誘電体層が、（００１）配向している付記１〜９のいずれか１項記載の装置。
（付記１１）（８） 前記下地が、
シリコン基板と、
前記シリコン基板に形成されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタを覆い、前記シリコン基板上に形成された第１層間絶縁層と、
前記第１層間絶縁層を貫通し、前記ＭＯＳトランジスタに接続された導電性プラグと、
を含み、前記上部電極又は下部電極が前記配線に接続されている付記１〜１０のいずれか１項記載の装置。
＊ （付記１２） さらに、前記上部電極、強誘電体層、上部電極が構成する強誘電体キャパシタを覆い前記第１層間絶縁層上に形成された第２層間絶縁層を有し、前記下部電極が前記第１層間絶縁層上に形成され、前記導電性プラグに接続されている付記１１記載の装置。
＊ （付記１３） さらに、前記上部電極、強誘電体層、上部電極が構成する強誘電体キャパシタを覆い前記第１層間絶縁層上に形成された第２層間絶縁層と、前記第２層間絶縁層を貫通し、前記上部電極、下部電極、導電性プラグに達する接続導電性プラグと、
前記第２層間絶縁層上に形成され、前記接続導電性プラグに接続された配線と、
を有する付記１１記載の装置。
＊ （付記１４） 前記下部電極、強誘電体層、上部電極がそれぞれパターン化され、全体としてバルク弾性波素子を構成する付記１〜１０のいずれか１項記載の装置。
＊ （付記１５） 前記下部電極、前記強誘電体層が広く延在し、前記上部電極がその上でパターン化され、全体として表面弾性波素子を構成する付記１〜１０のいずれか１項記載の装置。
【００５６】
（付記１６）（９） （ａ）無配向の下地表面上に、（００１）配向したＡＢＯ3型ペロブスカイト構造の導電性金属酸化物層を形成する工程と、
（ｂ）前記導電性金属酸化物層の上に（００１）配向した菱面体晶ＡＢＯ3型ペロブスカイト構造の強誘電体層を形成する工程と、
（ｃ）前記強誘電体層の上に上部電極を形成する工程と、
を含む容量素子を含む装置の製造方法。
【００５７】
（付記１７）（１０） 前記工程（ａ）が、酸素を含む雰囲気中で下地を５００〜８００℃に加熱する工程を含む付記１６記載の容量素子を含む装置の製造方法。
＊ （付記１８） 前記工程（ａ）が、ゾルゲル原料液を塗布し、溶媒を蒸発させた後、前記加熱工程を行う付記１７記載の容量素子を含む装置の製造方法。＊ （付記１９） 前記ゾルゲル原料液が、Ｌａ（ＮＯ3）3・６Ｈ2ＯとＮｉ（ＣＨ3ＣＯＯ）2・４Ｈ2Ｏを２−メトキシエタノールに添加したものである付記１８記載の容量素子を含む装置の製造方法。
＊ （付記２０） 前記工程（ａ）が、ＰＬＤ法により前記導電性金属酸化物層を形成し、その後前記加熱工程を行う付記１７記載の容量素子を含む装置の製造方法。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、分極量の大きな強誘電体キャパシタを低い製造コストで製造することができる。
【００５９】
高容量の強誘電体不揮発性メモリーを安価に製造することができる。
効率良く分極させることのできる強誘電体キャパシタが得られる。
【図面の簡単な説明】
【図１】 本発明の実施例による強誘電体メモリーの製造工程を示す断面図である。
【図２】 本発明の実施例による強誘電体メモリーの製造工程を示す断面図である。
【図３】 本発明の他の実施例によるバルク弾性波素子の構成を示す断面図及び及び等価回路図である。
【図４】 図３（Ａ）に示すバルク弾性波素子の製造工程を概略的に示す平面図である。
【図５】 本発明のさらに他の実施例による表面弾性波素子の製造工程を示す概略断面図及び平面図である。
【図６】 ＡＢＯ3型ペロブスカイト構造の結晶構造を示す概略斜視図、及び配向と分極の関係を示す概略斜視図である。
【図７】 ＬａＮｉＯ3膜及びＳｒＴｉＯ3膜のＸ線回析パターンを示すグラフである。
【符号の説明】
１０ シリコン基板
１１ 素子分離領域
１２ 活性領域
１４ ゲート絶縁膜
１５ ゲート電極
１６、１７ ソース／ドレイン領域
２０、２３、２６、２９ 絶縁層
２１、２４、２７ 導電性プラグ
２２、２５ 配線
２８ 保護層
３０ ＬａＮｉＯ3膜
３１ ゾルゲル液層
３２ 強誘電体（ＰＺＴ）層
３４ 上部電極層
３６ 絶縁層
４１、４２、４３ 導電性プラグ
４４、４５ 配線
５１ 酸化シリコン層
５２ シリコン基板
５３ ＬａＮｉＯ3電極パターン
５４ 強誘電体層
５５ 上部電極
６２ シリコン基板
６３ ＬａＮｉＯ3層
６４ 強誘電体層
６５ 上部電極
Claims (9)
- 無配向の第１の表面を有する下地と，
前記下地の第１の表面上に形成され、（００１）配向したＡＢＯ３型ペロブスカイト構造の導電性金属酸化物層を含み、貴金属を含まない下部電極と、
前記下部電極上に形成され、下部電極の配向に従って配向し、菱面体晶を有する、ＰｂＺｒｘＴｉ１−ｘＯ３（０．５２＜ｘ≦１．０）から成るＡＢＯ３型ペロブスカイト構造の強誘電体層と、
前記強誘電体層上に形成された上部電極と、
を有する装置。 - 前記導電性金属酸化物が、ＬａＮｉＯ ３ から成る請求項１記載の装置。
- 前記第１の表面が多結晶相である請求項１または２記載の装置。
- 前記第１の表面がアモルファス相である請求項１または２記載の装置。
- 前記第１の表面が酸化シリコンまたは窒化シリコンで形成されている請求項４記載の装置。
- 前記強誘電体層が、（００１）配向している請求項１〜５のいずれか１項記載の装置。
- 前記下地が、
シリコン基板と、
前記シリコン基板に形成されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタを覆い、前記シリコン基板上に形成された第１層間絶縁層と、
前記第１層間絶縁層を貫通し、前記ＭＯＳトランジスタに接続された導電性プラグと、
を含み、前記上部電極又は下部電極が前記配線に接続されている請求項１〜６のいずれか１項記載の装置。 - （ａ）無配向の下地表面上に、（００１）配向したＡＢＯ３型ペロブスカイト構造の導電性金属酸化物層を形成する工程と、
（ｂ）前記導電性金属酸化物層の上に（００１）配向した菱面体晶を有する、ＰｂＺｒｘＴｉ１−ｘＯ３（０．５２＜ｘ≦１．０）から成るＡＢＯ３型ペロブスカイト構造の強誘電体層を形成する工程と、
（ｃ）前記強誘電体層の上に上部電極を形成する工程と、
を含む容量素子を含む装置の製造方法。 - 前記工程（ａ）が酸素を含む雰囲気中で下地を５００〜８００℃に加熱する工程を含む請求項８記載の容量素子を含む装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251264A JP4040397B2 (ja) | 2002-08-29 | 2002-08-29 | 容量素子を有する装置とその製造方法 |
| US10/647,246 US6943397B2 (en) | 2002-08-29 | 2003-08-26 | Device having capacitor and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251264A JP4040397B2 (ja) | 2002-08-29 | 2002-08-29 | 容量素子を有する装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004095635A JP2004095635A (ja) | 2004-03-25 |
| JP4040397B2 true JP4040397B2 (ja) | 2008-01-30 |
Family
ID=31972672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002251264A Expired - Fee Related JP4040397B2 (ja) | 2002-08-29 | 2002-08-29 | 容量素子を有する装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6943397B2 (ja) |
| JP (1) | JP4040397B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8288020B2 (en) | 2009-04-20 | 2012-10-16 | Panasonic Corporation | Piezoelectric thin film and method of manufacturing the same, ink jet head, method of forming image with the ink jet head, angular velocity sensor, method of measuring angular velocity with the angular velocity sensor, piezoelectric generating element, and method of generating electric power with the piezoelectric generating element |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188264A (ja) * | 2001-12-18 | 2003-07-04 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP4507491B2 (ja) * | 2002-12-27 | 2010-07-21 | セイコーエプソン株式会社 | 薄膜及び素子 |
| CN100563100C (zh) * | 2004-03-02 | 2009-11-25 | 株式会社村田制作所 | 表面声波装置 |
| WO2005115918A1 (en) * | 2004-05-25 | 2005-12-08 | Nanyang Technological University | Combustion synthesis of perovskite-type metal oxide compound |
| JP4431891B2 (ja) * | 2004-12-28 | 2010-03-17 | セイコーエプソン株式会社 | 圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器 |
| JP2007088147A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4553143B2 (ja) * | 2006-02-24 | 2010-09-29 | セイコーエプソン株式会社 | 圧電アクチュエータの製造方法、インクジェット式記録ヘッド |
| TWI340473B (en) * | 2007-01-12 | 2011-04-11 | Winbond Electronics Corp | Nonvolatile memory and fabrication method thereof |
| JP5328007B2 (ja) * | 2007-03-30 | 2013-10-30 | パナソニック株式会社 | 圧電体素子及びその製造方法 |
| JP2009054934A (ja) * | 2007-08-29 | 2009-03-12 | Panasonic Corp | 圧電体素子 |
| JP2009076571A (ja) * | 2007-09-19 | 2009-04-09 | Seiko Epson Corp | 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置 |
| WO2010016130A1 (ja) * | 2008-08-07 | 2010-02-11 | パイオニア株式会社 | 情報記録再生メモリ媒体およびその製造方法 |
| JP5552842B2 (ja) * | 2010-03-02 | 2014-07-16 | セイコーエプソン株式会社 | 圧電素子、液滴吐出ヘッド、および液滴吐出装置 |
| JP2013239231A (ja) * | 2013-07-29 | 2013-11-28 | Pioneer Electronic Corp | 情報記録再生メモリ媒体 |
| CN108659463B (zh) * | 2018-04-24 | 2020-06-02 | 珠海元盛电子科技股份有限公司 | 一种印制电路板用光固化高导热导电塞孔材料及其制备方法 |
| RU210435U1 (ru) * | 2021-09-15 | 2022-04-15 | Федеральное государственное бюджетное образовательное учреждение высшего образования «МИРЭА Российский технологический университет» | САМОСОВМЕЩЕННЫЙ СЕГНЕТОЭЛЕКТРИЧЕСКИЙ КОНДЕНСАТОР С ЭЛЕКТРОДАМИ ИЗ LaNiO3 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5798903A (en) * | 1995-12-26 | 1998-08-25 | Bell Communications Research, Inc. | Electrode structure for ferroelectric capacitor integrated on silicon |
| JP3435966B2 (ja) | 1996-03-13 | 2003-08-11 | 株式会社日立製作所 | 強誘電体素子とその製造方法 |
| US6060735A (en) * | 1996-09-06 | 2000-05-09 | Kabushiki Kaisha Toshiba | Thin film dielectric device |
| US6709776B2 (en) * | 2000-04-27 | 2004-03-23 | Tdk Corporation | Multilayer thin film and its fabrication process as well as electron device |
| JP3971598B2 (ja) * | 2001-11-01 | 2007-09-05 | 富士通株式会社 | 強誘電体キャパシタおよび半導体装置 |
-
2002
- 2002-08-29 JP JP2002251264A patent/JP4040397B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-26 US US10/647,246 patent/US6943397B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8288020B2 (en) | 2009-04-20 | 2012-10-16 | Panasonic Corporation | Piezoelectric thin film and method of manufacturing the same, ink jet head, method of forming image with the ink jet head, angular velocity sensor, method of measuring angular velocity with the angular velocity sensor, piezoelectric generating element, and method of generating electric power with the piezoelectric generating element |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040043520A1 (en) | 2004-03-04 |
| US6943397B2 (en) | 2005-09-13 |
| JP2004095635A (ja) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4040397B2 (ja) | 容量素子を有する装置とその製造方法 | |
| US8497181B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100775721B1 (ko) | 용량 소자 및 그 제조 방법 | |
| KR100389032B1 (ko) | 강유전체 메모리 장치 및 그의 제조 방법 | |
| JP3636900B2 (ja) | 強誘電体集積回路の製造方法 | |
| US20140030824A1 (en) | Semiconductor device having capacitor with capacitor film held between lower electrode and upper electrode | |
| US20100182730A1 (en) | Ferroelectric varactor with improved tuning range | |
| JP2004165351A (ja) | 半導体装置の製造方法 | |
| JP2007081378A (ja) | 半導体装置とその製造方法、および薄膜装置 | |
| JP4797717B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
| US6906367B2 (en) | Semiconductor device and method of fabricating the same | |
| KR100668881B1 (ko) | 커패시터 및 그 제조방법 | |
| JP4433200B2 (ja) | 強誘電体キャパシタおよび半導体装置 | |
| JP3212194B2 (ja) | 半導体装置の製造方法 | |
| JP2006024748A (ja) | 強誘電体キャパシタをもつ半導体装置及びその製造方法 | |
| KR100728146B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2006261329A (ja) | 強誘電体不揮発性メモリ | |
| JP2003282827A (ja) | 強誘電体薄膜メモリ | |
| KR100801200B1 (ko) | 반도체 장치와 그 제조 방법, 및 박막 장치 | |
| US7183121B2 (en) | Process for fabrication of a ferrocapacitor | |
| JP4802780B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
| JP2011155198A (ja) | 半導体装置 | |
| KR20020058449A (ko) | 강유전체 캐패시터 제조 방법 | |
| JP2004288812A (ja) | クロスポイント型強誘電体メモリ | |
| JPH11297958A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4040397 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |