JP2003142657A - 強誘電体キャパシタおよび半導体装置 - Google Patents
強誘電体キャパシタおよび半導体装置Info
- Publication number
- JP2003142657A JP2003142657A JP2001336576A JP2001336576A JP2003142657A JP 2003142657 A JP2003142657 A JP 2003142657A JP 2001336576 A JP2001336576 A JP 2001336576A JP 2001336576 A JP2001336576 A JP 2001336576A JP 2003142657 A JP2003142657 A JP 2003142657A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- ferroelectric capacitor
- pzt
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 113
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 title claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 29
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000126 substance Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 26
- 239000000203 mixture Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 9
- 230000014759 maintenance of location Effects 0.000 abstract description 12
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 230000010287 polarization Effects 0.000 description 18
- 239000012071 phase Substances 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 239000012298 atmosphere Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 101000831940 Homo sapiens Stathmin Proteins 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 102100024237 Stathmin Human genes 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 強誘電体キャパシタを有する半導体装置にお
いて、強誘電体キャパシタのリテンション特性を向上さ
せ、疲労特性とインプリント不良を改善する。 【解決手段】 上下電極の間にＰＺＴ膜を挟んだ強誘電
体キャパシタにおいて、ＰＺＴ膜として（００１）配向
を有する正方晶系のＰＺＴ結晶よりなる膜を使い、上下
電極との界面に菱面体晶系に属するＰＺＴ結晶よりなる
層を介在させる。
いて、強誘電体キャパシタのリテンション特性を向上さ
せ、疲労特性とインプリント不良を改善する。 【解決手段】 上下電極の間にＰＺＴ膜を挟んだ強誘電
体キャパシタにおいて、ＰＺＴ膜として（００１）配向
を有する正方晶系のＰＺＴ結晶よりなる膜を使い、上下
電極との界面に菱面体晶系に属するＰＺＴ結晶よりなる
層を介在させる。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
係り、特に強誘電体キャパシタを有する半導体装置に関
する。
係り、特に強誘電体キャパシタを有する半導体装置に関
する。
【０００２】ＤＲＡＭあるいはＳＲＡＭ等の半導体記憶
装置はコンピュータを始めとする情報処理装置において
高速主記憶装置として広く使われているが、これらは揮
発性の記憶装置であり、電源をオフにすると記憶された
情報は失われてしまう。これに対し、従来よりプログラ
ムやデータを格納する大容量補助記憶装置として不揮発
性の磁気ディスク装置が使われている。
装置はコンピュータを始めとする情報処理装置において
高速主記憶装置として広く使われているが、これらは揮
発性の記憶装置であり、電源をオフにすると記憶された
情報は失われてしまう。これに対し、従来よりプログラ
ムやデータを格納する大容量補助記憶装置として不揮発
性の磁気ディスク装置が使われている。
【０００３】しかし、磁気ディスク装置は大型で機械的
に脆弱であり、消費電力も大きく、さらに情報を読み書
きする際のアクセス速度が遅い欠点を有している。これ
に対し、最近では不揮発性補助記憶装置として、フロー
ティングゲート電極に情報を電荷の形で蓄積するＥＥＰ
ＲＯＭあるいはフラッシュメモリが使われていることが
多くなっている。特にフラッシュメモリはＤＲＡＭと同
様なセル構成を有するため大きな集積密度に形成しやす
く、磁気ディスク装置に匹敵する大容量記憶装置として
期待されている。
に脆弱であり、消費電力も大きく、さらに情報を読み書
きする際のアクセス速度が遅い欠点を有している。これ
に対し、最近では不揮発性補助記憶装置として、フロー
ティングゲート電極に情報を電荷の形で蓄積するＥＥＰ
ＲＯＭあるいはフラッシュメモリが使われていることが
多くなっている。特にフラッシュメモリはＤＲＡＭと同
様なセル構成を有するため大きな集積密度に形成しやす
く、磁気ディスク装置に匹敵する大容量記憶装置として
期待されている。
【０００４】一方、ＥＥＰＲＯＭやフラッシュメモリで
は、情報の書き込みがトンネル絶縁膜を介してのフロー
ティングゲート電極へのホットエレクトロンの注入によ
ってなされるため、必然的に書き込みに時間がかかり、
また情報の書き込みおよび消去を繰り返すとトンネル絶
縁膜が劣化してしまう問題が生じていた。トンネル絶縁
膜が劣化してしまうと書き込みあるいは消去動作が不安
定になってしまう。
は、情報の書き込みがトンネル絶縁膜を介してのフロー
ティングゲート電極へのホットエレクトロンの注入によ
ってなされるため、必然的に書き込みに時間がかかり、
また情報の書き込みおよび消去を繰り返すとトンネル絶
縁膜が劣化してしまう問題が生じていた。トンネル絶縁
膜が劣化してしまうと書き込みあるいは消去動作が不安
定になってしまう。
【０００５】これに対し、情報を強誘電体膜の自発分極
の形で記憶する強誘電体記憶装置（以下ＦｅＲＡＭと記
す）が提案されている。かかるＦｅＲＡＭでは個々のメ
モリセルトランジスタがＤＲＡＭの場合と同様に単一の
ＭＯＳＦＥＴよりなり、メモリセルキャパシタ中の誘電
体膜をＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）あるいはＰＬ
ＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）、さらには
ＳＢＴ（ＳｒＢｉ2Ｔａ 2Ｏ3）等の強誘電体に置き換え
た構成を有しており、高い集積密度での集積が可能であ
る。また、ＦｅＲＡＭは電界の印加により強誘電体キャ
パシタの自発分極を制御するため、書き込みをホットエ
レクトロンの注入によって行なうＥＥＰＲＯＭやフラッ
シュメモリに比べて書き込み速度が１０００倍あるいは
それ以上速くなり、また消費電力が約１／１０に低減さ
れる有利な特徴を有している。さらにトンネル酸化膜を
使う必要がないため寿命も長く、フラッシュメモリの１
０万倍の書き換え回数を確保できると考えられる。
の形で記憶する強誘電体記憶装置（以下ＦｅＲＡＭと記
す）が提案されている。かかるＦｅＲＡＭでは個々のメ
モリセルトランジスタがＤＲＡＭの場合と同様に単一の
ＭＯＳＦＥＴよりなり、メモリセルキャパシタ中の誘電
体膜をＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）あるいはＰＬ
ＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）、さらには
ＳＢＴ（ＳｒＢｉ2Ｔａ 2Ｏ3）等の強誘電体に置き換え
た構成を有しており、高い集積密度での集積が可能であ
る。また、ＦｅＲＡＭは電界の印加により強誘電体キャ
パシタの自発分極を制御するため、書き込みをホットエ
レクトロンの注入によって行なうＥＥＰＲＯＭやフラッ
シュメモリに比べて書き込み速度が１０００倍あるいは
それ以上速くなり、また消費電力が約１／１０に低減さ
れる有利な特徴を有している。さらにトンネル酸化膜を
使う必要がないため寿命も長く、フラッシュメモリの１
０万倍の書き換え回数を確保できると考えられる。
【０００６】
【従来の技術】図１は従来の典型的なＦｅＲＡＭ１０の
構成を示す。
構成を示す。
【０００７】図１を参照するに、ＦｅＲＡＭ１０はｐ型
Ｓｉ基板１１中に形成されフィールド酸化膜１２により
画成された活性領域を有するｐ型ウェル１１Ａ上に形成
されており、前記活性領域中には図示を省略したゲート
酸化膜を介してメモリセルトランジスタのゲート電極１
３が、ＦｅＲＡＭのワード線に対応して形成されてい
る。さらに前記基板１１中には前記ゲート電極１３の両
側にｎ＋型の拡散領域１１Ｂ，１１Ｃが、それぞれメモ
リセルトランジスタのソース領域およびドレイン領域と
して形成されている。また、前記ｐ型ウェル１１Ａ中に
は前記拡散領域１１Ｂと１１Ｃとの間にチャネル領域が
形成されている。
Ｓｉ基板１１中に形成されフィールド酸化膜１２により
画成された活性領域を有するｐ型ウェル１１Ａ上に形成
されており、前記活性領域中には図示を省略したゲート
酸化膜を介してメモリセルトランジスタのゲート電極１
３が、ＦｅＲＡＭのワード線に対応して形成されてい
る。さらに前記基板１１中には前記ゲート電極１３の両
側にｎ＋型の拡散領域１１Ｂ，１１Ｃが、それぞれメモ
リセルトランジスタのソース領域およびドレイン領域と
して形成されている。また、前記ｐ型ウェル１１Ａ中に
は前記拡散領域１１Ｂと１１Ｃとの間にチャネル領域が
形成されている。
【０００８】前記ゲート電極１３は前記Ｓｉ基板１１の
表面を前記活性領域において覆うＣＶＤ酸化膜１４によ
り覆われ、前記ＣＶＤ酸化膜１４上には下部電極１５
と、前記下部電極１５上に形成されたＰＺＴ膜などより
なる強誘電体キャパシタ絶縁膜１６と、前記強誘電体キ
ャパシタ絶縁膜１６上に形成された上部電極１７とより
なる強誘電体キャパシタＣが形成されている。
表面を前記活性領域において覆うＣＶＤ酸化膜１４によ
り覆われ、前記ＣＶＤ酸化膜１４上には下部電極１５
と、前記下部電極１５上に形成されたＰＺＴ膜などより
なる強誘電体キャパシタ絶縁膜１６と、前記強誘電体キ
ャパシタ絶縁膜１６上に形成された上部電極１７とより
なる強誘電体キャパシタＣが形成されている。
【０００９】前記強誘電体キャパシタＣはＣＶＤ酸化膜
などよりなる絶縁膜１８により覆われ、前記上部電極１
７は、前記絶縁膜１８に形成されたコンタクトホールに
おいて前記上部電極１７とコンタクトし、さらに前記絶
縁膜１８および１４に形成されたコンタクトホールにお
いて拡散領域１１Ｂとコンタクトするローカル配線パタ
ーン１９Ａにより、前記拡散領域１１Ｂに電気的に接続
されている。
などよりなる絶縁膜１８により覆われ、前記上部電極１
７は、前記絶縁膜１８に形成されたコンタクトホールに
おいて前記上部電極１７とコンタクトし、さらに前記絶
縁膜１８および１４に形成されたコンタクトホールにお
いて拡散領域１１Ｂとコンタクトするローカル配線パタ
ーン１９Ａにより、前記拡散領域１１Ｂに電気的に接続
されている。
【００１０】さらに前記拡散領域１１Ｃには、前記絶縁
膜１８および１４中に形成されたコンタクトホールを介
して、ＦｅＲＡＭ１０のビットラインを形成する電極１
９Ｂが形成されている。また、このようにして形成され
たＦｅＲＡＭ１０の全体は、保護絶縁膜２０によって保
護されている。
膜１８および１４中に形成されたコンタクトホールを介
して、ＦｅＲＡＭ１０のビットラインを形成する電極１
９Ｂが形成されている。また、このようにして形成され
たＦｅＲＡＭ１０の全体は、保護絶縁膜２０によって保
護されている。
【００１１】従来より、強誘電体キャパシタでは下部電
極１５としてＴｉ／Ｐｔ積層膜が使われており、また前
記下部電極１５上に形成される強誘電体キャパシタ絶縁
膜１６としてはＰＺＴ膜が広く使われている。このよう
な強誘電体キャパシタでは、下部電極１５を構成するＰ
ｔ膜が主として＜１１１＞方向に配向したＰｔ多結晶体
より構成されており、このため、かかるＴｉ／Ｐｔ積層
膜上に形成された強誘電体キャパシタ絶縁膜１６も、配
向方向が前記下部電極の配向方向に支配され、その結
果、主として＜１１１＞方向に配向すること、すなわ
ち、いわゆる（１１１）配向を有することが知られてい
る（J. Appl. Phys.vol.70, No.1, 1991, pp.382 - 38
8）。
極１５としてＴｉ／Ｐｔ積層膜が使われており、また前
記下部電極１５上に形成される強誘電体キャパシタ絶縁
膜１６としてはＰＺＴ膜が広く使われている。このよう
な強誘電体キャパシタでは、下部電極１５を構成するＰ
ｔ膜が主として＜１１１＞方向に配向したＰｔ多結晶体
より構成されており、このため、かかるＴｉ／Ｐｔ積層
膜上に形成された強誘電体キャパシタ絶縁膜１６も、配
向方向が前記下部電極の配向方向に支配され、その結
果、主として＜１１１＞方向に配向すること、すなわ
ち、いわゆる（１１１）配向を有することが知られてい
る（J. Appl. Phys.vol.70, No.1, 1991, pp.382 - 38
8）。
【００１２】図２は、このような従来の強誘電体キャパ
シタＣの構成を概略的に示す。
シタＣの構成を概略的に示す。
【００１３】図２を参照するに、強誘電体キャパシタ絶
縁膜１６は下部電極１５から上部電極１６へと延在する
柱状のＰＺＴ結晶よりなる微構造を有し、各々の柱状Ｐ
ＺＴ結晶は＜１１１＞方向に配向している。一方、ＰＺ
Ｔ結晶は正方晶系に属し、＜００１＞方向の自発分極を
有するが、このように＜１１１＞方向に配向した柱状結
晶では、分極方向は図２中に矢印で示すように、上下電
極１５，１７を結ぶ電界方向に対して斜めになってしま
う。
縁膜１６は下部電極１５から上部電極１６へと延在する
柱状のＰＺＴ結晶よりなる微構造を有し、各々の柱状Ｐ
ＺＴ結晶は＜１１１＞方向に配向している。一方、ＰＺ
Ｔ結晶は正方晶系に属し、＜００１＞方向の自発分極を
有するが、このように＜１１１＞方向に配向した柱状結
晶では、分極方向は図２中に矢印で示すように、上下電
極１５，１７を結ぶ電界方向に対して斜めになってしま
う。
【００１４】図３は、このような強誘電体キャパシタの
電気特性を示す。ただし図３中、縦軸は分極量を、横軸
は印加電圧を示す。図３中、○は＜１１１＞方向にＰＺ
Ｔ結晶が配向した場合の、図２に示す強誘電体キャパシ
タの電気特性を、●は＜００１＞方向にＰＺＴ結晶が配
向した場合の、同様な構造の強誘電体キャパシタの電気
特性を示す。
電気特性を示す。ただし図３中、縦軸は分極量を、横軸
は印加電圧を示す。図３中、○は＜１１１＞方向にＰＺ
Ｔ結晶が配向した場合の、図２に示す強誘電体キャパシ
タの電気特性を、●は＜００１＞方向にＰＺＴ結晶が配
向した場合の、同様な構造の強誘電体キャパシタの電気
特性を示す。
【００１５】図３を参照するに、強誘電体キャパシタ
は、いずれの場合でも強誘電体材料に特有な履歴特性を
明確に示しているが、当然のことながらキャパシタ絶縁
膜１６中のＰＺＴ結晶が印加電界の方向、すなわち＜０
０１＞方向に配向している方が、＜１１１＞方向、すな
わち印加電界に対して斜めの方向に配向している場合よ
りも大きな残留分極、従って優れたリテンション特性を
示す。
は、いずれの場合でも強誘電体材料に特有な履歴特性を
明確に示しているが、当然のことながらキャパシタ絶縁
膜１６中のＰＺＴ結晶が印加電界の方向、すなわち＜０
０１＞方向に配向している方が、＜１１１＞方向、すな
わち印加電界に対して斜めの方向に配向している場合よ
りも大きな残留分極、従って優れたリテンション特性を
示す。
【００１６】そこで、このような強誘電体キャパシタを
図１のＦｅＲＡＭにおいてキャパシタＣとして使うこと
により、情報を前記キャパシタＣの残留分極の形で保持
することが可能であり、前記拡散領域１１Ｂ，１１Ｃお
よびゲート電極１３よりなるトランジスタを介してかか
る強誘電体キャパシタの分極状態を、前記ビットライン
１９Ｂ上において読み出すことが可能である。また、書
き込みあるいは消去時には、前記ビットライン１９Ｂに
所定の書き込み電圧を印加し、前記トランジスタを導通
させることにより、図３の分極特性を反転させるに十分
な電圧を、前記強誘電体キャパシタＣの電極１５，１７
間に印加する。
図１のＦｅＲＡＭにおいてキャパシタＣとして使うこと
により、情報を前記キャパシタＣの残留分極の形で保持
することが可能であり、前記拡散領域１１Ｂ，１１Ｃお
よびゲート電極１３よりなるトランジスタを介してかか
る強誘電体キャパシタの分極状態を、前記ビットライン
１９Ｂ上において読み出すことが可能である。また、書
き込みあるいは消去時には、前記ビットライン１９Ｂに
所定の書き込み電圧を印加し、前記トランジスタを導通
させることにより、図３の分極特性を反転させるに十分
な電圧を、前記強誘電体キャパシタＣの電極１５，１７
間に印加する。
【００１７】
【発明が解決しようとする課題】ところで、このような
強誘電体キャパシタでは、図４に示すように残留分極Ｐ
ｒの値、すなわちリテンション特性が経時的に減少する
疲労、あるいはリテンション特性の劣化と呼ばれる現象
が生じる。また繰り返し”１”あるいは”０”を書き込
んだ場合に、図５に示すように、図３の抗電圧Ｖｃが時
間と共にシフトするインプリント不良と称される現象が
生じることが知られている。
強誘電体キャパシタでは、図４に示すように残留分極Ｐ
ｒの値、すなわちリテンション特性が経時的に減少する
疲労、あるいはリテンション特性の劣化と呼ばれる現象
が生じる。また繰り返し”１”あるいは”０”を書き込
んだ場合に、図５に示すように、図３の抗電圧Ｖｃが時
間と共にシフトするインプリント不良と称される現象が
生じることが知られている。
【００１８】図６は、＜１１１＞方向に配向したＰＺＴ
多結晶体よりなる強誘電体キャパシタ絶縁膜を使った強
誘電体キャパシタのリテンション特性を、＜００１＞方
向に配向したＰＺＴ多結晶体よりなる強誘電体キャパシ
タ絶縁膜を使った強誘電体キャパシタのリテンション特
性と比較して示す。
多結晶体よりなる強誘電体キャパシタ絶縁膜を使った強
誘電体キャパシタのリテンション特性を、＜００１＞方
向に配向したＰＺＴ多結晶体よりなる強誘電体キャパシ
タ絶縁膜を使った強誘電体キャパシタのリテンション特
性と比較して示す。
【００１９】図６を参照するに、＜１１１＞方向に配向
したＰＺＴ多結晶体よりなる強誘電体キャパシタ絶縁膜
を使った強誘電体キャパシタでは、明瞭な疲労の発生が
認められるのがわかる。これに対し、＜００１＞方向に
配向したＰＺＴ多結晶体よりなる強誘電体キャパシタ絶
縁膜を使った強誘電体キャパシタでは、疲労がほとんど
生じていない。このことは、＜１１１＞方向に配向した
ＰＺＴ多結晶体よりなる強誘電体キャパシタ絶縁膜で
は、図２に示すように隣接する一対のドメインの間で分
極方向が異なる場合に、例えば隣接するドメインの間で
分極方向が直交する場合に分域壁に歪が蓄積され、かか
る歪に起因する欠陥が、強誘電体膜のリテンション特性
を劣化させている状況を反映しているものと考えられ
る。ＰＺＴ結晶が＜００１＞方向に配向した強誘電体キ
ャパシタ絶縁膜では、隣接するドメインの間で分極方向
は平行になり、このような分域壁への歪の蓄積は生じな
い。
したＰＺＴ多結晶体よりなる強誘電体キャパシタ絶縁膜
を使った強誘電体キャパシタでは、明瞭な疲労の発生が
認められるのがわかる。これに対し、＜００１＞方向に
配向したＰＺＴ多結晶体よりなる強誘電体キャパシタ絶
縁膜を使った強誘電体キャパシタでは、疲労がほとんど
生じていない。このことは、＜１１１＞方向に配向した
ＰＺＴ多結晶体よりなる強誘電体キャパシタ絶縁膜で
は、図２に示すように隣接する一対のドメインの間で分
極方向が異なる場合に、例えば隣接するドメインの間で
分極方向が直交する場合に分域壁に歪が蓄積され、かか
る歪に起因する欠陥が、強誘電体膜のリテンション特性
を劣化させている状況を反映しているものと考えられ
る。ＰＺＴ結晶が＜００１＞方向に配向した強誘電体キ
ャパシタ絶縁膜では、隣接するドメインの間で分極方向
は平行になり、このような分域壁への歪の蓄積は生じな
い。
【００２０】図７は、同じ強誘電体キャパシタについて
求めた抗電圧シフト量を示す。
求めた抗電圧シフト量を示す。
【００２１】図７を参照するに、抗電圧Ｖｃのシフト
は、ＰＺＴ膜が＜００１＞方向に配向している場合で
も、＜１１１＞方向に配向している場合と同様に発生し
ているのがわかる。図６に示したように＜００１＞方向
に配向したＰＺＴ膜では分極量の経時劣化はほとんど生
じない事実から考えて、＜００１＞方向に配向したＰＺ
Ｔ膜において生じている抗電圧Ｖｃのシフトは、図２の
分域壁に伴う歪あるいはＰＺＴ膜自体の劣化に起因する
ものではないことが推測される。このようなインプリン
ト特性の劣化は、ＰＺＴ膜１６とこれに隣接する上部電
極１７あるいは下部電極１５との境界面近傍に蓄積され
る電荷に起因するものと考えられる。
は、ＰＺＴ膜が＜００１＞方向に配向している場合で
も、＜１１１＞方向に配向している場合と同様に発生し
ているのがわかる。図６に示したように＜００１＞方向
に配向したＰＺＴ膜では分極量の経時劣化はほとんど生
じない事実から考えて、＜００１＞方向に配向したＰＺ
Ｔ膜において生じている抗電圧Ｖｃのシフトは、図２の
分域壁に伴う歪あるいはＰＺＴ膜自体の劣化に起因する
ものではないことが推測される。このようなインプリン
ト特性の劣化は、ＰＺＴ膜１６とこれに隣接する上部電
極１７あるいは下部電極１５との境界面近傍に蓄積され
る電荷に起因するものと考えられる。
【００２２】そこで、本発明は上記の課題を解決した新
規で有用な強誘電体キャパシタおよび半導体装置を提供
することを概括的課題とする。
規で有用な強誘電体キャパシタおよび半導体装置を提供
することを概括的課題とする。
【００２３】本発明のより具体的な課題は、リテンショ
ン特性およびインプリント特性に優れた強誘電体キャパ
シタおよび半導体装置を提供することにある。
ン特性およびインプリント特性に優れた強誘電体キャパ
シタおよび半導体装置を提供することにある。
【００２４】
【課題を解決するための手段】本発明は上記の課題を、
下部電極と、前記下部電極上に形成されたペロブスカイ
ト型構造を有する強誘電体膜と、前記強誘電体膜上に形
成された上部電極とよりなり、前記強誘電体膜は、前記
下部電極と上部電極の少なくとも一方の界面に沿って形
成され第１の結晶系に属する第１の強誘電体膜部分と、
第２の、異なった結晶系に属する第２の強誘電体膜部分
とよりなることを特徴とする強誘電体キャパシタによ
り、またかかる強誘電体キャパシタを有する半導体装置
により、解決する。 ［作用］ＰＺＴは一般に組成パラメータｘを使ってＰｂ
（Ｚｒ1-x，Ｔｉx）Ｏ3と表される組成を有する材料で
あり、ＰｂＺｒＯ3端成分とＰｂＴｉＯ3端成分との間で
固溶体が形成される。この系では、固溶体組成如何によ
り、いくつかの異なった結晶系に属する相が出現する。
下部電極と、前記下部電極上に形成されたペロブスカイ
ト型構造を有する強誘電体膜と、前記強誘電体膜上に形
成された上部電極とよりなり、前記強誘電体膜は、前記
下部電極と上部電極の少なくとも一方の界面に沿って形
成され第１の結晶系に属する第１の強誘電体膜部分と、
第２の、異なった結晶系に属する第２の強誘電体膜部分
とよりなることを特徴とする強誘電体キャパシタによ
り、またかかる強誘電体キャパシタを有する半導体装置
により、解決する。 ［作用］ＰＺＴは一般に組成パラメータｘを使ってＰｂ
（Ｚｒ1-x，Ｔｉx）Ｏ3と表される組成を有する材料で
あり、ＰｂＺｒＯ3端成分とＰｂＴｉＯ3端成分との間で
固溶体が形成される。この系では、固溶体組成如何によ
り、いくつかの異なった結晶系に属する相が出現する。
【００２５】図８は、ＰＺＴの簡略化した相平衡図を示
す。ただし図８中、縦軸は温度を、横軸は前記組成パラ
メータｘを表す。
す。ただし図８中、縦軸は温度を、横軸は前記組成パラ
メータｘを表す。
【００２６】図８を参照するに、ｘ≒０．４８で表され
る組成を境に、Ｔｉに富んだ側では正方晶系に属する相
が、またＺｒに富んだ側では菱面体晶系に属する相が出
現する。またＰｂＺｒＯ3端成分に近い組成においては
斜方晶系に属する相が出現する。
る組成を境に、Ｔｉに富んだ側では正方晶系に属する相
が、またＺｒに富んだ側では菱面体晶系に属する相が出
現する。またＰｂＺｒＯ3端成分に近い組成においては
斜方晶系に属する相が出現する。
【００２７】正方晶系に属する相および菱面体晶系に属
する相はいずれも強誘電体相であり、それぞれ図８に矢
印で示す自発分極を示す。これに対し、斜方晶系に属す
るＰｂＺｒＯ3相は強誘電性を示さない。
する相はいずれも強誘電体相であり、それぞれ図８に矢
印で示す自発分極を示す。これに対し、斜方晶系に属す
るＰｂＺｒＯ3相は強誘電性を示さない。
【００２８】本発明の発明者は本発明の基礎となる研究
において、正方晶系のＰＺＴ膜のみならず、菱面体晶系
に属するＰＺＴ膜をキャパシタ絶縁膜として使った強誘
電体キャパシタを作製し、これについてインプリント特
性を調べた。
において、正方晶系のＰＺＴ膜のみならず、菱面体晶系
に属するＰＺＴ膜をキャパシタ絶縁膜として使った強誘
電体キャパシタを作製し、これについてインプリント特
性を調べた。
【００２９】図９は先の図７と同様な図であり、様々な
結晶相のＰＺＴ膜をキャパシタ絶縁膜１６として使った
強誘電体キャパシタにおいてインプリント特性を調べた
結果を示す。図９中、先に説明した図７の結果を重ねて
示す。
結晶相のＰＺＴ膜をキャパシタ絶縁膜１６として使った
強誘電体キャパシタにおいてインプリント特性を調べた
結果を示す。図９中、先に説明した図７の結果を重ねて
示す。
【００３０】図９を参照するに、＜１００＞方向に配向
した、すなわち（１００）配向した菱面体晶系に属する
ＰＺＴ膜を前記強誘電体キャパシタ絶縁膜１６として使
った場合、抗電圧Ｖｃのシフト量は非常に小さくなり、
１０００時間のデータ保持でも電圧シフト量は約−０．
１Ｖ程度に過ぎないことがわかる。
した、すなわち（１００）配向した菱面体晶系に属する
ＰＺＴ膜を前記強誘電体キャパシタ絶縁膜１６として使
った場合、抗電圧Ｖｃのシフト量は非常に小さくなり、
１０００時間のデータ保持でも電圧シフト量は約−０．
１Ｖ程度に過ぎないことがわかる。
【００３１】菱面体晶系のＰＺＴ膜では残留分極値は小
さく、従ってリテンション特性も正方晶系のＰＺＴ膜と
比べると劣るが、このようなインプリント特性に優れた
膜を上下の電極界面に形成することにより、電極界面近
傍における、特に電荷の蓄積に起因すると考えられるイ
ンプリント特性の劣化を抑制することができると考えら
れる。
さく、従ってリテンション特性も正方晶系のＰＺＴ膜と
比べると劣るが、このようなインプリント特性に優れた
膜を上下の電極界面に形成することにより、電極界面近
傍における、特に電荷の蓄積に起因すると考えられるイ
ンプリント特性の劣化を抑制することができると考えら
れる。
【００３２】
【発明の実施の形態】［第１実施例］図１０は、本発明
の第１実施例による強誘電体キャパシタ３０の構成を示
す。
の第１実施例による強誘電体キャパシタ３０の構成を示
す。
【００３３】図１０を参照するに、強誘電体キャパシタ
３０はＳｉ基板３１上にＳｉＯ2膜３２を介して形成さ
れており、前記ＳｉＯ2膜３２上に、主として＜１００
＞方向に配向して形成された、典型的には約１００ｎｍ
の厚さのＰｔ膜よりなる下部電極３３と、前記下部電極
３３上に形成されたＰＺＴ膜３４と、前記ＰＺＴ膜３４
上に形成された上部電極３５とより構成されている。
３０はＳｉ基板３１上にＳｉＯ2膜３２を介して形成さ
れており、前記ＳｉＯ2膜３２上に、主として＜１００
＞方向に配向して形成された、典型的には約１００ｎｍ
の厚さのＰｔ膜よりなる下部電極３３と、前記下部電極
３３上に形成されたＰＺＴ膜３４と、前記ＰＺＴ膜３４
上に形成された上部電極３５とより構成されている。
【００３４】前記ＰＺＴ膜３４は、前記下部電極３３と
の界面に約２０ｎｍの厚さで形成された菱面体晶系に属
するＰＺＴ結晶よりなるＰＺＴ膜部分３４Ａと、前記Ｐ
ＺＴ膜部分３４Ａ上に約１８０ｎｍの厚さで形成された
正方晶系に属するＰＺＴ結晶よりなるＰＺＴ膜部分３４
Ｂと、前記ＰＺＴ膜部分３４Ｂ上に前記上部電極との界
面に沿って約２０ｎｍの厚さで形成された、菱面体晶系
に属するＰＺＴ結晶よりなるＰＺＴ膜部分３４Ｃとより
なり、前記ＰＺＴ膜部分３４Ａは組成Ｐｂ1.05（Ｚｒ
0.70Ｔｉ0.30）Ｏ3を有し、前記下部電極３３の配向方
向に対応して主として＜１００＞方向に配向している。
の界面に約２０ｎｍの厚さで形成された菱面体晶系に属
するＰＺＴ結晶よりなるＰＺＴ膜部分３４Ａと、前記Ｐ
ＺＴ膜部分３４Ａ上に約１８０ｎｍの厚さで形成された
正方晶系に属するＰＺＴ結晶よりなるＰＺＴ膜部分３４
Ｂと、前記ＰＺＴ膜部分３４Ｂ上に前記上部電極との界
面に沿って約２０ｎｍの厚さで形成された、菱面体晶系
に属するＰＺＴ結晶よりなるＰＺＴ膜部分３４Ｃとより
なり、前記ＰＺＴ膜部分３４Ａは組成Ｐｂ1.05（Ｚｒ
0.70Ｔｉ0.30）Ｏ3を有し、前記下部電極３３の配向方
向に対応して主として＜１００＞方向に配向している。
【００３５】また、前記ＰＺＴ膜部分３４Ａ上に形成さ
れたＰＺＴ膜部分３４Ｂは組成Ｐｂ 1.05（Ｚｒ0.45Ｔｉ
0.55）Ｏ3を有し、前記ＰＺＴ膜部分３４Ａの配向方向
に対応して主として＜１００＞方向に配向している。さ
らに前記ＰＺＴ膜部分３４Ｂ上に形成されたＰＺＴ膜部
分３４Ｃは、前記ＰＺＴ膜部分３４Ａと同様に＜１００
＞方向に配向し、組成Ｐｂ1.05（Ｚｒ0.70Ｔｉ0.30）Ｏ
3を有している。
れたＰＺＴ膜部分３４Ｂは組成Ｐｂ 1.05（Ｚｒ0.45Ｔｉ
0.55）Ｏ3を有し、前記ＰＺＴ膜部分３４Ａの配向方向
に対応して主として＜１００＞方向に配向している。さ
らに前記ＰＺＴ膜部分３４Ｂ上に形成されたＰＺＴ膜部
分３４Ｃは、前記ＰＺＴ膜部分３４Ａと同様に＜１００
＞方向に配向し、組成Ｐｂ1.05（Ｚｒ0.70Ｔｉ0.30）Ｏ
3を有している。
【００３６】かかる構成の強誘電体キャパシタ３０で
は、ＰＺＴ膜３４の主要部分は＜００１＞方向に配向し
た正方晶系のＰＺＴ膜部分３４Ｂよりなり、その結果、
強誘電体キャパシタ３０は大きな残留分極と優れたリテ
ンション特性とを示す。一方、かかる強誘電体キャパシ
タでは、上下の電極３３あるいは３５との界面に菱面体
晶系のＰＺＴ膜部分３４Ａあるいは３４Ｃが介在するた
め、電極界面への電荷の蓄積により生じると考えられる
抗電圧のシフトが抑制されるものと考えられる。
は、ＰＺＴ膜３４の主要部分は＜００１＞方向に配向し
た正方晶系のＰＺＴ膜部分３４Ｂよりなり、その結果、
強誘電体キャパシタ３０は大きな残留分極と優れたリテ
ンション特性とを示す。一方、かかる強誘電体キャパシ
タでは、上下の電極３３あるいは３５との界面に菱面体
晶系のＰＺＴ膜部分３４Ａあるいは３４Ｃが介在するた
め、電極界面への電荷の蓄積により生じると考えられる
抗電圧のシフトが抑制されるものと考えられる。
【００３７】なお、前記ＰＺＴ膜部分３４Ａあるいは３
４Ｃは、菱面体晶系の相に限定されるものではなく、図
８の相平衡図に示す斜方晶系層を使うことも可能であ
る。
４Ｃは、菱面体晶系の相に限定されるものではなく、図
８の相平衡図に示す斜方晶系層を使うことも可能であ
る。
【００３８】さらに、前記菱面体晶系のＰＺＴ膜部分３
４Ａおよび３４Ｃは、必ずしも前記電極３３および３５
の両者の界面に形成する必要はなく、一方だけでも効果
が得られる。
４Ａおよび３４Ｃは、必ずしも前記電極３３および３５
の両者の界面に形成する必要はなく、一方だけでも効果
が得られる。
【００３９】また前記ＰＺＴ膜部分３４Ａ〜３４Ｃは、
いずれもＬａを含み、組成が（Ｐｂ，Ｌａ）（Ｚｒ，Ｔ
ｉ）Ｏ3で表されるＰＬＺＴ膜であってもよい。さらに
前記ＰＺＴ膜部分３４Ａ〜３４Ｃは、ＳｒあるいはＣａ
を含むものであってもよい。
いずれもＬａを含み、組成が（Ｐｂ，Ｌａ）（Ｚｒ，Ｔ
ｉ）Ｏ3で表されるＰＬＺＴ膜であってもよい。さらに
前記ＰＺＴ膜部分３４Ａ〜３４Ｃは、ＳｒあるいはＣａ
を含むものであってもよい。
【００４０】先に図８で説明した相平衡図から、前記菱
面体晶系のＰＺＴ膜部分３４Ａおよび３４Ｃは、Ｐｂ
（Ｚｒ1-x，Ｔｉx）Ｏ3で表した場合の組成パラメータ
ｘを、おおよそ０．４８未満に設定することにより実現
でき、一方、前記正方晶系のＰＺＴ膜部分３４Ｂは、前
記組成パラメータｘをおおよそ０．４８以上に設定する
ことにより、実現できる。 ［第２実施例］次に、図１０の強誘電体キャパシタ３０
の製造工程について、図１１（Ａ）〜（Ｄ）を参照しな
がら、本発明の第２実施例として説明する。
面体晶系のＰＺＴ膜部分３４Ａおよび３４Ｃは、Ｐｂ
（Ｚｒ1-x，Ｔｉx）Ｏ3で表した場合の組成パラメータ
ｘを、おおよそ０．４８未満に設定することにより実現
でき、一方、前記正方晶系のＰＺＴ膜部分３４Ｂは、前
記組成パラメータｘをおおよそ０．４８以上に設定する
ことにより、実現できる。 ［第２実施例］次に、図１０の強誘電体キャパシタ３０
の製造工程について、図１１（Ａ）〜（Ｄ）を参照しな
がら、本発明の第２実施例として説明する。
【００４１】図１１（Ａ）を参照するに、ＳｉＯ2膜３
２を形成されたＳｉ基板３１上にはＡｒ雰囲気中におけ
るスパッタリングにより、前記下部電極３３を構成する
Ｐｔ膜が、約２００ｎｍの厚さに堆積される。その際、
スパッタ雰囲気中にＯ2を約２０％導入することによ
り、形成されるＰｔ膜を、通常の＜１１１＞方向に配向
した膜ではなく、＜１００＞方向に配向した膜とするこ
とができる。例えば文献H. H. Kim, et al., J. Mater.
Res. Soc. 14 (1999), pp.634を参照。
２を形成されたＳｉ基板３１上にはＡｒ雰囲気中におけ
るスパッタリングにより、前記下部電極３３を構成する
Ｐｔ膜が、約２００ｎｍの厚さに堆積される。その際、
スパッタ雰囲気中にＯ2を約２０％導入することによ
り、形成されるＰｔ膜を、通常の＜１１１＞方向に配向
した膜ではなく、＜１００＞方向に配向した膜とするこ
とができる。例えば文献H. H. Kim, et al., J. Mater.
Res. Soc. 14 (1999), pp.634を参照。
【００４２】次に図１１（Ｂ）の工程において、図１１
（Ａ）の構造上に、Ｐｂ：Ｚｒ：Ｔｉ比を１０５：７
０：３０とした２重量％のゾルゲル溶液を塗布し、乾燥
後、酸素雰囲気中、７００℃で６０秒間急速熱処理を行
う。これにより、前記Ｐｔ下部電極３３上に＜１００＞
方向に配向した、Ｐｂ1.05（Ｚｒ0.70Ｔｉ0.30）Ｏ3で
表される組成を有し、菱面体晶系に属するＰＺＴ結晶よ
りなるＰＺＴ膜部分３４Ａが、約２０ｎｍの厚さに形成
される。
（Ａ）の構造上に、Ｐｂ：Ｚｒ：Ｔｉ比を１０５：７
０：３０とした２重量％のゾルゲル溶液を塗布し、乾燥
後、酸素雰囲気中、７００℃で６０秒間急速熱処理を行
う。これにより、前記Ｐｔ下部電極３３上に＜１００＞
方向に配向した、Ｐｂ1.05（Ｚｒ0.70Ｔｉ0.30）Ｏ3で
表される組成を有し、菱面体晶系に属するＰＺＴ結晶よ
りなるＰＺＴ膜部分３４Ａが、約２０ｎｍの厚さに形成
される。
【００４３】次に図１１（Ｃ）の工程において、図１１
（Ｂ）の構造上にＰｂ：Ｚｒ：Ｔｉ比を１０５：４５：
５５とした１５重量％のゾルゲル溶液を塗布し、乾燥
後、酸素雰囲気中、７００°Ｃで６０秒間急速熱処理を
行う。これにより、前記ＰＺＴ膜部分３４Ａ上に＜００
１＞方向に配向した、Ｐｂ1.05（Ｚｒ0.45Ｔｉ0.55）Ｏ
3で表される組成を有し、正方晶系に属するＰＺＴ結晶
よりなるＰＺＴ膜部分３４Ｂが、約１８０ｎｍの厚さに
形成される。
（Ｂ）の構造上にＰｂ：Ｚｒ：Ｔｉ比を１０５：４５：
５５とした１５重量％のゾルゲル溶液を塗布し、乾燥
後、酸素雰囲気中、７００°Ｃで６０秒間急速熱処理を
行う。これにより、前記ＰＺＴ膜部分３４Ａ上に＜００
１＞方向に配向した、Ｐｂ1.05（Ｚｒ0.45Ｔｉ0.55）Ｏ
3で表される組成を有し、正方晶系に属するＰＺＴ結晶
よりなるＰＺＴ膜部分３４Ｂが、約１８０ｎｍの厚さに
形成される。
【００４４】さらに図１１（Ｄ）の工程において、菱面
体晶系のＰＺＴ膜部分３４Ｃを前記ＰＺＴ膜部分３４Ａ
と同様にして形成し、さらに前記ＰＺＴ膜部分３４Ａ上
にＰｔ上部電極３５を通常のスパッタリングにより形成
することにより、先に説明した強誘電体キャパシタ３０
が得られる。
体晶系のＰＺＴ膜部分３４Ｃを前記ＰＺＴ膜部分３４Ａ
と同様にして形成し、さらに前記ＰＺＴ膜部分３４Ａ上
にＰｔ上部電極３５を通常のスパッタリングにより形成
することにより、先に説明した強誘電体キャパシタ３０
が得られる。
【００４５】比較のため、同様なプロセスにより＜１１
１＞方向に配向したＰＺＴ膜を強誘電体キャパシタ絶縁
膜とする強誘電体キャパシタを作成したところ、本実施
例により形成された強誘電体キャパシタ３０では残留分
極Ｐｒの値が比較対照例の１．５倍まで増大しているの
が確認された。これは、キャパシタ絶縁膜３４中におい
てＰＺＴ膜３４Ｂが＜００１＞方向に配向していること
によるものと考えられる。
１＞方向に配向したＰＺＴ膜を強誘電体キャパシタ絶縁
膜とする強誘電体キャパシタを作成したところ、本実施
例により形成された強誘電体キャパシタ３０では残留分
極Ｐｒの値が比較対照例の１．５倍まで増大しているの
が確認された。これは、キャパシタ絶縁膜３４中におい
てＰＺＴ膜３４Ｂが＜００１＞方向に配向していること
によるものと考えられる。
【００４６】またデータ保持特性について、１５０°Ｃ
で１６０時間の加速試験を行ったところ、比較対照例で
は残留分極値Ｐｒが約２５％も減少したのに対し、本実
施例の強誘電体キャパシタ３０では残留分極値Ｐｒの減
少は５％以下であることが確認された。
で１６０時間の加速試験を行ったところ、比較対照例で
は残留分極値Ｐｒが約２５％も減少したのに対し、本実
施例の強誘電体キャパシタ３０では残留分極値Ｐｒの減
少は５％以下であることが確認された。
【００４７】さらに抗電圧のシフトについて見ると、本
実施例による強誘電体キャパシタ３０では、抗電圧Ｖｃ
のシフト量は０．１Ｖ以下であり、比較対照例の０．４
３Ｖに比べて大きく改善されていることが確認された。
実施例による強誘電体キャパシタ３０では、抗電圧Ｖｃ
のシフト量は０．１Ｖ以下であり、比較対照例の０．４
３Ｖに比べて大きく改善されていることが確認された。
【００４８】このように、本実施例による強誘電体キャ
パシタ３０では電気特性が従来の＜１１１＞方向に配向
したＰＺＴ膜を使った強誘電体キャパシタに比べて大き
く改善される。
パシタ３０では電気特性が従来の＜１１１＞方向に配向
したＰＺＴ膜を使った強誘電体キャパシタに比べて大き
く改善される。
【００４９】なお本実施例ではＰＺＴ膜を＜１００＞方
向に配向したＰｔ電極上に形成しているが、これを＜１
１１＞方向に配向した通常の（１１１）配向を有するＰ
ｔ電極上に形成することも可能である。
向に配向したＰｔ電極上に形成しているが、これを＜１
１１＞方向に配向した通常の（１１１）配向を有するＰ
ｔ電極上に形成することも可能である。
【００５０】また本実施例においてＰＺＴ膜はスパッタ
リング法により形成することも可能である。
リング法により形成することも可能である。
【００５１】この場合には、スパッタリングにより形成
されたＴｉ組成ｘが０．４８未満（ｘ＜０．４８）のア
モルファスＰＺＴ膜を、酸素雰囲気中の急速熱処理によ
り結晶化させ、菱面体晶系のＰＺＴ膜３４Ａを形成し、
その上にスパッタリングによりＴｉ組成ｘが０．４８以
上（０．４８≦ｘ）のアモルファスＰＺＴ膜を形成した
後、これを酸素雰囲気中の急速熱処理により結晶化さ
せ、正方晶系のＰＺＴ膜３４Ｂを形成する。さらにその
上に、前記ＰＺＴ膜３４Ａと同様に、菱面体晶系のＰＺ
Ｔ膜３４Ｃをスパッタリングおよび急速熱処理により形
成する。 ［第３実施例］なお、前記ＰＺＴ膜３４Ａ，３４Ｂ，３
４Ｃは、いずれもＣＶＤ法により形成することが可能で
ある。
されたＴｉ組成ｘが０．４８未満（ｘ＜０．４８）のア
モルファスＰＺＴ膜を、酸素雰囲気中の急速熱処理によ
り結晶化させ、菱面体晶系のＰＺＴ膜３４Ａを形成し、
その上にスパッタリングによりＴｉ組成ｘが０．４８以
上（０．４８≦ｘ）のアモルファスＰＺＴ膜を形成した
後、これを酸素雰囲気中の急速熱処理により結晶化さ
せ、正方晶系のＰＺＴ膜３４Ｂを形成する。さらにその
上に、前記ＰＺＴ膜３４Ａと同様に、菱面体晶系のＰＺ
Ｔ膜３４Ｃをスパッタリングおよび急速熱処理により形
成する。 ［第３実施例］なお、前記ＰＺＴ膜３４Ａ，３４Ｂ，３
４Ｃは、いずれもＣＶＤ法により形成することが可能で
ある。
【００５２】以下、前記ＰＺＴ膜３４Ａ，３４Ｂ，３４
ＣをＣＶＤ法により形成する本発明の第３実施例による
強誘電体キャパシタの製造方法を、再び図１１（Ａ）〜
（Ｄ）を参照しながら説明する。
ＣをＣＶＤ法により形成する本発明の第３実施例による
強誘電体キャパシタの製造方法を、再び図１１（Ａ）〜
（Ｄ）を参照しながら説明する。
【００５３】本実施例では図１１（Ａ）の工程は先の実
施例と同じであり、Ｓｉ基板３１を覆うＳｉＯ2膜３２
上に＜１００＞方向に配向したＰｔ膜が下部電極３３と
して形成される。
施例と同じであり、Ｓｉ基板３１を覆うＳｉＯ2膜３２
上に＜１００＞方向に配向したＰｔ膜が下部電極３３と
して形成される。
【００５４】次に図１１（Ｂ）の工程において図１１
（Ａ）の試料をＣＶＤ装置（図示せず）の処理容器内に
導入し、処理容器の内圧を１３０〜１３００Ｐａの範囲
に設定し、さらに被処理基板の温度を５００〜６００°
Ｃの範囲に設定する。
（Ａ）の試料をＣＶＤ装置（図示せず）の処理容器内に
導入し、処理容器の内圧を１３０〜１３００Ｐａの範囲
に設定し、さらに被処理基板の温度を５００〜６００°
Ｃの範囲に設定する。
【００５５】この状態で前記処理容器中にＰｂ，Ｚｒお
よびＴｉ気相原料としてＴＨＦで希釈したＰｂ（ＤＰ
Ｍ）2とＺｒ（ＤＭＨＤ）4とＴｉ（ｉＰｒＯ）2（ＤＰ
Ｍ）2とを、１：０．５６：０．４６の流量比で、Ａｒ
あるいはＨｅよりなるキャリアガスおよびＯ2ガスなど
の酸化ガスと共に導入し、前記Ｐｔ膜３３上に菱面体晶
系のＰＺＴ膜部分３３Ａを約２０ｎｍの厚さに成長させ
る。
よびＴｉ気相原料としてＴＨＦで希釈したＰｂ（ＤＰ
Ｍ）2とＺｒ（ＤＭＨＤ）4とＴｉ（ｉＰｒＯ）2（ＤＰ
Ｍ）2とを、１：０．５６：０．４６の流量比で、Ａｒ
あるいはＨｅよりなるキャリアガスおよびＯ2ガスなど
の酸化ガスと共に導入し、前記Ｐｔ膜３３上に菱面体晶
系のＰＺＴ膜部分３３Ａを約２０ｎｍの厚さに成長させ
る。
【００５６】次に図１１（Ｃ）の工程において前記気相
原料の流量比を１：０．５５：０．５５に変化させ、前
記ＰＺＴ膜部分３３Ａ上に正方晶系のＰＺＴ膜部分３３
Ｂを約１８０ｎｍの厚さに成長させる。
原料の流量比を１：０．５５：０．５５に変化させ、前
記ＰＺＴ膜部分３３Ａ上に正方晶系のＰＺＴ膜部分３３
Ｂを約１８０ｎｍの厚さに成長させる。
【００５７】最後に図１１（Ｄ）の工程において前記気
相原料の流量比を図１１（Ｂ）の場合と同じに設定し、
前記ＰＺＴ膜部分３３Ｂ上に菱面体晶系のＰＺＴ膜部分
３３Ｃを約２０ｎｍの厚さに成長させる。
相原料の流量比を図１１（Ｂ）の場合と同じに設定し、
前記ＰＺＴ膜部分３３Ｂ上に菱面体晶系のＰＺＴ膜部分
３３Ｃを約２０ｎｍの厚さに成長させる。
【００５８】なお、前記Ｐｂの気相原料としては、先に
説明したＰｂ（ＤＰＭ）2（Ｐｂ（Ｃ11Ｈ19Ｏ2）2）の
他に、Ｐｂ（Ｃ5Ｈ7Ｏ2）2，Ｐｂ（Ｃ11Ｈ19Ｏ2）2（Ｃ
10Ｈ 22Ｏ5）が使用可能である。同様にＺｒの気相原料
としては、先に説明したＺｒ（ＤＭＨＤ）4の他に、Ｚ
ｒ（ＤＰＭ）4やＺｒ（ｔＢｕＯ）（ＤＰＭ）3が使用可
能である。さらにＴｉの気相原料としては、先に説明し
たＴｉ（ｉＰｒＯ）2（ＤＰＭ）2の他に、Ｔｉ（ｉ−Ｐ
ｒＯ）2（ＤＭＨＤ）2やＴｉ（ｔ−ＡｍｙｌＯ）2（Ｄ
ＭＨＤ）2が使用可能である。 ［第４実施例］図１２（Ａ）〜図１７（Ｒ）は、本発明
の第４実施例によるＦｅＲＡＭの製造工程を示す。
説明したＰｂ（ＤＰＭ）2（Ｐｂ（Ｃ11Ｈ19Ｏ2）2）の
他に、Ｐｂ（Ｃ5Ｈ7Ｏ2）2，Ｐｂ（Ｃ11Ｈ19Ｏ2）2（Ｃ
10Ｈ 22Ｏ5）が使用可能である。同様にＺｒの気相原料
としては、先に説明したＺｒ（ＤＭＨＤ）4の他に、Ｚ
ｒ（ＤＰＭ）4やＺｒ（ｔＢｕＯ）（ＤＰＭ）3が使用可
能である。さらにＴｉの気相原料としては、先に説明し
たＴｉ（ｉＰｒＯ）2（ＤＰＭ）2の他に、Ｔｉ（ｉ−Ｐ
ｒＯ）2（ＤＭＨＤ）2やＴｉ（ｔ−ＡｍｙｌＯ）2（Ｄ
ＭＨＤ）2が使用可能である。 ［第４実施例］図１２（Ａ）〜図１７（Ｒ）は、本発明
の第４実施例によるＦｅＲＡＭの製造工程を示す。
【００５９】図１２（Ａ）を参照するに、ｐ型あるいは
ｎ型のＳｉ基板４１上にはｐ型ウェル４１Ａおよびｎ型
ウェル４１Ｂが形成され、さらに前記Ｓｉ基板４１上に
は各々のウェル４１Ａおよび４１Ｂ中においてそれぞれ
の活性領域を画成するフィールド酸化膜４２が形成され
ている。
ｎ型のＳｉ基板４１上にはｐ型ウェル４１Ａおよびｎ型
ウェル４１Ｂが形成され、さらに前記Ｓｉ基板４１上に
は各々のウェル４１Ａおよび４１Ｂ中においてそれぞれ
の活性領域を画成するフィールド酸化膜４２が形成され
ている。
【００６０】さらに、前記ｐ型ウェル４１Ａおよびｎ型
ウェル４１Ｂの活性領域上にはゲート酸化膜４３が形成
され、前記ｐ型ウェル４１Ａにおいては前記ゲート酸化
膜４３上にｐ型ポリシリコンゲート電極４４Ａが、また
前記ｎ型ウェル４１Ｂにおいては、前記ゲート酸化膜４
３上にｎ型ポリシリコンゲート電極４４Ｂが形成され
る。また、図示の例では前記フィールド酸化膜４２上に
ポリシリコン配線パターン４４Ｃ，４４Ｄが、前記ポリ
シリコンゲート電極４４Ａあるいは４４Ｂと同様に延在
している。
ウェル４１Ｂの活性領域上にはゲート酸化膜４３が形成
され、前記ｐ型ウェル４１Ａにおいては前記ゲート酸化
膜４３上にｐ型ポリシリコンゲート電極４４Ａが、また
前記ｎ型ウェル４１Ｂにおいては、前記ゲート酸化膜４
３上にｎ型ポリシリコンゲート電極４４Ｂが形成され
る。また、図示の例では前記フィールド酸化膜４２上に
ポリシリコン配線パターン４４Ｃ，４４Ｄが、前記ポリ
シリコンゲート電極４４Ａあるいは４４Ｂと同様に延在
している。
【００６１】また、図１２（Ａ）の構造では、前記ｐ型
ウェル４１Ａの活性領域中には前記ゲート電極４４Ａお
よびその両側の側壁絶縁膜を自己整合マスクにｎ型の不
純物をイオン注入することにより、ｎ型拡散領域４１
ａ，４１ｂが形成される。同様に、前記ｎ型ウェル４１
Ｂの活性領域中には前記ゲート電極４４Ｂおよびその両
側の側壁絶縁膜を自己整合マスクにｐ型の不純物をイオ
ン注入することにより、ｐ型拡散領域４１ｃ，４１ｄが
形成される。
ウェル４１Ａの活性領域中には前記ゲート電極４４Ａお
よびその両側の側壁絶縁膜を自己整合マスクにｎ型の不
純物をイオン注入することにより、ｎ型拡散領域４１
ａ，４１ｂが形成される。同様に、前記ｎ型ウェル４１
Ｂの活性領域中には前記ゲート電極４４Ｂおよびその両
側の側壁絶縁膜を自己整合マスクにｐ型の不純物をイオ
ン注入することにより、ｐ型拡散領域４１ｃ，４１ｄが
形成される。
【００６２】以上の工程は通常のＣＭＯＳ工程に他なら
ない。
ない。
【００６３】次に、図１２（Ｂ）の工程において、図１
２（Ａ）の構造上に厚さが約２００ｎｍのＳｉＯＮ膜４
５をＣＶＤ法により堆積し、さらにその上にＳｉＯ2膜
４６をＣＶＤ法により約１０００ｎｍの厚さに堆積す
る。
２（Ａ）の構造上に厚さが約２００ｎｍのＳｉＯＮ膜４
５をＣＶＤ法により堆積し、さらにその上にＳｉＯ2膜
４６をＣＶＤ法により約１０００ｎｍの厚さに堆積す
る。
【００６４】さらに図１２（Ｃ）の工程において前記Ｓ
ｉＯ2膜４６をＣＭＰ法により、前記ＳｉＯＮ膜４５を
ストッパとして研磨し、図１３（Ｄ）の工程においてこ
のようにして平坦化されたＳｉＯ2膜４６中に、コンタ
クトホール４６Ａ〜４６Ｄを、それぞれ前記拡散領域４
１ａ，４１ｂ，４１ｃおよび４１ｄが露出されるように
形成する。図示の例では、さらに前記ＳｉＯ2膜４６中
には前記配線パターン４４Ｃを露出するコンタクトホー
ル４６Ｅも形成されている。
ｉＯ2膜４６をＣＭＰ法により、前記ＳｉＯＮ膜４５を
ストッパとして研磨し、図１３（Ｄ）の工程においてこ
のようにして平坦化されたＳｉＯ2膜４６中に、コンタ
クトホール４６Ａ〜４６Ｄを、それぞれ前記拡散領域４
１ａ，４１ｂ，４１ｃおよび４１ｄが露出されるように
形成する。図示の例では、さらに前記ＳｉＯ2膜４６中
には前記配線パターン４４Ｃを露出するコンタクトホー
ル４６Ｅも形成されている。
【００６５】次に、図１３（Ｅ）の工程において図１３
（Ｄ）の構造上に前記コンタクトホール４６Ａ〜４６Ｅ
を埋めるようにＷ層４７を堆積し、さらに図１３（Ｆ）
の工程で前記Ｗ層４７を前記ＳｉＯ2膜４６をストッパ
としてＣＭＰ法により研磨し、前記コンタクトホール４
６Ａ〜４６Ｅにそれぞれ対応してＷプラグ４７Ａ〜４７
Ｅを形成する。
（Ｄ）の構造上に前記コンタクトホール４６Ａ〜４６Ｅ
を埋めるようにＷ層４７を堆積し、さらに図１３（Ｆ）
の工程で前記Ｗ層４７を前記ＳｉＯ2膜４６をストッパ
としてＣＭＰ法により研磨し、前記コンタクトホール４
６Ａ〜４６Ｅにそれぞれ対応してＷプラグ４７Ａ〜４７
Ｅを形成する。
【００６６】次に図１４（Ｇ）の工程において、図１３
（Ｆ）の構造上にＳｉＯＮよりなる酸化防止膜４８およ
びＳｉＯ2膜４９とをそれぞれ１００ｎｍおよび１３０
ｎｍの厚さに形成し、さらにＮ2雰囲気中、６５０°Ｃ
にて３０分間熱処理し、脱ガスを十分に行なう。
（Ｆ）の構造上にＳｉＯＮよりなる酸化防止膜４８およ
びＳｉＯ2膜４９とをそれぞれ１００ｎｍおよび１３０
ｎｍの厚さに形成し、さらにＮ2雰囲気中、６５０°Ｃ
にて３０分間熱処理し、脱ガスを十分に行なう。
【００６７】さらに図１４（Ｈ）の工程において、図１
４（Ｇ）の構造をスパッタ装置中に導入し、前記ＳｉＯ
2膜４９上に、厚さが２０ｎｍのＴｉ膜５０および厚さ
が１７５ｎｍのＰｔ膜５１をスパッタリングにより堆積
し、下側電極層を形成する。その際、前記Ｐｔ膜５１の
スパッタリングは、先の実施例のようにＡｒガスにＯ2
ガスを２０％添加した雰囲気中において行うのが好まし
い。
４（Ｇ）の構造をスパッタ装置中に導入し、前記ＳｉＯ
2膜４９上に、厚さが２０ｎｍのＴｉ膜５０および厚さ
が１７５ｎｍのＰｔ膜５１をスパッタリングにより堆積
し、下側電極層を形成する。その際、前記Ｐｔ膜５１の
スパッタリングは、先の実施例のようにＡｒガスにＯ2
ガスを２０％添加した雰囲気中において行うのが好まし
い。
【００６８】図１４（Ｈ）の工程では、前記Ｐｔ膜４１
の堆積の後、ＣＶＤ装置中においてＰＺＴあるいはＰＬ
ＺＴ膜５２を約２２０ｎｍの厚さに堆積する。その際、
本実施例ではＰＺＴ膜あるいはＰＬＺＴ膜５２の堆積
を、最初にＴｉ組成ｘが０．４８未満（ｘ＜０．４８）
の菱面体晶系に属するＰＺＴあるいはＰＬＺＴ膜を約２
０ｎｍの厚さに堆積し、次にＴｉ組成ｘが０．４８以上
（０．４８≦ｘ）の正方晶系に属するＰＺＴあるいはＰ
ＬＺＴ膜を約１８０ｎｍの厚さに堆積し、さらにＴｉ組
成ｘが０．４８未満の菱面体晶系に属するＰＺＴあるい
はＰＬＺＴ膜をその上にさらに約２０ｎｍの厚さに堆積
することにより行う。その際、これらのＰＺＴ膜あるい
はＰＬＺＴ膜の堆積は、ゾルゲル法あるいはスパッタリ
ング法によっても可能である。
の堆積の後、ＣＶＤ装置中においてＰＺＴあるいはＰＬ
ＺＴ膜５２を約２２０ｎｍの厚さに堆積する。その際、
本実施例ではＰＺＴ膜あるいはＰＬＺＴ膜５２の堆積
を、最初にＴｉ組成ｘが０．４８未満（ｘ＜０．４８）
の菱面体晶系に属するＰＺＴあるいはＰＬＺＴ膜を約２
０ｎｍの厚さに堆積し、次にＴｉ組成ｘが０．４８以上
（０．４８≦ｘ）の正方晶系に属するＰＺＴあるいはＰ
ＬＺＴ膜を約１８０ｎｍの厚さに堆積し、さらにＴｉ組
成ｘが０．４８未満の菱面体晶系に属するＰＺＴあるい
はＰＬＺＴ膜をその上にさらに約２０ｎｍの厚さに堆積
することにより行う。その際、これらのＰＺＴ膜あるい
はＰＬＺＴ膜の堆積は、ゾルゲル法あるいはスパッタリ
ング法によっても可能である。
【００６９】さらに、図１４（Ｈ）の工程では、前記急
速熱処理工程の後、前記基板４１をスパッタ装置に戻
し、前記強誘電体キャパシタ絶縁膜５２上にＰｔ膜ある
いはＩｒＯ2膜あるいはＳｒＲｕＯ3膜を約２００ｎｍの
厚さに堆積し、上側電極層５３を形成する。
速熱処理工程の後、前記基板４１をスパッタ装置に戻
し、前記強誘電体キャパシタ絶縁膜５２上にＰｔ膜ある
いはＩｒＯ2膜あるいはＳｒＲｕＯ3膜を約２００ｎｍの
厚さに堆積し、上側電極層５３を形成する。
【００７０】次に、図１４（Ｉ）の工程において前記上
側電極層５３上にレジストパターンを形成し、前記レジ
ストパターンをマスクに前記上側電極層５３をドライエ
ッチングすることにより、前記上側電極層５３に対応し
て上側電極パターン５３Ａが前記強誘電体キャパシタ絶
縁膜５２上に形成される。さらに図１４（Ｉ）の工程で
は、前記上側電極パターン５３Ａの形成後、Ｏ2雰囲気
中、６５０℃で６０分間のアニールを行ない、前記上側
電極層５３のスパッタリングおよびパターニングの際に
前記強誘電体キャパシタ絶縁膜５２に入った損傷を消滅
させる。
側電極層５３上にレジストパターンを形成し、前記レジ
ストパターンをマスクに前記上側電極層５３をドライエ
ッチングすることにより、前記上側電極層５３に対応し
て上側電極パターン５３Ａが前記強誘電体キャパシタ絶
縁膜５２上に形成される。さらに図１４（Ｉ）の工程で
は、前記上側電極パターン５３Ａの形成後、Ｏ2雰囲気
中、６５０℃で６０分間のアニールを行ない、前記上側
電極層５３のスパッタリングおよびパターニングの際に
前記強誘電体キャパシタ絶縁膜５２に入った損傷を消滅
させる。
【００７１】次に図１５（Ｊ）の工程において、形成し
たい強誘電キャパシタのキャパシタ絶縁膜パターンに対
応したレジストパターンを前記強誘電体キャパシタ絶縁
膜５２上に形成し、さらに前記レジストパターンをマス
クに前記強誘電体キャパシタ絶縁膜５２をドライエッチ
ングしてキャパシタ絶縁膜パターン５２Ａを形成し、さ
らに前記下側電極層５１上に、前記キャパシタ絶縁膜パ
ターン５２Ａを覆うように、前記強誘電体キャパシタ層
５２と同一の材料よりなるエンキャップ層５２Ｂを前記
強誘電体キャパシタ層５２と同様の条件でスパッタリン
グすることにより約２０ｎｍの厚さに堆積し、さらにＯ
2雰囲気中、７００℃にて６０秒間の急速熱処理を行な
う。前記エンキャップ層５２Ｂは、前記強誘電体キャパ
シタ絶縁膜５２Ａを還元作用から保護する。
たい強誘電キャパシタのキャパシタ絶縁膜パターンに対
応したレジストパターンを前記強誘電体キャパシタ絶縁
膜５２上に形成し、さらに前記レジストパターンをマス
クに前記強誘電体キャパシタ絶縁膜５２をドライエッチ
ングしてキャパシタ絶縁膜パターン５２Ａを形成し、さ
らに前記下側電極層５１上に、前記キャパシタ絶縁膜パ
ターン５２Ａを覆うように、前記強誘電体キャパシタ層
５２と同一の材料よりなるエンキャップ層５２Ｂを前記
強誘電体キャパシタ層５２と同様の条件でスパッタリン
グすることにより約２０ｎｍの厚さに堆積し、さらにＯ
2雰囲気中、７００℃にて６０秒間の急速熱処理を行な
う。前記エンキャップ層５２Ｂは、前記強誘電体キャパ
シタ絶縁膜５２Ａを還元作用から保護する。
【００７２】次に図１５（Ｋ）の工程において、前記下
側電極層５１上、すなわち前記エンキャップ層５２Ｂ上
に、形成したい下側電極パターンの形状に対応したレジ
ストパターンを形成し、前記レジストパターンをマスク
に前記エンキャップ層５２Ｂおよびその下の下側電極層
５０，５１をドライエッチングによりパターニングし、
下側電極５１Ａを形成する。さらに、図１１（Ｋ）の工
程では、前記下側電極パターン５１Ａのパターニングの
後、レジストパターンを除去し、Ｏ2雰囲気中、６５０
°Ｃで６０分間の熱処理を行なうことにより、前記ドラ
イエッチングに際して前記強誘電体キャパシタ絶縁膜５
２Ａ中に導入された損傷を解消する。
側電極層５１上、すなわち前記エンキャップ層５２Ｂ上
に、形成したい下側電極パターンの形状に対応したレジ
ストパターンを形成し、前記レジストパターンをマスク
に前記エンキャップ層５２Ｂおよびその下の下側電極層
５０，５１をドライエッチングによりパターニングし、
下側電極５１Ａを形成する。さらに、図１１（Ｋ）の工
程では、前記下側電極パターン５１Ａのパターニングの
後、レジストパターンを除去し、Ｏ2雰囲気中、６５０
°Ｃで６０分間の熱処理を行なうことにより、前記ドラ
イエッチングに際して前記強誘電体キャパシタ絶縁膜５
２Ａ中に導入された損傷を解消する。
【００７３】さらに図１５（Ｌ）の工程において、前記
図１５（Ｋ）の構造上にＳｉＯ2膜５４をＣＶＤ法によ
り典型的には２００ｎｍの厚さに堆積し、さらにＳＯＧ
膜５５をその上に堆積して段差を緩和する。前記ＳｉＯ
2膜５４およびＳＯＧ膜５５は、層間絶縁膜５６を構成
する。
図１５（Ｋ）の構造上にＳｉＯ2膜５４をＣＶＤ法によ
り典型的には２００ｎｍの厚さに堆積し、さらにＳＯＧ
膜５５をその上に堆積して段差を緩和する。前記ＳｉＯ
2膜５４およびＳＯＧ膜５５は、層間絶縁膜５６を構成
する。
【００７４】次に図１６（Ｍ）の工程において前記層間
絶縁膜５６中に前記上側電極パターン５３Ａを露出する
コンタクトホール５６Ａおよび前記下側電極パターン５
１Ａを露出するコンタクトホール５６Ｂが形成され、さ
らに図１６（Ｎ）の工程において前記層間絶縁膜５６、
およびその下のＳｉＯ2膜４９およびＳｉＯＮ酸化防止
膜４８を貫通して、前記Ｗプラグ４７Ｂおよび４７Ｄを
露出するコンタクトホール５６Ｃ，５６Ｄがそれぞれ形
成される。図１６（Ｍ）の工程では、前記コンタクトホ
ール５６Ａおよび５６Ｂのドライエッチングの後、Ｏ2
雰囲気中、５５０℃で６０分間熱処理することにより、
前記強誘電体膜パターン５２Ａ，５２Ｂにドライエッチ
ングに伴って導入された欠陥を解消する。
絶縁膜５６中に前記上側電極パターン５３Ａを露出する
コンタクトホール５６Ａおよび前記下側電極パターン５
１Ａを露出するコンタクトホール５６Ｂが形成され、さ
らに図１６（Ｎ）の工程において前記層間絶縁膜５６、
およびその下のＳｉＯ2膜４９およびＳｉＯＮ酸化防止
膜４８を貫通して、前記Ｗプラグ４７Ｂおよび４７Ｄを
露出するコンタクトホール５６Ｃ，５６Ｄがそれぞれ形
成される。図１６（Ｍ）の工程では、前記コンタクトホ
ール５６Ａおよび５６Ｂのドライエッチングの後、Ｏ2
雰囲気中、５５０℃で６０分間熱処理することにより、
前記強誘電体膜パターン５２Ａ，５２Ｂにドライエッチ
ングに伴って導入された欠陥を解消する。
【００７５】さらに図１６（Ｏ）の工程において、前記
コンタクトホール５６Ａと前記コンタクトホール５６Ｃ
とを電気的に接続するローカル配線パターン５７ＡがＴ
ｉＮ膜により形成され、同様なローカル配線パターン５
７Ｂ，５７Ｃが前記コンタクトホール５６Ｂ，５６Ｄ上
にも形成される。
コンタクトホール５６Ａと前記コンタクトホール５６Ｃ
とを電気的に接続するローカル配線パターン５７ＡがＴ
ｉＮ膜により形成され、同様なローカル配線パターン５
７Ｂ，５７Ｃが前記コンタクトホール５６Ｂ，５６Ｄ上
にも形成される。
【００７６】さらに図１７（Ｐ）の工程において、図１
６（Ｏ）の構造上にＳｉＯ2膜５８が形成され、図１７
（Ｑ）の工程において前記ＳｉＯ2膜５８中に前記Ｗプ
ラグ４７Ａ、ローカル配線パターン５７Ｂ，およびＷプ
ラグ４７Ｃを露出するコンタクトホール５８Ａ，５８Ｂ
および５８Ｃが形成される。
６（Ｏ）の構造上にＳｉＯ2膜５８が形成され、図１７
（Ｑ）の工程において前記ＳｉＯ2膜５８中に前記Ｗプ
ラグ４７Ａ、ローカル配線パターン５７Ｂ，およびＷプ
ラグ４７Ｃを露出するコンタクトホール５８Ａ，５８Ｂ
および５８Ｃが形成される。
【００７７】さらに図１７（Ｒ）の工程において前記コ
ンタクトホール５８Ａ，５８Ｂ，５８Ｃにそれぞれ対応
して、電極５９Ａ，５９Ｂ，５９Ｃが形成される。
ンタクトホール５８Ａ，５８Ｂ，５８Ｃにそれぞれ対応
して、電極５９Ａ，５９Ｂ，５９Ｃが形成される。
【００７８】以上の工程において、必要に応じて前記層
間絶縁膜およびローカル配線パターンを形成する工程を
繰り返すことにより、多層配線構造を形成することもで
きる。
間絶縁膜およびローカル配線パターンを形成する工程を
繰り返すことにより、多層配線構造を形成することもで
きる。
【００７９】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載された要旨内におい
て様々な変形・変更が可能である。
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載された要旨内におい
て様々な変形・変更が可能である。
【００８０】（付記１） 下部電極と、前記下部電極上
に形成されたペロブスカイト型構造を有する強誘電体膜
と、前記強誘電体膜上に形成された上部電極とよりな
り、前記強誘電体膜は、前記下部電極と上部電極の少な
くとも一方の界面に沿って形成され第１の結晶系に属す
る第１の強誘電体膜部分と、第２の、異なった結晶系に
属する第２の強誘電体膜部分とよりなることを特徴とす
る強誘電体キャパシタ。
に形成されたペロブスカイト型構造を有する強誘電体膜
と、前記強誘電体膜上に形成された上部電極とよりな
り、前記強誘電体膜は、前記下部電極と上部電極の少な
くとも一方の界面に沿って形成され第１の結晶系に属す
る第１の強誘電体膜部分と、第２の、異なった結晶系に
属する第２の強誘電体膜部分とよりなることを特徴とす
る強誘電体キャパシタ。
【００８１】（付記２） 前記第１の結晶系は菱面体晶
系であり、前記第2の結晶系は正方晶系であることを特
徴とする付記１記載の強誘電体キャパシタ。
系であり、前記第2の結晶系は正方晶系であることを特
徴とする付記１記載の強誘電体キャパシタ。
【００８２】（付記３） 前記第１の強誘電体膜部分
は、それぞれ前記下部電極および前記上部電極に沿って
形成された第１および第２の層を形成し、前記第２の強
誘電体膜部分は、前記第１および第２の層の間に形成さ
れることを特徴とする付記１または２記載の強誘電体キ
ャパシタ。
は、それぞれ前記下部電極および前記上部電極に沿って
形成された第１および第２の層を形成し、前記第２の強
誘電体膜部分は、前記第１および第２の層の間に形成さ
れることを特徴とする付記１または２記載の強誘電体キ
ャパシタ。
【００８３】（付記４） 前記第１および第２の強誘電
体膜部分は、いずれもＰｂ，ＺｒおよびＴｉを含むこと
を特徴とする付記１〜３のうち、いずれか一項記載の強
誘電体キャパシタ。
体膜部分は、いずれもＰｂ，ＺｒおよびＴｉを含むこと
を特徴とする付記１〜３のうち、いずれか一項記載の強
誘電体キャパシタ。
【００８４】（付記５） 前記第１および第２の強誘電
体膜部分は、組成パラメータｘを使ってＰｂ（Ｚ
ｒ1-x，Ｔｉx）Ｏ3で表される組成を有し、前記組成パ
ラメータｘは、前記第１の強誘電体膜部分においては
０．４８よりも小さく（ｘ＜０．４８）、また前記第２
の強誘電体膜部分においては０．４８以上（０．４８≦
ｘ）であることを特徴とする付記１〜４のうち、いずれ
か一項記載の強誘電体キャパシタ。
体膜部分は、組成パラメータｘを使ってＰｂ（Ｚ
ｒ1-x，Ｔｉx）Ｏ3で表される組成を有し、前記組成パ
ラメータｘは、前記第１の強誘電体膜部分においては
０．４８よりも小さく（ｘ＜０．４８）、また前記第２
の強誘電体膜部分においては０．４８以上（０．４８≦
ｘ）であることを特徴とする付記１〜４のうち、いずれ
か一項記載の強誘電体キャパシタ。
【００８５】（付記６） 前記第２の強誘電体膜部分
は、＜００１＞方向に配向していることを特徴とする付
記１〜５のうち、いずれか一項記載の強誘電体キャパシ
タ。
は、＜００１＞方向に配向していることを特徴とする付
記１〜５のうち、いずれか一項記載の強誘電体キャパシ
タ。
【００８６】（付記７） 前記第２の強誘電体膜部分
は、＜１１１＞方向に配向していることを特徴とする付
記１〜５のうち、いずれか一項記載の強誘電体キャパシ
タ。
は、＜１１１＞方向に配向していることを特徴とする付
記１〜５のうち、いずれか一項記載の強誘電体キャパシ
タ。
【００８７】（付記８） 前記下部電極は＜１００＞方
向に配向していることを特徴とする付記１〜７のうち、
いずれか一項記載の強誘電体キャパシタ。
向に配向していることを特徴とする付記１〜７のうち、
いずれか一項記載の強誘電体キャパシタ。
【００８８】（付記９） 前記下部電極は、＜１１１＞
方向に配向していることを特徴とする付記１〜７のう
ち、いずれか一項記載の強誘電体キャパシタ。
方向に配向していることを特徴とする付記１〜７のう
ち、いずれか一項記載の強誘電体キャパシタ。
【００８９】（付記１０） 前記第１の結晶系は斜方晶
系であり、前記第2の結晶系は正方晶系であることを特
徴とする付記１記載の強誘電体キャパシタ。
系であり、前記第2の結晶系は正方晶系であることを特
徴とする付記１記載の強誘電体キャパシタ。
【００９０】（付記１１） 前記第１および第２の強誘
電体膜部分は、ＣＶＤ法により形成されることを特徴と
する付記１〜１０のうち、いずれか一項記載の強誘電体
キャパシタ。
電体膜部分は、ＣＶＤ法により形成されることを特徴と
する付記１〜１０のうち、いずれか一項記載の強誘電体
キャパシタ。
【００９１】（付記１２） 前記第１および第２の強誘
電体膜部分は、ゾルゲル法により形成されることを特徴
とする付記１〜１０のうち、いずれか一項記載の強誘電
体キャパシタ。
電体膜部分は、ゾルゲル法により形成されることを特徴
とする付記１〜１０のうち、いずれか一項記載の強誘電
体キャパシタ。
【００９２】（付記１３） 前記第１および第２の強誘
電体膜部分は、スパッタリング法により形成されること
を特徴とする付記１〜１０のうち、いずれか一項記載の
強誘電体キャパシタ。
電体膜部分は、スパッタリング法により形成されること
を特徴とする付記１〜１０のうち、いずれか一項記載の
強誘電体キャパシタ。
【００９３】（付記１４） 基板と、前記基板上に形成
されたトランジスタと、前記基板上に前記トランジスタ
を覆うように形成された層間絶縁膜と、前記層間絶縁膜
上に形成された強誘電体キャパシタとよりなる半導体装
置であって、前記強誘電体キャパシタは付記１〜１１の
うち、いずれか一項に記載のものであることを特徴とす
る半導体装置。
されたトランジスタと、前記基板上に前記トランジスタ
を覆うように形成された層間絶縁膜と、前記層間絶縁膜
上に形成された強誘電体キャパシタとよりなる半導体装
置であって、前記強誘電体キャパシタは付記１〜１１の
うち、いずれか一項に記載のものであることを特徴とす
る半導体装置。
【００９４】
【発明の効果】本発明によれば、正方晶系に属し＜００
１＞方向に配向したペロブスカイト型強誘電体膜を使っ
た強誘電体キャパシタにおいて、上下電極との界面の少
なくとも一方に菱面体晶系に属するペロブスカイト型強
誘電体層を介在させることにより、強誘電体キャパシタ
のリテンション特性および疲労特性が向上し、しかもイ
ンプリント不良を抑制することが可能になる。
１＞方向に配向したペロブスカイト型強誘電体膜を使っ
た強誘電体キャパシタにおいて、上下電極との界面の少
なくとも一方に菱面体晶系に属するペロブスカイト型強
誘電体層を介在させることにより、強誘電体キャパシタ
のリテンション特性および疲労特性が向上し、しかもイ
ンプリント不良を抑制することが可能になる。
【図１】従来のＦｅＲＡＭの構成を示す図である。
【図２】従来の強誘電体キャパシタの構成を示す図であ
る。
る。
【図３】従来の強誘電体キャパシタの電気特性を示す図
である。
である。
【図４】強誘電体キャパシタに生じる疲労を説明する図
である。
である。
【図５】強誘電体キャパシタに生じるインプリント不良
を説明する図である。
を説明する図である。
【図６】従来の強誘電体キャパシタの電気特性を示す図
である。
である。
【図７】従来の強誘電体キャパシタの問題点を説明する
図である。
図である。
【図８】ＰＺＴ系材料の簡略化した相平衡図を示す図で
ある。
ある。
【図９】本発明の原理を説明する図である。
【図１０】本発明の第１実施例による強誘電体キャパシ
タの構成を示す図である。
タの構成を示す図である。
【図１１】（Ａ）〜（Ｄ）は、本発明の第2および第3実
施例による強誘電体キャパシタの製造工程を示す図であ
る。
施例による強誘電体キャパシタの製造工程を示す図であ
る。
【図１２】（Ａ）〜（Ｃ）は、本発明の第４実施例によ
るＦｅＲＡＭの製造工程を説明する図（その１）であ
る。
るＦｅＲＡＭの製造工程を説明する図（その１）であ
る。
【図１３】（Ｄ）〜（Ｆ）は、本発明の第４実施例によ
るＦｅＲＡＭの製造工程を説明する図（その２）であ
る。
るＦｅＲＡＭの製造工程を説明する図（その２）であ
る。
【図１４】（Ｇ）〜（Ｉ）は、本発明の第４実施例によ
るＦｅＲＡＭの製造工程を説明する図（その３）であ
る。
るＦｅＲＡＭの製造工程を説明する図（その３）であ
る。
【図１５】（Ｊ）〜（Ｌ）は、本発明の第４実施例によ
るＦｅＲＡＭの製造工程を説明する図（その４）であ
る。
るＦｅＲＡＭの製造工程を説明する図（その４）であ
る。
【図１６】（Ｍ）〜（Ｏ）は、本発明の第４実施例によ
るＦｅＲＡＭの製造工程を説明する図（その５）であ
る。
るＦｅＲＡＭの製造工程を説明する図（その５）であ
る。
【図１７】（Ｐ）〜（Ｒ）は、本発明の第４実施例によ
るＦｅＲＡＭの製造工程を説明する図（その６）であ
る。
るＦｅＲＡＭの製造工程を説明する図（その６）であ
る。
１０ ＦｅＲＡＭ
１１，４１ 基板
１１Ａ，４１Ａ，４１Ｂ ウェル
１１Ｂ，１１Ｃ，４１ａ〜４１ｄ 拡散領域
１２，４２ 素子分離領域
１３，４４Ａ，４４Ｂ ゲート電極
１４，４６，５６ 層間絶縁膜
１５ 下部電極
１６ 強誘電体キャパシタ絶縁膜
１７ 上部電極
１８ 絶縁膜
１８Ａ〜１８Ｃ，４６Ａ〜４６Ｄ，５６Ａ〜５６Ｄ，５
８Ａ〜５８Ｃ コンタクトホール １９Ａ，５７Ａ〜５７Ｃ ローカル配線 １９Ｂ ビットライン ２０ 保護絶縁膜 ４３ ゲート電極 ４４Ｃ，４４Ｄ ワードライン ４５，４８ ＳｉＯＮ膜 ４７ Ｗ層 ４７Ａ〜４７Ｅ Ｗプラグ ４９ ＳｉＯ2膜 ５０，５１ 下部電極層 ５２ ＰＺＴ膜 ５２Ａ キャパシタ絶縁膜 ５２Ｂ エンキャップ層 ５３ 上部電極層 ５３Ａ 上部電極 ５４ ＳｉＯ2膜 ５５ ＳＯＧ膜 ５９Ａ〜５９Ｃ 配線パターン
８Ａ〜５８Ｃ コンタクトホール １９Ａ，５７Ａ〜５７Ｃ ローカル配線 １９Ｂ ビットライン ２０ 保護絶縁膜 ４３ ゲート電極 ４４Ｃ，４４Ｄ ワードライン ４５，４８ ＳｉＯＮ膜 ４７ Ｗ層 ４７Ａ〜４７Ｅ Ｗプラグ ４９ ＳｉＯ2膜 ５０，５１ 下部電極層 ５２ ＰＺＴ膜 ５２Ａ キャパシタ絶縁膜 ５２Ｂ エンキャップ層 ５３ 上部電極層 ５３Ａ 上部電極 ５４ ＳｉＯ2膜 ５５ ＳＯＧ膜 ５９Ａ〜５９Ｃ 配線パターン
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F083 FR02 GA21 JA05 JA15 JA38
JA39 MA06 MA19 NA08 PR21
PR22 PR23 PR33 PR34
Claims (7)
- 【請求項１】 下部電極と、 前記下部電極上に形成されたペロブスカイト型構造を有
する強誘電体膜と、 前記強誘電体膜上に形成された上部電極とよりなり、 前記強誘電体膜は、前記下部電極と上部電極の少なくと
も一方の界面に沿って形成され第１の結晶系に属する第
１の強誘電体膜部分と、第２の、異なった結晶系に属す
る第２の強誘電体膜部分とよりなることを特徴とする強
誘電体キャパシタ。 - 【請求項２】 前記第１の結晶系は菱面体晶系であり、
前記第2の結晶系は正方晶系であることを特徴とする請
求項１記載の強誘電体キャパシタ。 - 【請求項３】 前記第１の強誘電体膜部分は、それぞれ
前記下部電極および前記上部電極に沿って形成された第
１および第２の層を形成し、前記第２の強誘電体膜部分
は、前記第１および第２の層の間に形成されることを特
徴とする請求項１または２記載の強誘電体キャパシタ。 - 【請求項４】 前記第１および第２の強誘電体膜部分
は、いずれもＰｂ，ＺｒおよびＴｉを含むことを特徴と
する請求項１〜３のうち、いずれか一項記載の強誘電体
キャパシタ。 - 【請求項５】 前記第１および第２の強誘電体膜部分
は、組成パラメータｘを使ってＰｂ（Ｚｒ1-x，Ｔｉx）
Ｏ3で表される組成を有し、前記組成パラメータｘは、
前記第１の強誘電体膜部分においては０．４８よりも小
さく（ｘ＜０．４８）、また前記第２の強誘電体膜部分
においては０．４８以上（０．４８≦ｘ）であることを
特徴とする請求項１〜４のうち、いずれか一項記載の強
誘電体キャパシタ。 - 【請求項６】 前記第２の強誘電体膜部分は、＜００１
＞方向に配向していることを特徴とする請求項１〜５の
うち、いずれか一項記載の強誘電体キャパシタ。 - 【請求項７】 基板と、前記基板上に形成されたトラン
ジスタと、前記基板上に前記トランジスタを覆うように
形成された層間絶縁膜と、前記層間絶縁膜上に形成され
た強誘電体キャパシタとよりなる半導体装置であって、
前記強誘電体キャパシタは請求項１〜６のうち、いずれ
か一項に記載のものであることを特徴とする半導体装
置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001336576A JP3971598B2 (ja) | 2001-11-01 | 2001-11-01 | 強誘電体キャパシタおよび半導体装置 |
| US10/103,894 US6841817B2 (en) | 2001-11-01 | 2002-03-25 | Ferroelectric capacitor and a semiconductor device |
| TW091105936A TW522555B (en) | 2001-11-01 | 2002-03-26 | Ferroelectric capacitor and a semiconductor device |
| EP02007739.2A EP1308990B1 (en) | 2001-11-01 | 2002-04-05 | Ferroelectric capacitor and a semiconductor device |
| KR1020020020105A KR100711742B1 (ko) | 2001-11-01 | 2002-04-12 | 강유전체 커패시터 및 반도체 장치 |
| CNB021161178A CN1204625C (zh) | 2001-11-01 | 2002-04-19 | 铁电电容器和半导体器件 |
| US10/967,210 US7423308B2 (en) | 2001-11-01 | 2004-10-19 | Ferroelectric capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001336576A JP3971598B2 (ja) | 2001-11-01 | 2001-11-01 | 強誘電体キャパシタおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142657A true JP2003142657A (ja) | 2003-05-16 |
| JP3971598B2 JP3971598B2 (ja) | 2007-09-05 |
Family
ID=19151377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001336576A Expired - Fee Related JP3971598B2 (ja) | 2001-11-01 | 2001-11-01 | 強誘電体キャパシタおよび半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6841817B2 (ja) |
| EP (1) | EP1308990B1 (ja) |
| JP (1) | JP3971598B2 (ja) |
| KR (1) | KR100711742B1 (ja) |
| CN (1) | CN1204625C (ja) |
| TW (1) | TW522555B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266429A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007335437A (ja) * | 2006-06-12 | 2007-12-27 | Seiko Epson Corp | 誘電体膜の製造方法 |
| US7473565B2 (en) | 2002-05-28 | 2009-01-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2009105228A (ja) * | 2007-10-23 | 2009-05-14 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| JP2010258046A (ja) * | 2009-04-21 | 2010-11-11 | Ulvac Japan Ltd | Ｐｚｔ薄膜の形成方法及び半導体装置の製造方法 |
| JP2010278476A (ja) * | 2010-09-06 | 2010-12-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2012151357A (ja) * | 2011-01-20 | 2012-08-09 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2013524511A (ja) * | 2010-04-02 | 2013-06-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 強誘電性電界効果トランジスタデバイス |
| JP2013258395A (ja) * | 2012-04-19 | 2013-12-26 | Sae Magnetics(H K )Ltd | 薄膜圧電素子およびその製造方法、マイクロアクチュエータ、ヘッドジンバルアセンブリおよびそれを備えたディスク駆動装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050094457A1 (en) * | 1999-06-10 | 2005-05-05 | Symetrix Corporation | Ferroelectric memory and method of operating same |
| JP3971598B2 (ja) * | 2001-11-01 | 2007-09-05 | 富士通株式会社 | 強誘電体キャパシタおよび半導体装置 |
| JP4040397B2 (ja) * | 2002-08-29 | 2008-01-30 | 富士通株式会社 | 容量素子を有する装置とその製造方法 |
| JP4315676B2 (ja) * | 2002-12-26 | 2009-08-19 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
| KR20040070564A (ko) * | 2003-02-04 | 2004-08-11 | 삼성전자주식회사 | 강유전체 커패시터 및 그 제조방법 |
| US7229662B2 (en) * | 2003-12-16 | 2007-06-12 | National University Of Singapore | Heterolayered ferroelectric thin films and methods of forming same |
| US20050145908A1 (en) * | 2003-12-30 | 2005-07-07 | Moise Theodore S.Iv | High polarization ferroelectric capacitors for integrated circuits |
| WO2005074032A1 (ja) * | 2004-01-28 | 2005-08-11 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US20050161717A1 (en) * | 2004-01-28 | 2005-07-28 | Fujitsu Limited | Semiconductor device and method of fabricating the same |
| WO2005106956A1 (ja) * | 2004-04-28 | 2005-11-10 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US7528530B2 (en) * | 2005-08-23 | 2009-05-05 | Canon Kabushiki Kaisha | Piezoelectric substance, piezoelectric substance element, liquid discharge head, liquid discharge device and method for producing piezoelectric substance |
| US7998362B2 (en) * | 2005-08-23 | 2011-08-16 | Canon Kabushiki Kaisha | Piezoelectric substance, piezoelectric element, liquid discharge head using piezoelectric element, liquid discharge apparatus, and production method of piezoelectric element |
| JP2007088147A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7692310B2 (en) * | 2006-03-27 | 2010-04-06 | Intel Corporation | Forming a hybrid device |
| US8471049B2 (en) * | 2008-12-10 | 2013-06-25 | Air Product And Chemicals, Inc. | Precursors for depositing group 4 metal-containing films |
| US20130093290A1 (en) * | 2011-10-17 | 2013-04-18 | U.S. Government As Represented By The Secretary Of The Army | Stylo-Epitaxial Piezoelectric and Ferroelectric Devices and Method of Manufacturing |
| US8866367B2 (en) | 2011-10-17 | 2014-10-21 | The United States Of America As Represented By The Secretary Of The Army | Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making |
| US9761785B2 (en) | 2011-10-17 | 2017-09-12 | The United States Of America As Represented By The Secretary Of The Army | Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing |
| US10266936B2 (en) | 2011-10-17 | 2019-04-23 | The United States Of America As Represented By The Secretary Of The Army | Process for making lead zirconate titanate (PZT) layers and/or platinum electrodes and products thereof |
| DE102012105036A1 (de) * | 2012-06-12 | 2013-12-12 | Pyreos Ltd. | Verfahren zum Herstellen eines Mikrosystems |
| WO2019005174A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | APPARATUS FOR GENERATING HARMONIC AND HIGHER RF SECTIONS |
| KR20220106336A (ko) * | 2021-01-22 | 2022-07-29 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US11690228B2 (en) * | 2021-02-25 | 2023-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Annealed seed layer to improve ferroelectric properties of memory layer |
Family Cites Families (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2583882B2 (ja) | 1987-03-26 | 1997-02-19 | 松下電器産業株式会社 | 配向性ペロブスカイト型化合物積層膜 |
| JP2544836B2 (ja) | 1990-11-06 | 1996-10-16 | 三菱電機株式会社 | キャパシタ |
| US5850089A (en) * | 1992-03-13 | 1998-12-15 | American Research Corporation Of Virginia | Modulated-structure of PZT/PT ferroelectric thin films for non-volatile random access memories |
| JPH0689986A (ja) | 1992-07-24 | 1994-03-29 | Mitsubishi Electric Corp | 電子デバイスおよびその製造方法 |
| US5572052A (en) * | 1992-07-24 | 1996-11-05 | Mitsubishi Denki Kabushiki Kaisha | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer |
| US5387459A (en) * | 1992-12-17 | 1995-02-07 | Eastman Kodak Company | Multilayer structure having an epitaxial metal electrode |
| US5650362A (en) * | 1993-11-04 | 1997-07-22 | Fuji Xerox Co. | Oriented conductive film and process for preparing the same |
| JP3476932B2 (ja) * | 1994-12-06 | 2003-12-10 | シャープ株式会社 | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 |
| JP3890634B2 (ja) * | 1995-09-19 | 2007-03-07 | セイコーエプソン株式会社 | 圧電体薄膜素子及びインクジェット式記録ヘッド |
| US5683614A (en) * | 1996-08-16 | 1997-11-04 | Sandia Corporation | Sol-gel type synthesis of Bi2 (Sr,Ta2)O9 using an acetate based system |
| US5719417A (en) * | 1996-11-27 | 1998-02-17 | Advanced Technology Materials, Inc. | Ferroelectric integrated circuit structure |
| JPH10214945A (ja) | 1997-01-30 | 1998-08-11 | Sharp Corp | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 |
| US6080499A (en) * | 1997-07-18 | 2000-06-27 | Ramtron International Corporation | Multi-layer approach for optimizing ferroelectric film performance |
| KR100275726B1 (ko) | 1997-12-31 | 2000-12-15 | 윤종용 | 강유전체 메모리 장치 및 그 제조 방법 |
| JP3520403B2 (ja) * | 1998-01-23 | 2004-04-19 | セイコーエプソン株式会社 | 圧電体薄膜素子、アクチュエータ、インクジェット式記録ヘッド、及びインクジェット式記録装置 |
| JP3594787B2 (ja) * | 1998-02-03 | 2004-12-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4122564B2 (ja) * | 1998-04-24 | 2008-07-23 | セイコーエプソン株式会社 | 圧電体素子、インクジェット式記録ヘッドおよびそれらの製造方法 |
| US6258459B1 (en) * | 1998-04-28 | 2001-07-10 | Tdk Corporation | Multilayer thin film |
| US5900274A (en) * | 1998-05-01 | 1999-05-04 | Eastman Kodak Company | Controlled composition and crystallographic changes in forming functionally gradient piezoelectric transducers |
| JPH11330411A (ja) * | 1998-05-13 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| US6541375B1 (en) * | 1998-06-30 | 2003-04-01 | Matsushita Electric Industrial Co., Ltd. | DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention |
| JP3482883B2 (ja) * | 1998-08-24 | 2004-01-06 | 株式会社村田製作所 | 強誘電体薄膜素子およびその製造方法 |
| DE19842816C1 (de) * | 1998-09-18 | 2000-02-03 | Siemens Ag | Verfahren zur Herstellung selbstpolarisierter ferroelektrischer Schichten, insbesondere PZT-Schichten, mit rhomboedrischer Kristallstruktur |
| US6376090B1 (en) * | 1998-09-25 | 2002-04-23 | Sharp Kabushiki Kaisha | Method for manufacturing a substrate with an oxide ferroelectric thin film formed thereon and a substrate with an oxide ferroelectric thin film formed thereon |
| US20020153543A1 (en) * | 1998-09-29 | 2002-10-24 | Takeshi Kijima | Method for manufacturing oxide ferroelectric thin film oxide ferroelectric thin film and oxide ferroelectric thin film element |
| JP4772188B2 (ja) * | 1998-11-30 | 2011-09-14 | アイメック | 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法 |
| US6385355B1 (en) * | 1999-03-15 | 2002-05-07 | Fuji Xerox Co., Ltd. | Optical deflection element |
| JP2000286396A (ja) * | 1999-03-31 | 2000-10-13 | Yamaha Corp | 強誘電体メモリ及び強誘電体メモリの製造方法 |
| JP2000031399A (ja) | 1999-06-09 | 2000-01-28 | Seiko Epson Corp | 誘電体素子及び半導体記憶装置 |
| US6495878B1 (en) * | 1999-08-02 | 2002-12-17 | Symetrix Corporation | Interlayer oxide containing thin films for high dielectric constant application |
| US6523943B1 (en) * | 1999-11-01 | 2003-02-25 | Kansai Research Institute, Inc. | Piezoelectric element, process for producing the piezoelectric element, and head for ink-jet printer using the piezoelectric element |
| JP2001196652A (ja) | 1999-11-01 | 2001-07-19 | Kansai Research Institute | 圧電体素子およびその製造方法ならびにそれを用いたインクジェット式プリンタヘッド |
| JP3401558B2 (ja) * | 1999-12-14 | 2003-04-28 | 独立行政法人産業技術総合研究所 | エピタキシャル複合構造体およびこのものを利用した素子 |
| US6277254B1 (en) * | 1999-12-16 | 2001-08-21 | Honeywell International Inc. | Ceramic compositions, physical vapor deposition targets and methods of forming ceramic compositions |
| US6576546B2 (en) * | 1999-12-22 | 2003-06-10 | Texas Instruments Incorporated | Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications |
| US6526833B1 (en) * | 2000-03-13 | 2003-03-04 | Massachusetts Institute Of Technology | Rhombohedral-phase barium titanate as a piezoelectric transducer |
| US6627930B1 (en) * | 2000-03-14 | 2003-09-30 | Fujitsu Limited | Ferroelectric thin film capacitors having multi-layered crystallographic textures |
| US6709776B2 (en) * | 2000-04-27 | 2004-03-23 | Tdk Corporation | Multilayer thin film and its fabrication process as well as electron device |
| JP2002170938A (ja) * | 2000-04-28 | 2002-06-14 | Sharp Corp | 半導体装置およびその製造方法 |
| JP4257485B2 (ja) * | 2000-06-21 | 2009-04-22 | セイコーエプソン株式会社 | セラミックス膜およびその製造方法ならびに半導体装置および圧電素子 |
| US6507060B2 (en) * | 2001-05-23 | 2003-01-14 | Winbond Electronics Corp. | Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same |
| JP3971598B2 (ja) * | 2001-11-01 | 2007-09-05 | 富士通株式会社 | 強誘電体キャパシタおよび半導体装置 |
-
2001
- 2001-11-01 JP JP2001336576A patent/JP3971598B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-25 US US10/103,894 patent/US6841817B2/en not_active Expired - Lifetime
- 2002-03-26 TW TW091105936A patent/TW522555B/zh not_active IP Right Cessation
- 2002-04-05 EP EP02007739.2A patent/EP1308990B1/en not_active Expired - Lifetime
- 2002-04-12 KR KR1020020020105A patent/KR100711742B1/ko not_active IP Right Cessation
- 2002-04-19 CN CNB021161178A patent/CN1204625C/zh not_active Expired - Fee Related
-
2004
- 2004-10-19 US US10/967,210 patent/US7423308B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7473565B2 (en) | 2002-05-28 | 2009-01-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2007266429A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007335437A (ja) * | 2006-06-12 | 2007-12-27 | Seiko Epson Corp | 誘電体膜の製造方法 |
| JP2009105228A (ja) * | 2007-10-23 | 2009-05-14 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| JP2010258046A (ja) * | 2009-04-21 | 2010-11-11 | Ulvac Japan Ltd | Ｐｚｔ薄膜の形成方法及び半導体装置の製造方法 |
| JP2013524511A (ja) * | 2010-04-02 | 2013-06-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 強誘電性電界効果トランジスタデバイス |
| JP2010278476A (ja) * | 2010-09-06 | 2010-12-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2012151357A (ja) * | 2011-01-20 | 2012-08-09 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2013258395A (ja) * | 2012-04-19 | 2013-12-26 | Sae Magnetics(H K )Ltd | 薄膜圧電素子およびその製造方法、マイクロアクチュエータ、ヘッドジンバルアセンブリおよびそれを備えたディスク駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100711742B1 (ko) | 2007-04-25 |
| US20050052823A1 (en) | 2005-03-10 |
| US7423308B2 (en) | 2008-09-09 |
| CN1416173A (zh) | 2003-05-07 |
| US20030080329A1 (en) | 2003-05-01 |
| KR20030038307A (ko) | 2003-05-16 |
| EP1308990A2 (en) | 2003-05-07 |
| EP1308990A3 (en) | 2007-09-26 |
| US6841817B2 (en) | 2005-01-11 |
| CN1204625C (zh) | 2005-06-01 |
| TW522555B (en) | 2003-03-01 |
| EP1308990B1 (en) | 2014-07-16 |
| JP3971598B2 (ja) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3971598B2 (ja) | 強誘電体キャパシタおよび半導体装置 | |
| US8357585B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5668303B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003152165A (ja) | 半導体装置およびその製造方法 | |
| US8349679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2007266429A (ja) | 半導体装置及びその製造方法 | |
| JP2006073648A (ja) | 半導体装置及びその製造方法 | |
| US6608339B2 (en) | Ferroelectric memory element | |
| JP3745553B2 (ja) | 強誘電体キャパシタ、半導体装置の製造方法 | |
| JP2005183841A (ja) | 半導体装置の製造方法 | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| JP4823895B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002324897A (ja) | 強誘電体半導体メモリ装置及びその製造方法 | |
| JP2002190578A (ja) | 半導体装置およびその製造方法 | |
| JP4579236B2 (ja) | 半導体装置の製造方法 | |
| JP4801078B2 (ja) | 半導体装置の製造方法 | |
| JP4567026B2 (ja) | 半導体装置の製造方法 | |
| JP2002043310A (ja) | 強誘電体膜の形成方法、および半導体装置の製造方法 | |
| JPH10270651A (ja) | 半導体記憶装置 | |
| KR100801202B1 (ko) | 반도체 장치의 제조 방법 | |
| JP5360161B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007184440A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JP2004303984A (ja) | 強誘電体メモリ素子およびその製造方法 | |
| JP2001077328A (ja) | 半導体装置の製造方法 | |
| JP2006261071A (ja) | 強誘電体薄膜の作製方法および半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140615 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |