CN100403541C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN100403541C
CN100403541C CNB2005100068452A CN200510006845A CN100403541C CN 100403541 C CN100403541 C CN 100403541C CN B2005100068452 A CNB2005100068452 A CN B2005100068452A CN 200510006845 A CN200510006845 A CN 200510006845A CN 100403541 C CN100403541 C CN 100403541C
Authority
CN
China
Prior art keywords
film
ferroelectric
semiconductor device
ferroelectric film
manufacturing semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100068452A
Other languages
English (en)
Other versions
CN1649159A (zh
Inventor
中村亘
高井一章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Memory Solution Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004325325A external-priority patent/JP4659436B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1649159A publication Critical patent/CN1649159A/zh
Application granted granted Critical
Publication of CN100403541C publication Critical patent/CN100403541C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B15/00—Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/18—Dials
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B15/00—Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/32—Cam systems or assemblies for operating knitting instruments
    • D04B15/322—Cam systems or assemblies for operating knitting instruments in circular knitting machines with needle cylinder and dial
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B15/00—Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/66—Devices for determining or controlling patterns ; Programme-control arrangements
    • D04B15/84—Jacquard cards or mechanisms
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B9/00—Circular knitting machines with independently-movable needles
    • D04B9/26—Circular knitting machines with independently-movable needles for producing patterned fabrics
    • D04B9/28—Circular knitting machines with independently-movable needles for producing patterned fabrics with colour patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Textile Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供半导体器件及其制造方法。在形成底部电极之后，在其上形成第一铁电膜。然后，使第一铁电膜结晶。随后，在第一铁电膜上形成第二铁电膜。接着，在第二铁电膜上形成顶部电极膜，并且使第二铁电膜结晶，使得能够在保持反向极化电荷在较高水平下的同时减少漏电流。

Description

半导体器件的制造方法
相关申请的交叉参考
本申请基于并且要求2004年01月28日提交的在先国际申请号PCT/JP2004/000749和2004年11月09日提交的在先日本专利申请号2004-325325的优先权权益，这里通过参考，并入其全部内容。
技术领域
本发明涉及一种具有铁电电容器的半导体器件及其制造方法，特别涉及一种成功降低漏电流的半导体器件及其制造方法。
背景技术
随着铁电存储器微型化的进展，电容器面积的减少和铁电电路系统从2T2C系统向1T1C系统的转变有加速之势。2T2C系统在单个存储器单元(cell)中具有两个晶体管和两个电容器，然而1T1C系统在单个存储器单元中具有单个晶体管和单个电容器。
电容器面积的减少和电路向着1T1C的转变，需要铁电膜的高反向极化电荷，从而通常在实践中使用PZT膜作为铁电膜。在朝着电容器面积的减少和电路的1T1C转变的这种趋势中，还需要利用PZT膜来抑制铁电电容器的极化反向电压。这种情形促进了PZT膜变薄。
然而，如果在与先前相同的电平下施加电压，则PZT膜的变薄造成了更大的电场，结果漏电流增大。漏电流主要地归因于颗粒(grain)边界中存在的空隙。
在形成具有PZT膜的铁电电容器的一般方法中，底部电极膜的形成、铁电膜的形成、铁电膜的结晶、顶部铁电膜的形成和退火以该次序来进行。在该方法中，铁电膜的晶体颗粒在其结晶过程中形成，同时在颗粒边界中产生空隙。顶部电极膜在顶部电极膜的形成工艺期间被嵌入于这些空隙中，这使得有效膜厚度变薄，造成漏电流的增大。
因此，空隙的减少能使得漏电流大为减小，即使具有很小的膜厚度，仍可获得足够低的漏电流用于实际的使用。
专利文献1(日本专利申请待审号Hei 10-321809)公开了一种如下所述的形成铁电电容器的方法。在该方法中，首先对作为铁电膜的SrBr2Ta2O9(SBT)膜重复三次旋转涂敷、烘干和结晶。然后进行第四次涂敷和烘干。然后在600℃下将这些膜退火5分钟，由此使得SBT膜具有非结晶或微晶状态。接着，在其上形成顶部电极膜，随后在降压气氛下退火30分钟。该方法在获得具有光滑表面的SBT膜(铁电膜)上是成功的。
专利文献2(日本专利申请待审号Hei 8-78636)公开了一种如下所述的形成铁电电容器的方法。在该方法中，首先，通过旋转涂敷将(Ba，Sr)TiO3(BST)膜形成为铁电膜，随后在低于结晶温度的低温下退火被重复多次。接着，在其上形成顶部电极膜。然后在不低于结晶温度的温度下进行退火。
专利文献3(日本专利申请待审号Hei 8-31951)公开了一种方法，在该方法中，PZT膜被结晶，在其上形成非晶态SrTiO3(STO)膜或BST膜，以及形成Pt顶部电极，还公开了一种方法，在该方法中，紧接在形成STO膜或BST膜之后，STO膜或BST膜在氧气中被结晶。
专利文献4(日本专利申请待审号2001-237384)公开了一种如下所述的旨在减小漏电流的方法。首先，具有佩罗夫斯基矿物(Perovskitic)结构的结晶铁电膜被形成于底部电极上。接着，在铁电膜上，铁电膜的原始(precursor)溶液被形成和烘干。接着，该叠层(stack)在不高于钙钛矿结晶温度的低温下被退火。在其上形成顶部电极，并且该叠层在不低于钙钛矿结晶温度的高温下被退火。
专利文献5(日本专利申请待审号2000-40799)公开了一种在铁电膜和顶部电极之间形成含有Pb、Pt和O的层的方法，用于抑制在Pt膜被用作顶部电极时由于Pt的催化作用所造成的铁电膜的氢降解。
在专利文献1所述的方法中利用PZT膜，由于PZT膜的结晶温度低于SBT膜的结晶温度，会带来这样的问题，即：在600℃下退火5分钟造成大晶体颗粒的生长，这就无法获得非结晶或微晶状态，更糟糕的是产生空隙。因此，如果应用于PZT膜，那么专利文献1中所述的方法在减小漏电流上并不成功。
另外，如果考虑PZT膜的结晶温度，降低退火温度，则可减少空隙，由此降低漏电流。然而，这带来另一问题，即反向极化电荷的下降。
同时，在专利文献2所述的方法中，紧接在形成顶部电极膜之前，即使退火温度被设定为结晶温度或更高，PZT膜的反向极化电荷在退火之后仍然降低。
同时，在专利文献3中所述的方法在获得满意水平的反向极化电荷(charge)上并不成功。
在专利文献4中所述的方法在降低漏电流上是成功的，但是遭受到反向极化电荷的降低和压印特性的下降。
在专利文献5中所述的方法可能在本质上抑制氢降解，但是可能引起顶部电极的剥离。也不可能获得足够水平的反向极化电荷。
因此，本发明的目的是提供一种半导体器件及其制造方法，它们能够在保持反向极化电荷在较高水平下的同时减少漏电流。
发明内容
本发明人已经进行了广泛研究，旨在解决上述问题，并且构思了如下所述的本发明的数个实施例。
作为解决上述问题的认真研究的结果，本发明人已经设计了如下所述的本发明的各种方案。
在按照本发明制造半导体器件的方法中，包括如下步骤：形成底部电极膜，随后在底部电极膜上形成非晶态第一铁电膜。接着，使第一铁电膜结晶。接着，在第一铁电膜上，形成非晶态第二铁电膜。随后在第二铁电膜上，形成不含Pt的顶部电极膜。然后，使第二铁电膜结晶。
按照上述制造方法，提供一种半导体器件，一般包括：底部电极；形成于底部电极上的第一铁电膜；经由溅射方法形成于第一铁电膜上的第二铁电膜，以填充第一铁电膜的表面上沿着颗粒边界存在的任何空隙；以及形成于第二铁电膜上的顶部电极。应当注意，第二铁电膜基本没有如第一铁电膜的表面上沿着颗粒边界存在的那种空隙。
附图说明
图1是示出了按照本发明实施例的方法而制造的铁电存储器(半导体器件)的存储单元阵列的结构电路图；
图2A至2G是依次示出了按照本发明实施例制造铁电存储器的方法的工艺步骤的示意剖面图；
图3A至3E是依次示出了形成铁电膜26的方法的工艺步骤的示意剖面图；
图4A是示出了形成铁电膜和顶部电极膜的示例方法的流程图；
图4B是示出了形成铁电膜和顶部电极膜的另一示例方法的流程图；
图4C是示出了形成铁电膜和顶部电极膜的又一示例方法的流程图；
图5A是示出了反向极化电荷的图；
图5B是示出了漏电流的图；
图6是示出了第三实验结果的图；
图7是示出了第四实验结果的图；
图8是示出了第五实验结果的图；
图9也是示出了第五实验结果的图；
图10是示出了退火时间和反向极化电荷的平面内分布3σ之间关系的图；
图11是示出了退火时间和薄层电阻之间关系的图；
图12是示出了参考晶片的薄层电阻和反向极化电荷水平(level)的平面内分布3σ之间关系的图；
图13是示出了第八实验结果的图；以及
图14是示出了电阻率和反向极化电荷水平的平面内分布3σ之间关系的图。
具体实施方式
下面的段落将参考附图，具体地描述本发明的实施例。图1是示出了按照本发明实施例的方法而制造的铁电存储器(半导体器件)的存储单元阵列的结构电路图。
该存储单元阵列具有：在一个方向上延伸的多条位线3；多条字线4和板线5，在与位线3延伸的方向正交的方向上延伸。按照本实施例的铁电存储器的多个存储单元被排列为阵列图案，以便与位线3、字线4和板线5所组成的栅格对准。每个存储单元具有铁电电容器1和MOS晶体管2。
MOS晶体管2的栅极连接于字线4。MOS晶体管2的一个源/漏极连接于位线3，另一源/漏极连接于铁电电容器1的一个电极。铁电电容器1的另一电极连接于板线5。每条字线4和板线5由多个MOS晶体管2共享，这些晶体管排列于与这些线的方向相同的方向上。类似地，每条位线3由多个MOS晶体管2共享，这些晶体管排列于与这些位线相同的方向上。字线4和板线5延伸的方向和位线3延伸的方向有时被分别称为行方向和列方向。
在铁电存储器的这样构造的存储单元阵列中，根据提供给铁电电容器1的铁电膜极化状态来存储数据。
下面的段落将描述按照本发明实施例制造铁电存储器(半导体器件)的方法。这里注意，为方便起见，将每个存储单元的剖面结构连同其制造方法一起来描述。图2A至2G是依次示出了按照本发明实施例的制造铁电存储器的方法的工艺步骤的示意剖面图。
在本实施例中，首先如图2A所示，元件隔离绝缘膜12被形成于硅衬底11的表面上。接着，通过选择性引入杂质，在预定区域(晶体管形成区域)中形成阱(未示出)。硅衬底11的导电类型可以是p型或n型。接着，具有LDD结构的CMOS晶体管13被形成于该有源区域中。随后，通过CVD方法形成抗氧化膜14，以覆盖CMOS晶体管13。例如，200nm厚度的SiON膜被形成为抗氧化膜14。接着，在抗氧化膜14上，例如通过CVD方法形成600nm的SiO2膜15。抗氧化膜14和SiO2膜15组成第一层间绝缘膜16。应当注意，SiO2膜15例如可利用TEOS(四乙基原硅酸盐)作为反应气体来形成。
接着，如图2B所示，通过化学机械抛光(CMP)从其顶表面抛光SiO2膜15，以便将第一层间绝缘膜16的厚度调整为例如785nm(以元件隔离绝缘膜12作为基线，在分界面之上测量的厚度)。接着，通过在650℃下在N2气氛中退火30分钟，将第一层间绝缘膜16彻底脱气。
随后如图2C所示，通过RF溅射方法，在用作底部电极粘着层的SiO2膜15上形成Al2O3膜18。Al2O3膜18的厚度例如被调整为20nm。
接着，如图2D所示，在Al2O3膜18上，通过溅射形成Pt膜25(底部电极膜)，该Pt膜用作铁电电容器的底部电极。Pt膜25的厚度例如被调整为155nm。
接着，如图2E所示，通过RF溅射方法，在Pt膜25上形成铁电膜26，该铁电膜用作铁电电容器的电容器绝缘膜。铁电膜26的厚度例如被调整为120nm。这里，铁电膜26例如被形成为双层膜。下面将说明制造方法。图3A至3E是依次示出了形成铁电膜26的方法的工艺步骤的示意剖面图。
首先，在底部电极膜25上，通过RF溅射方法，例如形成80nm厚度的非晶态PZT膜26a。接着，通过结晶退火，使PZT膜26a结晶。结果造成晶体颗粒边界51形成于PZT膜26a中，如图3B所示。接着，如图3C所示，通过RF溅射方法，在PZT膜26a上形成例如40nm厚度的非晶态PZT膜26b。然后，如图3D所示，顶部电极27被形成于PZT膜26b上，而不造成PZT膜26b的结晶。随后，进行结晶退火，由此使PZT膜26b结晶。这造成晶体颗粒边界52形成于PZT膜26b中，如图3E所示。
跟随铁电膜26的形成之后，在铁电膜26上形成顶部电极膜27，如图2E所示。在顶部电极膜27的形成中，跟随第一IrOx膜的形成之后的是快速热退火，接着是形成第二IrO2膜。
在形成第二IrO2膜之后，在顶部电极膜27上形成抗蚀图案，该抗蚀图案具有铁电电容器的顶部电极的图案，然后以该抗蚀图案作为掩膜，蚀刻顶部电极膜27。结果造成从顶部电极膜27形成顶部电极24，如图2F所示。接着，去除该抗蚀图案，该叠层在炉中被连续退火。这就是还原退火，用于从IrOx膜的形成所造成的损坏中恢复铁电膜26。并且该退火有助于铁电膜26的强化。在该退火工艺之后，重新形成另一抗蚀图案(未示出)，该抗蚀图案具有铁电电容器的电容器绝缘膜的图案，然后以该抗蚀图案作为掩膜，蚀刻铁电膜26。结果造成从铁电膜26形成电容器绝缘膜23，如图2F所示。然后去除该抗蚀图案，并且重新形成又一抗蚀图案(未示出)，该抗蚀图案具有铁电电容器的底部电极的图案，以该抗蚀图案作为掩膜，蚀刻Pt膜25和Al2O3膜18。结果造成从Pt膜25形成底部电极22，由此获得铁电电容器。
接着，如图2G所示，为了保护易受氢还原影响的由PZT组成的电容器绝缘膜23，通过溅射方法，在整个表面上，将Al2O3膜形成为保护膜19。该保护膜的厚度例如被调整为50nm。随后，通过CVD方法，将SiO2膜20形成为第二层间绝缘膜。SiO2膜20的厚度例如被调整为1500nm。然后通过CMP将SiO2膜20平坦化。
接着，通过以具有预定图案的抗蚀图案(未示出)作为掩膜，进行干蚀刻，在SiO2膜20、保护膜19、SiO2膜15和抗氧化膜14中，形成接触孔21，这些接触孔到达CMOS晶体管13的源/漏极扩散层上的硅化物层。
接着，去除该抗蚀图案，在接触孔21中形成Ti膜和TiN膜作为粘着层，并且在其中填充W膜。这些导电膜经受CMP工艺，由此仅在接触孔21中留下由粘着层和W膜组成的导电塞28。
接着，通过以具有另一预定图案的抗蚀图案(未示出)作为掩膜，进行干蚀刻，在SiO2膜20和保护膜19中形成到达顶部电极24的接触孔30和到达底部电极22的接触孔29。
随后去除该抗蚀图案，在SiO2膜20上例如形成Al布线31，该布线包含有连接组成CMOS晶体管13和顶部电极24的扩散层的部分。
尽管在图中未示出，但是跟随该工艺之后的是层间绝缘膜的形成、接触塞的形成和第二层布线的形成。例如，最后形成由TEOS氧化膜和SiN膜组成的覆盖膜，由此完成具有铁电电容器的铁电存储器。
在本实施例中，伴随着颗粒边界51形成于PZT膜26a，在PZT膜26a的表层部分中，沿着颗粒边界51形成空隙。然而，这些空隙被随后形成的PZT膜26b填充。另一方面，即使形成了颗粒边界52，PZT膜26b也会基本没有形成于其中的空隙，因为其结晶跟随顶部电极膜27的形成之后。这在减少漏电流上是成功的。
通过在形成顶部电极膜27之后使PZT膜26b结晶，还能够抑制反向极化电荷的下降。利用由相同材料组成的PZT膜26a和26b形成铁电膜26，还有利于获得高的反向极化电荷。然而，应当注意，如上所述，将含Pt的材料用于顶部电极膜27，将更可能造成剥离或者将更难以获得满意的反向极化电荷。因此需要将不含Pt的材料用于顶部电极膜27。
在上述方法中，例如形成具有大约为2μm2那么小的平面面积的铁电电容器，有时候可能造成反向极化电荷在晶片的中央部分中有所下降。这可能会不利地导致功能故障。在这种情况下，优选地提高组成顶部电极膜的材料(比如氧化铱)的电阻率，或者增加在形成顶部电极膜之后所进行的铁电膜结晶退火的温度和/或时间。
例如，该电阻率优选地被调整为具有其在350μΩ·cm到410μΩ·cm范围中的平均值。假定晶片的平面内变化为±5％，该电阻率落入近似从331μΩ·cm到431μΩ·cm的范围之内。例如，顶部电极膜的电阻率可通过增加氧气的流速或者通过在顶部电极膜的形成中降低溅射功率来提高。然而，溅射功率的降低不仅影响电阻率，还影响顶部电极膜的生长率，从而增加氧气流速比降低溅射功率更为优选。还有一种可能的情况，即：如果为此所用的装置、靶(target)等有所改变，尽管任何条件都未发生变化，所获得的膜的电阻率仍然会变化。在这种情况下，也优选地调整氧气流速和/或溅射功率。
至于结晶退火的条件，优选地，例如在725℃的退火温度下将退火时间调整为120秒或更多，或者在750℃的退火温度下将退火时间调整为20秒或更多。一般说来，如下详述(参见第七实验)，优选地，在能够获得热能的条件(例如，温度和退火时间的组合)下进行结晶退火，在利用该热能对于如下所述制造出的参考晶片在Ar气氛中以正面向下的方式进行快速热退火之后，参考晶片的前表面的薄层电阻变为1218Ω/□或以下。这里所用的参考晶片是这样制造的：在50keV的加速电压和1×1014原子/平方厘米的剂量下，从0°的扭转(twsit)角和7°的倾斜角所表示的方向上，将B+离子注入到Si晶片中，然后在Si晶片的后表面上依次形成20nm厚度的Ti膜和180nm厚度的Pt膜，其中该Si晶片具有N型导电性、(100)的表面晶体取向和4±1Ω·cm的电阻率。
在这些条件下形成铁电电容器，使得可以抑制反向极化电荷的晶片内变化，也使得能够以更高的生产率获得具有期望特性的半导体器件。
应当注意，组成铁电膜的材料不限于PZT，例如还可以是掺杂有Ca、Sr、La、Nb、Ta、Ir和/或W的PZT。除了PZT基的膜之外，还允许形成SBT基的膜或Bi层叠结构的组合系统膜。还允许利用相互不同的材料来制成第一铁电膜和第二铁电膜。
铁电存储器的单元结构不限于1T1C系统，还可以是2T2C系统。
[实验]
下面的段落将描述本发明人实际进行的实验的结果。
[第一实验]
在第一实验中，通过热氧化，在Si衬底的表面上形成100nm厚度的SiO2膜。接着，利用Al2O3靶，通过溅射方法，在SiO2膜上形成20nm厚度的Al2O3膜。溅射条件包括：功率：2kW；Ar流速：20sccm；温度：室温；以及膜生长时间：34秒。接着，利用Pt靶，通过溅射方法，在Al2O3膜上形成155nm厚度的Pt膜。溅射条件包括：功率：1kW；Ar流速：116sccm；温度：350℃；以及膜生长时间：93秒。由此将Pt膜形成为底部电极膜。
接着，基于图4A至4C所示的三种方法，形成铁电膜和顶部电极膜。图4A是示出了按照本发明实施例的示例方法的流程图。图4B是示出了按照第一比较实例的方法的流程图，图4C是示出了按照第二比较实例的方法的流程图。这里第一比较实例对应于常规的方法。
在本发明的实例中，如图4A所示，如上所述形成底部电极膜(步骤S1)，利用PZT靶，通过溅射方法，形成第一PZT膜(对应于PZT膜26a的膜)(步骤S2)。溅射条件包括：功率：1kW；Ar流速：20sccm；温度：50℃；以及膜生长时间：214秒。发现这样获得的第一PZT膜的厚度为130nm，Pb含量为1.13。这里，Pb含量涉及Pb、Zr和Ti的成分比率，表示为当假定Zr和Ti的总量为1时Pb的量(比率)。
接着，利用快速热退火装置，将第一PZT膜结晶(步骤S3)。这里，退火条件包括：温度：585℃；Ar流速：1.975slm；O2流速：25sccm；以及加热时间：90秒。
接着，利用PZT靶，通过溅射方法，在第一PZT膜上形成第二PZT膜(对应于PZT膜26b的膜)(步骤S4)。这里，溅射条件包括：功率：1kW；Ar流速：20sccm；温度：50℃；以及膜生长时间：33秒。发现这样获得的第二PZT膜的厚度为20nm，Pb含量为1.24。
然后，利用Ir靶，通过溅射方法，在第二PZT膜上，形成IrO2膜作为顶部电极膜。这里，溅射条件包括：功率：2kW；Ar流速：100sccm；O2流速：56sccm；温度：20℃；以及膜生长时间：9秒。发现这样获得的IrO2膜的厚度为47nm。
接着，利用快速热退火装置，将第二PZT膜结晶(步骤S6)。这里，退火条件包括：温度：725℃；Ar流速：2slm；O2流速：20sccm；以及退火时间：20秒。
在第一比较实例(常规的实例)中，如图4B所示，如上所述形成底部电极膜(步骤S11)，利用PZT靶，通过溅射方法，在底部电极膜上形成PZT膜(步骤S12)。这里，溅射条件包括：功率：1kW；Ar流速：20sccm；温度：50℃；以及膜生长时间：247秒。发现这样获得的PZT膜的厚度为150nm，Pb含量为1.13。
接着，利用快速热退火装置，将PZT膜结晶(步骤S13)。这里，退火条件包括：温度：585℃；Ar流速：1.975slm；O2流速：25sccm；以及退火时间：90秒。
接着，利用Ir靶，通过溅射方法，在PZT膜上形成IrO2膜作为顶部电极膜(步骤S14)。这里，溅射条件包括：功率：2kW；Ar流速：100sccm；O2流速：56sccm；温度：20℃；以及膜生长时间：9秒。发现这样获得的IrO2膜的厚度为47nm。
然后，利用快速热退火装置，通过退火，将PZT膜完全结晶(步骤S15)。这里，退火条件包括：温度：725℃；Ar流速：2slm；O2流速：20sccm；以及加热时间：20秒。
在第二比较实例中，如图4C所示，如上所述形成底部电极膜(步骤S21)，利用PZT靶，通过溅射方法，在底部电极膜上形成第一PZT膜(步骤S22)。这里，溅射条件包括：功率：1kW；Ar流速：20sccm；温度：50℃；以及膜生长时间：214秒。发现这样获得的第一PZT膜的厚度为130nm，Pb含量为1.13。
接着，利用快速热退火装置，将第一PZT膜结晶(步骤S23)。这里，退火条件包括：温度：585℃；Ar流速：1.975slm；O2流速：25sccm；以及退火时间：90秒。
接着，利用PZT靶，通过溅射方法，在第一PZT膜上形成第二PZT膜(对应于PZT膜26b的膜)(步骤S24)。这里，溅射条件包括：功率：1kW；Ar流速：20sccm；温度：50℃；以及膜生长时间：33秒。发现这样获得的第二PZT膜的厚度为20nm，Pb含量为1.24。
然后，将第二PZT膜结晶(步骤S25)。这里，退火条件包括：温度：585℃；Ar流速：1.975slm；O2流速：25sccm；以及退火时间：90秒。
接着，利用Ir靶，通过溅射方法，在第二PZT膜上形成IrO2膜作为顶部电极膜(步骤S26)。这里溅射条件包括：功率：2kW；Ar流速：100sccm；O2流速：56sccm；温度：20℃；以及膜生长时间：9秒。发现这样获得的IrO2膜的厚度为47nm。
然后，利用快速热退火装置将第二PZT膜结晶(步骤S27)。这里，退火条件包括：温度：725℃；Ar流速：2slm；O2流速：20sccm；以及退火时间：20秒。
在这样形成三类铁电电容器之后，测量每个铁电电容器的反向极化电荷和漏电流。在顶部电极膜和底部电极膜之间施加3V电压的情况下，测量反向极化电荷，在顶部电极膜和底部电极膜之间施加5V电压的情况下，测量漏电流。结果如表1所示。
[表1]
  反向极化电荷(3V)   漏电流(5V)
实施例   22μC/cm<sup>2</sup>   4.3×10<sup>-10</sup>A
第一比较实例(常规的实例)   22μC/cm<sup>2</sup>   2.2×10<sup>-8</sup>A
第二比较实例   19μC/cm<sup>2</sup>   4.3×10<sup>-10</sup>A
如表1所示，与对应于常规实例的第一比较实例相比，本发明的实施例在将漏电流降低两个左右数量级、同时保持高的反向极化电荷上是成功的。另一方面，与第一比较实例相比，第二比较实例在减少漏电流上是成功的，但是在反向极化电荷上不利地降低了3μC/cm2。
(第二实验)
在第二实验中，在第一PZT膜和第二PZT膜的各种厚度下，依照图4A所示的方法，制造出各种铁电电容器。第一和第二PZT膜的每个膜的厚度通过改变膜生长时间来调整，总的膜厚度固定为120nm。与第一实验中所述相似地测量反向极化电荷和漏电流。结果如图5A和图5B所示。
如图5A和图5B所示，具有60nm厚度的第一PZT膜和60nm厚度的第二PZT膜的样本A在漏电流方面成功地使其降低了，但是在反向极化电荷方面极低。具有120nm厚度的第一PZT膜但是没有第二PZT膜的样本F在反向极化电荷上是高的，但是在漏电流上也高。与此相对照，具有80nm厚度的第一PZT膜和40nm厚度的第二PZT膜的样本B、具有90nm厚度的第一PZT膜和30nm厚度的第二PZT膜的样本C、具有100nm厚度的第一PZT膜和20nm厚度的第二PZT膜的样本D、具有110nm厚度的第一PZT膜和10nm厚度的第二PZT膜的样本E在获得高反向极化电荷上是成功的，在漏电流方面也较低。
从这些结果中可推想，具有比第二PZT膜的厚度更小的厚度的第一PZT膜(第一铁电膜)造成反向极化电荷的锐减，反过来，具有第一PZT膜的厚度的50％或更少的厚度的第二PZT膜在获得高反向极化电荷上是成功的。因此优选地，第二铁电膜的厚度被调整为第一铁电膜的厚度的50％或更少。还假想，第二PZT膜(第二铁电膜)的更大厚度造成更低的漏电流。
(第三实验)
在第三实验中，依照图4A所示的方法，制造出铁电电容器。在步骤S5中，将具有337μΩ·cm的平面内平均电阻率的IrO2膜形成为顶部电极膜。在步骤S6中，在725℃下进行退火20秒。铁电电容器的平面几何形状是1.15μm×1.8μm的矩形。测量反向极化电荷的平面内分布。结果如图6所示。图6的底部边缘落在取向平边(orientation flat)上。这同样适用于随后所述的平面内分布图。
如图6所述，发现反向极化电荷较低的区域集中在晶片的中央部分。发现反向极化电荷的最大值(544.9fC/单元)和最小值(239.3fC/单元)之差近似为306fC/单元。分布3σ与182fC/单元一般大。
(第四实验)
同样在第四实验中，依照图4A所示的方法，制造出铁电电容器。在步骤S5中，在输出功率为2kW、Ar流速为100sccm、O2流速为60sccm、膜生长温度为20℃、膜生长时间为9秒的条件下，利用DC溅射装置，通过溅射，形成具有409μΩ·cm的平面内平均电阻率的IrO2膜作为顶部电极膜。在步骤S6中，在725℃下进行退火20秒。铁电电容器的平面几何形状是1.15μm×1.8μm的矩形。测量反向极化电荷的平面内分布。结果如图7所示。
如图7所示，发现与图6所示结果相比，反向极化电荷在晶片的中央部分有所提升，在外围部分有所减少。这成功地提高了反向极化电荷的平面内均匀性。更具体地，反向极化电荷的最大值(522.9fC/单元)和最小值(439.5fC/单元)之差被减少到与近似83fC/单元一样小，分布3σ也下降到与81fC/单元一样小。
(第五实验)
同样在第五实验中，在改变步骤S6中的退火条件同时，也依照图4A所示的方法，制造出两类铁电电容器。对于一个电容器，将退火条件设定为温度725℃和退火时间120秒，对于另一电容器，将退火条件设定为温度750℃和退火时间20秒。在步骤S5中，将具有337μΩ·cm的平面内平均电阻率的IrO2膜形成为顶部电极膜。铁电电容器的平面几何形状是1.15μm×1.8μm的矩形。测量反向极化电荷的平面内分布3σ。分别依序在图8和图9中示出结果。
如图8所示，与图6所示结果相比，温度为725℃、退火时间为120秒的退火条件造成反向极化电荷在晶片中央部分中增加，在外围部分中下降。这造成反向极化电荷的平面内分布均匀性的改善。更具体地，最大值(520fC/单元)和最小值(435fC/单元)之差被减少到与85fC/单元一样低，分布3σ也被降低到与75fC/单元一样低。
类似地，如图9所示，与图6所示结果相比，温度为750℃、退火时间为20秒的退火条件还造成反向极化电荷在晶片中央部分中增加，在外围部分中下降。这造成反向极化电荷的平面内分布均匀性的改善。更具体地，最大值(515fC/单元)和最小值(407fC/单元)之差被减少到与108fC/单元一样低，分布3σ也被降低到与81fC/单元一样低。
(第六实验)
在第六实验中，在改变步骤S6中的退火条件同时，依照图4A所示的方法，制造出六类铁电电容器。退火温度被设定为725℃或750℃，退火时间被设定为20秒、60秒或120秒。在步骤S5中，将具有337μΩ·cm的平面内平均电阻率的IrO2膜形成为顶部电极膜。铁电电容器的平面几何形状是1.15μm×1.8μm的矩形。测量反向极化电荷的平面内分布3σ。结果如图10所示。
如图10所示，725℃的退火温度造成分布3σ随着退火时间变化很大，可推想该退火不得不继续120秒或更多，以便将分布3σ抑制为期望值100fC/单元或以下。另一方面，750℃的退火温度成功地将分布3σ抑制为100fC/单元或以下，而与退火时间为20秒或更多均无关。
因此，在步骤S6的退火中可以说，如果退火时间在退火温度被设定为725℃时被设定为120秒或更多，以及如果退火时间在退火温度被设定为750℃时被设定为20秒或更多，则能够将充足的热能提供给铁电电容器，反向极化电荷的平面内分布均匀性能够被进一步改善。
(第七实验)
在第七实验中，为了归纳第六实验中所获得的温度和退火时间的范围，进行了实验和讨论。
首先，获得Si晶片，该Si晶片具有N型的导电类型、(100)的表面晶体取向和4±1Ω·cm的电阻率。接着，在50keV的加速电压和1×1014原子/平方厘米的剂量下，从0°的扭转角和7°的倾斜角所表示的方向上，将B+离子注入到Si晶片中。接着，在Si晶片的后表面上，依次形成20nm厚度的Ti膜和180nm厚度的Pt膜。由此制造出参考晶片。然后，在Ar气氛中，以正面向下的方式，或者将其上形成有Pt膜的正后面(front back)保持向上，对参考晶片进行快速热退火。与第六实验中所述相似，在725℃或750℃的退火温度和20秒、60秒或120秒的退火时间的条件下，进行快速热退火。测量每个样本的薄层电阻。每个样本的最大薄层电阻如图11所示。
如图11所示，退火的较低能量造成更高的薄层电阻。换而言之，退火温度和退火时间变得越低和越短，提供给晶片的能量变得越小，薄层电阻变得越高。
图12示出了参考晶片的薄层电阻和反向极化电荷的平面内分布3σ之间的关系。应当注意，通过在Ar中退火之后进行测量，获得参考晶片的薄层电阻，通过在Ar气体和O2气体的混合气体中退火之后进行测量，获得反向极化电荷的平面内分布3σ。因此，这些气氛相互不同。然而，这样的差异并不影响热能。
如图12所示，反向极化电荷的平面内分布3σ在1218Ω/□或以下的薄层电阻变为最小和恒定。因此可以说通过在形成顶部电极膜的退火之后，向铁电电容器提供能够将参考晶片的表面的薄层电阻调节为1218Ω/□或以下的热能，能够成功获得100fC/单元或以下的反向极化电荷的平面内分布3σ。
(第八实验)
在第八实验中，也依照图4A所示的方法，制造出铁电电容器。在步骤S5中，与第四实验中所述相似，将具有409μΩ·cm的平面内平均电阻率的IrO2膜形成为顶部电极膜。在步骤S6中，与第五实验所述相似，在725℃下进行退火120秒。铁电电容器的平面几何形状是1.15μm×1.8μm的矩形。测量反向极化电荷的平面内分布。结果如图13所示。
如图13所示，发现在晶片中央部分中仅具有小的反向极化电荷的区域几乎消失，还发现反向极化电荷的平面内均匀性大大地增加。更具体地，反向极化电荷的最大值(580.5fC/单元)和最小值(535.8fC/单元)之差在最大限度上被减少为与近似45fC/单元一样小，还发现分布3σ减少到与33fC/单元一样小。从上面可以很清楚，不仅与图6所示结果相比，而且与图7和图8所示结果相比，第八实验在进一步改善分布均匀性上是成功的。还发现反向极化电荷的绝对值本质上也有所增加。
(第九实验)
在第九实验中，在改变顶部电极膜(IrO2膜)的平面内平均电阻率同时，也依照图4A所示方法，制造出铁电电容器。在步骤S6中，与第五实验中所述相似，在725℃下进行退火120秒。铁电电容器的平面几何形状是1.15μm×1.8μm的矩形。确定顶部电极膜的平面内平均电阻率和反向极化电荷的平面内分布3σ之间的关系。结果如图14所示。
如图14所示，发现平均电阻率落入从350到410μΩ·cm的范围中，发现反向极化电荷的分布3σ被抑制为与80fC/单元或以下一样小，证明了良好的分布。在该实验中发现电阻率的晶片内变化为±5％。考虑到晶片内变化，优选地，对于晶片平面中的每个点，将顶部电极膜的电阻率调整为落入从331到431μΩ·cm的范围中。
本发明使得能够减少漏电流而不造成反向极化电荷的下降。

Claims (12)

1.一种制造半导体器件的方法，包括如下步骤：
形成底部电极膜；
在所述底部电极膜上形成非晶态第一铁电膜；
使所述第一铁电膜结晶；
在所述第一铁电膜上形成非晶态第二铁电膜；
在所述第二铁电膜上形成不含Pt的顶部电极膜；以及
使所述第二铁电膜结晶。
2.如权利要求1所述的制造半导体器件的方法，其中：所述第一铁电膜和所述第二铁电膜是利用相同材料形成的。
3.如权利要求1所述的制造半导体器件的方法，其中：由Pb(Zrx，Ti1 -x)O3膜(0≤x≤1)组成的膜，或者由Pb(Zrx，Ti1-x)O3膜组成的、并且掺杂有选自于Ca、Sr、La、Nb、Ta、Ir、W构成的集合中至少任一元素的膜，被形成为所述第一和第二铁电膜。
4.如权利要求1所述的制造半导体器件的方法，其中：所述第二铁电膜的厚度被设定为所述第一铁电膜的厚度的50％或更少。
5.如权利要求1所述的制造半导体器件的方法，其中：所述第一和第二铁电膜通过溅射方法来形成。
6.如权利要求1所述的制造半导体器件的方法，其中：氧化铱膜被形成为所述顶部电极膜。
7.如权利要求1所述的制造半导体器件的方法，其中：在结晶之后具有钙钛矿结构的膜被形成为所述第一和第二铁电膜。
8.如权利要求1所述的制造半导体器件的方法，其中：具有350μΩ·cm到410μΩ·cm的平均电阻率的膜被形成为所述顶部电极膜。
9.如权利要求8所述的制造半导体器件的方法，其中：在每个点具有331μΩ·cm到431μΩ·cm的电阻率值的膜被形成为所述顶部电极膜。
10.如权利要求1所述的制造半导体器件的方法，其中：使所述第二铁电膜结晶的所述步骤具有如下步骤：在725℃下将所述第二铁电膜退火120秒或更长时间。
11.如权利要求1所述的制造半导体器件的方法，其中：使所述第二铁电膜结晶的所述步骤具有如下步骤：在750℃下将所述第二铁电膜退火20秒或更长时间。
12.如权利要求1所述的制造半导体器件的方法，其中：使所述第二铁电膜结晶的所述步骤具有如下步骤：在Ar气氛中以正面向下的方式进行快速热退火之后，在实现能够将参考晶片表面的薄层电阻调整为1218Ω/□或以下的热能的条件下，将所述第二铁电膜退火，所述参考晶片是这样获得的：在50keV的加速电压和1×1014原子/平方厘米的剂量下，从0°的扭转角和7°的倾斜角所表示的方向上，将B+离子注入到Si晶片中，然后在该Si晶片的后表面上依次形成20nm厚度的Ti膜和180nm厚度的Pt膜，所述Si晶片具有N型导电性、(100)的表面晶体取向和4±1Ω·cm的电阻率。
CNB2005100068452A 2004-01-28 2005-01-28 半导体器件的制造方法 Expired - Fee Related CN100403541C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPPCT/JP2004/000749 2004-01-28
PCT/JP2004/000749 WO2005074032A1 (ja) 2004-01-28 2004-01-28 半導体装置及びその製造方法
JP2004325325A JP4659436B2 (ja) 2004-01-28 2004-11-09 半導体装置の製造方法
JP2004325325 2004-11-09

Publications (2)

Publication Number Publication Date
CN1649159A CN1649159A (zh) 2005-08-03
CN100403541C true CN100403541C (zh) 2008-07-16

Family

ID=34889282

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100068452A Expired - Fee Related CN100403541C (zh) 2004-01-28 2005-01-28 半导体器件的制造方法

Country Status (4)

Country Link
US (1) US20080160645A1 (zh)
KR (1) KR100743166B1 (zh)
CN (1) CN100403541C (zh)
WO (1) WO2005074032A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4164701B2 (ja) 2006-05-31 2008-10-15 セイコーエプソン株式会社 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
JP2008124274A (ja) * 2006-11-13 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP2012151292A (ja) 2011-01-19 2012-08-09 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
RU2586576C1 (ru) 2014-12-05 2016-06-10 Закрытое акционерное общество "Лаборатория Касперского" Способ выполнения обращения к процедурам загрузочного драйвера

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003247A1 (en) * 1997-12-24 2002-01-10 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
US6338970B1 (en) * 1998-12-24 2002-01-15 Hyundai Electronics Industries Co., Ltd, Ferroelectric capacitor of semiconductor device and method for fabricating the same
CN1416173A (zh) * 2001-11-01 2003-05-07 富士通株式会社 铁电电容器和半导体器件

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
JP3033067B2 (ja) * 1992-10-05 2000-04-17 富士ゼロックス株式会社 多層強誘電体導膜の製造方法
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
JP3989027B2 (ja) * 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
JPH0878636A (ja) * 1994-08-31 1996-03-22 Fujitsu Ltd キャパシタを有する半導体装置の製造方法
JPH08264526A (ja) * 1995-03-20 1996-10-11 Olympus Optical Co Ltd 強誘電体薄膜の製造方法
JP3258899B2 (ja) * 1996-03-19 2002-02-18 シャープ株式会社 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
KR20010012368A (ko) * 1997-05-08 2001-02-15 마츠시타 덴끼 산교 가부시키가이샤 광기록매체 및 그것을 사용한 정보의 기록재생방법
JPH10321809A (ja) * 1997-05-19 1998-12-04 Sharp Corp 半導体記憶素子の製造方法
JP3126698B2 (ja) * 1998-06-02 2001-01-22 富士通株式会社 スパッタ成膜方法、スパッタ成膜装置及び半導体装置の製造方法
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2000091531A (ja) * 1998-09-11 2000-03-31 Nec Corp 薄膜キャパシタ及びその製造方法
EP1153424A1 (de) * 1998-12-23 2001-11-14 Infineon Technologies AG Kondensatorelektrodenanordnung
US6358889B2 (en) * 1998-12-28 2002-03-19 Venture Innovations, Inc. Viscosified aqueous chitosan-containing well drilling and servicing fluids
JP3545279B2 (ja) * 1999-10-26 2004-07-21 富士通株式会社 強誘電体キャパシタ、その製造方法、および半導体装置
JP2001237384A (ja) * 2000-02-22 2001-08-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2002170938A (ja) * 2000-04-28 2002-06-14 Sharp Corp 半導体装置およびその製造方法
JP4006929B2 (ja) * 2000-07-10 2007-11-14 富士通株式会社 半導体装置の製造方法
JP3940883B2 (ja) * 2000-09-18 2007-07-04 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
KR100379941B1 (ko) * 2001-03-06 2003-04-11 주승기 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법
KR100389033B1 (ko) * 2001-04-11 2003-06-25 삼성전자주식회사 강유전체 메모리소자 및 그 제조방법
JP3661850B2 (ja) * 2001-04-25 2005-06-22 富士通株式会社 半導体装置およびその製造方法
US6900498B2 (en) * 2001-05-08 2005-05-31 Advanced Technology Materials, Inc. Barrier structures for integration of high K oxides with Cu and Al electrodes
US6507060B2 (en) * 2001-05-23 2003-01-14 Winbond Electronics Corp. Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same
JP2003075671A (ja) * 2001-06-12 2003-03-12 Murata Mfg Co Ltd エピタキシャル強誘電体薄膜素子及びその製造方法
JP2003068991A (ja) * 2001-08-23 2003-03-07 Fujitsu Ltd 半導体装置及びその製造方法
US6528386B1 (en) * 2001-12-20 2003-03-04 Texas Instruments Incorporated Protection of tungsten alignment mark for FeRAM processing
JP3847645B2 (ja) * 2002-03-20 2006-11-22 富士通株式会社 半導体装置及びその製造方法
TWI226377B (en) * 2002-11-08 2005-01-11 Ind Tech Res Inst Dielectric material compositions
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
US20050070043A1 (en) * 2003-09-30 2005-03-31 Koji Yamakawa Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003247A1 (en) * 1997-12-24 2002-01-10 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
US6338970B1 (en) * 1998-12-24 2002-01-15 Hyundai Electronics Industries Co., Ltd, Ferroelectric capacitor of semiconductor device and method for fabricating the same
CN1416173A (zh) * 2001-11-01 2003-05-07 富士通株式会社 铁电电容器和半导体器件

Also Published As

Publication number Publication date
WO2005074032A1 (ja) 2005-08-11
KR20050077749A (ko) 2005-08-03
US20080160645A1 (en) 2008-07-03
CN1649159A (zh) 2005-08-03
KR100743166B1 (ko) 2007-07-27

Similar Documents

Publication Publication Date Title
KR101025189B1 (ko) 반도체 장치 및 그 제조 방법
US8513100B2 (en) Semiconductor device manufacturing method and semiconductor device
US6674633B2 (en) Process for producing a strontium ruthenium oxide protective layer on a top electrode
CN101253620B (zh) 半导体器件及其制造方法
KR100881382B1 (ko) 반도체 장치의 제조 방법
US8633036B2 (en) Manufacturing method of ferroelectric capacitor
CN100403541C (zh) 半导体器件的制造方法
CN101641782B (zh) 半导体器件及其制造方法
KR100785837B1 (ko) 반도체 장치 및 그 제조 방법
CN101636836B (zh) 半导体装置及其制造方法
JP3638518B2 (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
JP2008135543A (ja) 不揮発性記憶装置およびその製造方法
JP4659436B2 (ja) 半導体装置の製造方法
CN100390999C (zh) 半导体装置及其制造方法
CN100452404C (zh) 半导体装置的制造方法
JP5347344B2 (ja) 半導体装置の製造方法
JP2000174228A (ja) 半導体集積回路及びその製造方法
JP4167792B2 (ja) 半導体装置及びその製造方法
JP2012004448A (ja) 半導体装置の製造方法
JP2001250922A (ja) 半導体装置及びその製造方法
JP2009206189A (ja) 半導体装置及びその製造方法
JP2002289802A (ja) 強誘電体メモリ装置および製造方法
JP2002289799A (ja) 強誘電体メモリ装置および製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

TR01 Transfer of patent right

Effective date of registration: 20200807

Address after: Kanagawa Prefecture, Japan

Patentee after: Fujitsu semiconductor storage solutions Co.,Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: FUJITSU MICROELECTRONICS Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080716

Termination date: 20210128