KR100583114B1 - 하이브리드 스위치 셀 및 이를 이용한 메모리 장치 - Google Patents
하이브리드 스위치 셀 및 이를 이용한 메모리 장치 Download PDFInfo
- Publication number
- KR100583114B1 KR100583114B1 KR1020030089564A KR20030089564A KR100583114B1 KR 100583114 B1 KR100583114 B1 KR 100583114B1 KR 1020030089564 A KR1020030089564 A KR 1020030089564A KR 20030089564 A KR20030089564 A KR 20030089564A KR 100583114 B1 KR100583114 B1 KR 100583114B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- voltage
- hybrid switch
- data
- ferroelectric capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract 12
- 239000000872 buffer Substances 0.000 claims description 8
- 238000003491 array Methods 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 21
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000010397 one-hybrid screening Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 하이브리드 스위치 셀 및 이를 이용한 메모리 장치에 관한 것으로, 별도의 게이트 제어 신호가 필요없는 하이브리드 스위치를 이용하여 크로스 포인트 셀을 구현함으로써 전체적인 메모리의 사이즈를 줄일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은, 별도의 게이트 제어 신호가 불필요한 하이브리드 스위치 소자가 불휘발성 강유전체 캐패시터와 비트라인 사이에 연결되고, 불휘발성 강유전체 캐패시터의 다른 일단이 워드라인과 연결되며, 상술된 하이브리드 스위치 소자와 불휘발성 강유전체 캐패시터로 이루어진 단위 하이브리드 스위치 셀을 이용하여 크로스 포인트 셀 어레이를 구현함으로써 전체적인 칩 사이즈를 줄일 수 있도록 한다.
Description
도 1은 본 발명에 따른 하이브리드 스위치 셀의 구성도.
도 2는 도 1의 하이브리드 스위치의 단면도.
도 3은 본 발명에 따른 하이브리드 스위치 셀의 단면도.
도 4는 도 1의 하이브리드 스위치의 동작을 설명하기 위한 도면.
도 5a 내지 도 5c는 본 발명에 따른 하이브리드 스위치 셀의 워드라인 및 비트라인 전압 의존성을 설명하기 위한 도면.
도 6은 본 발명에 따른 하이브리드 스위치 셀을 이용한 메모리 장치의 구성도.
도 7은 도 6의 하이브리드 스위치 셀 어레이에 관한 레이아웃도.
도 8은 도 6의 하이브리드 스위치 셀 어레이에 관한 상세 회로도.
도 9는 도 8의 센스앰프에 관한 상세 회로도.
도 10은 도 6의 하이브리드 스위치 셀 어레이에 관한 다른 실시예.
도 11은 도 10의 센스앰프에 관한 상세 회로도.
도 12는 본 발명에 따른 하이브리드 스위치 셀을 이용한 메모리 장치의 리드 모드시 동작 타이밍도.
도 13은 본 발명에 따른 하이브리드 스위치 셀을 이용한 메모리 장치의 라이트 모드시 동작 타이밍도.
본 발명은 하이브리드 스위치 셀 및 이를 이용한 메모리 장치에 관한 것으로, 별도의 게이트 제어 신호가 필요없는 하이브리드 스위치를 이용하여 크로스 포인트 셀을 구현함으로써 메모리의 전체적인 사이즈를 줄일 수 있도록 하는 기술이다.
일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다.
이러한 종래의 불휘발성 강유전체 메모리 장치의 단위 셀은, 워드라인의 상태에 따라 스위칭 동작하여 서브 비트라인과 불휘발성 강유전체 캐패시터를 연결시키는 하나의 스위칭 소자와, 스위칭 소자의 일단과 플레이트 라인 사이에 연결된 하나의 불휘발성 강유전체 캐패시터를 구비하여 이루어진다.
여기서, 종래의 불휘발성 강유전체 메모리 장치의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
그런데, 이러한 NMOS트랜지스터를 스위칭 소자로 사용하여 셀 어레이를 구현할 경우 전체적인 칩 사이즈가 증가하게 되는 문제점이 있다. 이에 따라, 게이트 제어 신호가 불필요한 하이브리드 스위치 셀을 이용하여 크로스 포인트 셀을 구현함으로써 칩의 사이즈를 줄일 수 있도록 하는 본 발명의 필요성이 대두되었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로 다음과 같은 목적을 갖는다.
첫째, 별도의 게이트 제어 신호가 필요없는 하이브리드 스위치를 이용하여 크로스 포인트 셀을 구현함으로써 메모리의 전체적인 사이즈를 줄일 수 있도록 하는데 그 목적이 있다.
둘째, 상술된 하이브리드 스위치를 이용한 셀 어레이에서 리드/라이트 동작을 효율적으로 구동하여 메모리 셀의 동작 특성을 개선할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 하이브리드 스위치 셀은, 일단자가 워드라인과 연결된 불휘발성 강유전체 캐패시터; 및 불휘발성 강유전체 캐패시터의 타단자와 비트라인 사이에 병렬 연결된 PN 다이오드 스위치와 PNPN 다이오드 스위치를 포함하는 하이브리드 스위치를 구비하고, 하이브리드 스위치는 워드라인에 인가되는 전압이 제 1전압일 경우 불휘발성 강유전체 캐패시터에 저장된 데이타를 리드하도록 스위칭되고, 비트라인에 인가되는 전압이 제 1전압보다 큰 제 2전압일 경우 불휘발성 강유전체 캐패시터에 데이타를 라이트하도록 스위칭 동작을 수행하는 것을 특징으로 한다.
본 발명의 하이브리드 스위치 셀을 이용한 메모리 장치는, 로오와 컬럼 방향으로 복수개 배열된 단위 하이브리드 스위치 셀을 포함하는 복수개의 하이브리드 스위치 셀 어레이; 복수개의 하이브리드 스위치 셀 어레이의 워드라인을 선택적으로 구동하는 복수개의 워드라인 구동부; 및 복수개의 하이브리드 스위치 셀 어레이로부터 인가되는 데이타를 센싱하여 증폭하는 복수개의 센스앰프를 구비하고, 단위 하이브리드 스위치 셀은 일단자가 워드라인과 연결된 불휘발성 강유전체 캐패시터와, 불휘발성 강유전체 캐패시터의 타단자와 비트라인 사이에 연결되어 워드라인과 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 하이브리드 스위치를 구비함을 특징으로 한다.
본 발명의 하이브리드 스위치 셀을 이용한 메모리 장치는, 로오와 컬럼 방향으로 복수개 배열된 단위 하이브리드 스위치 셀을 포함하는 복수개의 하이브리드 스위치 셀 어레이; 복수개의 하이브리드 스위치 셀 어레이의 워드라인을 선택적으로 구동하는 복수개의 워드라인 구동부; 및 복수개의 하이브리드 스위치 셀 어레이로부터 인가되는 데이타를 센싱하여 증폭하는 복수개의 센스앰프를 구비하고, 단위 하이브리드 스위치 셀은 일단자가 워드라인과 연결된 불휘발성 강유전체 캐패시터와, 불휘발성 강유전체 캐패시터의 타단자와 비트라인 사이에 연결되어 워드라인과 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 하이브리드 스위치를 구비함을 특징으로 한다.
삭제
본 발명의 하이브리드 스위치 셀을 이용한 메모리 장치는, 워드라인과 비트라인에 인가되는 전압에 따라 데이타의 리드/라이트 동작을 수행하는 메모리 소자; 및 메모리 소자의 일단자와 비트라인 사이에 병렬 연결된 PN 다이오드 스위치와 PNPN 다이오드 스위치를 포함하여 워드라인과 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 하이브리드 스위치를 포함하고, 하이브리드 스위치는 워드라인에 인가되는 전압이 제 1전압일 경우 메모리 소자에 저장된 데이타를 리드하도록 스위칭되고, 비트라인에 인가되는 전압이 제 1전압보다 큰 제 2전압일 경우 메모리 소자에 데이타를 라이트하도록 스위칭 동작을 수행하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명에 따른 하이브리드 스위치 셀의 구성도이다.
단위 하이브리드 스위치 셀은 하나의 불휘발성 강유전체 캐패시터 FC와 하나의 하이브리드 스위치 HSW가 직렬 연결된다. 여기서, 하이브리드 스위치 HSW는 불휘발성 강유전체 캐패시터 FC의 한쪽 전극과 비트라인 BL 사이에 연결되고, 불휘발성 강유전체 캐패시터 FC의 다른 한쪽 전극은 워드라인 WL과 연결된다.
도 2는 도 1의 하이브리드 스위치 HSW의 단면도이다.
하이브리드 스위치 HSW는 불휘발성 강유전체 캐패시터 FC의 한쪽 전극과 비트라인 BL의 한쪽 전극 사이에 PN 다이오드 스위치(1)와 PNPN 다이오드 스위치(2)가 병렬 연결된다.
여기서, PN 다이오드 스위치(1)는 N형 영역의 상부에 P형 영역이 적층된 구조를 갖는다. 그리고, PN 다이오드 스위치(1)의 P형 영역은 불휘발성 강유전체 캐패시터 FC의 한쪽 전극과 연결되고, PN 다이오드 스위치(1)의 N형 영역은 비트라인 BL의 한쪽 전극과 연결된다.
또한, PNPN 다이오드 스위치(2)는 P형 영역의 상부에 N형 영역이 적층되고, N형 영역의 상부에 P형 영역이 적층되며, P형 영역의 상부에 N형 영역이 차례로 적층된 구조를 갖는다. 그리고, PNPN 다이오드 스위치(2)의 상부 N형 영역은 불휘발성 강유전체 캐패시터 FC의 한쪽 전극과 연결되고, PNPN 다이오드 스위치(2)의 하 부 P형 영역은 비트라인 BL의 한쪽 전극과 연결된다.
이상에서와 같은 구조를 갖는 하이브리드 스위치 HSW는 도 1에 도시된 심볼 과 같이 표현하고자 한다.
도 3은 본 발명에 따른 하이브리드 스위치 셀의 단면도이다.
단위 하이브리드 스위치 셀의 비트라인 BL 상부에는 하이브리드 스위치 HSW가 적층된다. 그리고, 하이브리드 스위치 HSW의 상부에는 불휘발성 강유전체 캐패시터 FC가 적층된다. 또한, 불휘발성 강유전체 캐패시터 FC의 상부에는 워드라인 WL이 연결된다.
여기서, 불휘발성 강유전체 캐패시터 FC는 탑 전극(3), 강유전체막(4) 및 버텀 전극(5)을 구비한다. 불휘발성 강유전체 캐패시터 FC의 탑 전극(3)은 워드라인 WL과 연결되고, 버텀 전극(5)은 PN 다이오드 스위치(1)의 P형 영역과 PNPN 다이오드 스위치(2)의 상부 N형 영역에 연결된다.
또한, 비트라인 BL은 PN 다이오드 스위치(1)의 N형 영역과 PNPN 다이오드 스위치(2)의 하부 P형 영역에 연결된다.
도 4는 도 1의 하이브리드 스위치 HSW의 동작을 설명하기 위한 도면이다.
불휘발성 강유전체 캐패시터 FC를 기준으로 볼때 비트라인 BL의 인가 전압이 양의 방향으로 증가하면, PNPN 다이오드 스위치(2)의 동작 특성에 의해 동작전압 Vo에서는 하이브리드 스위치 HSW가 오프 상태를 유지하여 전류가 흐르지 않는다.
이후에, 비트라인 BL의 인가 전압이 더욱 증가되어 임계전압 Vc가 되면, 다이오드의 순방향 동작 특성에 따라 PNPN 다이오드 스위치(2)가 턴온되어 하이브리 드 스위치 HSW가 턴온됨으로써 전류가 급격히 증가하게 된다. 이때, 비트라인 BL의 인가전압이 임계전압 Vc 이상이 될 경우 소모되는 전류 I의 값은 비트라인 BL에 연결되어 로드로 작용하는 저항(미도시)의 값에 기인한다.
PNPN 다이오드 스위치(2)가 턴온된 이후에는 비트라인 BL에 아주 작은 전압 Vs만 인가되어도 많은 전류가 흐를 수 있게 된다. 이때, PN 다이오드 스위치(1)는 역방향 동작 특성에 의해 오프 상태를 유지하게 된다.
반면에, 불휘발성 강유전체 캐패시터 FC를 기준으로 볼때 비트라인 BL의 인가전압이 음의 방향으로 증가하면, 즉, 워드라인 WL에 일정 전압이 인가될 경우, PN 다이오드 스위치(1)의 순방향 동작 특성에 의해 하이브리드 스위치 HSW가 턴온되어 임의의 동작 전압에서 전류가 흐르게 된다. 이때, PNPN 다이오드 스위치(1)는 역방향 동작 특성에 의해 오프 상태를 유지한다.
도 5a 내지 도 5c는 본 발명에 따른 하이브리드 스위치 셀의 워드라인 WL 및 비트라인 BL 전압 의존성을 설명하기 위한 도면이다.
도 5a를 보면, 워드라인 WL과 노드 SN의 사이에 연결된 불휘발성 강유전체 캐패시터 FC에 흐르는 전압을 Vfc라 하고, 노드 SN와 비트라인 BL 사이에 연결된 하이브리드 스위치 HSW에 흐르는 전압을 Vsw라고 지칭한다.
도 5b는 본 발명의 하이브리드 스위치 셀의 워드라인 WL 전압 의존성을 설명하기 위한 도면이다.
먼저, 비트라인 BL의 전압을 그라운드 전압 레벨로 고정시킨 상태에서 워드라인 WL의 전압을 증가시킬 경우 워드라인 WL의 전압은 불휘발성 강유전체 캐패시 터 FC와 하이브리드 스위치 HSW에서 전압 분배된다.
즉, 비트라인 BL의 전압이 그라운드 레벨인 상태에서 워드라인 WL의 전압이 증가될 경우 하이브리드 스위치 HSW의 PN 다이오드 스위치(1)가 작은 전압값에서 턴온되어 전류가 흐르게 된다.
이때, 하이브리드 스위치 HSW에는 PN 다이오드 스위치(1)의 순방향 동작에 의해 작은 전압 Vsw이 분배된다. 반면에, 대부분의 워드라인 WL 전압은 불휘발성 강유전체 캐패시터 FC에 큰 전압 Vfc으로 분배되기 때문에 동작 특성을 향상시킬 수 있게 된다.
도 5c는 본 발명의 하이브리드 스위치 셀의 비트라인 BL 전압 의존성을 설명하기 위한 도면이다.
먼저, 워드라인 WL의 전압을 그라운드 전압 레벨로 고정시킨 상태에서 비트라인 BL의 전압을 증가시킬 경우 비트라인 BL의 전압은 불휘발성 강유전체 캐패시터 FC와 하이브리드 스위치 HSW에서 전압 분배된다.
즉, 워드라인 WL의 전압이 그라운드 레벨인 상태에서 비트라인 BL의 전압이 증가될 경우, 비트라인 BL의 전압이 임계전압 Vc 값이 되기 이전까지 하이브리드 스위치 HSW의 PNPN 다이오드 스위치(2)가 턴오프 상태를 유지한다. 그리고, 하이브리드 스위치 HSW의 PN 다이오드 스위치(1)는 역방향 동작특성에 의해 턴오프 상태를 유지한다. 이에 따라, 대부분의 비트라인 BL 전압이 하이브리드 스위치 HSW에 큰 전압 Vsw으로 분배된다.
반면에, 하이브리드 스위치 HSW가 턴오프 상태일 경우 비트라인 BL의 전압은 불휘발성 강유전체 캐패시터 FC에 작은 전압 Vfc으로 분배된다. 이에 따라, 불휘발성 강유전체 캐패시터 FC에 저장된 데이타의 변동에 영향을 주지 않게 되어 동작이 정지된 상태를 유지한다.
이후에, 비트라인 BL의 전압이 상승되어 비트라인 BL의 전압 레벨이 임계전압 Vc 이상이 될 경우, 하이브리드 스위치 HSW의 PNPN 다이오드 스위치(2)가 턴온된다. 이에 따라, 비트라인 BL 전압의 대부분이 불휘발성 강유전체 캐패시터 FC에 분배되어 Vfc 전압이 증가하게 된다. 이에 따라, 불휘발성 강유전체 캐패시터 FC에 새로운 데이타를 라이트 할 수 있는 상태가 된다.
도 6은 본 발명에 따른 하이브리드 스위치 셀을 이용한 메모리 장치의 구성도이다.
본 발명은 복수개의 하이브리드 스위치 셀 어레이(10), 복수개의 워드라인 구동부(20), 복수개의 센스앰프(30), 데이타 버스(40), 메인 앰프(50), 데이타 버퍼(60) 및 입/출력 포트(70)를 구비한다.
각각의 하이브리드 스위치 셀 어레이(10)에는 도 1에서와 같은 단위 하이브리드 스위치 셀들이 로오와 컬럼 방향으로 복수개 배열된다. 로오 방향으로 배열된 복수개의 워드라인 WL 들은 워드라인 구동부(20)에 연결된다. 그리고, 컬럼 방향으로 배열된 복수개의 비트라인 BL들은 센스앰프(30)에 연결된다.
여기서, 하나의 하이브리드 스위치 셀 어레이(10)는 하나의 워드라인 구동부(20)와 하나의 센스앰프(30)와 대응하여 연결된다.
그리고, 복수개의 센스앰프(30)는 하나의 데이타 버스(40)를 공유한다. 데 이타 버스(40)는 메인 앰프(50)와 연결되며, 메인 앰프(50)는 데이타 버스(40)를 통해 각각의 센스앰프(30)로부터 인가되는 데이타를 증폭하게 된다.
데이타 버퍼(60)는 메인 앰프(50)로부터 인가되는 증폭된 데이타를 버퍼링하여 출력한다. 입/출력 포트(70)는 데이타 버퍼(60)로부터 인가되는 출력 데이타를 출력하거나, 외부로부터 인가되는 입력 데이타를 데이타 버퍼(60)에 인가한다.
도 7은 도 6의 하이브리드 스위치 셀 어레이(10)에 관한 레이아웃도이다.
하이브리드 스위치 셀 어레이(10)는 복수개의 워드라인 WL이 각각 로오 방향으로 배열되고, 복수개의 비트라인 BL이 각각 컬럼 방향으로 배열된다. 그리고, 워드라인 WL과 비트라인 BL이 교차되는 영역에만 단위 셀 C이 위치하게 되므로 추가적인 면적이 불필요한 크로스 포인트 셀(Cross point cell)을 구현할 수 있도록 한다.
여기서, 크로스 포인트 셀이란 별도의 워드라인 WL 게이트 제어 신호를 이용하는 NMOS트랜지스터 소자를 구비하지 않는다. 그리고, 두개의 연결 전극 노드를 구비한 하이브리드 스위치 HSW를 이용하여 불휘발성 강유전체 캐패시터 FC를 비트라인 BL과 워드라인 WL의 교차점에 바로 위치시킬 수 있도록 하는 구조를 말한다.
도 8은 도 6의 하이브리드 스위치 셀 어레이(10)에 관한 상세 회로도이다.
하이브리드 스위치 셀 어레이(10)는 복수개의 워드라인 WL<0>~WL<n>이 각각 로오 방향으로 배열되고, 복수개의 비트라인 BL<0>~BL<m>이 각각 컬럼 방향으로 배열된다. 그리고, 워드라인 WL과 비트라인 BL이 교차되는 영역에만 단위 셀 C이 위치하게 된다. 여기서, 하나의 단위 셀 C은 불휘발성 강유전체 캐패시터 FC와 하이 브리드 스위치 HSW를 구비한다.
그리고, 각각의 비트라인 BL에는 복수개의 센스앰프(30)가 일대일 대응하여 연결된다. 각각의 센스앰프(30)는 센스앰프 인에이블 신호 SEN의 활성화시 기설정된 기준전압 REF과 비트라인 BL으로부터 인가되는 전압을 비교하여 그 결과를 증폭하게 된다.
또한, 비트라인 BL<0>에는 비트라인 풀다운 소자 N1가 연결되고, 비트라인 BL<m>에는 비트라인 풀다운 소자 N2가 연결된다. 이에 따라, 비트라인 풀다운 신호 SBPD의 활성화시 접지전압을 비트라인 BL에 인가하여 비트라인 BL을 그라운드 레벨로 풀다운시킨다.
이러한 구조의 하이브리드 스위치 셀 어레이(10)는 각각의 불휘발성 강유전체 캐패시터 FC들이 한개의 데이타를 저장할 수 있도록 한다.
도 9는 도 8의 센스앰프(30)에 관한 상세 회로도이다.
센스앰프(30)는 증폭부(31)와 컬럼선택 스위칭부(32)를 구비한다.
여기서, 증폭부(31)는 PMOS트랜지스터 P1~P3 및 NMOS트랜지스터 N1~N3를 구비한다. PMOS트랜지스터 P1는 전원전압단과 PMOS트랜지스터 P2,P3의 공통 소스 단자 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SEP가 인가된다. PMOS트랜지스터 P2,P3는 크로스 커플드 구조로 연결되어 PMOS트랜지스터 P1를 통해 인가되는 전원전압을 래치한다.
그리고, NMOS트랜지스터 N3는 접지전압단과 NMOS트랜지스터 N1,N2의 공통 소스 단자 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SEN가 인가 된다. NMOS트랜지스터 N1,N2는 크로스 커플드 구조로 연결되어 NMOS트랜지스터 N3을 통해 인가되는 접지전압을 래치한다.
여기서, 센스앰프 인에이블 신호 SEN와 센스앰프 인에이블 SEP는 위상이 서로 반대인 신호이며, 센스앰프 인에이블 신호 SEN가 활성화 될 경우 증폭부(31)가 동작하게 된다. 그리고, 증폭부(31)의 한쪽 출력단은 비트라인 BL<m>과 연결되고 다른 한쪽 출력단은 기준전압 REF 인가단과 연결된다.
또한, 컬럼선택 스위칭부(32)는 NMOS트랜지스터 N4,N5를 구비한다. NMOS트랜지스터 N4는 비트라인 BL<m>과 데이타 버스(40) 사이에 연결되어 게이트 단자를 통해 인가되는 컬럼 선택신호 CS<n>에 따라 데이타 /D의 입출력을 제어한다. NMOS트랜지스터 N5는 기준전압 REF 인가단과 데이타 버스(40) 사이에 연결되어 게이트 단자를 통해 인가되는 컬럼 선택신호 CS<n>에 따라 데이타 D의 입출력을 제어한다.
도 10은 도 6의 하이브리드 스위치 셀 어레이(10)에 관한 다른 실시예이다.
하이브리드 스위치 셀 어레이(10)는 복수개의 워드라인 WL<0>~WL<n>이 각각 로오 방향으로 배열되고, 복수개의 비트라인쌍 BL,/BL이 컬럼 방향으로 각각 배열된다. 그리고, 워드라인 WL과 비트라인쌍 BL, /BL이 교차되는 영역에만 단위 셀 C이 위치하게 된다. 하나의 단위 셀 C은 불휘발성 강유전체 캐패시터 FC와 하이브리드 스위치 HSW를 구비한다.
그리고, 한쌍의 비트라인 BL,/BL에는 하나의 센스앰프(30)가 일대일 대응하여 연결된다. 각각의 센스앰프(30)는 센스앰프 인에이블 신호 SEN의 활성화시 동작하여 비트라인쌍 BL,/BL으로부터 인가되는 데이타를 증폭하게 된다.
또한, 비트라인 /BL<0>에는 비트라인 풀다운 소자 N6가 연결되고, 비트라인 BL<0>에는 비트라인 풀다운 소자 N7가 연결된다. 이에 따라, 비트라인 풀다운 신호 SBPD의 활성화시 접지전압을 비트라인쌍 BL,/BL에 각각 인가하여 비트라인쌍 BL,/BL을 그라운드 전압 레벨로 풀다운시킨다.
이러한 구조의 하이브리드 스위치 셀 어레이(10)는 비트라인쌍 BL,/BL에 연결된 2개의 불휘발성 강유전체 캐패시터 FC들이 한개의 데이타를 저장할 수 있도록 한다.
도 11은 도 10의 센스앰프(30)에 관한 상세 회로도이다.
센스앰프(30)는 증폭부(33)와 컬럼선택 스위칭부(34)를 구비한다.
여기서, 증폭부(33)는 PMOS트랜지스터 P4~P6 및 NMOS트랜지스터 N8~N10를 구비한다. PMOS트랜지스터 P4는 전원전압단과 PMOS트랜지스터 P5,P6의 공통 소스 단자 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SEP가 인가된다. PMOS트랜지스터 P5,P6은 크로스 커플드 구조로 연결되어 PMOS트랜지스터 P4을 통해 인가되는 전원전압을 래치한다.
그리고, NMOS트랜지스터 N10는 접지전압단과 NMOS트랜지스터 N8,N9의 공통 소스 단자 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SEN가 인가된다. NMOS트랜지스터 N8,N9는 크로스 커플드 구조로 연결되어 NMOS트랜지스터 N10을 통해 인가되는 접지전압을 래치한다.
여기서, 센스앰프 인에이블 신호 SEN와 센스앰프 인에이블 SEP는 위상이 서로 반대인 신호이며, 센스앰프 인에이블 신호 SEN가 활성화 될 경우 증폭부(33)가 동작하게 된다. 그리고, 증폭부(33)의 한쪽 출력단은 비트라인 /BL<m>과 연결되고 다른 한쪽 출력단은 비트라인 BL<m>과 연결된다.
또한, 컬럼선택 스위칭부(34)는 NMOS트랜지스터 N11,N12를 구비한다. NMOS트랜지스터 N11는 비트라인 /BL<m>과 데이타 버스(40) 사이에 연결되어 게이트 단자를 통해 인가되는 컬럼 선택신호 CS<n>에 따라 데이타 /D의 입출력을 제어한다. NMOS트랜지스터 N12는 비트라인 BL<m>과 데이타 버스(40) 사이에 연결되어 게이트 단자를 통해 인가되는 컬럼 선택신호 CS<n>에 따라 데이타 D의 입출력을 제어한다.
도 12는 본 발명에 따른 하이브리드 스위치 셀을 이용한 메모리 장치의 리드 모드시 동작 타이밍도이다.
먼저, t0구간에서는 비트라인 풀다운 신호 SBPD가 활성화되어 접지전압을 비트라인쌍 BL에 인가함으로써 비트라인 BL이 그라운드 레벨로 프리차지된다.
이어서, t1구간의 진입시 워드라인 WL이 하이로 천이하여 워드라인 WL에 일정 전압이 인가되면, 하이브리드 스위치 HSW의 PN 다이오드(1)가 턴온된다. 이에 따라, 하이브리드 스위치 셀의 데이타가 비트라인 BL에 전달된다. 이때, 비트라인 풀다운 신호 SBPD는 로우로 천이한다.
다음에, t2구간에는 센스앰프 인에이블 신호 SEN가 활성화되어 비트라인 BL에 실린 데이타를 증폭한다. 또한, 워드라인 WL의 전압 레벨이 하이인 상태에서 비트라인 BL의 전압이 로우 레벨로 증폭되면, 하이브리드 스위치 셀 C에는 데이타 "0"이 재저장된다.
이후에, t3구간에는 워드라인 WL의 전압이 임계전압 Vc 이하의 값인 네가티 브(Negative) 전압으로 천이한다. 즉, 비트라인 BL의 로우 전압 레벨과 워드라인 WL의 네가티브 전압 레벨의 차이는 하이브리드 스위치 HSW의 PNPN 다이오드 스위치(2)를 턴온시키기 위한 임계전압 Vc의 상태에 도달하지 못한다.
하지만, 비트라인 BL의 하이 증폭 전압과 워드라인 WL의 네가티브 전압 차이에 따라 PNPN 다이오드 스위치(2)를 턴온 시키기 위한 임계전압 Vc 이상의 전압이 가해지게 된다. 이에 따라, PNPN 다이오드 스위치(2)가 턴온 상태가 되어 하이브리드 스위치 셀에 데이타 "1"이 재저장된다.
이때, PNPN 다이오드 스위치(2)가 턴온된 이후에는 도 4의 동작 특성에서 보는 바와 같이 비트라인 BL에 작은 전압 Vs을 인가하여도 많은 전류가 흐를 수 있게 된다. 따라서, t3 구간에서 워드라인 WL의 전압이 네가티브 전압에서 다시 로우 상태로 상승하여도 전류는 충분히 흐를 수 있게 된다.
또한, t3구간에서 컬럼 선택신호 CS가 하이로 천이하면 컬럼선택 스위칭부(34)의 NMOS트랜지스터 N11,N12가 턴온되어 비트라인 BL에 실린 데이타 D,/D가 데이타 버스(40)에 출력되어 하이브리드 스위치 셀 C에 저장된 데이타를 리드할 수 있게 된다.
도 13은 본 발명에 따른 하이브리드 스위치 셀을 이용한 메모리 장치의 라이트 모드시 동작 타이밍도이다.
먼저, t0구간에서는 비트라인 풀다운 신호 SBPD가 활성화되어 접지전압을 비트라인쌍 BL에 인가함으로써 비트라인 BL이 그라운드 레벨로 프리차지된다.
이어서, t1구간의 진입시 워드라인 WL이 하이로 천이하면, 하이브리드 스위 치 셀의 데이타가 비트라인 BL에 전달된다. 이때, 비트라인 풀다운 신호 SBPD는 로우로 천이한다. 그리고, 데이타 버스(40)를 통해 라이트할 새로운 데이타 D,/D가 비트라인 BL에 입력된다.
다음에, t2구간에는 센스앰프 인에이블 신호 SEN가 활성화되어 비트라인 BL에 실린 데이타를 증폭한다. 또한, 워드라인 WL의 전압 레벨이 하이인 상태에서 비트라인 BL의 전압이 로우 레벨로 증폭되면, 하이브리드 스위치 셀 C에는 데이타 "0"이 재저장된다.
이때, 컬럼 선택신호 CS가 하이로 천이하면 컬럼선택 스위칭부(34)의 NMOS트랜지스터 N11,N12가 턴온되어 데이타 버스(40)를 통해 입력된 데이타 D,/D가 비트라인 BL에 인가된다.
이후에, t3구간에는 워드라인 WL의 전압이 네가티브(Negative) 전압으로 천이한다. 즉, 비트라인 BL의 로우 전압 레벨과 워드라인 WL의 네가티브 전압 레벨의 차이는 하이브리드 스위치 HSW의 PNPN 다이오드 스위치(2)를 턴온시키기 위한 임계전압 Vc의 상태에 도달하지 못한다.
하지만, 비트라인 BL의 하이 증폭 전압과 워드라인 WL의 네가티브 전압 차이에 따라 PNPN 다이오드 스위치(2)를 턴온 시키기 위한 임계전압 Vc 이상의 전압이 가해지게 된다. 이에 따라, PNPN 다이오드 스위치(2)가 턴온 상태가 되어 하이브리드 스위치 셀에 데이타 "1"이 재저장된다.
이상에서와 같은 본 발명은 데이타를 저장하기 위한 메모리 소자를 그 실시예로써 불휘발성 강유전체 메모리 소자로 설명하였지만, 본 발명은 이에 한정되지 않고 본 발명의 메모리 소자는 디램소자, 플레시 소자 등을 포함하여 이루어질 수도 있다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 별도의 게이트 제어 신호가 필요없는 하이브리드 스위치를 이용하여 크로스 포인트 셀을 구현함으로써 메모리의 전체적인 사이즈를 줄일 수 있도록 한다.
둘째, 상술된 하이브리드 스위치를 이용한 셀 어레이에서 리드/라이트 동작을 효율적으로 구동하여 메모리 셀의 동작 특성을 개선할 수 있도록 한다.
Claims (21)
- 삭제
- 일단자가 워드라인과 연결된 불휘발성 강유전체 캐패시터; 및상기 불휘발성 강유전체 캐패시터의 타단자와 비트라인 사이에 병렬 연결된 PN 다이오드 스위치와 PNPN 다이오드 스위치를 포함하는 하이브리드 스위치를 구비하고,상기 하이브리드 스위치는 상기 워드라인에 인가되는 전압이 제 1전압일 경우 상기 불휘발성 강유전체 캐패시터에 저장된 데이타를 리드하도록 스위칭되고, 상기 비트라인에 인가되는 전압이 상기 제 1전압보다 큰 제 2전압일 경우 상기 불휘발성 강유전체 캐패시터에 데이타를 라이트하도록 스위칭 동작을 수행하는 것을 특징으로 하는 하이브리드 스위치 셀.
- 제 2항에 있어서, 상기 PN 다이오드 스위치의 P형 영역은 상기 타단자와 연결되고, N형 영역은 상기 비트라인과 연결됨을 특징으로 하는 하이브리드 스위치 셀.
- 제 2항에 있어서, 상기 PNPN 다이오드 스위치의 상부 N형 영역은 상기 타단자와 연결되고, 하부 P형 영역은 상기 비트라인과 연결됨을 특징으로 하는 하이브리드 스위치 셀.
- 제 2항에 있어서, 상기 하이브리드 스위치는상기 워드라인의 전압 레벨이 하이이고 상기 비트라인의 전압 레벨이 로우 일 경우 상기 PN 다이오드 스위치가 턴온되어 상기 불휘발성 강유전체 캐패시터에 제 1데이타를 라이트하며,상기 워드라인의 전압 레벨이 네가티브 전압이고 상기 비트라인의 전압 레벨이 하이일 경우 상기 PNPN 다이오드 스위치가 턴온되어 상기 불휘발성 강유전체 캐패시터에 제 2데이타를 라이트하도록 동작하는 것을 특징으로 하는 하이브리드 스위치 셀.
- 로오와 컬럼 방향으로 복수개 배열된 단위 하이브리드 스위치 셀을 포함하는 복수개의 하이브리드 스위치 셀 어레이;상기 복수개의 하이브리드 스위치 셀 어레이의 워드라인을 선택적으로 구동하는 복수개의 워드라인 구동부; 및상기 복수개의 하이브리드 스위치 셀 어레이로부터 인가되는 데이타를 센싱하여 증폭하는 복수개의 센스앰프를 구비하고,상기 단위 하이브리드 스위치 셀은 일단자가 워드라인과 연결된 불휘발성 강 유전체 캐패시터와, 상기 불휘발성 강유전체 캐패시터의 타단자와 비트라인 사이에 연결되어 상기 워드라인과 상기 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 하이브리드 스위치를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 6항에 있어서, 상기 하이브리드 스위치는 상기 워드라인에 인가되는 전압이 제 1전압일 경우 상기 불휘발성 강유전체 캐패시터에 저장된 데이타를 리드하도록 스위칭되고, 상기 비트라인에 인가되는 전압이 상기 제 1전압보다 큰 제 2전압일 경우 상기 불휘발성 강유전체 캐패시터에 데이타를 라이트하도록 스위칭 동작을 수행하는 것을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 6항에 있어서,상기 복수개의 센스앰프에 의해 공유되는 데이타 버스;상기 데이타 버스로부터 인가되는 데이타를 증폭하는 메인 앰프;상기 메인 앰프로부터 인가되는 증폭 데이타를 버퍼링하는 데이타 버퍼; 및상기 데이타 버퍼로부터 인가되는 출력 데이타를 외부로 출력하거나, 외부로부터 인가되는 입력 데이타를 상기 데이타 버퍼에 인가하는 입/출력 포트를 더 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 6항 또는 제 8항에 있어서, 상기 복수개의 하이브리드 스위치 셀 어레이 각각은,로오 및 컬럼 방향으로 배열된 복수개의 워드라인과 복수개의 비트라인 사이의 교차 영역에 위치하는 복수개의 단위 하이브리드 스위치 셀; 및상기 복수개의 비트라인에 각각 일대일 대응하여 연결된 복수개의 비트라인 풀다운 소자를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 6항 또는 제 8항에 있어서, 상기 복수개의 센스앰프는 복수개의 비트라인에 각각 일대일 대응하여 연결되며, 센스앰프 인에이블 신호의 활성화시 기준전압과 상기 비트라인의 전압을 비교 및 증폭함을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 10항에 있어서, 상기 복수개의 센스앰프 각각은상기 센스앰프 인에이블 신호의 활성화시 상기 기준전압과 상기 비트라인의 전압을 증폭하는 증폭부;컬럼 선택신호의 상태에 따라 상기 증폭부의 출력단과 데이타 버스를 선택적으로 연결하는 컬럼선택 스위칭부를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 6항 또는 제 8항에 있어서, 상기 복수개의 하이브리드 스위치 셀 어레이 각각은,로오 및 컬럼 방향으로 배열된 복수개의 워드라인과, 비트라인, 비트라인바로 이루어진 복수개의 비트라인쌍 사이의 교차 영역에 위치하는 복수개의 단위 하이브리드 스위치 셀; 및상기 비트라인, 비트라인바에 각각 일대일 대응하여 연결된 복수개의 비트라인 풀다운 소자를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 6항 또는 제 8항에 있어서, 상기 복수개의 센스앰프 각각은 한쌍의 비트라인과 대응하여 연결되며, 센스앰프 인에이블 신호의 활성화시 상기 한쌍의 비트라인으로부터 인가되는 전압을 증폭함을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 13항에 있어서, 상기 복수개의 센스앰프 각각은상기 한쌍의 비트라인 사이에 연결되어 센스앰프 인에이블 신호의 활성화시 상기 한쌍의 비트라인으로부터 인가되는 전압을 증폭하는 증폭부;컬럼 선택신호의 상태에 따라 상기 증폭부의 출력단과 데이타 버스를 선택적으로 연결하는 컬럼선택 스위칭부를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 6항 또는 제 8항에 있어서, 상기 하이브리드 스위치는상기 불휘발성 강유전체 캐패시터의 상기 타단자와 상기 비트라인 사이에 병렬 연결된 PN 다이오드 스위치와 PNPN 다이오드 스위치를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 15항에 있어서, 상기 PN 다이오드 스위치의 P형 영역은 상기 타단자와 연결되고, N형 영역은 상기 비트라인과 연결됨을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 15항에 있어서, 상기 PNPN 다이오드 스위치의 상부 N형 영역은 상기 타단자와 연결되고, 하부 P형 영역은 상기 비트라인과 연결됨을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 15항에 있어서, 상기 하이브리드 스위치는상기 워드라인의 전압 레벨이 하이이고 상기 비트라인의 전압 레벨이 로우 일 경우 상기 PN 다이오드 스위치가 턴온되어 상기 불휘발성 강유전체 캐패시터에 제 1데이타를 라이트하며,상기 워드라인의 전압 레벨이 네가티브 전압이고 상기 비트라인의 전압 레벨이 하이일 경우 상기 PNPN 다이오드 스위치가 턴온되어 상기 불휘발성 강유전체 캐패시터에 제 2데이타를 라이트함을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 워드라인과 비트라인에 인가되는 전압에 따라 데이타의 리드/라이트 동작을 수행하는 메모리 소자; 및상기 메모리 소자의 일단자와 상기 비트라인 사이에 병렬 연결된 PN 다이오드 스위치와 PNPN 다이오드 스위치를 포함하여 상기 워드라인과 상기 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 하이브리드 스위치를 포함하고,상기 하이브리드 스위치는 상기 워드라인에 인가되는 전압이 제 1전압일 경우 상기 메모리 소자에 저장된 데이타를 리드하도록 스위칭되고, 상기 비트라인에 인가되는 전압이 상기 제 1전압보다 큰 제 2전압일 경우 상기 메모리 소자에 데이타를 라이트하도록 스위칭 동작을 수행하는 것을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 제 19항에 있어서, 상기 메모리 소자는 디램 소자, 불휘발성 강유전체 소자, 플래시 소자 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 하이브리드 스위치 셀을 이용한 메모리 장치.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030089564A KR100583114B1 (ko) | 2003-12-10 | 2003-12-10 | 하이브리드 스위치 셀 및 이를 이용한 메모리 장치 |
| US10/876,486 US7072203B2 (en) | 2003-12-10 | 2004-06-28 | Hybrid switch cell and memory device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030089564A KR100583114B1 (ko) | 2003-12-10 | 2003-12-10 | 하이브리드 스위치 셀 및 이를 이용한 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050056534A KR20050056534A (ko) | 2005-06-16 |
| KR100583114B1 true KR100583114B1 (ko) | 2006-05-23 |
Family
ID=34651345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030089564A KR100583114B1 (ko) | 2003-12-10 | 2003-12-10 | 하이브리드 스위치 셀 및 이를 이용한 메모리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7072203B2 (ko) |
| KR (1) | KR100583114B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101276586B1 (ko) | 2011-11-21 | 2013-06-19 | 선문대학교 산학협력단 | 전자소자 및 전자소자를 포함하는 전자 릴레이 인핸서 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596850B1 (ko) * | 2004-02-05 | 2006-07-04 | 주식회사 하이닉스반도체 | 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치 |
| KR100626912B1 (ko) * | 2004-04-23 | 2006-09-20 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법 |
| US7539044B1 (en) * | 2007-12-20 | 2009-05-26 | Texas Instruments Incorporated | Memory device with capacitor and diode |
| WO2016133930A1 (en) | 2015-02-17 | 2016-08-25 | Kilopass Technology, Inc. | Mtp-thyristor memory cell circuits and methods of operation |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9015438D0 (en) | 1990-07-13 | 1990-08-29 | Fellows Thomas G | Improvements in or relating to transmissions of the toroidal-race rolling-traction type |
| JP3169599B2 (ja) * | 1990-08-03 | 2001-05-28 | 株式会社日立製作所 | 半導体装置、その駆動方法、その読み出し方法 |
| US6741494B2 (en) * | 1995-04-21 | 2004-05-25 | Mark B. Johnson | Magnetoelectronic memory element with inductively coupled write wires |
| US5959878A (en) * | 1997-09-15 | 1999-09-28 | Celis Semiconductor Corporation | Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same |
| US6272594B1 (en) * | 1998-07-31 | 2001-08-07 | Hewlett-Packard Company | Method and apparatus for determining interleaving schemes in a computer system that supports multiple interleaving schemes |
| US6363439B1 (en) * | 1998-12-07 | 2002-03-26 | Compaq Computer Corporation | System and method for point-to-point serial communication between a system interface device and a bus interface device in a computer system |
| KR100363867B1 (ko) | 1999-12-21 | 2002-12-11 | 손인규 | 철도선로용 이동식 경보장치 |
| JP3784229B2 (ja) * | 2000-01-21 | 2006-06-07 | シャープ株式会社 | 不揮発性半導体記憶装置およびそれを用いたシステムｌｓｉ |
| KR100447228B1 (ko) * | 2001-11-05 | 2004-09-04 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 셀 어레이 및 그 구동장치 |
| JP2003173673A (ja) * | 2001-11-30 | 2003-06-20 | Sanyo Electric Co Ltd | 強誘電体メモリ |
| JP3773476B2 (ja) * | 2002-09-09 | 2006-05-10 | 沖電気工業株式会社 | 半導体メモリおよびその書き込み方法、読み出し方法 |
-
2003
- 2003-12-10 KR KR1020030089564A patent/KR100583114B1/ko not_active IP Right Cessation
-
2004
- 2004-06-28 US US10/876,486 patent/US7072203B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101276586B1 (ko) | 2011-11-21 | 2013-06-19 | 선문대학교 산학협력단 | 전자소자 및 전자소자를 포함하는 전자 릴레이 인핸서 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050056534A (ko) | 2005-06-16 |
| US7072203B2 (en) | 2006-07-04 |
| US20050128781A1 (en) | 2005-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100569549B1 (ko) | 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 | |
| JP4344327B2 (ja) | 直列ダイオードセルを利用した不揮発性メモリ装置 | |
| JP5095919B2 (ja) | ナノチューブセルを利用したメモリ装置 | |
| US6215692B1 (en) | Non-volatile ferroelectric memory | |
| US6240007B1 (en) | Nonvolatile ferroelectric memory device having global and local bitlines and split workline driver | |
| US7352617B2 (en) | Nano tube cell and memory device using the same | |
| KR100569550B1 (ko) | 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 | |
| KR100527537B1 (ko) | 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치 | |
| KR100583114B1 (ko) | 하이브리드 스위치 셀 및 이를 이용한 메모리 장치 | |
| KR100546120B1 (ko) | 다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리장치 | |
| US7369423B2 (en) | Nonvolatile memory device using hybrid switch cell | |
| KR100527556B1 (ko) | 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치 | |
| KR100546114B1 (ko) | 피엔피엔 다이오드 특성을 이용한 불휘발성 강유전체 셀어레이 회로 | |
| KR100596885B1 (ko) | 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치 | |
| KR20020058990A (ko) | 저전압 고속 강유전체 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |