JP5095919B2 - ナノチューブセルを利用したメモリ装置 - Google Patents
ナノチューブセルを利用したメモリ装置 Download PDFInfo
- Publication number
- JP5095919B2 JP5095919B2 JP2005038014A JP2005038014A JP5095919B2 JP 5095919 B2 JP5095919 B2 JP 5095919B2 JP 2005038014 A JP2005038014 A JP 2005038014A JP 2005038014 A JP2005038014 A JP 2005038014A JP 5095919 B2 JP5095919 B2 JP 5095919B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- nanotube
- sub
- sensing
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- A—HUMAN NECESSITIES
- A22—BUTCHERING; MEAT TREATMENT; PROCESSING POULTRY OR FISH
- A22C—PROCESSING MEAT, POULTRY, OR FISH
- A22C17/00—Other devices for processing meat or bones
- A22C17/16—Cleaning of intestines; Machines for removing fat or slime from intestines
-
- A—HUMAN NECESSITIES
- A22—BUTCHERING; MEAT TREATMENT; PROCESSING POULTRY OR FISH
- A22B—SLAUGHTERING
- A22B5/00—Accessories for use during or after slaughtering
- A22B5/18—Cleaning the stomach of slaughtered animals
-
- A—HUMAN NECESSITIES
- A22—BUTCHERING; MEAT TREATMENT; PROCESSING POULTRY OR FISH
- A22C—PROCESSING MEAT, POULTRY, OR FISH
- A22C17/00—Other devices for processing meat or bones
- A22C17/14—Working-up animal intestines ; Treatment thereof for the manufacture of natural sausage casings; Apparatus for cutting intestines; Machines for pulling intestines to pieces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/74—Array wherein each memory cell has more than one access device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/943—Information storage or retrieval using nanostructure
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Food Science & Technology (AREA)
- Wood Science & Technology (AREA)
- Biomedical Technology (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Zoology (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Neurology (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
第一、DRAMのビットライン構造をメインビットラインとサブビットラインを備える階層的ビットライン構造に具現して各セル当りのキャパシタンス容量が占める割合を減少させることにより、キャパシタのサイズを縮小させることができるようにすることにその目的がある。
第一、DRAMのビットライン構造をメインビットラインとサブビットラインを備える階層的ビットライン構造に具現し、各セル当りのキャパシタンス容量が占める割合を減少することによりキャパシタのサイズを縮小させることができるようにする。
第二、キャパシタ素子と別のゲート制御信号を要しないPNPNナノチューブスィッチを利用し、ナノチューブサブセルアレイを具現することによりメモリの全体的なサイズを縮小させることができるようにする。
第三、前述のPNPNナノチューブスィッチを利用したナノチューブサブセルアレイで読出し/書込み動作を効率的に駆動してメモリセルの動作特性を改善することができるようにする。
単位ナノチューブセルは、1つのキャパシタ素子CAPと1つのPNPNナノチューブスィッチ10を備える。ここで、PNPNナノチューブスィッチ10はPNPNダイオードスィッチ11とPNPNダイオードスィッチ12を含む。PNPN ダイオードスィッチ11とPNPNダイオードスィッチ12は、キャパシタ素子CAPのボトム電極とビットラインBLとの間に並列連結される。
PNPNナノチューブスィッチ10は、シリコン基板30の上部に形成された絶縁層31と、絶縁層31の上部にシリコン層32を備えてSOI(Silicon On Insulator) 構造をなす。ここで、シリコン基板30の上部にSiO2からなる絶縁層31が積層され、絶縁層31の上部にはシリコン層32が形成される。シリコン層32は、蒸着シリコンからなるPNPNダイオードスィッチ11とPNPNダイオードスィッチ12が積層されて直列連結されたナノチューブ形態のダイオードチェーンを形成する。
PNPNナノチューブスィッチ10は、シリコン層32からなるPNPNダイオードスィッチ11とPNPNダイオードスィッチ12が直列チェーンの形態に連続的に連結される。すなわち、1つのPNPNナノチューブスィッチ10は直列連結されたPNPNダイオードスィッチ12とPNPNダイオードスィッチ11を備える。そして、1つのナノチューブセルと同一の方向に隣接したナノチューブセルはPNPNダイオードスィッチ12、PNPNダイオードスィッチ11が互いに直列連結される。
蒸着シリコンからなるシリコン層32は、直列連結されたPNPNダイオードスィッチ11とPNPNダイオードスィッチ12を形成する。そして、それぞれのシリコン層32は絶縁層31を介し上部及び下部が絶縁される。PNPNナノチューブスィッチ10でPNPNダイオードスィッチ12のP型領域とPNPNダイオードスィッチ11のN型領域は、キャパシタ素子CAPの共通コンタクトノードCNと共通的に連結できるよう隣接して形成される。
ノードSN電極を基準に見る場合、ビットラインBLの印加電圧が陽の方向に増加すれば、PNPNダイオードスィッチ11の動作特性により動作電圧Voではナノチューブスィッチ10がオフ状態を維持して電流が流れない。
本発明は、セルアレイブロック40とセンスアンプアレイ50を備える。
ナノチューブサブセルアレイ41は、メインビットラインMBLと下位ビットラインのサブビットラインSBLを備えて階層的ビットライン構造をなす。ナノチューブサブセルアレイ41のそれぞれのメインビットラインMBLは、複数個のサブビットラインSBLのうち1つのサブビットラインSBLと選択的に連結される。
センスアンプアレイ50はレファレンス電圧発生部51、カラム選択部55、 メインビットラインセンシング部56、メインビットラインセンシングロード部57、比較増幅部58及び書込み/再格納調整部59を備える。ここで、レファレンス電圧発生部51はレファレンス電流調整部52、センシング部53及びセンシングロード部54を備える。
先ず、t1区間の進入時にアドレスが入力され書込みイネーブル信号/WEがローにディスエーブルされると、書込みモードアクティブ状態となる。そして、t0、t1区間ではサブビットラインプルダウン信号SBPDが活性化されて接地電圧をサブビットラインSBLに印加することにより、ワードラインWLが活性化される以前にサブビットラインSBLがグラウンドレベルにプリチャージされる。
先ず、読出しモード時には書込みイネーブル信号/WEが電源電圧VCCレベルを維持する。そして、t2区間の進入時にワードラインWLがポンピング電圧VPPレベルに遷移すれば、PNPNナノチューブスィッチ10のPNPNダイオードスィッチ12がターンオンされる。これに従い、単位ナノチューブセルCのデータがサブビットラインSBL及びメインビットラインMBLに伝えられる。
11、12 PNPNダイオードスィッチ
20 トップ電極
21 絶縁膜
22 ボトム電極
30 シリコン基板
31 絶縁層
32 シリコン層
40 セルアレイブロック
41 ナノチューブサブセルアレイ
50 センスアンプアレイ
51 レファレンス電圧発生部
52 レファレンス電流調整部
53 センシング部
54 センシングロード部
55 カラム選択部
56 メインビットラインセンシング部
57 メインビットラインセンシングロード部
58 比較増幅部
59 書込み/再格納調整部
Claims (10)
- メインビットラインとサブビットラインを備えて階層的ビットライン構造をなし、ワードラインと前記サブビットラインとの間にローとカラム方向に複数個の単位ナノチューブセルが配列されたナノチューブサブセルアレイを含むセルアレイブロックと、
前記セルアレイブロックと前記メインビットラインを介し連結され、前記セルアレイブロックから印加されるデータをセンシングして増幅するセンスアンプアレイとを備え、
前記単位ナノチューブセルは
トップ電極がワードラインと連結されたキャパシタ素子と、
連続的に直列連結された少なくとも2つ以上のPNPNダイオード素子を備えるが、前記2つ以上のPNPNダイオード素子は2つのグループに区分され、それぞれのグループが前記キャパシタ素子のボトム電極と前記サブビットラインとの間に並列連結され、前記ワードラインと前記サブビットラインに印加される電圧の大きさに従い選択的にスイッチングされるPNPNナノチューブスィッチとを備え、
前記PNPNナノチューブスィッチは
前記キャパシタ素子のボトム電極と前記サブビットラインとの間に順方向に連結された第1のPNPNダイオードスィッチと、
前記キャパシタ素子のボトム電極と前記サブビットラインとの間に逆方向に連結された第2のPNPNダイオードスィッチとを備えることを特徴とするナノチューブセルを利用したメモリ装置。 - 前記セルアレイブロックは、複数個のナノチューブサブセルアレイを備えることを特徴とする請求項1に記載のナノチューブセルを利用したメモリ装置。
- 前記ナノチューブサブセルアレイは
ロー及びカラム方向に配列された複数個のワードラインと複数個のサブビットラインとの間の交差領域に位置する複数個の単位ナノチューブセルと、
前記複数個のサブビットラインをプルアップ/プルダウン駆動するためのプルアップ/プルダウン駆動スィッチと、
前記メインビットラインと前記サブビットラインの連結を制御するための第1の駆動スィッチ部と、
前記メインビットラインをプルダウン駆動するための第2の駆動スィッチ部とを備えることを特徴とする請求項1に記載のナノチューブセルを利用したメモリ装置。 - 前記第1のPNPNダイオードスィッチの上部P型領域は前記ボトム電極と連結され、下部N型領域は前記サブビットラインと連結されることを特徴とする請求項1に記載のナノチューブセルを利用したメモリ装置。
- 前記第2のPNPNダイオードスィッチの下部N型領域は前記ボトム電極と連結され、上部P型領域は前記サブビットラインと連結されることを特徴とする請求項1に記載のナノチューブセルを利用したメモリ装置。
- 前記PNPNナノチューブスィッチは
前記ワードラインの電圧レベルがハイの場合、前記第1のPNPNダイオードスィッチがターンオンされて前記キャパシタ素子に格納されたハイデータを読み出すようスイッチングされ、
前記ワードラインの電圧レベルが負電圧で、前記サブビットラインの電圧レベルがハイである場合、前記第2のPNPNダイオードスィッチがターンオンされて前記キャパシタ素子にハイデータを書き込むようスイッチング動作を行ない、
前記第1のPNPNダイオードスィッチは、前記キャパシタ素子に格納されたデータがローデータの場合、ターンオフ状態になることを特徴とする請求項1に記載のナノチューブセルを利用したメモリ装置。 - 前記センスアンプアレイは
カラム選択信号の状態に従い前記メインビットラインとの連結を制御するカラム選択部と、
センシングイネーブル信号の活性化時に前記メインビットラインから印加されるデータをセンシングし、第1のセンシング信号を出力するメインビットラインセンシング部と、
前記カラム選択部、前記メインビットラインセンシング部と対応する条件でレファレンス電圧を生成して第2のセンシング信号を出力するレファレンス電圧発生部と、
前記第1のセンシング信号及び前記第2のセンシング信号を比較及び増幅してセンシング出力信号を出力する比較増幅部と、
前記センシング出力信号に応じて読出し経路で再格納動作を行ない、書込み経路では入力されたデータを前記メインビットラインに出力する書込み/再格納調整部とを備えることを特徴とする請求項1に記載のナノチューブセルを利用したメモリ装置。 - 前記第2のセンシング信号の電圧レベルに従い前記第2のセンシング信号のセンシングロードを制御するセンシングロード部と、
前記第2のセンシング信号の電圧レベルに従い前記第1のセンシング信号のセンシングロードを制御するメインビットラインセンシングロード部とをさらに備えることを特徴とする請求項7に記載のナノチューブセルを利用したメモリ装置。 - 前記レファレンス電圧発生部は
前記サブビットラインの電圧レベル条件と対応してプリチャージ電圧を供給し、既に設定された基準電圧に従いデータを区分するための基準電圧を設定するレファレンス電流調整部と、
前記センシングイネーブル信号の活性化時に前記レファレンス電流調整部の電圧レベルをセンシングし、第2のセンシング信号を出力するセンシング部とを備えることを特徴とする請求項7に記載のナノチューブセルを利用したメモリ装置。 - 前記レファレンス電流調整部は
メインビットラインプルダウン信号のイネーブル時に接地電圧レベルにプリチャージされる第1のNMOSトランジスタと、
前記既に設定された基準電圧レベルに従い前記接地電圧レベルを選択的に供給する第2のNMOSトランジスタと、
前記カラム選択部と対応する条件で基準電圧制御信号に応じてスィッチ抵抗を調整する第3のNMOSトランジスタとを備えることを特徴とする請求項9に記載のナノチューブセルを利用したメモリ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2004-010039 | 2004-02-16 | ||
KR1020040010039A KR100709463B1 (ko) | 2004-02-16 | 2004-02-16 | 나노 튜브 셀을 이용한 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005235377A JP2005235377A (ja) | 2005-09-02 |
JP5095919B2 true JP5095919B2 (ja) | 2012-12-12 |
Family
ID=34836776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005038014A Expired - Fee Related JP5095919B2 (ja) | 2004-02-16 | 2005-02-15 | ナノチューブセルを利用したメモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7336523B2 (ja) |
JP (1) | JP5095919B2 (ja) |
KR (1) | KR100709463B1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8617934B1 (en) | 2000-11-28 | 2013-12-31 | Knowles Electronics, Llc | Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages |
US7434305B2 (en) | 2000-11-28 | 2008-10-14 | Knowles Electronics, Llc. | Method of manufacturing a microphone |
KR100694426B1 (ko) * | 2004-02-16 | 2007-03-12 | 주식회사 하이닉스반도체 | 나노 튜브 셀 및 이를 이용한 메모리 장치 |
KR100709462B1 (ko) * | 2004-02-16 | 2007-04-18 | 주식회사 하이닉스반도체 | 다층 나노 튜브 셀을 이용한 메모리 장치 |
US9287356B2 (en) * | 2005-05-09 | 2016-03-15 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8513768B2 (en) * | 2005-05-09 | 2013-08-20 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US9196615B2 (en) * | 2005-05-09 | 2015-11-24 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8217490B2 (en) * | 2005-05-09 | 2012-07-10 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8013363B2 (en) * | 2005-05-09 | 2011-09-06 | Nantero, Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US9911743B2 (en) * | 2005-05-09 | 2018-03-06 | Nantero, Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
KR101343362B1 (ko) | 2007-12-20 | 2013-12-20 | 삼성전자주식회사 | 메모리 유닛의 제조 방법, 이에 따라 제조된 메모리 유닛,메모리 장치의 제조 방법 및 이에 따라 제조된 메모리 장치 |
GB2459251A (en) | 2008-04-01 | 2009-10-21 | Sharp Kk | Semiconductor nanowire devices |
US8063454B2 (en) | 2008-08-13 | 2011-11-22 | Micron Technology, Inc. | Semiconductor structures including a movable switching element and systems including same |
US9263126B1 (en) | 2010-09-01 | 2016-02-16 | Nantero Inc. | Method for dynamically accessing and programming resistive change element arrays |
KR101068295B1 (ko) * | 2009-01-22 | 2011-09-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
CN102087101B (zh) * | 2009-12-04 | 2012-07-18 | 清华大学 | 应变测量装置及测量方法 |
CN103999484B (zh) | 2011-11-04 | 2017-06-30 | 美商楼氏电子有限公司 | 作为声学设备中的屏障的嵌入式电介质和制造方法 |
US9078063B2 (en) | 2012-08-10 | 2015-07-07 | Knowles Electronics, Llc | Microphone assembly with barrier to prevent contaminant infiltration |
US9794661B2 (en) | 2015-08-07 | 2017-10-17 | Knowles Electronics, Llc | Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package |
CN111048133B (zh) * | 2019-11-12 | 2021-10-22 | 武汉大学 | 一种基于金属超表面结构的光存储器件及方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS582435B2 (ja) * | 1975-08-09 | 1983-01-17 | 株式会社日立製作所 | キオクカイロ |
JPS57100770A (en) * | 1980-12-16 | 1982-06-23 | Seiko Epson Corp | Switching element |
DE3380004D1 (en) * | 1982-03-30 | 1989-07-06 | Fujitsu Ltd | Semiconductor memory device |
US4882706A (en) * | 1985-06-07 | 1989-11-21 | Anamartic Limited | Data storage element and memory structures employing same |
JP3035331B2 (ja) * | 1990-11-15 | 2000-04-24 | オリンパス光学工業株式会社 | メモリセル及びメモリ装置 |
US5715189A (en) * | 1993-04-13 | 1998-02-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having hierarchical bit line arrangement |
US5535156A (en) * | 1994-05-05 | 1996-07-09 | California Institute Of Technology | Transistorless, multistable current-mode memory cells and memory arrays and methods of reading and writing to the same |
US5959878A (en) | 1997-09-15 | 1999-09-28 | Celis Semiconductor Corporation | Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same |
US6128216A (en) * | 1998-05-13 | 2000-10-03 | Micron Technology Inc. | High density planar SRAM cell with merged transistors |
US6229161B1 (en) * | 1998-06-05 | 2001-05-08 | Stanford University | Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches |
KR20000045902A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | Pnpn 다이오드를 갖는 sram 장치의 메모리 셀 구조 및그 형성 방법 |
US7153602B2 (en) * | 2000-05-08 | 2006-12-26 | Honda Giken Kogyo Kabushiki Kaisha | Fuel cell assembly |
TW531928B (en) * | 2000-09-29 | 2003-05-11 | Sony Corp | Fuel cell |
JP4195299B2 (ja) * | 2001-03-19 | 2008-12-10 | 日本電気株式会社 | 燃料電池用電極及びそれを用いた燃料電池 |
US6996147B2 (en) * | 2001-03-30 | 2006-02-07 | The Regents Of The University Of California | Methods of fabricating nanostructures and nanowires and devices fabricated therefrom |
JP2002367386A (ja) * | 2001-06-07 | 2002-12-20 | Toshiba Corp | 半導体メモリ装置 |
KR100451762B1 (ko) * | 2001-11-05 | 2004-10-08 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 및 그 구동방법 |
JP2003173673A (ja) * | 2001-11-30 | 2003-06-20 | Sanyo Electric Co Ltd | 強誘電体メモリ |
KR100459214B1 (ko) * | 2001-12-05 | 2004-12-03 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리장치 및 그의 메인 비트라인로드 컨트롤부의 구동방법 |
JP5165828B2 (ja) * | 2002-02-09 | 2013-03-21 | 三星電子株式会社 | 炭素ナノチューブを用いるメモリ素子及びその製造方法 |
KR100671385B1 (ko) * | 2002-03-15 | 2007-01-19 | 산요덴키가부시키가이샤 | 강유전체 메모리 및 그 동작 방법과 메모리 장치 |
KR100521457B1 (ko) * | 2002-04-15 | 2005-10-12 | 주식회사 엘지화학 | 다공성 템플레이트를 이용한 전도성 고분자 나노 튜브의전기중합 방법, 전도성 고분자의 전기변색현상을 이용한전기변색 소자 제조방법 및 이로부터 제조된 전기변색 소자 |
KR100527556B1 (ko) * | 2004-01-29 | 2005-11-09 | 주식회사 하이닉스반도체 | 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치 |
KR100527559B1 (ko) * | 2004-02-05 | 2005-11-09 | 주식회사 하이닉스반도체 | 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치 |
KR100709462B1 (ko) * | 2004-02-16 | 2007-04-18 | 주식회사 하이닉스반도체 | 다층 나노 튜브 셀을 이용한 메모리 장치 |
KR100694426B1 (ko) * | 2004-02-16 | 2007-03-12 | 주식회사 하이닉스반도체 | 나노 튜브 셀 및 이를 이용한 메모리 장치 |
-
2004
- 2004-02-16 KR KR1020040010039A patent/KR100709463B1/ko not_active IP Right Cessation
-
2005
- 2005-02-15 JP JP2005038014A patent/JP5095919B2/ja not_active Expired - Fee Related
- 2005-02-16 US US11/058,201 patent/US7336523B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050180195A1 (en) | 2005-08-18 |
JP2005235377A (ja) | 2005-09-02 |
KR20050081688A (ko) | 2005-08-19 |
US7336523B2 (en) | 2008-02-26 |
KR100709463B1 (ko) | 2007-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5095919B2 (ja) | ナノチューブセルを利用したメモリ装置 | |
JP4344327B2 (ja) | 直列ダイオードセルを利用した不揮発性メモリ装置 | |
US7352617B2 (en) | Nano tube cell and memory device using the same | |
US7283388B2 (en) | Memory device using multiple layer nano tube cell | |
US7388786B2 (en) | Semiconductor storage apparatus | |
US20050117411A1 (en) | Semiconductor storage device | |
US7298645B2 (en) | Nano tube cell, and semiconductor device having nano tube cell and double bit line sensing structure | |
KR100527537B1 (ko) | 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치 | |
US7266006B2 (en) | Multiple-layer serial diode cell and nonvolatile memory device using the same | |
US7369423B2 (en) | Nonvolatile memory device using hybrid switch cell | |
US7009865B2 (en) | Non-volatile ferroelectric cell array circuit using PNPN diode characteristics | |
KR100583114B1 (ko) | 하이브리드 스위치 셀 및 이를 이용한 메모리 장치 | |
JP4075090B2 (ja) | 半導体装置 | |
KR100596885B1 (ko) | 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |