KR100546120B1 - 다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리장치 - Google Patents
다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리장치 Download PDFInfo
- Publication number
- KR100546120B1 KR100546120B1 KR1020040002240A KR20040002240A KR100546120B1 KR 100546120 B1 KR100546120 B1 KR 100546120B1 KR 1020040002240 A KR1020040002240 A KR 1020040002240A KR 20040002240 A KR20040002240 A KR 20040002240A KR 100546120 B1 KR100546120 B1 KR 100546120B1
- Authority
- KR
- South Korea
- Prior art keywords
- series diode
- bit line
- diode
- series
- cell
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 44
- 238000003491 array Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000000872 buffer Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 46
- 238000010586 diagram Methods 0.000 description 18
- 230000007704 transition Effects 0.000 description 8
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치에 관한 것으로, 불휘발성 강유전체 캐패시터와 직렬 다이오드 셀을 포함하는 셀 어레이를 다층으로 구성하여 셀 어레이의 수를 줄일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은, 별도의 게이트 제어 신호가 불필요한 직렬 다이오드 스위치와 불휘발성 강유전체 캐패시터로 이루어진 단위 직렬 다이오드 셀을 워드라인과 비트라인 사이에 배치하여 크로스 포인트 셀 어레이를 구현하고, 크로스 포인트 셀 어레이를 다층으로 구성하여 전체적인 칩 사이즈를 줄일 수 있도록 한다.
Description
도 1은 본 발명에 따른 다층 직렬 다이오드 셀의 단위 셀 구성도.
도 2는 도 1의 다층 직렬 다이오드 셀의 단위 셀 단면도.
도 3은 도 1의 직렬 다이오드 스위치에 관한 평면도.
도 4는 도 1의 다층 직렬 다이오드 셀의 평면도.
도 5 및 도 6은 본 발명에 따른 다층 직렬 다이오드 셀의 단면도.
도 7은 도 6의 다층 직렬 다이오드 셀의 워드라인 어레이의 단면도.
도 8은 도 6의 다층 직렬 다이오드 셀의 비트라인 어레이의 단면도.
도 9는 도 1의 직렬 다이오드 스위치의 동작을 설명하기 위한 도면.
도 10a 내지 도 10c는 본 발명에 따른 다층 직렬 다이오드 셀의 워드라인 및 비트라인 전압 의존성을 설명하기 위한 도면.
도 11은 본 발명에 따른 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치의 구성도.
도 12는 도 11의 다층 직렬 다이오드 셀 어레이에 관한 레이아웃도.
도 13은 도 11의 다층 직렬 다이오드 셀 어레이에 관한 상세 회로도.
도 14는 도 13의 센스앰프에 관한 상세 회로도.
도 15는 본 발명에 따른 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치의 리드 모드시 동작 타이밍도.
도 16은 본 발명에 따른 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치의 라이트 모드시 동작 타이밍도.
본 발명은 다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치에 관한 것으로, 불휘발성 강유전체 캐패시터와 직렬 다이오드 셀을 포함하는 셀 어레이를 다층으로 구성하여 셀 어레이의 수를 줄일 수 있도록 하는 기술이다.
일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적 인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다.
이러한 종래의 불휘발성 강유전체 메모리 장치의 단위 셀은, 워드라인의 상태에 따라 스위칭 동작하여 서브 비트라인과 불휘발성 강유전체 캐패시터를 연결시키는 하나의 스위칭 소자와, 스위칭 소자의 일단과 플레이트 라인 사이에 연결된 하나의 불휘발성 강유전체 캐패시터를 구비하여 이루어진다.
여기서, 종래의 불휘발성 강유전체 메모리 장치의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
그런데, 이러한 NMOS트랜지스터를 스위칭 소자로 사용하여 셀 어레이를 구현할 경우 전체적인 칩 사이즈가 증가하게 되는 문제점이 있다. 이에 따라, 상술한 바와 같이 불휘발성 특성을 갖는 불휘발성 강유전체 메모리 소자와 별도의 게이트 제어 신호가 필요없는 직렬 다이오드 스위치를 이용하여 크로스 포인트 셀을 구현하고, 크로스 포인트 셀을 다층으로 구성하여 전체적인 칩의 사이즈를 줄일 수 있도록 하는 본 발명의 필요성이 대두되었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로 다음과 같은 목적을 갖는다.
첫째, 층간 절연막을 이용하여 직렬 다이오드 스위치를 다층으로 구성하여 어레이의 사이즈를 줄일 수 있도록 하는데 그 목적이 있다.
둘째, 불휘발성 강유전체 캐패시터 소자와 별도의 게이트 제어 신호가 필요없는 직렬 다이오드 스위치를 이용하여 크로스 포인트 셀을 구현함으로써 불휘발성 메모리의 전체적인 사이즈를 줄일 수 있도록 하는데 그 목적이 있다.
셋째, 상술된 불휘발성 강유전체 캐패시터 소자와 직렬 다이오드 스위치를 이용한 셀 어레이에서 리드/라이트 동작을 효율적으로 구동하여 메모리 셀의 동작 특성을 개선할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 다층 직렬 다이오드 셀은, 기판의 상부에 형성된 절연층과, 절연층의 상부에 실리콘층으로 이루지며 연속적으로 직렬 연결된 적어도 두개 이상의 다이오드 소자를 구비하는 직렬 다이오드 스위치; 탑 전극, 강유전체막 및 버텀 전극을 구비하여 워드라인 또는 비트라인으로부터 인가되는 전류의 크기에 따라 이에 대응하는 데이타를 리드/라이트 하는 불휘발성 강유전체 캐패시터; 직렬 다이오드 스위치의 양단 노드에 비트라인 콘택노드를 통해 연결된 비트라인; 두개 이상의 다이오드 소자가 연결되는 공통 노드와 버텀전극 사이를 연결하는 콘택노드; 및 탑 전극의 상부에 형성되는 워드라인을 구비하는 단위 직렬 다이오드 셀을 포함하고, 단위 직렬 다이오드 셀은 로오 및 컬럼 방향으로 복수개 구비되며, 복수개의 단위 직렬 다이오드 셀은 다층 구조로 적층되어 절연층에 의해 서로 분리됨을 특징으로 한다.
또한, 본 발명의 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치는,로오와 컬럼 방향으로 배열되고 다층 구조로 적층되어 절연층에 의해 서로 분리되는 복수개의 다층 직렬 다이오드 셀을 각각 포함하는 복수개의 다층 직렬 다이오드 셀 어레이; 복수개의 다층 직렬 다이오드 셀 어레이의 워드라인을 선택적으로 구동 하는 복수개의 워드라인 구동부; 및 복수개의 다층 직렬 다이오드 셀 어레이로부터 인가되는 데이타를 센싱하여 증폭하는 복수개의 센스앰프를 구비하고, 복수개의 다층 직렬 다이오드 셀 각각은 일단자가 워드라인과 연결된 불휘발성 강유전체 캐패시터; 및 불휘발성 강유전체 캐패시터의 타단자와 비트라인 사이에 연결되고, 연속적으로 직렬 연결된 적어도 두개 이상의 다이오드 소자를 구비하여 워드라인과 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 직렬 다이오드 스위치를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명에 따른 다층 직렬 다이오드 셀의 단위 셀 구성도이다.
단위 직렬 다이오드 셀은 하나의 불휘발성 강유전체 캐패시터 FC와 하나의 직렬 다이오드 스위치(10)를 구비한다. 여기서, 직렬 다이오드 스위치(10)는 PNPN 다이오드 스위치(11)와 PN 다이오드 스위치(12)를 포함한다. PNPN 다이오드 스위치(11)와 PN 다이오드 스위치(12)는 불휘발성 강유전체 캐패시터 FC의 버텀전극과 비트라인 사이에 병렬 연결된다.
PNPN 다이오드 스위치(11)는 불휘발성 강유전체 캐패시터 FC의 한쪽 전극과 비트라인 BL 사이에 역방향으로 연결되고, PN 다이오드 스위치(12)는 불휘발성 강유전체 캐패시터 FC의 한쪽 전극과 비트라인 BL 사이에 순방향으로 연결된다. 불휘발성 강유전체 캐패시터 FC의 다른 한쪽 전극은 워드라인 WL과 연결된다.
도 2는 도 1의 직렬 다이오드 셀의 단면 구성도이다.
직렬 다이오드 스위치(10)는 실리콘 기판(30)의 상부에 형성된 절연층(31)과, 절연층(31)의 상부에 실리콘층(32)을 구비하여 SOI(Silicon On Insulator) 구조를 이룬다. 여기서, 실리콘 기판(30)의 상부에 SiO2로 이루어진 절연층(31)이 적층되고, 절연층(31)의 상부에는 실리콘층(32)이 형성된다. 실리콘층(32)은 성장 실리콘 또는 폴리 실리콘으로 이루어진 PNPN 다이오드 스위치(11)와 PN 다이오드 스위치(12)가 적층되어 직렬 연결된 다이오드 체인을 형성한다.
PNPN 다이오드 스위치(11)는 P형 영역과 N형 영역이 교번적으로 직렬 연결되며, PN 다이오드 스위치(12)는 P형 영역과 N형 영역이 직렬 연결되어 P형 영역이 PNPN 다이오드 스위치(11)의 N형 영역에 인접하여 형성된다.
그리고, PN 다이오드 스위치(12)의 N형 영역과 PNPN 다이오드 스위치(11)의 P형 영역 상부에는 비트라인 콘택노드 BLCN를 통해 비트라인 BL이 형성된다. 또한, PN 다이오드 스위치(12)의 P형 영역과 PNPN 다이오드 스위치(11)의 N형 영역은 공통 콘택노드 CN를 통해 불휘발성 강유전체 캐패시터 FC의 버텀전극(22)과 연결된다.
여기서, 불휘발성 강유전체 캐패시터 FC는 탑 전극(20), 강유전체막(Ferroelectric Layer;21) 및 버텀 전극(22)을 구비한다. 그리고, 불휘발성 강유전체 캐패시터 FC의 탑 전극(20)은 워드라인 WL과 연결된다.
도 3은 도 2의 직렬 다이오드 스위치(10)에 관한 평면도이다.
직렬 다이오드 스위치(10)는 실리콘층(32)으로 이루어진 PNPN 다이오드 스위치(11)와 PN 다이오드 스위치(12)가 직렬 체인 형태로 연속적으로 연결된다. 즉, 하나의 직렬 다이오드 셀은 직렬 연결된 PN 다이오드 스위치(12)와 PNPN 다이오드 스위치(11)를 구비한다. 그리고, 하나의 직렬 다이오드 셀과 동일한 방향에 인접한 직렬 다이오드 셀은 PN 다이오드 스위치(12), PNPN 다이오드 스위치(11)가 서로 직렬 연결된다.
그리고, 직렬 다이오드 스위치(10)는 절연층(31)을 사이에 두고 복수개의 층으로 배열되는데, 상부 직렬 다이오드 스위치(10)와 하부 직렬 다이오드 스위치(10) 각각은 절연층(31)을 통해 분리되어 있다.
이에 따라, 직렬 연결된 다이오드 소자 중에서 한개의 PN 다이오드 스위치(12)와 한개의 PNPN 다이오드 스위치(11)를 연속적으로 선택하여 하나의 직렬 다이오드 셀 영역을 형성할 수 있도록 한다.
도 4는 본 발명에 따른 다층 직렬 다이오드 셀의 평면도이다.
성장 실리콘이나 폴리 실리콘으로 이루어진 실리콘층(32)은 직렬 연결된 PNPN 다이오드 스위치(11)와 PN 다이오드 스위치(12)를 형성한다. 그리고, 각각의 실리콘층(32)은 절연 분리층(31)을 통해 상부 및 하부가 절연된다. 직렬 다이오드 스위치(10)에서 PN 다이오드 스위치(12)의 P형 영역과 PNPN 다이오드 스위치(11)의 N형 영역은 불휘발성 강유전체 캐패시터 FC의 콘택노드 CN와 공통으로 연결될 수 있도록 인접하여 형성된다.
또한, PN 다이오드 스위치(12)의 N형 영역과 PNPN 다이오드 스위치(11)의 P형 영역은 비트라인 콘택노드 BLCN를 통해 비트라인 BL에 연결된다. 비트라인 콘택노드 BLCN는 이웃하는 직렬 다이오드 셀의 비트라인 콘택노드 BLCN와 공통 연결 된다. 즉, 동일한 비트라인 콘택노드 BLCN는 PNPN 다이오드 스위치(11)의 P형 영역과 이웃하는 셀의 PN 다이오드 스위치(12)의 N형 영역과 공통 연결된다.
또한, 불휘발성 강유전체 캐패시터 FC의 상부에는 워드라인 WL이 형성된다.
도 5 및 도 6은 본 발명에 따른 다층 직렬 다이오드 셀의 단면도이다.
다층 직렬 다이오드 셀은 도 2에서와 같은 단위 직렬 다이오드 셀이 제 1층 셀 어레이로 형성되고, 제 1층 셀 어레이의 상부에 제 2층 셀 어레이가 적층된다. 여기서, 제 1층 셀 어레이의 상부에 형성된 불휘발성 강유전체 캐패시터 FC의 상부에 절연 분리층(31)이 증착되어 제 1층 셀 어레이와 제 2층 셀 어레이를 절연시킨다.
그리고, 제 2층 셀 어레이의 절연 분리층(31)의 상부에 폴리 실리콘 또는 성장 실리콘으로 이루어진 직렬 다이오드 스위치(10)가 증착된다. 이에 따라, 제 1층 셀 어레이에 형성된 직렬 다이오드 스위치(10)와 제 2층 셀 어레이에 형성된 직렬 다이오드 스위치(10)는 절연 분리층(31)에 의해 서로 분리된다.
도 6의 실시예는 도 2에서와 같은 단위 직렬 다이오드 셀이 n개의 다층 셀 어레이로 구성될 수 있음을 나타낸다.
도 7은 도 3과 같은 구조의 직렬 다이오드 스위치(10)에서 절연층(31)을 기준으로 A-A' 방향으로 잘랐을 경우 다층 직렬 다이오드 셀의 워드라인 어레이의 단면 구조를 나타낸다.
워드라인 어레이는 로오 방향으로 복수개 배열되며, 제 1층 워드라인 WL의 상부에 복수개 층의 워드라인 WL이 차례로 적층되는 구조를 나타낸다. 각 층의 워 드라인 WL은 절연층(31)에 의해 서로 분리된다.
도 8은 도 3과 같은 구조의 직렬 다이오드 스위치(10)에서 절연층(31)을 기준으로 A-A' 방향으로 잘랐을 경우 다층 직렬 다이오드 셀의 비트라인 어레이의 단면 구조를 나타낸다.
비트라인 어레이는 로오 방향으로 복수개 배열되며, 제 1층 비트라인 BL의 상부에 복수개 층의 비트라인 BL이 차례로 적층되는 구조를 나타낸다. 각 층의 비트라인 BL은 절연층(31)에 의해 서로 분리된다.
도 9는 도 1의 직렬 다이오드 스위치(10)의 동작을 설명하기 위한 도면이다.
불휘발성 강유전체 캐패시터 FC를 기준으로 볼때 비트라인 BL의 인가 전압이 양의 방향으로 증가하면, PNPN 다이오드 스위치(11)의 동작 특성에 의해 동작전압 Vo에서는 직렬 다이오드 스위치(10)가 오프 상태를 유지하여 전류가 흐르지 않는다.
이후에, 비트라인 BL의 인가 전압이 더욱 증가되어 임계전압 Vc가 되면, 다이오드의 순방향 동작 특성에 따라 PNPN 다이오드 스위치(11)가 턴온되어 직렬 다이오드 스위치(10)가 턴온됨으로써 전류가 급격히 증가하게 된다. 이때, 비트라인 BL의 인가전압이 임계전압 Vc 이상이 될 경우 소모되는 전류 I의 값은 비트라인 BL에 연결되어 로드로 작용하는 저항(미도시)의 값에 기인한다.
PNPN 다이오드 스위치(11)가 턴온된 이후에는 비트라인 BL에 아주 작은 전압 Vs만 인가되어도 많은 전류가 흐를 수 있게 된다. 이때, PN 다이오드 스위치(12)는 역방향 동작 특성에 의해 오프 상태를 유지하게 된다.
반면에, 불휘발성 강유전체 캐패시터 FC를 기준으로 볼때 비트라인 BL의 인가 전압이 음의 방향으로 증가하면, 즉, 워드라인 WL에 일정 전압이 인가될 경우, PN 다이오드 스위치(12)의 순방향 동작 특성에 의해 직렬 다이오드 스위치(10)가 턴온되어 임의의 동작 전압에서 전류가 흐르게 된다. 이때, PNPN 다이오드 스위치(11)는 역방향 동작 특성에 의해 오프 상태를 유지한다.
도 10a 내지 도 10c는 본 발명에 따른 다층 직렬 다이오드 셀의 워드라인 WL 및 비트라인 BL 전압 의존성을 설명하기 위한 도면이다.
도 10a를 보면, 워드라인 WL과 노드 SN 사이에 연결된 불휘발성 강유전체 캐패시터 FC에 흐르는 전압을 Vfc라 하고, 노드 SN과 비트라인 BL 사이에 연결된 직렬 다이오드 스위치(10)에 흐르는 전압을 Vsw라고 지칭한다.
도 10b는 본 발명의 다층 직렬 다이오드 셀의 워드라인 WL 전압 의존성을 설명하기 위한 도면이다.
먼저, 비트라인 BL의 전압을 그라운드 전압 레벨로 고정시킨 상태에서 워드라인 WL의 전압을 증가시킬 경우 워드라인 WL의 전압은 불휘발성 강유전체 캐패시터 FC와 직렬 다이오드 스위치(10)에서 전압 분배된다.
즉, 비트라인 BL의 전압이 그라운드 레벨인 상태에서 워드라인 WL의 전압이 증가될 경우 직렬 다이오드 스위치(10)의 PN 다이오드 스위치(12)가 작은 전압에서 턴온되어 전류가 흐르게 된다.
이때, 직렬 다이오드 스위치(10)에는 PN 다이오드 스위치(12)의 순방향 동작에 의해 작은 전압 Vsw이 분배된다. 반면에, 대부분의 워드라인 WL 전압은 불휘발 성 강유전체 캐패시터 FC에 큰 전압 Vfc으로 분배되기 때문에 동작 특성을 향상시킬 수 있게 된다.
도 10c는 본 발명의 다층 직렬 다이오드 셀의 비트라인 BL 전압 의존성을 설명하기 위한 도면이다.
먼저, 워드라인 WL의 전압을 그라운드 전압 레벨로 고정시킨 상태에서 비트라인 BL의 전압을 증가시킬 경우 비트라인 BL의 전압은 불휘발성 강유전체 캐패시터 FC와 직렬 다이오드 스위치(10)에서 전압 분배된다.
즉, 워드라인 WL의 전압이 그라운드 레벨인 상태에서 비트라인 BL의 전압이 증가될 경우, 비트라인 BL의 전압이 임계전압 Vc 값이 되기 이전까지 직렬 다이오드 스위치(10)의 PNPN 다이오드 스위치(11)가 턴오프 상태를 유지한다. 그리고, 직렬 다이오드 스위치(10)의 PN 다이오드 스위치(12)는 역방향 동작특성에 의해 턴오프 상태를 유지한다. 이에 따라, 대부분의 비트라인 BL 전압이 직렬 다이오드 스위치(10)에 큰 전압 Vsw으로 분배된다.
반면에, 직렬 다이오드 스위치(10)가 턴오프 상태일 경우 비트라인 BL의 전압은 불휘발성 강유전체 캐패시터 FC에 작은 전압 Vfc으로 분배된다. 이에 따라, 불휘발성 강유전체 캐패시터 FC에 저장된 데이타의 변동에 영향을 주지 않게 되어 동작이 정지된 상태를 유지한다.
이후에, 비트라인 BL의 전압이 상승되어 비트라인 BL의 전압 레벨이 임계전압 Vc 이상이 될 경우, 직렬 다이오드 스위치(10)의 PNPN 다이오드 스위치(11)가 턴온된다. 이에 따라, 비트라인 BL 전압의 대부분이 불휘발성 강유전체 캐패시터 FC에 분배되어 Vfc 전압이 증가하게 된다. 따라서, 불휘발성 강유전체 캐패시터 FC에 새로운 데이타를 라이트할 수 있는 상태가 된다.
도 11은 본 발명에 따른 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치의 구성도이다.
본 발명은 복수개의 다층 직렬 다이오드 셀 어레이(40), 복수개의 워드라인 구동부(50), 복수개의 센스앰프(60), 데이타 버스(70), 메인 앰프(80), 데이타 버퍼(90) 및 입/출력 포트(100)를 구비한다.
각각의 다층 직렬 다이오드 셀 어레이(40)는 도 1에서와 같은 구조의 단위 직렬 다이오드 셀들이 로오와 컬럼 방향으로 복수개 배열된다. 로오 방향으로 배열된 복수개의 워드라인 WL 들은 워드라인 구동부(50)에 연결된다. 그리고, 컬럼 방향으로 배열된 복수개의 비트라인 BL들은 센스앰프(60)에 연결된다.
여기서, 하나의 다층 직렬 다이오드 셀 어레이(40)는 하나의 워드라인 구동부(50)와 하나의 센스앰프(60)와 대응하여 연결된다.
그리고, 복수개의 센스앰프(60)는 하나의 데이타 버스(70)를 공유한다. 데이타 버스(70)는 메인 앰프(80)와 연결되며, 메인 앰프(80)는 데이타 버스(70)를 통해 각각의 센스앰프(60)로부터 인가되는 데이타를 증폭한다.
데이타 버퍼(90)는 메인앰프(80)로부터 인가되는 증폭된 데이타를 버퍼링하여 출력한다. 입/출력 포트(100)는 데이타 버퍼(90)로부터 인가되는 출력 데이타를 외부로 출력하거나, 외부로부터 인가되는 입력 데이타를 데이타 버퍼(90)에 인가한다.
도 12는 도 11의 다층 직렬 다이오드 셀 어레이(40)에 관한 레이아웃도이다.
다층 직렬 다이오드 셀 어레이(40)는 복수개의 워드라인 WL이 각각 로오 방향으로 배열되고, 복수개의 비트라인 BL이 각각 컬럼 방향으로 배열된다. 그리고, 워드라인 WL과 비트라인 BL이 교차되는 영역에만 단위 셀 C이 위치하게 되므로 추가적인 면적이 불필요한 크로스 포인트 셀(Cross point cell)을 구현할 수 있도록 한다.
여기서, 크로스 포인트 셀이란 별도의 워드라인 WL 게이트 제어 신호를 이용하는 NMOS트랜지스터 소자를 구비하지 않는다. 그리고, 두개의 연결 전극 노드를 구비한 직렬 다이오드 스위치(10)를 이용하여 불휘발성 강유전체 캐패시터 FC를 비트라인 BL과 워드라인 WL의 교차점에 바로 위치시킬 수 있도록 하는 구조를 말한다.
도 13은 도 11의 다층 직렬 다이오드 셀 어레이(40)에 관한 상세 회로도이다.
다층 직렬 다이오드 셀 어레이(40)는 복수개의 워드라인 WL<0>~WL<n>이 각각 로오 방향으로 배열되고, 복수개의 비트라인 BL<0>~BL<m>이 각각 컬럼 방향으로 배열된다. 그리고, 워드라인 WL과 비트라인 BL이 교차되는 영역에만 단위 셀 C이 위치하게 된다. 여기서, 하나의 단위 셀 C은 불휘발성 강유전체 캐패시터 FC와 직렬 다이오드 스위치(10)를 구비한다.
그리고, 각각의 비트라인 BL에는 복수개의 센스앰프(60)가 일대일 대응하여 연결된다. 각각의 센스앰프(60)는 센스앰프 인에이블 신호 SEN의 활성화시 기설정 된 기준전압 REF과 비트라인 BL으로부터 인가되는 전압을 비교하여 그 결과를 증폭하게 된다.
또한, 비트라인 BL<0>에는 비트라인 풀다운 소자 N1가 연결되고, 비트라인 BL<m>에는 비트라인 풀다운 소자 N2가 연결된다. 이에 따라, 비트라인 풀다운 신호 BLPD의 활성화시 접지전압을 비트라인 BL에 인가하여 비트라인 BL을 그라운드 레벨로 풀다운시킨다.
이러한 구조의 다층 직렬 다이오드 셀 어레이(40)는 각각의 불휘발성 강유전체 캐패시터 FC들이 한개의 데이타를 저장할 수 있도록 한다.
도 14는 도 13의 센스앰프(60)에 관한 상세 회로도이다.
센스앰프(60)는 증폭부(61)와 컬럼선택 스위칭부(62)를 구비한다.
여기서, 증폭부(61)는 PMOS트랜지스터 P1~P3 및 NMOS트랜지스터 N1~N3를 구비한다. PMOS트랜지스터 P1는 전원전압단과 PMOS트랜지스터 P2,P3의 공통 소스 단자 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SEP가 인가된다. PMOS트랜지스터 P2,P3는 크로스 커플드 구조로 연결되어 PMOS트랜지스터 P1를 통해 인가되는 전원전압을 래치한다.
그리고, NMOS트랜지스터 N5는 접지전압단과 NMOS트랜지스터 N3,N4의 공통 소스 단자 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SEN가 인가된다. NMOS트랜지스터 N3,N4는 크로스 커플드 구조로 연결되어 NMOS트랜지스터 N5을 통해 인가되는 접지전압을 래치한다.
여기서, 센스앰프 인에이블 신호 SEN와 센스앰프 인에이블 SEP는 위상이 서 로 반대인 신호이며, 센스앰프 인에이블 신호 SEN가 활성화 될 경우 증폭부(61)가 동작하게 된다. 그리고, 증폭부(61)의 한쪽 출력단은 비트라인 BL<m>과 연결되고 다른 한쪽 출력단은 기준전압 REF 인가단과 연결된다.
또한, 컬럼선택 스위칭부(62)는 NMOS트랜지스터 N6,N7를 구비한다. NMOS트랜지스터 N6는 비트라인 BL<m>과 데이타 버스(70) 사이에 연결되어 게이트 단자를 통해 인가되는 컬럼 선택신호 CS<n>에 따라 데이타 /D의 입출력을 제어한다. NMOS트랜지스터 N7는 기준전압 REF 인가단과 데이타 버스(70) 사이에 연결되어 게이트 단자를 통해 인가되는 컬럼 선택신호 CS<n>에 따라 데이타 D의 입출력을 제어한다.
도 15는 본 발명에 따른 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치의 리드 모드시 동작 타이밍도이다.
먼저, t0구간에서는 비트라인 풀다운 신호 BLPD가 활성화되어 접지전압을 비트라인쌍 BL에 인가함으로써 비트라인 BL이 그라운드 레벨로 프리차지된다.
이어서, t1구간의 진입시 워드라인 WL이 하이로 천이하여 워드라인 WL에 일정 전압이 인가되면, 직렬 다이오드 스위치(10)의 PN 다이오드 스위치(12)가 턴온된다. 이에 따라, 다층 직렬 다이오드 셀의 데이타가 비트라인 BL에 전달된다. 이때, 비트라인 풀다운 신호 BLPD는 로우로 천이한다.
다음에, t2구간에는 센스앰프 인에이블 신호 SEN가 활성화되어 비트라인 BL에 실린 데이타를 증폭한다. 또한, 워드라인 WL의 전압 레벨이 하이인 상태에서 비트라인 BL의 전압이 로우 레벨로 증폭되면, 직렬 다이오드 셀 C에는 데이타 "0"이 재저장된다.
이후에, t3구간에는 워드라인 WL의 전압이 임계전압 Vc 이하의 값인 네가티브(Negative) 전압으로 천이한다. 즉, 비트라인 BL의 로우 전압 레벨과 워드라인 WL의 네가티브 전압 레벨의 차이는 직렬 다이오드 스위치(10)의 PNPN 다이오드 스위치(11)를 턴온시키기 위한 임계전압 Vc의 상태에 도달하지 못한다.
하지만, 비트라인 BL의 하이 증폭 전압과 워드라인 WL의 네가티브 전압 차이에 따라 PNPN 다이오드 스위치(11)를 턴온 시키기 위한 임계전압 Vc 이상의 전압이 가해지게 된다. 이에 따라, PNPN 다이오드 스위치(11)가 턴온 상태가 되어 직렬 다이오드 셀에 데이타 "1"이 재저장된다.
이때, PNPN 다이오드 스위치(11)가 턴온된 이후에는 도 9의 동작 특성에서 보는 바와 같이 비트라인 BL에 작은 전압 Vs을 인가하여도 많은 전류가 흐를 수 있게 된다. 따라서, t3 구간에서 워드라인 WL의 전압이 네가티브 전압에서 다시 로우 상태로 상승하여도 전류는 충분히 흐를 수 있게 된다.
또한, t3구간에서 컬럼 선택신호 CS가 하이로 천이하면 컬럼선택 스위칭부(62)의 NMOS트랜지스터 N6,N7가 턴온되어 비트라인 BL에 실린 데이타 D,/D가 데이타 버스(70)에 출력되어 직렬 다이오드 셀 C에 저장된 데이타를 리드할 수 있게 된다.
도 16은 본 발명에 따른 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치의 라이트 모드시 동작 타이밍도이다.
먼저, t0구간에서는 비트라인 풀다운 신호 BLPD가 활성화되어 접지전압을 비트라인쌍 BL에 인가함으로써 비트라인 BL이 그라운드 레벨로 프리차지된다.
이어서, t1구간의 진입시 워드라인 WL이 하이로 천이하면, 직렬 다이오드 셀의 데이타가 비트라인 BL에 전달된다. 이때, 비트라인 풀다운 신호 BLPD는 로우로 천이한다. 그리고, 데이타 버스(70)를 통해 라이트할 새로운 데이타 D,/D가 비트라인 BL에 입력된다.
다음에, t2구간에는 센스앰프 인에이블 신호 SEN가 활성화되어 비트라인 BL에 실린 데이타를 증폭한다. 또한, 워드라인 WL의 전압 레벨이 하이인 상태에서 비트라인 BL의 전압이 로우 레벨로 증폭되면, 직렬 다이오드 셀 C에는 데이타 "0"이 기록된다.
이때, 컬럼 선택신호 CS가 하이로 천이하면 컬럼선택 스위칭부(62)의 NMOS트랜지스터 N6,N7가 턴온되어 데이타 버스(70)를 통해 입력된 데이타 D,/D가 비트라인 BL에 인가된다.
이후에, t3구간에는 워드라인 WL의 전압이 네가티브(Negative) 전압으로 천이한다. 즉, 비트라인 BL의 로우 전압 레벨과 워드라인 WL의 네가티브 전압 레벨의 차이는 직렬 다이오드 스위치(10)의 PNPN 다이오드 스위치(11)를 턴온시키기 위한 임계전압 Vc의 상태에 도달하지 못한다.
하지만, 비트라인 BL의 하이 증폭 전압과 워드라인 WL의 네가티브 전압 차이에 따라 PNPN 다이오드 스위치(11)를 턴온 시키기 위한 임계전압 Vc 이상의 전압이 가해지게 된다. 이에 따라, PNPN 다이오드 스위치(11)가 턴온 상태가 되어 직렬 다이오드 셀에 데이타 "1"이 기록된다.
이상에서와 같은 본 발명은 데이타를 저장하기 위한 메모리 소자를 그 실시 예로써 불휘발성 강유전체 메모리 소자로 설명하였지만, 본 발명은 이에 한정되지 않고 본 발명의 메모리 소자는 디램소자, 플레시 소자 등을 포함하여 이루어질 수도 있다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 층간 절연막을 이용하여 직렬 다이오드 스위치를 다층으로 구성함으로써 별도의 레이아웃 확장이 필요없이 어레이의 사이즈를 줄일 수 있도록 한다.
둘째, 불휘발성 강유전체 캐패시터와 별도의 게이트 제어 신호가 필요없는 직렬 다이오드 스위치를 이용하여 크로스 포인트 셀을 다층으로 구현함으로써 불휘발성 메모리의 전체적인 사이즈를 줄일 수 있도록 한다.
셋째, 상술된 불휘발성 강유전체 캐패시터와 직렬 다이오드 스위치를 이용한 셀 어레이에서 리드/라이트 동작을 효율적으로 구동하여 메모리 셀의 동작 특성을 개선할 수 있도록 한다.
Claims (13)
- 기판의 상부에 형성된 절연층과, 상기 절연층의 상부에 실리콘층으로 이루지며 연속적으로 직렬 연결된 적어도 두개 이상의 다이오드 소자를 구비하는 직렬 다이오드 스위치;탑 전극, 강유전체막 및 버텀 전극을 구비하여 워드라인 또는 비트라인으로부터 인가되는 전류의 크기에 따라 이에 대응하는 데이타를 리드/라이트 하는 불휘발성 강유전체 캐패시터;상기 직렬 다이오드 스위치의 양단 노드에 비트라인 콘택노드를 통해 연결된 비트라인;상기 두개 이상의 다이오드 소자가 연결되는 공통 노드와 상기 버텀전극 사이를 연결하는 콘택노드; 및상기 탑 전극의 상부에 형성되는 워드라인을 구비하는 단위 직렬 다이오드 셀을 포함하고,상기 단위 직렬 다이오드 셀은 로오 및 컬럼 방향으로 복수개 구비되며, 복수개의 단위 직렬 다이오드 셀은 다층 구조로 적층되어 상기 절연층에 의해 서로 분리됨을 특징으로 하는 다층 직렬 다이오드 셀.
- 제 1항에 있어서, 상기 실리콘층은 성장 실리콘, 폴리 실리콘 중 적어도 어느 하나로 이루어짐을 특징으로 하는 다층 직렬 다이오드 셀.
- 제 1항 또는 제 2항에 있어서, 상기 실리콘층은 복수개의 PNPN 다이오드 스위치와 복수개의 PN 다이오드 스위치가 교번적으로 직렬연결되어 연속적인 다이오드 체인을 형성함을 특징으로 하는 다층 직렬 다이오드 셀.
- 제 3항에 있어서, 상기 비트라인 콘택노드는 상기 복수개의 PNPN 다이오드 스위치의 P형 영역과 상기 복수개의 PN 다이오드 스위치의 N형 영역에 각각 형성됨을 특징으로 하는 다층 직렬 다이오드 셀.
- 제 3항에 있어서, 상기 콘택노드는 상기 복수개의 PNPN 다이오드 스위치의 N형 영역과 상기 복수개의 PN 다이오드 스위치의 P형 영역이 연결되는 상기 공통 노드에 형성됨을 특징으로 하는 다층 직렬 다이오드 셀.
- 로오와 컬럼 방향으로 배열되고 다층 구조로 적층되어 절연층에 의해 서로 분리되는 복수개의 다층 직렬 다이오드 셀을 각각 포함하는 복수개의 다층 직렬 다이오드 셀 어레이;상기 복수개의 다층 직렬 다이오드 셀 어레이의 워드라인을 선택적으로 구동하는 복수개의 워드라인 구동부; 및상기 복수개의 다층 직렬 다이오드 셀 어레이로부터 인가되는 데이타를 센싱하여 증폭하는 복수개의 센스앰프를 구비하고,상기 복수개의 다층 직렬 다이오드 셀 각각은일단자가 상기 워드라인과 연결된 불휘발성 강유전체 캐패시터; 및상기 불휘발성 강유전체 캐패시터의 타단자와 비트라인 사이에 연결되고, 연속적으로 직렬 연결된 적어도 두개 이상의 다이오드 소자를 구비하여 상기 워드라인과 상기 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 직렬 다이오드 스위치를 구비함을 특징으로 하는 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치.
- 제 6항에 있어서,상기 복수개의 센스앰프에 의해 공유되는 데이타 버스;상기 데이타 버스로부터 인가되는 데이타를 증폭하는 메인 앰프;상기 메인 앰프로부터 인가되는 증폭 데이타를 버퍼링하는 데이타 버퍼; 및상기 데이타 버퍼로부터 인가되는 출력 데이타를 외부로 출력하거나, 외부로부터 인가되는 입력 데이타를 상기 데이타 버퍼에 인가하는 입/출력 포트를 더 구비함을 특징으로 하는 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치.
- 제 6항 또는 제 7항에 있어서, 상기 복수개의 직렬 다이오드 셀 어레이 각각은,로오 및 컬럼 방향으로 각각 배열된 복수개의 워드라인과 복수개의 비트라인 사이의 교차 영역에 위치하는 복수개의 다층 직렬 다이오드 셀; 및상기 복수개의 비트라인에 각각 일대일 대응하여 연결된 복수개의 비트라인 풀다운 소자를 구비함을 특징으로 하는 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치.
- 제 6항 또는 제 7항에 있어서, 상기 복수개의 센스앰프는 복수개의 비트라인에 각각 일대일 대응하여 연결되며, 센스앰프 인에이블 신호의 활성화시 기준전압과 상기 비트라인의 전압을 비교 및 증폭함을 특징으로 하는 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치.
- 제 6항 또는 제 7항에 있어서, 상기 직렬 다이오드 스위치는상기 불휘발성 강유전체 캐패시터의 버텀 전극과 상기 비트라인 사이에 순방향으로 연결된 PN 다이오드 스위치; 및상기 불휘발성 강유전체 캐패시터의 버텀전극과 상기 비트라인 사이에 역방향으로 연결된 PNPN 다이오드 스위치를 구비함을 특징으로 하는 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치.
- 제 10항에 있어서, 상기 PN 다이오드 스위치의 P형 영역은 상기 버텀 전극과 연결되고, N형 영역은 상기 비트라인과 연결됨을 특징으로 하는 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치.
- 제 10항에 있어서, 상기 PNPN 다이오드 스위치의 상부 N형 영역은 상기 버텀 전극과 연결되고, 하부 P형 영역은 상기 비트라인과 연결됨을 특징으로 하는 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치.
- 제 10항에 있어서,상기 워드라인의 전압 레벨이 하이이고 상기 비트라인의 전압 레벨이 로우일 경우 상기 PN 다이오드 스위치가 턴온되어 상기 불휘발성 강유전체 캐패시터에 제 1데이타를 라이트하며,상기 워드라인의 전압 레벨이 네가티브 트리거 전압이고 상기 비트라인의 전압 레벨이 하이일 경우 상기 PNPN 다이오드 스위치가 턴온되어 상기 불휘발성 강유전체 캐패시터에 제 2데이타를 라이트하도록 동작하는 것을 특징으로 하는 다층 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040002240A KR100546120B1 (ko) | 2004-01-13 | 2004-01-13 | 다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리장치 |
| US11/024,879 US7266006B2 (en) | 2004-01-13 | 2004-12-30 | Multiple-layer serial diode cell and nonvolatile memory device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040002240A KR100546120B1 (ko) | 2004-01-13 | 2004-01-13 | 다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050074033A KR20050074033A (ko) | 2005-07-18 |
| KR100546120B1 true KR100546120B1 (ko) | 2006-01-24 |
Family
ID=34738052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040002240A KR100546120B1 (ko) | 2004-01-13 | 2004-01-13 | 다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7266006B2 (ko) |
| KR (1) | KR100546120B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100527537B1 (ko) * | 2003-12-22 | 2005-11-09 | 주식회사 하이닉스반도체 | 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치 |
| KR100694426B1 (ko) * | 2004-02-16 | 2007-03-12 | 주식회사 하이닉스반도체 | 나노 튜브 셀 및 이를 이용한 메모리 장치 |
| KR100626912B1 (ko) * | 2004-04-23 | 2006-09-20 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법 |
| JP2007004839A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| KR100855861B1 (ko) * | 2005-12-30 | 2008-09-01 | 주식회사 하이닉스반도체 | 비휘발성 반도체 메모리 장치 |
| JP2008177328A (ja) * | 2007-01-18 | 2008-07-31 | Denso Corp | 半導体装置およびその製造方法 |
| JP6583526B2 (ja) * | 2016-02-22 | 2019-10-02 | 株式会社村田製作所 | 圧電デバイス |
| CN114335150B (zh) * | 2022-01-10 | 2022-08-26 | 无锡市晶源微电子有限公司 | 二极管及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043538A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JP4044293B2 (ja) * | 2001-02-13 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2004
- 2004-01-13 KR KR1020040002240A patent/KR100546120B1/ko not_active IP Right Cessation
- 2004-12-30 US US11/024,879 patent/US7266006B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050074033A (ko) | 2005-07-18 |
| US20050152174A1 (en) | 2005-07-14 |
| US7266006B2 (en) | 2007-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100583115B1 (ko) | 상 변화 저항 셀, 이를 이용한 불휘발성 메모리 장치 및그 제어 방법 | |
| KR100569549B1 (ko) | 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 | |
| JP4344327B2 (ja) | 直列ダイオードセルを利用した不揮発性メモリ装置 | |
| JP5068937B2 (ja) | 不揮発性強誘電体垂直電極セルと垂直電極セルを利用した不揮発性強誘電体メモリ装置、及びその垂直電極セルの製造方法 | |
| JP5095918B2 (ja) | 多層ナノチューブセルを利用したメモリ装置 | |
| KR100546120B1 (ko) | 다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리장치 | |
| KR100527537B1 (ko) | 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치 | |
| KR100569550B1 (ko) | 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 | |
| KR100694426B1 (ko) | 나노 튜브 셀 및 이를 이용한 메모리 장치 | |
| KR100527556B1 (ko) | 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치 | |
| KR100527550B1 (ko) | 다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 | |
| US7009865B2 (en) | Non-volatile ferroelectric cell array circuit using PNPN diode characteristics | |
| KR100583114B1 (ko) | 하이브리드 스위치 셀 및 이를 이용한 메모리 장치 | |
| KR100609527B1 (ko) | 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 | |
| KR100596885B1 (ko) | 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치 | |
| US7110291B2 (en) | Nano tube cell, and semiconductor device having nano tube cell and double bit line sensing structure | |
| KR100596850B1 (ko) | 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치 | |
| KR100576486B1 (ko) | 상 변화 저항 셀을 이용한 불휘발성 메모리 장치 | |
| JPH0887878A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |