KR100527550B1 - 다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 - Google Patents

다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 Download PDF

Info

Publication number
KR100527550B1
KR100527550B1 KR10-2004-0005633A KR20040005633A KR100527550B1 KR 100527550 B1 KR100527550 B1 KR 100527550B1 KR 20040005633 A KR20040005633 A KR 20040005633A KR 100527550 B1 KR100527550 B1 KR 100527550B1
Authority
KR
South Korea
Prior art keywords
phase change
change resistance
bit line
diode switch
layer
Prior art date
Application number
KR10-2004-0005633A
Other languages
English (en)
Other versions
KR20050078259A (ko
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2004-0005633A priority Critical patent/KR100527550B1/ko
Publication of KR20050078259A publication Critical patent/KR20050078259A/ko
Application granted granted Critical
Publication of KR100527550B1 publication Critical patent/KR100527550B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C11/00—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00
    • A45C11/34—Pencil boxes; Pencil etuis or the like
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C13/00—Details; Accessories

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치에 관한 것으로, 저항 기억 소자와 직렬 PN 다이오드 체인을 포함하는 셀 어레이를 다층으로 구성하여 셀 어레이의 수를 줄일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은, 전류값에 따라 저항 상태가 변화되는 불휘발성 저항 기억 소자와 별도의 게이트 제어 신호가 불필요한 직렬 다이오드 스위치로 이루어진 단위 상 변화 저항 셀을 워드라인과 비트라인 사이에 배치하여 크로스 포인트 셀 어레이를 구현하고, 크로스 포인트 셀 어레이를 다층으로 구성하여 전체적인 칩 사이즈를 줄일 수 있도록 한다.

Description

다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치{Multiple-layer phase change resistor cell and non-volatile memory device using the same}
본 발명은 다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치에 관한 것으로, 저항 기억 소자와 별도의 게이트 제어 신호가 필요없는 직렬 다이오드 셀을 포함하는 셀 어레이를 다층으로 구성하여 메모리의 전체적인 사이즈를 줄일 수 있도록 하는 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성을 갖는다.
도 1a 내지 도 1d는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항에 변화에 따른 전기 전도 상태가 변하게 된다. 여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다.
즉, 도 1c에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 1d에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태가(Amorphous phase) 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이타를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이타 "1"이라 하고, 고저항 상태일 경우를 데이타 "0"이라 하면 두 데이타의 로직 상태를 저장할 수 있다.
한편, 종래의 메모리 장치는 하나의 스위칭 소자와 데이타를 저장하기 위한 하나의 메모리 소자를 구비하여 이루어진다. 여기서, 종래의 메모리 장치의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
그런데, 이러한 NMOS트랜지스터를 스위칭 소자로 사용하여 셀 어레이를 구현할 경우 전체적인 칩 사이즈가 증가하게 되는 문제점이 있다. 이에 따라, 상술한 바와 같이 불휘발성 특성을 갖는 상 변화 저항 소자와 별도의 게이트 제어 신호가 필요없는 직렬 다이오드 스위치를 이용하여 크로스 포인트 셀을 구현하고, 크로스 포인트 셀을 다층으로 구성하여 전체적인 칩의 사이즈를 줄일 수 있도록 하는 본 발명의 필요성이 대두되었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로 다음과 같은 목적을 갖는다.
첫째, 층간 절연막을 이용하여 직렬 다이오드 스위치를 다층으로 구성하여 어레이의 사이즈를 줄일 수 있도록 하는데 그 목적이 있다.
둘째, 상 변화 저항 소자와 별도의 게이트 제어 신호가 필요없는 직렬 다이오드 스위치를 이용하여 크로스 포인트 셀을 구현함으로써 불휘발성 메모리의 전체적인 사이즈를 줄일 수 있도록 하는데 그 목적이 있다.
셋째, 상술된 상 변화 저항 소자와 직렬 다이오드 스위치를 이용한 셀 어레이에서 리드/라이트 동작을 효율적으로 구동하여 메모리 셀의 동작 특성을 개선할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 다층 상 변화 저항 셀은, 기판의 상부에 형성된 절연층과, 절연층의 상부에 실리콘층으로 이루지며 연속적으로 직렬 연결된 적어도 두개 이상의 다이오드 소자를 구비하는 직렬 다이오드 스위치; 탑 전극, 위상 변화층 및 버텀 전극을 구비하고, 워드라인으로부터 인가되는 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자; 직렬 다이오드 스위치의 양단 노드에 비트라인 콘택노드를 통해 연결된 비트라인; 두개 이상의 다이오드 소자가 연결되는 공통 노드와 상기 버텀전극 사이를 연결하는 콘택노드; 및 탑 전극의 상부에 형성되는 워드라인을 구비하는 단위 상 변화 저항 셀을 구비하고, 단위 상 변화 저항 셀은 로오 및 컬럼 방향으로 복수개 구비되며, 복수개의 단위 상 변화 저항 셀은 다층 구조로 적층되어 절연층에 의해 서로 분리됨을 특징으로 한다.
본 발명의 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치는, 로오와 컬럼 방향으로 배열되고 다층 구조로 적층되어 절연층에 의해 서로 분리되는 복수개의 다층 상 변화 저항 셀을 포함하는 복수개의 다층 상 변화 저항 셀 어레이; 복수개의 다층 상 변화 저항 셀 어레이의 워드라인을 선택적으로 구동하는 복수개의 워드라인 구동부; 및 복수개의 다층 상 변화 저항 셀 어레이로부터 인가되는 데이타를 센싱하여 증폭하는 복수개의 센스앰프를 구비하고, 복수개의 다층 상 변화 저항 셀 각각은 워드라인으로부터 인가되는 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자; 및 연속적으로 직렬 연결되어 공통 연결노드가 상 변화 저항 소자의 일단과 연결되는 적어도 두개 이상의 다이오드 소자를 구비하여, 워드라인과 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 직렬 다이오드 스위치를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 다층 상 변화 저항 셀의 단위 셀 구성도이다.
단위 상 변화 저항(PCR : Phase Change Resistor) 셀은 하나의 상 변화 저항 소자 PCR와 하나의 직렬 다이오드 스위치(10)를 구비한다. 여기서, 직렬 다이오드 스위치(10)는 PNPN 다이오드 스위치(11)와 PN 다이오드 스위치(12)를 포함한다. PNPN 다이오드 스위치(11)와 PN 다이오드 스위치(12)는 상 변화 저항 소자 PCR의 버텀전극과 비트라인 BL 사이에 병렬 연결된다.
PNPN 다이오드 스위치(11)는 상 변화 저항 소자 PCR의 한쪽 전극과 비트라인 BL 사이에 역방향으로 연결되고, PN 다이오드 스위치(12)는 상 변화 저항 소자 PCR의 한쪽 전극과 비트라인 BL 사이에 순방향으로 연결된다. 상 변화 저항 소자 PCR의 다른 한쪽 전극은 워드라인 WL과 연결된다.
도 3은 도 2의 다층 상 변화 저항 셀의 단위 셀 단면 구성도이다.
직렬 다이오드 스위치(10)는 실리콘 기판(30)의 상부에 형성된 절연층(31)과, 절연층(31)의 상부에 실리콘층(32)을 구비하여 SOI(Silicon On Insulator) 구조를 이룬다. 여기서, 실리콘 기판(30)의 상부에 SiO2로 이루어진 절연층(31)이 적층되고, 절연층(31)의 상부에는 실리콘층(32)이 형성된다. 실리콘층(32)은 성장 실리콘 또는 폴리 실리콘으로 이루어진 PNPN 다이오드 스위치(11)와 PN 다이오드 스위치(12)가 적층되어 직렬 연결된 다이오드 체인을 형성한다.
PNPN 다이오드 스위치(11)는 P형 영역과 N형 영역이 교번적으로 직렬 연결되며, PN 다이오드 스위치(12)는 P형 영역과 N형 영역이 직렬 연결되어 P형 영역이 PNPN 다이오드 스위치(11)의 N형 영역에 인접하여 형성된다.
그리고, PN 다이오드 스위치(12)의 N형 영역과 PNPN 다이오드 스위치(11)의 P형 영역 상부에는 비트라인 콘택노드 BLCN를 통해 비트라인 BL이 형성된다. 또한, PN 다이오드 스위치(12)의 P형 영역과 PNPN 다이오드 스위치(11)의 N형 영역은 공통 콘택노드 CN를 통해 상 변화 저항 소자 PCR의 버텀전극(22)과 연결된다.
여기서, 상 변화 저항 소자 PCR는 탑 전극(20), 위상 변화층(PCM; Phase Change Material;21) 및 버텀 전극(22)을 구비한다. 그리고, 상 변화 저항 소자 PCR의 탑 전극(20)은 워드라인 WL과 연결된다.
도 4는 도 3의 직렬 다이오드 스위치(10)에 관한 평면도이다.
직렬 다이오드 스위치(10)는 실리콘층(32)으로 이루어진 PNPN 다이오드 스위치(11)와 PN 다이오드 스위치(12)가 직렬 체인 형태로 연속적으로 연결된다. 즉, 하나의 단위 상 변화 저항 셀은 직렬 연결된 PN 다이오드 스위치(12)와 PNPN 다이오드 스위치(11)를 구비한다. 그리고, 하나의 단위 상 변화 저항 셀과 동일한 방향에 인접한 단위 상 변화 저항 셀은 PN 다이오드 스위치(12), PNPN 다이오드 스위치(11)가 서로 직렬 연결된다.
그리고, 직렬 다이오드 스위치(10)는 절연층(31)을 사이에 두고 복수개의 층으로 배열되는데, 상부 직렬 다이오드 스위치(10)와 하부 직렬 다이오드 스위치(10) 각각은 절연층(31)을 통해 분리되어 있다.
이에 따라, 직렬 연결된 다이오드 소자 중에서 한개의 PN 다이오드 스위치(12)와 한개의 PNPN 다이오드 스위치(11)를 연속적으로 선택하여 하나의 상 변화 저항 셀 영역을 형성할 수 있도록 한다.
도 5는 도 2의 다층 상 변화 저항 셀의 평면도이다.
성장 실리콘이나 폴리 실리콘으로 이루어진 실리콘층(32)은 직렬 연결된 PNPN 다이오드 스위치(11)와 PN 다이오드 스위치(12)를 형성한다. 그리고, 각각의 실리콘층(32)은 절연 분리층(31)을 통해 상부 및 하부가 절연된다. 직렬 다이오드 스위치(10)에서 PN 다이오드 스위치(12)의 P형 영역과 PNPN 다이오드 스위치(11)의 N형 영역은 상 변화 저항 소자 PCR의 콘택노드 CN와 공통으로 연결될 수 있도록 인접하여 형성된다.
또한, PN 다이오드 스위치(12)의 N형 영역과 PNPN 다이오드 스위치(11)의 P형 영역은 비트라인 콘택노드 BLCN를 통해 비트라인 BL에 연결된다. 비트라인 콘택노드 BLCN는 이웃하는 상 변화 저항 셀의 비트라인 콘택노드 BLCN와 공통 연결된다. 즉, 동일한 비트라인 콘택노드 BLCN는 PNPN 다이오드 스위치(11)의 P형 영역과 이웃하는 셀의 PN 다이오드 스위치(12)의 N형 영역과 공통 연결된다.
또한, 상 변화 저항 소자 PCR의 상부에는 워드라인 WL이 형성된다.
도 6 및 도 7은 본 발명에 따른 다층 상 변화 저항 셀의 단면도이다.
다층 상 변화 저항 셀은 도 3에서와 같은 단위 상 변화 저항 셀이 제 1층 셀 어레이로 형성되고, 제 1층 셀 어레이의 상부에 제 2층 셀 어레이가 적층된다. 여기서, 제 1층 셀 어레이의 상부에 형성된 상 변화 저항 소자 PCR의 상부에 절연 분리층(31)이 증착되어 제 1층 셀 어레이와 제 2층 셀 어레이를 절연시킨다.
그리고, 제 2층 셀 어레이의 절연 분리층(31)의 상부에 폴리 실리콘 또는 성장 실리콘으로 이루어진 직렬 다이오드 스위치(10)가 증착된다. 이에 따라, 제 1층 셀 어레이에 형성된 직렬 다이오드 스위치(10)와 제 2층 셀 어레이에 형성된 직렬 다이오드 스위치(10)는 절연 분리층(31)에 의해 서로 분리된다.
도 7의 실시예는 도 3에서와 같은 단위 상 변화 저항 셀이 n개의 다층 셀 어레이로 구성될 수 있음을 나타낸다.
도 8은 도 4와 같은 구조의 직렬 다이오드 스위치(10)에서 절연층(31)을 기준으로 A-A' 방향으로 잘랐을 경우 다층 상 변화 저항 셀의 워드라인 어레이의 단면 구조를 나타낸다.
워드라인 어레이는 로오 방향으로 복수개 배열되며, 제 1층 워드라인 WL의 상부에 복수개 층의 워드라인 WL이 차례로 적층되는 구조를 나타낸다. 각 층의 워드라인 WL은 절연층(31)에 의해 서로 분리된다.
도 9는 도 4와 같은 구조의 직렬 다이오드 스위치(10)에서 절연층(31)을 기준으로 A-A' 방향으로 잘랐을 경우 다층 상 변화 저항 셀의 비트라인 어레이의 단면 구조를 나타낸다.
비트라인 어레이는 로오 방향으로 복수개 배열되며, 제 1층 비트라인 BL의 상부에 복수개 층의 비트라인 BL이 차례로 적층되는 구조를 나타낸다. 각 층의 비트라인 BL은 절연층(31)에 의해 서로 분리된다.
도 10은 도 2의 직렬 다이오드 스위치(10)의 동작을 설명하기 위한 도면이다.
상 변화 저항 소자 PCR을 기준으로 볼때 비트라인 BL의 인가 전압이 양의 방향으로 증가하면, PNPN 다이오드 스위치(11)의 동작 특성에 의해 동작전압 Vo에서는 직렬 다이오드 스위치(10)가 오프 상태를 유지하여 전류가 흐르지 않는다.
이후에, 비트라인 BL의 인가 전압이 더욱 증가되어 임계전압 Vc가 되면, 다이오드의 순방향 동작 특성에 따라 PNPN 다이오드 스위치(11)가 턴온되어 직렬 다이오드 스위치(10)가 턴온됨으로써 전류가 급격히 증가하게 된다. 이때, 비트라인 BL의 인가전압이 임계전압 Vc 이상이 될 경우 소모되는 전류 I의 값은 비트라인 BL에 연결되어 로드로 작용하는 저항(미도시)의 값에 기인한다.
PNPN 다이오드 스위치(11)가 턴온된 이후에는 비트라인 BL에 아주 작은 전압 Vs만 인가되어도 많은 전류가 흐를 수 있게 된다. 이때, PN 다이오드 스위치(10)는 역방향 동작 특성에 의해 오프 상태를 유지하게 된다.
반면에, 상 변화 저항 소자 PCR를 기준으로 볼때 비트라인 BL의 인가 전압이 음의 방향으로 증가하면, 즉, 워드라인 WL에 일정 전압이 인가될 경우, PN 다이오드 스위치(10)의 순방향 동작 특성에 의해 직렬 다이오드 스위치(10)가 턴온되어 임의의 동작 전압에서 전류가 흐르게 된다. 이때, PNPN 다이오드 스위치(11)는 역방향 동작 특성에 의해 오프 상태를 유지한다.
도 11은 본 발명에 따른 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치의 구성도이다.
본 발명은 복수개의 다층 PCR 셀 어레이(40), 복수개의 워드라인 구동부(50), 복수개의 센스앰프(60), 데이타 버스(70), 메인 앰프(80), 데이타 버퍼(90) 및 입/출력 포트(100)를 구비한다.
각각의 다층 PCR 셀 어레이(40)는 도 2에서와 같은 구조의 단위 상 변화 저항 셀들이 로오와 컬럼 방향으로 복수개 배열된다. 로오 방향으로 배열된 복수개의 워드라인 WL 들은 워드라인 구동부(50)에 연결된다. 그리고, 컬럼 방향으로 배열된 복수개의 비트라인 BL들은 센스앰프(60)에 연결된다.
여기서, 하나의 다층 PCR 셀 어레이(40)는 하나의 워드라인 구동부(50)와 하나의 센스앰프(60)와 대응하여 연결된다.
그리고, 복수개의 센스앰프(60)는 하나의 데이타 버스(70)를 공유한다. 데이타 버스(70)는 메인 앰프(80)와 연결되며, 메인 앰프(80)는 데이타 버스(70)를 통해 각각의 센스앰프(60)로부터 인가되는 데이타를 증폭한다.
데이타 버퍼(90)는 메인앰프(80)로부터 인가되는 증폭된 데이타를 버퍼링하여 출력한다. 입/출력 포트(100)는 데이타 버퍼(90)로부터 인가되는 출력 데이타를 외부로 출력하거나, 외부로부터 인가되는 입력 데이타를 데이타 버퍼(90)에 인가한다.
도 12는 도 11의 다층 PCR 셀 어레이(40)에 관한 레이아웃도이다.
다층 PCR 셀 어레이(40)는 복수개의 워드라인 WL이 각각 로오 방향으로 배열되고, 복수개의 비트라인 BL이 각각 컬럼 방향으로 배열된다. 그리고, 워드라인 WL과 비트라인 BL이 교차되는 영역에만 단위 셀 C이 위치하게 되므로 추가적인 면적이 불필요한 크로스 포인트 셀(Cross point cell)을 구현할 수 있도록 한다.
여기서, 크로스 포인트 셀이란 별도의 워드라인 WL 게이트 제어 신호를 이용하는 NMOS트랜지스터 소자를 구비하지 않는다. 그리고, 두개의 연결 전극 노드를 구비한 직렬 다이오드 스위치(10)를 이용하여 상 변화 저항 소자 PCR를 비트라인 BL과 워드라인 WL의 교차점에 바로 위치시킬 수 있도록 하는 구조를 말한다.
도 13은 도 11의 다층 PCR 셀 어레이(40)에 관한 상세 회로도이다.
다층 PCR 셀 어레이(40)는 복수개의 워드라인 WL<0>~WL<n>이 각각 로오 방향으로 배열되고, 복수개의 비트라인 BL<0>~BL<m>이 각각 컬럼 방향으로 배열된다. 그리고, 워드라인 WL과 비트라인 BL이 교차되는 영역에만 단위 셀 C이 위치하게 된다. 여기서, 하나의 단위 셀 C은 상 변화 저항 소자 PCR와 직렬 다이오드 스위치(10)를 구비한다.
그리고, 각각의 비트라인 BL에는 복수개의 센스앰프(60)가 일대일 대응하여 연결된다. 각각의 센스앰프(60)는 센스앰프 인에이블 신호 SEN의 활성화시 기설정된 기준전압 REF과 비트라인 BL으로부터 인가되는 전압을 비교하여 그 결과를 증폭하게 된다.
또한, 비트라인 BL<0>에는 비트라인 풀다운 소자 N1가 연결되고, 비트라인 BL<m>에는 비트라인 풀다운 소자 N2가 연결된다. 이에 따라, 비트라인 풀다운 신호 BLPD의 활성화시 접지전압을 비트라인 BL에 인가하여 비트라인 BL을 그라운드 레벨로 풀다운시킨다.
이러한 구조의 다층 PCR 셀 어레이(40)는 각각의 상 변화 저항 소자 PCR들이 한개의 데이타를 저장할 수 있도록 한다.
도 14는 본 발명에 따른 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치의 리드 모드시 동작 타이밍도이다.
먼저, t0 구간에서는 비트라인 풀다운 신호 BLPD가 활성화되어 NMOS트랜지스터 N1,N2를 턴온시킴으로써 비트라인 BL이 그라운드 레벨로 프리차지된다.
이어서, t1구간의 진입시 워드라인 WL이 하이로 천이하여 워드라인 WL에 일정 전압이 인가되면, 직렬 다이오드 스위치(10)의 PN다이오드(12)가 턴온된다. 이에 따라, 다층 PCR 셀의 데이타가 비트라인 BL에 전달된다. 이때, 비트라인 풀다운 신호 BLPD는 로우로 천이한다.
다음에, t2구간에서 센스앰프 인에이블 신호 SEN가 하이로 천이하면 센스앰프(60)가 동작하여 비트라인 BL에 실린 데이타를 증폭한다. 그리고, 컬럼 선택신호 CS가 하이로 천이하면 컬럼 선택 스위칭부(미도시)가 턴온되어 비트라인 BL에 실린 데이타 D,/D가 데이타 버스(70)에 출력되어 PCR 셀 C에 저장된 데이타를 리드할 수 있게 된다.
이후에, t3구간의 진입시 워드라인 WL이 로우로 천이하면 비트라인 BL과의 연결이 차단되어 리드 동작을 완료하게 된다. 이때, 직렬 다이오드 스위치(10)의 PN 다이오드 스위치(12)와 PNPN 다이오드 스위치(11)가 모두 턴오프 상태를 유지한다.
도 15는 본 발명에 따른 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치의 라이트 모드시 동작 타이밍도이다.
본 발명의 라이트 모드시에는 센스앰프 인에이블 신호 SEN가 로우 상태를 유지한다.
먼저, t0 구간에서는 비트라인 풀다운 신호 BLPD가 활성화되어 NMOS트랜지스터 N1,N2를 턴온시킴으로써 비트라인 BL이 그라운드 레벨로 프리차지된다.
이후에, t1 구간의 진입시 비트라인 풀다운 신호 BLPD는 로우로 천이한다. 그리고, 컬럼 선택신호 CS가 하이로 천이하면 컬럼 선택 스위칭부(미도시)가 턴온되어 데이타 버스(70)를 통해 라이트할 새로운 데이타 D,/D가 비트라인 BL에 입력된다. 여기서, 라이트 모드시에 비트라인 BL에 인가된 데이타가 "하이" 또는 "로우"라고 가정한다.
이 상태에서 워드라인 WL의 전압이 임계전압 Vc 이하의 값인 네가티브(Negative) 전압으로 천이한다. 즉, 비트라인 BL의 로우 전압 레벨과 워드라인 WL의 네가티브 전압 레벨의 차이는 직렬 다이오드 스위치(10)의 PNPN 다이오드 스위치(11)를 턴온시키기 위한 임계전압 Vc의 상태에 도달하지 못한다.
하지만, 비트라인 BL의 하이 증폭 전압과 워드라인 WL의 네가티브 전압 차이에 따라 PNPN 다이오드 스위치(11)를 턴온시키기 위한 임계전압 Vc 이상의 전압이 가해지게 된다. 이에 따라, PNPN 다이오드 스위치(11)가 턴온 상태가 되어 상 변화 저항 소자 PCR에 데이타를 라이트할 수 있게 된다.
이때, PNPN 다이오드 스위치(11)가 턴온된 이후에는 도 10의 동작 특성에서 보는 바와 같이 상 변화 저항 소자 PCR에 작은 전압 Vs를 인가하여도 많은 전류 I가 흐를 수 있게 된다. 따라서, t1구간 이후에 워드라인 WL의 전압이 네가티브 전압에서 다시 로우 상태로 상승하여도 전류는 충분히 흐를 수 있게 된다.
이후에, t2~tn 구간 동안에는 비트라인 BL에 인가된 데이타의 패턴에 따라 전압 강하 레벨이 상이하게 나타난다.
즉, 비트라인 BL에 데이타 하이의 값을 전압 레벨이 인가될 경우에는 t2~tn 구간 동안에 비트라인 BL의 전압 레벨을 단계적으로 떨어지도록 제어한다. 반면에, 비트라인 BL에 데이타 로우의 값을 갖는 전압 레벨이 인가될 경우에는 t2~tn 구간 동안에 비트라인 BL의 전압 레벨을 계속해서 하이 상태로 제어한다.
즉, 도 16에 도시된 바와 같이, 비트라인 BL에 실린 데이타가 "하이"일 경우 결정화 상태를 유지하는 상 변화 저항 소자 PCR의 멜팅(Melting) 온도를 낮은 온도로 일정하게 유지하기 위하여 비트라인 BL에 인가되는 전압의 레벨을 단계적으로 전압강하시킨다. 이에 따라, t1구간에서는 데이타 "하이"의 온도 특성이 피크치를 나타낸 후 서서히 감소하는 형태이며 저저항 특성을 나타낸다.
여기서, 비트라인 BL에 인가되는 전압의 레벨을 전압강하시키지 않고 일정하게 유지할 경우 상 변화 저항 소자 PCR의 온도가 상승되어 결정화 상태에 있는 상 변화 저항 소자 PCR가 비결정화 상태로 변화된다. 이에 따라, 본 발명에서는 결정화 온도를 유지하기 위하여 비트라인 BL에 인가되는 전압의 레벨을 단계적으로 전압 강하시킨다.
반면에, 비트라인 BL에 실린 데이타가 "로우"일 경우 비결정화 상태를 유지하는 상 변화 저항 소자 PCR의 멜팅 온도를 상승시키기 위하여 비트라인 BL에 인가되는 전압의 레벨을 일정하게 유지시킨다. 즉, 멜팅 온도가 높을수록 고저항 특성을 나타내며 비결정화 상태에 있는 상 변화 저항 소자 PCR의 특성이 향상된다. 이에 따라, 비트라인 BL에 일정 전압을 인가시킬 경우 온도가 상승되어 계속해서 비결정화 상태를 유지할 수 있게 된다.
여기서, 본 발명은 불휘발성 특성을 갖는 상 변화 저항 소자 PCR에 데이타가 저장되므로 재저장을 위한 동작 과정이 필요 없게 된다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 층간 절연막을 이용하여 직렬 다이오드 스위치를 다층으로 구성함으로써 단위 면적당 기억 소자의 수를 셀 어레이 층 수의 배수 만큼 증가시켜 별도의 레이아웃 확장이 필요없이 어레이의 사이즈를 줄일 수 있도록 한다.
둘째, 상 변화 저항 소자와 별도의 게이트 제어 신호가 필요없는 직렬 다이오드 스위치를 이용하여 크로스 포인트 셀을 다층으로 구현함으로써 불휘발성 메모리의 전체적인 사이즈를 줄일 수 있도록 한다.
셋째, 상술된 상 변화 저항 소자와 직렬 다이오드 스위치를 이용한 셀 어레이에서 리드/라이트 동작을 효율적으로 구동하여 메모리 셀의 동작 특성을 개선할 수 있도록 한다.
도 1a 내지 도 1d는 종래의 상 변화 저항 소자를 설명하기 위한 도면.
도 2는 본 발명에 따른 다층 상 변화 저항 셀의 단위 셀 구성도.
도 3은 도 2의 다층 상 변화 저항 셀의 단위 셀 단면도.
도 4는 도 2의 직렬 다이오드 스위치에 관한 평면도.
도 5는 도 2의 다층 상 변화 저항 셀의 평면도.
도 6 및 도 7은 본 발명에 따른 다층 상 변화 저항 셀의 단면도.
도 8은 도 7의 다층 상 변화 저항 셀의 워드라인 어레이의 단면도.
도 9는 도 7의 다층 상 변화 저항 셀의 비트라인 어레이의 단면도.
도 10은 도 2의 직렬 다이오드 스위치의 동작을 설명하기 위한 도면.
도 11은 본 발명에 따른 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치의 구성도.
도 12는 도 11의 다층 상 변화 저항 셀 어레이에 관한 레이아웃도.
도 13은 도 11의 다층 상 변화 저항 셀 어레이에 관한 상세 회로도.
도 14는 본 발명에 따른 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치의 리드 모드시 동작 타이밍도.
도 15는 본 발명에 따른 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치의 라이트 모드시 동작 타이밍도.
도 16은 본 발명에 따른 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치의 라이트 모드시 다층 상 변화 저항 셀의 온도 특성을 설명하기 위한 도면.

Claims (14)

  1. 기판의 상부에 형성된 절연층과, 상기 절연층의 상부에 실리콘층으로 이루지며 연속적으로 직렬 연결된 적어도 두개 이상의 다이오드 소자를 구비하는 직렬 다이오드 스위치;
    탑 전극, 위상 변화층 및 버텀 전극을 구비하고, 워드라인으로부터 인가되는 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자;
    상기 직렬 다이오드 스위치의 양단 노드에 비트라인 콘택노드를 통해 연결된 비트라인;
    상기 두개 이상의 다이오드 소자가 연결되는 공통 노드와 상기 버텀전극 사이를 연결하는 콘택노드; 및
    상기 탑 전극의 상부에 형성되는 워드라인을 구비하는 단위 상 변화 저항 셀을 구비하고,
    상기 단위 상 변화 저항 셀은 로오 및 컬럼 방향으로 복수개 구비되며, 복수개의 단위 상 변화 저항 셀은 다층 구조로 적층되어 상기 절연층에 의해 서로 분리됨을 특징으로 하는 다층 상 변화 저항 셀.
  2. 제 1항에 있어서, 상기 실리콘층은 성장 실리콘, 폴리 실리콘 중 적어도 어느 하나로 이루어짐을 특징으로 하는 다층 상 변화 저항 셀.
  3. 제 1항 또는 제 2항에 있어서, 상기 실리콘층은 복수개의 PNPN 다이오드 스위치와 복수개의 PN 다이오드 스위치가 교번적으로 직렬연결되어 연속적인 다이오드 체인을 형성함을 특징으로 하는 다층 상 변화 저항 셀.
  4. 제 3항에 있어서, 상기 비트라인 콘택노드는 상기 복수개의 PNPN 다이오드 스위치의 P형 영역과 상기 복수개의 PN 다이오드 스위치의 N형 영역에 각각 형성됨을 특징으로 하는 다층 상 변화 저항 셀.
  5. 제 3항에 있어서, 상기 콘택노드는 상기 복수개의 PNPN 다이오드 스위치의 N형 영역과 상기 복수개의 PN 다이오드 스위치의 P형 영역이 연결되는 상기 공통 노드에 형성됨을 특징으로 하는 다층 상 변화 저항 셀.
  6. 로오와 컬럼 방향으로 배열되고 다층 구조로 적층되어 절연층에 의해 서로 분리되는 복수개의 다층 상 변화 저항 셀을 포함하는 복수개의 다층 상 변화 저항 셀 어레이;
    상기 복수개의 다층 상 변화 저항 셀 어레이의 워드라인을 선택적으로 구동하는 복수개의 워드라인 구동부; 및
    상기 복수개의 다층 상 변화 저항 셀 어레이로부터 인가되는 데이타를 센싱하여 증폭하는 복수개의 센스앰프를 구비하고,
    상기 복수개의 다층 상 변화 저항 셀 각각은
    워드라인으로부터 인가되는 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자; 및
    연속적으로 직렬 연결되어 공통 연결노드가 상기 상 변화 저항 소자의 일단과 연결되는 적어도 두개 이상의 다이오드 소자를 구비하여, 상기 워드라인과 상기 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 직렬 다이오드 스위치를 구비함을 특징으로 하는 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치.
  7. 제 6항에 있어서,
    상기 복수개의 센스앰프에 의해 공유되는 데이타 버스;
    상기 데이타 버스로부터 인가되는 데이타를 증폭하는 메인 앰프;
    상기 메인 앰프로부터 인가되는 증폭 데이타를 버퍼링하는 데이타 버퍼; 및
    상기 데이타 버퍼로부터 인가되는 출력 데이타를 외부로 출력하거나, 외부로부터 인가되는 입력 데이타를 상기 데이타 버퍼에 인가하는 입/출력 포트를 더 구비함을 특징으로 하는 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치.
  8. 제 6항 또는 제 7항에 있어서, 상기 직렬 다이오드 스위치는 상기 워드라인에 인가되는 전압이 제 1전압일 경우 상기 상 변화 저항 소자에 저장된 데이타를 리드하도록 스위칭되고, 상기 비트라인에 인가되는 전압이 상기 제 1전압보다 큰 제 2전압일 경우 상기 상 변화 저항 소자에 데이타를 라이트하도록 스위칭 동작을 수행하는 것을 특징으로 하는 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치.
  9. 제 6항 또는 제 7항에 있어서, 상기 복수개의 다층 상 변화 저항 셀 어레이 각각은,
    로오 및 컬럼 방향으로 각각 배열된 복수개의 워드라인과 복수개의 비트라인 사이의 교차 영역에 위치하는 복수개의 다층 상 변화 저항 셀; 및
    상기 복수개의 비트라인에 각각 일대일 대응하여 연결된 복수개의 비트라인 풀다운 소자를 구비함을 특징으로 하는 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치.
  10. 제 6항 또는 제 7항에 있어서, 상기 복수개의 센스앰프는 복수개의 비트라인에 각각 일대일 대응하여 연결되며, 센스앰프 인에이블 신호의 활성화시 기준전압과 상기 비트라인의 전압을 비교 및 증폭함을 특징으로 하는 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치.
  11. 제 6항 또는 제 7항에 있어서, 상기 직렬 다이오드 스위치는
    상기 상 변화 저항 소자의 버텀 전극과 상기 비트라인 사이에 순방향으로 연결된 PN 다이오드 스위치; 및
    상기 상 변화 저항 소자의 버텀전극과 상기 비트라인 사이에 역방향으로 연결된 PNPN 다이오드 스위치를 구비함을 특징으로 하는 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치.
  12. 제 11항에 있어서, 상기 PN 다이오드 스위치의 P형 영역은 상기 버텀 전극과 연결되고, N형 영역은 상기 비트라인과 연결됨을 특징으로 하는 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치.
  13. 제 11항에 있어서, 상기 PNPN 다이오드 스위치의 상부 N형 영역은 상기 버텀 전극과 연결되고, 하부 P형 영역은 상기 비트라인과 연결됨을 특징으로 하는 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치.
  14. 제 11항에 있어서, 상기 직렬 다이오드 스위치는
    상기 워드라인의 전압 레벨이 하이이고 상기 비트라인의 전압 레벨이 로우일 경우 상기 PN 다이오드 스위치가 턴온되어 상기 상 변화 저항 소자에 제 1데이타를 출력하며,
    상기 워드라인의 전압 레벨이 네가티브 전압이고 상기 비트라인의 전압 레벨이 하이일 경우 상기 PNPN 다이오드 스위치가 턴온되어 상기 상 변화 저항 소자에 제 2데이타를 출력하도록 동작하는 것을 특징으로 하는 다층 상 변화 저항 셀을 이용한 불휘발성 메모리 장치.
KR10-2004-0005633A 2004-01-29 2004-01-29 다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 KR100527550B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2004-0005633A KR100527550B1 (ko) 2004-01-29 2004-01-29 다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0005633A KR100527550B1 (ko) 2004-01-29 2004-01-29 다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20050078259A KR20050078259A (ko) 2005-08-05
KR100527550B1 true KR100527550B1 (ko) 2005-11-09

Family

ID=37265443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0005633A KR100527550B1 (ko) 2004-01-29 2004-01-29 다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치

Country Status (1)

Country Link
KR (1) KR100527550B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269429B2 (en) 2014-07-18 2016-02-23 Samsung Electronics Co., Ltd. Resistive memory device, resistive memory system, and method of operating resistive memory device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682908B1 (ko) * 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
KR100684889B1 (ko) 2005-11-17 2007-02-20 삼성전자주식회사 고집적 반도체 장치 및 그 제조 방법
KR100827697B1 (ko) * 2006-11-10 2008-05-07 삼성전자주식회사 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조
KR20080080882A (ko) 2007-03-02 2008-09-05 삼성전자주식회사 Ｅｃｃ용 레이어를 구비하는 다층 구조 반도체 메모리 장치및 이를 이용하는 에러 검출 및 정정 방법
KR20080091416A (ko) * 2008-08-14 2008-10-13 김성동 3차원 반도체 장치, 그 제조 방법 및 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269429B2 (en) 2014-07-18 2016-02-23 Samsung Electronics Co., Ltd. Resistive memory device, resistive memory system, and method of operating resistive memory device

Also Published As

Publication number Publication date
KR20050078259A (ko) 2005-08-05

Similar Documents

Publication Publication Date Title
KR100583115B1 (ko) 상 변화 저항 셀, 이를 이용한 불휘발성 메모리 장치 및그 제어 방법
KR100569549B1 (ko) 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
US7719870B2 (en) Storage device
JP4344327B2 (ja) 直列ダイオードセルを利用した不揮発性メモリ装置
KR20180005778A (ko) 3차원 반도체 메모리 장치
JP2005311312A (ja) 不揮発性強誘電体垂直電極セルと垂直電極セルを利用した不揮発性強誘電体メモリ装置、及びその垂直電極セルの製造方法
JP5095918B2 (ja) 多層ナノチューブセルを利用したメモリ装置
KR100569550B1 (ko) 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100527550B1 (ko) 다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100546120B1 (ko) 다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리장치
KR100694426B1 (ko) 나노 튜브 셀 및 이를 이용한 메모리 장치
KR100527537B1 (ko) 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치
KR100609527B1 (ko) 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100527556B1 (ko) 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치
KR100576486B1 (ko) 상 변화 저항 셀을 이용한 불휘발성 메모리 장치
KR100596885B1 (ko) 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치
KR100960462B1 (ko) 상 변화 메모리 장치 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee