CN111029409B - 一种性能可调的晶体管 - Google Patents

一种性能可调的晶体管 Download PDF

Info

Publication number
CN111029409B
CN111029409B CN201911050394.0A CN201911050394A CN111029409B CN 111029409 B CN111029409 B CN 111029409B CN 201911050394 A CN201911050394 A CN 201911050394A CN 111029409 B CN111029409 B CN 111029409B
Authority
CN
China
Prior art keywords
electrode
layer
upper electrode
transistor
ferroelectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911050394.0A
Other languages
English (en)
Other versions
CN111029409A (zh
Inventor
康晓旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201911050394.0A priority Critical patent/CN111029409B/zh
Publication of CN111029409A publication Critical patent/CN111029409A/zh
Application granted granted Critical
Publication of CN111029409B publication Critical patent/CN111029409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

本发明公开了一种性能可调的晶体管，包括源极、漏极和栅区，所述栅区自下而上包括背电极、栅极介质层、沟道层、铁电材料层和上电极，其中，所述沟道层的左右两侧分别连接至源极和漏极，所述上电极与源极通过隔离介质层隔离，所述上电极与漏极通过隔离介质层隔离；所述上电极中包括M个隔离层，所述隔离层将所述上电极划分为M+1个区域；通过在上电极不同区域施加不同电压，使得对应于铁电材料层不同区域的沟道层具有不同带隙。本发明提供的一种性能可调的晶体管，通过分段极化控制，对沟道层中不同区域分别进行带隙调整，使得不同区域的沟道层具有不同带隙，从而实现整个晶体管的多重可控状态。

Description

一种性能可调的晶体管
技术领域
本发明涉及晶体管领域，具体涉及一种性能可调的晶体管。
背景技术
薄膜晶体管目前已经可以应用于很多领域，能够满足很多用途，从小尺寸的柔性低成本显示，到大尺寸、高分辨率、高速显示领域，都离不开薄膜晶体管。薄膜晶体管依赖于半导体沟道层对电流的控制，半导体沟道层位于源极和漏极之间，栅极介质层介于半导体层和栅极之间，通过栅极介质层和半导体沟道层界面附近载流子的电容式注入控制输出电流，即所谓的场效应。
石墨烯等二维材料是本世纪以来最为知名的一种二维材料，其优异的电学、光学、机械等方面的特性，得到了相关领域广泛的关注，尤其是其优异的电学特性，被视为是后摩尔时代半导体集成电路取代硅材料的最具吸引力的一种二维材料。然而，石墨烯没有带隙，是一种导体，因此在半导体集成电路中的应用受限。若能对石墨烯进行相应的带隙调节，将其应用在晶体管中，可满足高集成度下沟道层厚度减小的要求，且能形成性能可控的晶体管。
发明内容
本发明的目的是提供一种性能可调的晶体管，通过分段极化控制，对沟道层中不同区域分别进行带隙调整，使得不同区域的沟道层具有不同带隙，从而实现整个晶体管的多重可控状态。
为了实现上述目的，本发明采用如下技术方案：一种性能可调的晶体管，包括源极、漏极和栅区，所述栅区自下而上包括背电极、栅极介质层、沟道层、铁电材料层和上电极，其中，所述沟道层连接至源极和漏极，所述上电极与源极和漏极分别通过隔离介质层隔离；所述上电极中包括M个隔离层，所述隔离层将所述上电极划分为M+1个区域；M为大于0的正整数；
通过在上电极不同区域施加不同电压，使得对应于上电极不同区域的铁电材料层具有不同剩余极化强度，进而使得对应于铁电材料层不同区域的沟道层具有不同带隙，从而形成性能可调的晶体管。
进一步地，所述栅极介质层覆盖在所述背电极的上表面和侧壁，所述沟道层覆盖在所述栅极介质层的上表面和侧壁，所述沟道层沿着栅极介质层的侧壁底部向外延伸，直至连接所述源极和漏极。
进一步地，所述铁电材料层覆盖在所述沟道层的上表面和侧壁，所述上电极覆盖在所述铁电材料层的上表面和侧壁。
进一步地，所述沟道层为二维材料。
进一步地，所述沟道层包括石墨烯层或者二硫化钼或者硅薄膜。
进一步地，所述铁电材料层包括氧化铪、PZT铁电材料、BST铁电材料中的一种或多种。
进一步地，所述隔离层贯穿所述上电极。
进一步地，所述隔离层贯穿所述上电极和铁电材料层。
进一步地，所述源极和漏极短接，且所述源极、漏极和沟道层共同形成极化下电极，通过在上电极不同区域施加不同电压，使得对应于上电极不同区域的铁电材料层具有不同剩余极化强度。
进一步地，所述背电极作为极化下电极，通过在上电极不同区域施加不同电压，使得对应于上电极不同区域的铁电材料层具有不同剩余极化强度。
本发明的有益效果为：本发明沟道层采用二维材料，通过铁电材料的剩余极化强度来调节沟道层的带隙；同时，本发明通过在上电极不同区域施加不同电压，使得对应于上电极不同区域的铁电材料层具有不同的剩余极化强度，进而使得对应于铁电材料层不同区域的沟道层具有不同带隙，从而形成性能可调的晶体管；本发明晶体管可以应用于可穿戴等柔性电子产品领域，实现单晶体管的多位存储，从而有效地降低面积节约成本，并提升性能。
附图说明
附图1为实施例1中性能可调的晶体管示意图。
附图2为实施例2中性能可调的晶体管示意图。
图中：1源极，2漏极，3隔离介质层，41背电极，42栅极介质层，43沟道层，44铁电材料层，45上电极，46隔离层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
本发明提供的一种性能可调的晶体管，包括源极、漏极和栅区，栅区自下而上包括背电极、栅极介质层、沟道层、铁电材料层和上电极，其中，沟道层连接至源极和漏极，上电极与源极通过隔离介质层隔离，上电极与漏极通过隔离介质层隔离；上电极在垂直方向上包括M个隔离层，隔离层将上电极划分为M+1个区域；M为大于0的正整数。
本发明中铁电材料层可以为现有技术中的铁电材料，具体可以为氧化铪、PZT铁电材料、BST铁电材料中的一种或多种。电滞回线的存在是判断铁电材料的重要依据，当铁电材料二端施加的电场去除之后，铁电材料仍然保持一定的极化强度，即剩余极化强度。本发明中沟道层优选为二维薄膜材料，具体可以为石墨烯层、二硫化钼、硅薄膜等等。
本发明晶体管形成在衬底上，且晶体管的左右两端为源极和漏极，栅区位于源极和漏极之间，栅区自下而上依次包括背电极、栅极介质层、沟道层、铁电材料层和上电极。本发明可以设置背电极的底部和源极、漏极底部齐平，背电极具有一定高度，而栅极介质层和沟道层依次覆盖在背电极的上表面和侧壁上，同时，沟道层需要沿着栅极介质层的侧壁底部向外延伸，即分别朝着源极和漏极的方向进行延伸，从而使得延伸出来的沟道层分别连接源极和漏极。本发明中由于背电极具有一定高度，且底部与源极漏极底部齐平，从而使得沟道层不仅具有水平方向的沟道层，还具有侧壁上的垂直沟道层，有效增加了沟道的长度和空间利用率。铁电材料层的目的是为了调节沟道层的带隙，因此，铁电材料层也覆盖在沟道层的上表面和侧壁。上电极的目的是为了对铁电材料层进行极化，因此，上电极也覆盖在铁电材料层的上表面和侧壁。
本发明的核心之处还在于将上电极划分为多个区域，本发明上电极同时存在于铁电材料层的上表面和侧壁上，即上电极包括水平上电极和竖直上电极。因此，对于上电极的分段，可以在水平上电极中进行分段，也可以在竖直上电极上进行分段，只需要确保分段之后的上电极与铁电材料层对应即可。当将上电极划分为多个区域时，由于上电极是覆盖在铁电材料层的上表面和侧壁上的，根据覆盖关系，可以将上电极和铁电材料层对应起来，即每个区域的上电极用于极化其对应下方或者对应侧壁上的铁电材料层；同理，由于铁电材料层是覆盖在沟道层的上表面和侧壁的，根据覆盖关系，可以将铁电材料层和沟道层对应起来，即每个区域的铁电材料层用于控制其对应下方或者对应侧壁上的沟道层。如此一来，根据上电极划分的M+1个区域，可以形成M个一一对应的上电极、铁电材料层和沟道层区域。
本发明中晶体管在正常工作之前需要先进行初始极化，具体操作为：通在上电极不同区域施加不同电压，由于不同区域施加的电压不同，不同区域的铁电材料层的剩余极化强度也不相同，铁电材料层的剩余极化强度不同，表明其具有的极化控制能力不同，即铁电材料层对沟道层的带隙调整能力不同，从而使得对应于铁电材料层不同区域的沟道层具有不同带隙，并且通过调整初始极化时上电极施加的电压，可以得到性能可调的晶体管。这种具有多种状态沟道层的晶体管可以有效地应用到存储器产品中，实现单晶体管的多位存储，从而有效地降低面积节约成本，并提升性能。
在对铁电材料层进行极化的时候，需要两个电极板同时作用在铁电材料层的两侧，其中电极板必然为分区域之后的上极板，另一电极板假设为下极板；本发明可以采用如下两种方式形成下极板对铁电材料层进行极化：(1)将源极和漏极短路，并和沟道层一起形成下电极，下电极和上电极分别作为铁电材料层极化的两个电极板。(2)将背电极作为下极板。值得说明的是，背电极被源极、漏极包围，在极化过程中，源极漏极对背电极具有一定的屏蔽作用，该屏蔽作用会影响到极化效果，因此，一般将源极和漏极短路，并和沟道层一起形成下电极。
完成上述初始极化之后，沟道层具有不同的带隙，当晶体管正常工作的时候，可以将分段上电极连接在一起，作为控制栅极；也可以将背电极作为控制栅极，也可以将分段上电极连接在一起，与背电极共同作为控制栅极。在晶体管工作过程中，控制栅极上施加的电压要远远小于初始极化过程中上电极上施加的极化电压。
以下通过两个具体实施例来进一步说明本发明晶体管的结构：
实施例1
如附图1所示，为本发明实施例所示的一种性能可调的晶体管，包括源极1、漏极2和栅区，栅区自下而上包括背电极41、栅极介质层42、沟道层43、铁电材料层44和上电极45，其中，沟道层43的左右两侧分别连接至源极1和漏极2，上电极45与源极1通过隔离介质层3隔离，上电极45与漏极2通过隔离介质层3隔离；上电极45和铁电材料层44在垂直方向上包括四个隔离层46，隔离层46将上电极45和铁电材料层44划分为五个区域；且隔离层46贯穿上电极45和铁电材料层44；使得五个区域的上电极45和铁电材料层44一一对应。
实施例2
如附图2所示，为本发明实施例所示的一种性能可调的晶体管，包括源极1、漏极2和栅区，栅区自下而上包括背电极41、栅极介质层42、沟道层43、铁电材料层44和上电极45，其中，沟道层43的左右两侧分别连接至源极1和漏极2，上电极45与源极1通过隔离介质层3隔离，上电极45与漏极2通过隔离介质层3隔离；上电极45在垂直方向上包括四个隔离层46，在竖直方向上包括两个隔离层46，隔离层将上电极划分为八个区域；且隔离层46贯穿上电极45；由于不同区域的上电极45在初始极化过程中施加的电压不同，铁电材料层44中与上电极45对应区域具有不同的剩余极化强度。
本发明沟道层采用二维材料，通过铁电材料的剩余极化强度来调节沟道层的带隙；同时，本发明通过在上电极不同区域施加不同电压，使得对应于上电极不同区域的铁电材料层具有不同的剩余极化强度，进而使得对应于铁电材料层不同区域的沟道层具有不同带隙，从而形成性能可调的晶体管；本发明晶体管可以应用于可穿戴等柔性电子产品领域，实现单晶体管的多位存储，从而有效地降低面积节约成本，并提升性能。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (10)

1.一种性能可调的晶体管，其特征在于，包括源极、漏极和栅区，所述栅区自下而上包括背电极、栅极介质层、沟道层、铁电材料层和上电极，其中，所述沟道层连接至源极和漏极，所述上电极与源极和漏极分别通过隔离介质层隔离；所述上电极中包括M个隔离层，所述隔离层将所述上电极划分为M+1个区域；M为大于0的正整数；
通过在上电极不同区域施加不同电压，使得对应于上电极不同区域的铁电材料层具有不同的剩余极化强度，进而使得对应于铁电材料层不同区域的沟道层具有不同带隙，从而形成性能可调的晶体管。
2.根据权利要求1所述的一种性能可调的晶体管，其特征在于，所述栅极介质层覆盖在所述背电极的上表面和侧壁，所述沟道层覆盖在所述栅极介质层的上表面和侧壁，所述沟道层沿着栅极介质层的侧壁底部向外延伸，直至连接所述源极和漏极。
3.根据权利要求2所述的一种性能可调的晶体管，其特征在于，所述铁电材料层覆盖在所述沟道层的上表面和侧壁，所述上电极覆盖在所述铁电材料层的上表面和侧壁。
4.根据权利要求1所述的一种性能可调的晶体管，其特征在于，所述沟道层为二维材料。
5.根据权利要求4所述的一种性能可调的晶体管，其特征在于，所述沟道层包括石墨烯层或者二硫化钼或者硅薄膜。
6.根据权利要求1所述的一种性能可调的晶体管，其特征在于，所述铁电材料层包括氧化铪、PZT铁电材料、BST铁电材料中的一种或多种。
7.根据权利要求1所述的一种性能可调的晶体管，其特征在于，所述隔离层贯穿所述上电极。
8.根据权利要求1所述的一种性能可调的晶体管，其特征在于，所述隔离层贯穿所述上电极和铁电材料层。
9.根据权利要求1所述的一种性能可调的晶体管，其特征在于，所述源极和漏极短接，且所述源极、漏极和沟道层共同形成极化下电极，通过在上电极不同区域施加不同电压，使得对应于上电极不同区域的铁电材料层具有不同剩余极化强度。
10.根据权利要求1所述的一种性能可调的晶体管，其特征在于，所述背电极作为极化下电极，通过在上电极不同区域施加不同电压，使得对应于上电极不同区域的铁电材料层具有不同剩余极化强度。
CN201911050394.0A 2019-10-31 2019-10-31 一种性能可调的晶体管 Active CN111029409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911050394.0A CN111029409B (zh) 2019-10-31 2019-10-31 一种性能可调的晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911050394.0A CN111029409B (zh) 2019-10-31 2019-10-31 一种性能可调的晶体管

Publications (2)

Publication Number Publication Date
CN111029409A CN111029409A (zh) 2020-04-17
CN111029409B true CN111029409B (zh) 2023-06-02

Family

ID=70204760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911050394.0A Active CN111029409B (zh) 2019-10-31 2019-10-31 一种性能可调的晶体管

Country Status (1)

Country Link
CN (1) CN111029409B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274195A (ja) * 1995-03-30 1996-10-18 Mitsubishi Chem Corp 強誘電体ｆｅｔ素子
CN1376312A (zh) * 1999-09-30 2002-10-23 因芬尼昂技术股份公司 铁电体晶体三极管及其在存储单元装置中的应用
CN107170893A (zh) * 2017-07-12 2017-09-15 中国科学院上海技术物理研究所 一种极化电场调控二维半导体能带结构及制备方法
CN108091693A (zh) * 2017-11-03 2018-05-29 中国科学院微电子研究所 铁电场效应晶体管及其制备方法
CN109449244A (zh) * 2018-10-22 2019-03-08 中国科学院上海技术物理研究所 一种二维半导体和铁电材料功能互补型超宽光谱探测器
CN110289317A (zh) * 2019-06-10 2019-09-27 华中科技大学 铁电石墨烯晶体管及基于它的互补型突触器件和调控方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274195A (ja) * 1995-03-30 1996-10-18 Mitsubishi Chem Corp 強誘電体ｆｅｔ素子
CN1376312A (zh) * 1999-09-30 2002-10-23 因芬尼昂技术股份公司 铁电体晶体三极管及其在存储单元装置中的应用
CN107170893A (zh) * 2017-07-12 2017-09-15 中国科学院上海技术物理研究所 一种极化电场调控二维半导体能带结构及制备方法
CN108091693A (zh) * 2017-11-03 2018-05-29 中国科学院微电子研究所 铁电场效应晶体管及其制备方法
CN109449244A (zh) * 2018-10-22 2019-03-08 中国科学院上海技术物理研究所 一种二维半导体和铁电材料功能互补型超宽光谱探测器
CN110289317A (zh) * 2019-06-10 2019-09-27 华中科技大学 铁电石墨烯晶体管及基于它的互补型突触器件和调控方法

Also Published As

Publication number Publication date
CN111029409A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
US6410372B2 (en) Manufacture of thin film transistors
CN1647283A (zh) 半导体设备
US20200119127A1 (en) Display panel and display device
Kleefstra et al. Influence of the image force on the band gap in semiconductors and insulators
KR20090084642A (ko) 산화물 반도체 트랜지스터 및 그 제조방법
EP3183750A1 (en) Silicon and semiconducting oxide thin-film transistor displays
TW201216377A (en) Field effect transistors having improved breakdown voltages and methods of forming the same
CN110752219B (zh) 一种薄膜晶体管和显示面板
TW201904054A (zh) 半導體元件
CN108461538A (zh) 薄膜晶体管及其制备方法和控制方法、显示面板和装置
US20170033236A1 (en) Thin-film transistor structure
US10700175B2 (en) Shielded gate MOSFET and fabricating method thereof
CN111029409B (zh) 一种性能可调的晶体管
EP3306385B1 (en) Array substrate, liquid crystal display panel and liquid crystal display device
JP2013140366A (ja) Ｔｆｔアレイ基板
CN114242736A (zh) 一种显示面板及显示装置
US10354711B2 (en) Dual mode memory system and method of working the same
CN108490709B (zh) 阵列基板及其制作方法
US10361314B2 (en) Vertical thin film transistor and method for fabricating the same
CN209880618U (zh) 一种Demux电路的TFT结构
CN109494256A (zh) 一种双栅极tft器件结构及其制备方法
CN109509757B (zh) 液晶显示器Demux结构、制作方法及液晶显示器
CN101916720A (zh) 改善60纳米以下高压器件阈值电压变化曲线的方法
CN110085644A (zh) 有机发光二极管显示面板及其制造方法、显示设备
EP3493266A1 (en) Semiconductor wafer having three-dimensional structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant