CN109494256A - 一种双栅极tft器件结构及其制备方法 - Google Patents
一种双栅极tft器件结构及其制备方法 Download PDFInfo
- Publication number
- CN109494256A CN109494256A CN201811212927.6A CN201811212927A CN109494256A CN 109494256 A CN109494256 A CN 109494256A CN 201811212927 A CN201811212927 A CN 201811212927A CN 109494256 A CN109494256 A CN 109494256A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- via hole
- device architecture
- tft device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000011521 glass Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010668 complexation reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及电子元器件技术领域，尤其涉及一种双栅极TFT器件结构及其制备方法，其中双栅极TFT器件结构包括玻璃层、第一金属层、第一绝缘层、半导体层、第二绝缘层、第二金属层、第三绝缘层、平坦层和第三金属层；在维持现有阵列TFT器件制作工艺流程的前提下，通过在面板内的栅极(GIP)区域施作第三金属层作为TFT器件的顶栅，替代现有技术中单栅极TFT结构器件，进而实现GIP电路的双栅极TFT器件结构，能有效提高TFT器件的电性以及稳定性。
Description
技术领域
本发明涉及电子元器件技术领域，尤其涉及一种双栅极TFT器件结构及其制备方法。
背景技术
随着有源矩阵有机发光二极管显示器(AMOLED)和高性能有源矩阵液晶显示器(AMLCD)中的发展，为了得到高分辨率和高帧速的显示器，通常需要薄膜场效应晶体管(TFT)具有较高的电流电压驱动能力。
氧化物半导体(例如：IGZO，一种含有铟、镓和锌的非晶氧化物)迁移率(10-30cm2/V.s)可满足AMOLED显示阵列基板驱动需求，且IGZO TFT器件相对低温多晶硅TFT拥有更优越的失调电流(Ioff)，画素TFT只需要单栅极就可抑制漏电问题，有更利于TFT器件的小型化，实现超高分辨率TFT基板的制作。因此，搭配IGZO TFT器件驱动电路的高分辨率AMOLED显示器市场前景很好，为目前国内外主要面板制造厂研发热点。双栅极结构TFT器件相较于传统单栅极结构TFT器件表现出更好的电学稳定性和更强的栅控能力，然而，目前的双栅极结构TFT器件结构较为复杂，以及制备方法需要增加制程工艺复杂度，因而会大大降低产品品质，不利于广泛应用。
发明内容
本发明所要解决的技术问题是：提供一种双栅极TFT器件结构及其制备方法，在不增加制程成本的情况下有效提高TFT器件的电性以及稳定性。
为了解决上述技术问题，本发明采用的第一种技术方案为：
一种双栅极TFT器件结构，包括玻璃层、第一金属层、第一绝缘层、半导体层、第二绝缘层、第二金属层、第三绝缘层、平坦层和第三金属层；
所述第一金属层、第一绝缘层、半导体层和第二绝缘层依次设置在玻璃层表面，所述第二绝缘层上设有至少两个的第一过孔，所述第二金属层填充于所述第一过孔中且与半导体层接触，所述第三绝缘层一侧面分别与第二金属层远离玻璃层的一侧面以及第二绝缘层远离玻璃层的一侧面接触，所述第三绝缘层另一侧面与平坦层接触；
在器件结构的水平方向上，所述平坦层对应两个第一过孔之间的位置设有至少一个的第二过孔，所述第三金属层设置于所述第二过孔中且与所述第三绝缘层另一侧面接触。
本发明采用的第二种技术方案为：
一种双栅极TFT器件结构的制备方法，包括以下步骤：
S1、提供一玻璃层，且在所述玻璃层上依次覆盖第一金属层、第一绝缘层、半导体层和第二绝缘层；
S2、于所述第二绝缘层中形成至少两个的第一过孔，在第一过孔中形成第二金属层，且第二金属层与半导体层接触；
S3、形成一第三绝缘层，所述第三绝缘层覆盖于第二金属层表面和第二绝缘层表面；
S4、于所述第三绝缘层表面形成一平坦层，且在器件结构的水平方向上，于所述平坦层上对应两个第一过孔之间的位置形成至少一个的第二过孔，在第二过孔中形成第三金属层且与所述第三绝缘层接触。
本发明的有益效果在于：在维持现有阵列TFT器件制作工艺流程的前提下，通过在面板内的栅极(GIP)区域施作第三金属层作为TFT器件的顶栅，替代现有技术中单栅极TFT结构器件，进而实现GIP电路的双栅极TFT器件结构，能有效提高TFT器件的电性以及稳定性。双栅IGZO TFT器件的负电压偏置或者正电压偏置引起的阈值电压漂移量均小于单栅IGZO TFT器件，相较于单栅结构，双栅器件的电流驱动能力得到了显著提高。采用双栅极TFT结合有源层IGZO材料可以使器件表现出更好电学性能以及稳定性。
附图说明
图1为根据本发明的一种双栅极TFT器件结构的制备方法步骤S1的示意图；
图2为根据本发明的一种双栅极TFT器件结构的制备方法步骤S2的示意图；
图3为根据本发明的一种双栅极TFT器件结构的制备方法步骤S3的示意图；
图4为根据本发明的一种双栅极TFT器件结构的制备方法步骤S4的示意图；
图5为根据本发明的一种双栅极TFT器件结构的制备方法的步骤流程图；
标号说明：
1、玻璃层；2、第一金属层；3、第一绝缘层；4、半导体层；5、第二绝缘层；6、第二金属层；7、第三绝缘层；8、平坦层；9；第三金属层。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
本发明最关键的构思在于：在面板上通过施作第三金属层作为GIP线路区域TFT器件的顶栅，进而实现面板GIP电路的双栅极TFT器件结构。
请参照图1至图5，本发明提供的一种技术方案：
一种双栅极TFT器件结构，包括玻璃层、第一金属层、第一绝缘层、半导体层、第二绝缘层、第二金属层、第三绝缘层、平坦层和第三金属层；
所述第一金属层、第一绝缘层、半导体层和第二绝缘层依次设置在玻璃层表面，所述第二绝缘层上设有至少两个的第一过孔，所述第二金属层填充于所述第一过孔中且与半导体层接触，所述第三绝缘层一侧面分别与第二金属层远离玻璃层的一侧面以及第二绝缘层远离玻璃层的一侧面接触，所述第三绝缘层另一侧面与平坦层接触；
在器件结构的水平方向上，所述平坦层对应两个第一过孔之间的位置设有至少一个的第二过孔，所述第三金属层设置于所述第二过孔中且与所述第三绝缘层另一侧面接触。
从上述描述可知，本发明的有益效果在于：在维持现有阵列TFT器件制作工艺流程的前提下，通过在面板内的栅极(GIP)区域施作第三金属层作为TFT器件的顶栅，替代现有技术中单栅极TFT结构器件，进而实现GIP电路的双栅极TFT器件结构，能有效提高TFT器件的电性以及稳定性。
进一步的，还包括第四绝缘层和第五绝缘层；
所述第四绝缘层一侧面分别与所述第三金属层远离玻璃层的一侧面、第三绝缘层另一侧面接触以及平坦层上第二过孔的孔壁接触；
所述第四绝缘层另一侧面与第五绝缘层接触。
由上述描述可知，所述第四绝缘层和第五绝缘层为后续电容结构区形成氧化物半导体提供特定的条件，且能形成更稳定的双栅极TFT器件结构。
进一步的，所述第一过孔和第二过孔的个数比为2:1。
由上述描述可知，由于所述第一过孔是用于放置第二金属层形成源极和漏极，第二过孔是用于放置第三金属层形成顶栅，因此将第一过孔和第二过孔的个数比设置为2:1，以便形成双栅极结构的场效应晶体管器件，从而提高电子迁移率。
进一步的，所述半导体层的氧化物介质为IGZO。
由上述描述可知，IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率高，可以大大提高场效应晶体管对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率。
进一步的，在器件结构的竖直方向上，所述第一过孔对应半导体层位置设置。
由上述描述可知，所述第一过孔对应半导体层位置设置，半导体相对于第二绝缘层起蚀刻阻挡层的作用，因此在形成第一过孔的时候避免了过孔的过蚀刻问题。
本发明提供的另一种技术方案：
一种双栅极TFT器件结构的制备方法，包括以下步骤：
S1、提供一玻璃层，且在所述玻璃层上依次覆盖第一金属层、第一绝缘层、半导体层和第二绝缘层；
S2、于所述第二绝缘层中形成至少两个的第一过孔，在第一过孔中形成第二金属层，且第二金属层与半导体层接触；
S3、形成一第三绝缘层，所述第三绝缘层覆盖于第二金属层表面和第二绝缘层表面；
S4、于所述第三绝缘层表面形成一平坦层，且在器件结构的水平方向上，于所述平坦层上对应两个第一过孔之间的位置形成至少一个的第二过孔，在第二过孔中形成第三金属层且与所述第三绝缘层接触。
从上述描述可知，本发明的有益效果在于：在维持现有阵列TFT器件制作工艺流程的前提下，通过在面板内的栅极(GIP)区域施作第三金属层作为TFT器件的顶栅，替代现有技术中单栅极TFT结构器件，进而实现GIP电路的双栅极TFT器件结构，能有效提高TFT器件的电性以及稳定性。
进一步的，还包括以下步骤：
S5、形成一第四绝缘层，所述第四绝缘层分别与所述第三金属层表面、第三绝缘层表面以及平坦层上第二过孔的孔壁接触；
S6、形成一第五绝缘层，所述第五绝缘层覆盖于第四绝缘层表面。
由上述描述可知，所述第四绝缘层和第五绝缘层为后续电容结构区形成氧化物半导体提供特定的条件，且能形成更稳定的双栅极TFT器件结构。
进一步的，所述第一过孔和第二过孔的个数比为2:1。
由上述描述可知，由于所述第一过孔是用于放置第二金属层形成源极和漏极，第二过孔是用于放置第三金属层形成顶栅，因此将第一过孔和第二过孔的个数比设置为2:1，以便形成双栅极结构的场效应晶体管器件，从而提高电子迁移率。
进一步的，所述半导体层的氧化物介质为IGZO。
由上述描述可知，IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率高，可以大大提高场效应晶体管对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率。
进一步的，在器件结构的竖直方向上，所述第一过孔对应半导体层位置设置。
由上述描述可知，所述第一过孔对应半导体层位置设置，半导体相对于第二绝缘层起蚀刻阻挡层的作用，因此在形成第一过孔的时候避免了过孔的过蚀刻问题。
请参照图4，本发明的实施例一为：
一种双栅极TFT器件结构，包括玻璃层1、第一金属层2、第一绝缘层3、半导体层4、第二绝缘层5、第二金属层6、第三绝缘层7、平坦层8和第三金属层9；
所述第一金属层2、第一绝缘层3、半导体层4和第二绝缘层5依次设置在玻璃层1表面，所述半导体层4的氧化物介质为IGZO，所述第二绝缘层5上设有两个的第一过孔，所述第二金属层6填充于所述第一过孔中且与半导体层4接触，所述第三绝缘层7一侧面分别与第二金属层6远离玻璃层1的一侧面以及第二绝缘层5远离玻璃层1的一侧面接触，所述第三绝缘层7另一侧面与平坦层8接触。
还包括第四绝缘层和第五绝缘层；
所述第四绝缘层一侧面分别与所述第三金属层9远离玻璃层1的一侧面、第三绝缘层9另一侧面接触以及平坦层8上第二过孔的孔壁接触；
所述第四绝缘层另一侧面与第五绝缘层接触。
所述第一过孔和第二过孔的个数比为2:1，在器件结构的水平方向上，所述平坦层8对应两个第一过孔之间的位置设有一个的第二过孔，所述第三金属层9设置于所述第二过孔中且与所述第三绝缘层7另一侧面接触；在器件结构的竖直方向上，所述第一过孔对应半导体层位置设置。
请参照图1至图5，本发明的实施例二为：
一种双栅极TFT器件结构的制备方法，包括以下步骤：
S1、提供一玻璃层1，且在所述玻璃层上依次覆盖第一金属层2、第一绝缘层3、半导体层4和第二绝缘层5；
S2、于所述第二绝缘层5中形成至少两个的第一过孔，在第一过孔中形成第二金属层6，且第二金属层6与半导体层4接触；
S3、形成一第三绝缘层7，所述第三绝缘层7覆盖于第二金属层6表面和第二绝缘层5表面；
S4、于所述第三绝缘层7表面形成一平坦层8，且在器件结构的水平方向上，于所述平坦层8上对应两个第一过孔之间的位置形成至少一个的第二过孔，在第二过孔中形成第三金属层9且与所述第三绝缘层7接触。
步骤S4具体包括：
通过成膜工艺在第三绝缘层7上镀一层平坦层8，接着在平坦层8上镀一层光阻，通过光阻感光的化学反应将电极图案转印至平坦层8，再利用蚀刻设备将不需要的光阻蚀刻掉，最后形成第二过孔；同样，在第二过孔上涂布一层光阻，经过曝光、显影和蚀刻工艺将不需要的光阻蚀刻，接着在蚀刻好的过孔中镀上第三金属层9，最后通过剥膜工艺将其余光阻去除。
综上所述，本发明提供的一种双栅极TFT器件结构及其制备方法，在维持现有阵列TFT器件制作工艺流程的前提下，通过在面板内的栅极(GIP)区域施作第三金属层作为TFT器件的顶栅，替代现有技术中单栅极TFT结构器件，进而实现GIP电路的双栅极TFT器件结构，能有效提高TFT器件的电性以及稳定性。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种双栅极TFT器件结构，其特征在于，包括玻璃层、第一金属层、第一绝缘层、半导体层、第二绝缘层、第二金属层、第三绝缘层、平坦层和第三金属层；
所述第一金属层、第一绝缘层、半导体层和第二绝缘层依次设置在玻璃层表面，所述第二绝缘层上设有至少两个的第一过孔，所述第二金属层填充于所述第一过孔中且与半导体层接触，所述第三绝缘层一侧面分别与第二金属层远离玻璃层的一侧面以及第二绝缘层远离玻璃层的一侧面接触，所述第三绝缘层另一侧面与平坦层接触；
在器件结构的水平方向上，所述平坦层对应两个第一过孔之间的位置设有至少一个的第二过孔，所述第三金属层设置于所述第二过孔中且与所述第三绝缘层另一侧面接触。
2.根据权利要求1所述的双栅极TFT器件结构，其特征在于，还包括第四绝缘层和第五绝缘层；
所述第四绝缘层一侧面分别与所述第三金属层远离玻璃层的一侧面、第三绝缘层另一侧面接触以及平坦层上第二过孔的孔壁接触；
所述第四绝缘层另一侧面与第五绝缘层接触。
3.根据权利要求1所述的双栅极TFT器件结构，其特征在于，所述第一过孔和第二过孔的个数比为2:1。
4.根据权利要求1所述的双栅极TFT器件结构，其特征在于，所述半导体层的氧化物介质为IGZO。
5.根据权利要求1所述的双栅极TFT器件结构，其特征在于，在器件结构的竖直方向上，所述第一过孔对应半导体层位置设置。
6.一种权利要求1所述的双栅极TFT器件结构的制备方法，其特征在于，包括以下步骤：
S1、提供一玻璃层，且在所述玻璃层上依次覆盖第一金属层、第一绝缘层、半导体层和第二绝缘层；
S2、于所述第二绝缘层中形成至少两个的第一过孔，在第一过孔中形成第二金属层，且第二金属层与半导体层接触；
S3、形成一第三绝缘层，所述第三绝缘层覆盖于第二金属层表面和第二绝缘层表面；
S4、于所述第三绝缘层表面形成一平坦层，且在器件结构的水平方向上，于所述平坦层上对应两个第一过孔之间的位置形成至少一个的第二过孔，在第二过孔中形成第三金属层且与所述第三绝缘层接触。
7.根据权利要求6所述的双栅极TFT器件结构的制备方法，其特征在于，还包括以下步骤：
S5、形成一第四绝缘层，所述第四绝缘层分别与所述第三金属层表面、第三绝缘层表面以及平坦层上第二过孔的孔壁接触；
S6、形成一第五绝缘层，所述第五绝缘层覆盖于第四绝缘层表面。
8.根据权利要求6所述的双栅极TFT器件结构的制备方法，其特征在于，所述第一过孔和第二过孔的个数比为2:1。
9.根据权利要求6所述的双栅极TFT器件结构的制备方法，其特征在于，所述半导体层的氧化物介质为IGZO。
10.根据权利要求6所述的双栅极TFT器件结构的制备方法，其特征在于，在器件结构的竖直方向上，所述第一过孔对应半导体层位置设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811212927.6A CN109494256A (zh) | 2018-10-18 | 2018-10-18 | 一种双栅极tft器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811212927.6A CN109494256A (zh) | 2018-10-18 | 2018-10-18 | 一种双栅极tft器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109494256A true CN109494256A (zh) | 2019-03-19 |
Family
ID=65691436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811212927.6A Pending CN109494256A (zh) | 2018-10-18 | 2018-10-18 | 一种双栅极tft器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109494256A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112143A (zh) * | 2019-04-29 | 2019-08-09 | 福建华佳彩有限公司 | 一种高分辨率amoled显示结构及其制备方法 |
| CN112289191A (zh) * | 2020-10-29 | 2021-01-29 | 维沃移动通信有限公司 | 显示屏、显示屏的制作方法及电子设备 |
| CN114937703A (zh) * | 2022-06-09 | 2022-08-23 | 福建华佳彩有限公司 | 一种双栅极tft器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072144A (ja) * | 2003-08-21 | 2005-03-17 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
| CN102315278A (zh) * | 2010-07-07 | 2012-01-11 | 三星移动显示器株式会社 | 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置 |
| CN104867959A (zh) * | 2015-04-14 | 2015-08-26 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
| CN105720012A (zh) * | 2016-02-18 | 2016-06-29 | 深圳市华星光电技术有限公司 | 双栅极tft阵列基板及制作方法 |
-
2018
- 2018-10-18 CN CN201811212927.6A patent/CN109494256A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072144A (ja) * | 2003-08-21 | 2005-03-17 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
| CN102315278A (zh) * | 2010-07-07 | 2012-01-11 | 三星移动显示器株式会社 | 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置 |
| CN104867959A (zh) * | 2015-04-14 | 2015-08-26 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
| CN105720012A (zh) * | 2016-02-18 | 2016-06-29 | 深圳市华星光电技术有限公司 | 双栅极tft阵列基板及制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112143A (zh) * | 2019-04-29 | 2019-08-09 | 福建华佳彩有限公司 | 一种高分辨率amoled显示结构及其制备方法 |
| CN110112143B (zh) * | 2019-04-29 | 2024-02-27 | 福建华佳彩有限公司 | 一种高分辨率amoled显示结构及其制备方法 |
| CN112289191A (zh) * | 2020-10-29 | 2021-01-29 | 维沃移动通信有限公司 | 显示屏、显示屏的制作方法及电子设备 |
| CN114937703A (zh) * | 2022-06-09 | 2022-08-23 | 福建华佳彩有限公司 | 一种双栅极tft器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10403757B2 (en) | Top-gate self-aligned metal oxide semiconductor TFT and method of making the same | |
| US11335709B2 (en) | Array substrate, display panel, display device and method for forming array substrate | |
| US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
| US9035313B2 (en) | Thin film transistor, method of manufacturing the same and flat panel display device having the same | |
| US9741752B1 (en) | Method for manufacturing TFT substrate | |
| CN202601619U (zh) | 一种薄膜晶体管、阵列基板和显示器 | |
| CN207216226U (zh) | 显示装置 | |
| US11355519B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| US10504731B2 (en) | TFT substrate and manufacturing method thereof | |
| CN109494256A (zh) | 一种双栅极tft器件结构及其制备方法 | |
| KR102318054B1 (ko) | Tft 기판 및 이의 제조 방법 | |
| US9142653B2 (en) | Method for manufacturing thin-film transistor array substrate | |
| CN109713043A (zh) | 薄膜晶体管及其制造方法、阵列基板、电子装置 | |
| CN105789120A (zh) | Tft基板的制作方法及tft基板 | |
| CN110534577A (zh) | 一种薄膜晶体管及制备方法 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| WO2020206811A1 (zh) | 一种tft阵列基板、其制备方法及其显示面板 | |
| WO2020118952A1 (zh) | 一种 oled 显示装置及其制作方法 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| US10714514B2 (en) | Back-channel-etched TFT substrate | |
| US9741804B2 (en) | Thin film transistor substrate and display panel having film layer with different thicknesses | |
| CN109346459A (zh) | Amoled补偿电路的电容结构及其容量的提升方法 | |
| CN213212166U (zh) | 一种tft阵列基板结构 | |
| US10901282B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| CN112909027A (zh) | 一种具有高容量电容结构的阵列基板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190319 |