CN108461538A - 薄膜晶体管及其制备方法和控制方法、显示面板和装置 - Google Patents

薄膜晶体管及其制备方法和控制方法、显示面板和装置 Download PDF

Info

Publication number
CN108461538A
CN108461538A CN201810270332.XA CN201810270332A CN108461538A CN 108461538 A CN108461538 A CN 108461538A CN 201810270332 A CN201810270332 A CN 201810270332A CN 108461538 A CN108461538 A CN 108461538A
Authority
CN
China
Prior art keywords
tft
film transistor
thin film
grid
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810270332.XA
Other languages
English (en)
Other versions
CN108461538B (zh
Inventor
李俊杰
李园园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810270332.XA priority Critical patent/CN108461538B/zh
Publication of CN108461538A publication Critical patent/CN108461538A/zh
Priority to US16/472,417 priority patent/US11605738B2/en
Priority to PCT/CN2018/119152 priority patent/WO2019184428A1/zh
Application granted granted Critical
Publication of CN108461538B publication Critical patent/CN108461538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供一种薄膜晶体管及其制备方法和控制方法、显示面板、显示装置，涉及显示技术领域。该薄膜晶体管包括：包括第一栅极，与所述第一栅极电绝缘的调制电极，与所述第一栅极和所述调制电极均电绝缘的半导体有源层，以及分别位于所述半导体有源层两侧且与所述半导体有源层相接触的源极和漏极；其中，所述调制电极靠近所述漏极一侧设置，以用于在所述薄膜晶体管处于截止状态时形成与所述第一栅极反向的电场。本公开可降低薄膜晶体管的漏电流。

Description

薄膜晶体管及其制备方法和控制方法、显示面板和装置
技术领域
本公开涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法和控制方法、显示面板、显示装置。
背景技术
随着自发光显示技术的发展，OLED(Organic Light Emitting Diode，有机发光二极管显示器)以其低能耗、低成本、宽视角、以及响应速度快等优点而逐渐取代传统的LCD(Liquid Crystal Display，液晶显示器)。
其中，有源驱动式OLED显示器需要通过薄膜晶体管控制像素的开启和关闭，因此薄膜晶体管的性能十分重要。LTPS-TFT(Low Temperature Poly Silicon-Thin FilmTransistor，低温多晶硅-薄膜晶体管)因其较高的电子迁移率而被广泛的应用于各类显示器件中，然而漏电流问题一直以来都是影响LTPS-TFT品质的重要因素。针对其机理的研究，目前业界普遍倾向于高电场强度下的能带过度弯曲所引起的隧穿效应是造成漏电流的主要原因。基于此，如何改善隧穿效应以降低TFT的漏电流已经成为目前显示领域亟待解决的问题之一。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种薄膜晶体管及其制备方法和控制方法、显示面板、显示装置，以用于解决薄膜晶体管的漏电流过大的问题。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种薄膜晶体管，包括第一栅极，与所述第一栅极电绝缘的调制电极，与所述第一栅极和所述调制电极均电绝缘的半导体有源层，以及分别位于所述半导体有源层两侧且与所述半导体有源层相接触的源极和漏极；其中，所述调制电极靠近所述漏极一侧设置，以用于在所述薄膜晶体管处于截止状态时形成与所述第一栅极反向的电场。
本公开的一种示例性实施例中，所述第一栅极与所述调制电极在所述薄膜晶体管处于截止状态时的工作电位相反。
本公开的一种示例性实施例中，所述薄膜晶体管还包括与所述调制电极同层设置且相隔预设距离的第二栅极，所述第二栅极靠近所述源极一侧设置。
本公开的一种示例性实施例中，所述薄膜晶体管还包括衬底基板、第一绝缘层和第二绝缘层、以及隔离层；所述半导体有源层、所述源极和所述漏极位于所述衬底基板上；所述第一绝缘层位于所述半导体有源层、所述源极和所述漏极背离所述衬底基板的一侧；所述第一栅极位于所述第一绝缘层背离所述衬底基板的一侧；所述第二绝缘层位于所述第一栅极背离所述衬底基板的一侧；所述第二栅极和所述调制电极均位于所述第二绝缘层背离所述衬底基板的一侧；所述隔离层位于所述第二栅极和所述调制电极背离所述衬底基板的一侧。
本公开的一种示例性实施例中，所述半导体有源层包括非晶硅有源层、多晶硅有源层、以及金属氧化物半导体有源层中的任一种。
本公开的一种示例性实施例中，所述多晶硅有源层为采用低温多晶硅工艺制得的多晶硅图案层。
根据本公开的一个方面，提供一种薄膜晶体管的制备方法，包括：形成半导体有源层以及分别位于所述半导体有源层两侧且与所述半导体有源层相接触的源极和漏极；形成与所述半导体有源层、所述源极和所述漏极均电绝缘的第一栅极以及与所述第一栅极电绝缘的调制电极，所述调制电极靠近所述漏极一侧设置。
根据本公开的一个方面，提供一种薄膜晶体管的控制方法，应用于上述的薄膜晶体管；所述控制方法包括：对所述薄膜晶体管的第一栅极提供第一电压信号而形成第一电场，以控制所述薄膜晶体管处于截止状态；对所述薄膜晶体管的调制电极提供第二电压信号而形成第二电场，以削弱所述第一电场在靠近所述薄膜晶体管的漏极一侧的电场强度；其中，所述第一电压信号与所述第二电压信号的电位相反。
根据本公开的一个方面，提供一种显示面板，包括上述的薄膜晶体管。
本公开的一种示例性实施例中，所述显示面板还包括像素电极，位于所述像素电极背离所述薄膜晶体管一侧的像素界定层，位于所述像素界定层内部的有机材料发光层，以及位于所述有机材料发光层背离所述像素电极一侧的公共电极。
本公开的一种示例性实施例中，所述显示面板还包括初始化信号线，所述初始化信号线与所述薄膜晶体管的调制电极相连接。
根据本公开的一个方面，提供一种显示装置，包括上述的显示面板。
本公开示例性实施方式所提供的薄膜晶体管及其制备方法和控制方法、显示面板、显示装置，通过在薄膜晶体管中靠近漏极一侧设置调制电极，便可以利用调制电极来调控电场分布。由于传统的薄膜晶体管结构大都存在漏电流的问题，且针对薄膜晶体管的机理研究表明，漏电流的产生原因普遍倾向于高电场强度下由能带过度弯曲所引起的隧穿效应，因此本示例实施方式通过在靠近漏极的一侧设置调制电极，并在薄膜晶体管处于截止状态时通过在该漏极附近施加一反向电场，以此达到减缓该处能带弯曲程度的效果，从而能够改善由隧穿效应所带来的漏电问题并保证薄膜晶体管电路的稳定性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出现有技术中薄膜晶体管的结构示意图；
图2示意性示出现有技术中薄膜晶体管由载流子隧穿效应造成漏电的示意图；
图3示意性示出本公开示例性实施例中薄膜晶体管的结构示意图；
图4示意性示出本公开示例性实施例中薄膜晶体管的能带弯曲状态示意图；
图5示意性示出本公开示例性实施例中薄膜晶体管的制备方法流程图；
图6示意性示出本公开示例性实施例中薄膜晶体管的控制方法流程图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
图1示意性示出了相关技术中一种薄膜晶体管的结构示意图。根据图1可知，该薄膜晶体管10可以包括衬底基板、位于衬底基板上的半导体有源层103，位于半导体有源层103两侧的源极104和漏极105，位于半导体有源层103、源极104和漏极105上的第一绝缘层106、位于第一绝缘层106上的第一栅极101、位于第一栅极101上的第二绝缘层107、位于第二绝缘层107上的第二栅极102、以及位于第二栅极102上的隔离层108。
基于图1中的薄膜晶体管结构，其在双栅控制的高电场强度下容易产生图2所示的能带过度弯曲的情况，从而造成薄膜晶体管的隧穿效应，此时电子通过隧穿效应由价带Ev来到导带Ec成为载流子，这样便会产生漏电现象。针对薄膜晶体管的机理研究表明，薄膜晶体管中漏电流的产生原因普遍倾向于高电场强度下由能带过度弯曲所引起的隧穿效应，因此对传统的薄膜晶体管结构进行相应的改进以降低隧穿效应的发生概率将十分必要。
基于此，本示例实施方式提供了一种薄膜晶体管，如图3所示，该薄膜晶体管30可以包括第一栅极301，与第一栅极301电绝缘的调制电极306，与第一栅极301和调制电极306均电绝缘的半导体有源层303，以及分别位于半导体有源层303两侧且与半导体有源层303相接触的源极304和漏极305。其中，调制电极306靠近漏极305一侧设置，第一栅极301可用于形成起栅控作用的控制电场，调制电极306可用于形成该控制电场的反向电场。
考虑到需要在薄膜晶体管30的漏极305附近施加反向电场，因此第一栅极301与调制电极306在薄膜晶体管处于截止状态时的工作电位可以设置为相反的电位，例如第一栅极301的工作电位可以为正电位，调制电极306的工作电位可以为负电位，或者第一栅极301的工作电位可以为负电位，调制电极306的工作电位可以为正电位，具体可根据薄膜晶体管的掺杂类型而定。
需要说明的是：所述薄膜晶体管中的各个结构之间的相对关系不限于图3所示的情况，其例如还可以是第一栅极301和调制电极306在下、半导体有源层303在上的情况，只要是设有起调节作用的电极例如调制电极306即可，其它不作具体限定。
本公开示例性实施方式所提供的薄膜晶体管30，通过在薄膜晶体管中靠近漏极305一侧设置调制电极306，便可以利用调制电极306来调控电场分布。由于传统的薄膜晶体管结构大都存在漏电流的问题，且针对薄膜晶体管的机理研究表明，漏电流的产生原因普遍倾向于高电场强度下由图2所示能带过度弯曲所引起的隧穿效应，因此本示例实施方式通过在靠近漏极305的一侧设置调制电极306，并在薄膜晶体管30处于截止状态时通过在该漏极305附近施加一反向电场，以此达到图4所示的减缓该处能带弯曲程度的效果，从而能够改善由隧穿效应所带来的漏电问题并保证薄膜晶体管电路的稳定性。
在此基础上，所述薄膜晶体管还可以包括与调制电极306同层设置的第二栅极302，该第二栅极302与调制电极306之间可以相隔一预设距离以保持电绝缘，且第二栅极302靠近源极304一侧设置，调制电极306靠近漏极305一侧设置，但二者均与半导体有源层303相对应。这样一来，第二栅极302便可在第一栅极301的基础上增强栅控效果，同时调制电极306的存在又可减缓靠近漏极305一侧的能带弯曲程度。
下面以图3为例对本示例实施方式中的薄膜晶体管30的结构进行示例性的说明。具体而言，所述薄膜晶体管30可以包括衬底基板、位于衬底基板上的半导体有源层303，分别位于半导体有源层303两侧的源极304和漏极305，位于半导体有源层303、源极304和漏极305上的第一绝缘层307、位于第一绝缘层307上的第一栅极301、位于第一栅极301上的第二绝缘层308、位于第二绝缘层308上的第二栅极302和调制电极306、以及位于第二栅极302和调制电极306上的隔离层309。
其中，第二栅极302例如可与图3中的扫描信号线300相连，且为了实现反向电场，调制电极306例如可与一初始化信号线Vint相连，以接收该初始化信号线Vint提供的电压信号。由于该初始化信号线Vint为显示面板上的原有信号线，因此本实施例在形成反向电场时无需引入新的走线。
本示例实施方式中，所述半导体有源层303可以包括非晶硅有源层、多晶硅有源层、以及金属氧化物半导体有源层中的任一种，所述多晶硅有源层可以是采用低温多晶硅工艺制得的多晶硅图案层。
这样一来，该薄膜晶体管在需要关闭时，可将第一栅极301例如置于高电位，以对沟道区域施加向下的电场，并将调制电极306例如置于低电位，以形成一反向电场，该反向电场能够抵消一部分由第一栅极301所形成的电场，从而可使能带的弯曲程度得到一定的缓解，以此增大电荷隧穿的难度，进而达到减小漏电流的效果。
本示例实施方式还提供了一种薄膜晶体管的制备方法，如图5所示，该制备方法可以包括如下步骤：
S01、在基板上形成半导体有源层303以及分别位于半导体有源层303两侧且与半导体有源层303相接触的源极304和漏极305；
S02、在基板上形成与半导体有源层303、源极304和漏极305均电绝缘的第一栅极301以及与第一栅极301电绝缘的调制电极306，该调制电极306靠近漏极305一侧设置。
基于上述步骤即可形成包括调制电极306的薄膜晶体管结构，该调制电极306可在漏极305附近形成反向电场，以用于调控电场分布，从而达到减缓能带弯曲程度的效果并改善由隧穿效应所带来的漏电问题。
相应的，本示例实施方式还提供了一种薄膜晶体管的控制方法，应用于上述的薄膜晶体管30以降低薄膜晶体管30的漏电流。如图6所示，该控制方法可以包括：
S1、对薄膜晶体管30的第一栅极301施加第一电压信号例如正电位的电压信号而形成第一电场，以控制薄膜晶体管30处于截止状态；
S2、对薄膜晶体管30的调制电极306施加第二电压信号例如负电位的电压信号而形成第二电场，以削弱第一电场在靠近薄膜晶体管30的漏极305一侧的电场强度。
其中，第一电压信号与第二电压信号的工作电位为电性相反的电位，这样能够控制所形成的第一电场和第二电场为方向相反的电场。至于第一电压信号和第二电压信号的正负，其可根据薄膜晶体管30的掺杂类型而定。
本公开示例性实施方式所提供的薄膜晶体管30的控制方法，通过对第一栅极301施加第一电压信号以形成第一电场，对调制电极306施加第二电压信号以形成第二电场即第一电场的反向电场，从而达到图4所示的减缓能带弯曲程度的效果，这样即可改善由隧穿效应所带来的漏电问题并保证薄膜晶体管电路的稳定性。
本示例实施方式还提供了一种显示面板，参考图3所示，该显示面板可以包括如上的薄膜晶体管30，与该薄膜晶体管30的漏极305电连接的像素电极310例如阳极，位于像素电极310与薄膜晶体管30之间的平坦层311，位于像素电极310背离薄膜晶体管30一侧的像素界定层312，位于像素界定层312内部的有机材料发光层，以及位于有机材料发光层背离像素电极310一侧的公共电极例如阴极。
其中，所述薄膜晶体管30的第一栅极301的第一电压信号可由像素补偿电路产生，以便于形成用于控制薄膜晶体管30截止的第一电场，第二栅极302可与第一栅极301之间形成电容，以用于保持第一栅极301上的电压并维持栅控效果，调制电极306的第二电压信号可由一初始化信号线Vint产生，以便于形成第一电场的反向电场，从而达到减缓能带弯曲程度的效果。
需要说明的是：本示例实施方式中的薄膜晶体管30可以作为OLED器件的驱动晶体管，但考虑到OLED显示面板中还会根据需要设置其它的开关晶体管，那么像素电极310例如阳极不一定会与驱动晶体管的漏极305直接接触，因此只需保证在OLED器件工作时像素电极310能与驱动晶体管的漏极电连接即可，例如图3中的像素电极310可以连接至其它开关晶体管(图中虚线圈标注的部分)，只要该其它开关晶体管在OLED器件工作时能将驱动晶体管的电信号直接导向像素电极310即可。此外，考虑到源极和漏极的对称性，本实施例对于源极和漏极不作严格的区分，仅以在工作时连通像素电极310的一端称为漏极。
本示例实施方式还提供了一种显示装置，包括上述的显示面板。该显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (12)

1.一种薄膜晶体管，其特征在于，包括第一栅极，与所述第一栅极电绝缘的调制电极，与所述第一栅极和所述调制电极均电绝缘的半导体有源层，以及分别位于所述半导体有源层两侧且与所述半导体有源层相接触的源极和漏极；
其中，所述调制电极靠近所述漏极一侧设置，以用于在所述薄膜晶体管处于截止状态时形成与所述第一栅极反向的电场。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一栅极与所述调制电极在所述薄膜晶体管处于截止状态时的工作电位相反。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括与所述调制电极同层设置且相隔预设距离的第二栅极，所述第二栅极靠近所述源极一侧设置。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括衬底基板、第一绝缘层和第二绝缘层、以及隔离层；
所述半导体有源层、所述源极和所述漏极位于所述衬底基板上；
所述第一绝缘层位于所述半导体有源层、所述源极和所述漏极背离所述衬底基板的一侧；
所述第一栅极位于所述第一绝缘层背离所述衬底基板的一侧；
所述第二绝缘层位于所述第一栅极背离所述衬底基板的一侧；
所述第二栅极和所述调制电极均位于所述第二绝缘层背离所述衬底基板的一侧；
所述隔离层位于所述第二栅极和所述调制电极背离所述衬底基板的一侧。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述半导体有源层包括非晶硅有源层、多晶硅有源层、以及金属氧化物半导体有源层中的任一种。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述多晶硅有源层为采用低温多晶硅工艺制得的多晶硅图案层。
7.一种薄膜晶体管的制备方法，其特征在于，包括：
形成半导体有源层以及分别位于所述半导体有源层两侧且与所述半导体有源层相接触的源极和漏极；
形成与所述半导体有源层、所述源极和所述漏极均电绝缘的第一栅极以及与所述第一栅极电绝缘的调制电极，所述调制电极靠近所述漏极一侧设置。
8.一种薄膜晶体管的控制方法，应用于权利要求1-6任一项所述的薄膜晶体管；其特征在于，所述控制方法包括：
对所述薄膜晶体管的第一栅极提供第一电压信号而形成第一电场，以控制所述薄膜晶体管处于截止状态；
对所述薄膜晶体管的调制电极提供第二电压信号而形成第二电场，以削弱所述第一电场在靠近所述薄膜晶体管的漏极一侧的电场强度；
其中，所述第一电压信号与所述第二电压信号的电位相反。
9.一种显示面板，其特征在于，包括权利要求1-6任一项所述的薄膜晶体管。
10.根据权利要求9所述的显示面板，其特征在于，所述显示面板还包括像素电极，位于所述像素电极背离所述薄膜晶体管一侧的像素界定层，位于所述像素界定层内部的有机材料发光层，以及位于所述有机材料发光层背离所述像素电极一侧的公共电极。
11.根据权利要求9所述的显示面板，其特征在于，所述显示面板还包括初始化信号线，所述初始化信号线与所述薄膜晶体管的调制电极相连接。
12.一种显示装置，其特征在于，包括权利要求9-11任一项所述的显示面板。
CN201810270332.XA 2018-03-29 2018-03-29 薄膜晶体管及其制备方法和控制方法、显示面板和装置 Active CN108461538B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810270332.XA CN108461538B (zh) 2018-03-29 2018-03-29 薄膜晶体管及其制备方法和控制方法、显示面板和装置
US16/472,417 US11605738B2 (en) 2018-03-29 2018-12-04 Thin film transistor, method for fabricating the same, method for controlling the same, display panel and display device
PCT/CN2018/119152 WO2019184428A1 (zh) 2018-03-29 2018-12-04 薄膜晶体管及其制备方法和控制方法、显示面板和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810270332.XA CN108461538B (zh) 2018-03-29 2018-03-29 薄膜晶体管及其制备方法和控制方法、显示面板和装置

Publications (2)

Publication Number Publication Date
CN108461538A true CN108461538A (zh) 2018-08-28
CN108461538B CN108461538B (zh) 2020-03-10

Family

ID=63237690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810270332.XA Active CN108461538B (zh) 2018-03-29 2018-03-29 薄膜晶体管及其制备方法和控制方法、显示面板和装置

Country Status (3)

Country Link
US (1) US11605738B2 (zh)
CN (1) CN108461538B (zh)
WO (1) WO2019184428A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019184428A1 (zh) * 2018-03-29 2019-10-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和控制方法、显示面板和装置
CN110416427A (zh) * 2018-04-26 2019-11-05 京东方科技集团股份有限公司 有机发光晶体管及其制造方法、显示面板及电子装置
WO2021189379A1 (zh) * 2020-03-26 2021-09-30 华为技术有限公司 环绕栅晶体管及其制作方法、电子设备
WO2023115553A1 (en) * 2021-12-24 2023-06-29 Boe Technology Group Co., Ltd. Array substrate and display apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097234A (zh) * 2021-04-02 2021-07-09 江苏集萃有机光电技术研究所有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN113809099B (zh) * 2021-09-02 2023-01-24 武汉华星光电技术有限公司 一种阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161496A (zh) * 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置
US20160005880A1 (en) * 2014-06-23 2016-01-07 Japan Display Inc. Thin film semiconductor device
CN107819038A (zh) * 2016-09-12 2018-03-20 三星显示有限公司 晶体管和具有该晶体管的显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298234B1 (ko) * 2010-03-19 2013-08-22 엘지디스플레이 주식회사 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
DE202013011466U1 (de) * 2013-12-23 2014-03-12 Christian Stroetmann Elektronische Anzeige, die auf der nanohalbleiterkristallbasierten beziehungsweise auantenpunktbasierten, lichtemittierenden Diode (kurz QLED) basiert
CN104966696B (zh) * 2015-05-06 2017-11-28 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN108461538B (zh) * 2018-03-29 2020-03-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和控制方法、显示面板和装置
US10600910B2 (en) * 2018-06-26 2020-03-24 Qualcomm Incorporated High voltage (HV) metal oxide semiconductor field effect transistor (MOSFET) in semiconductor on insulator (SOI) technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160005880A1 (en) * 2014-06-23 2016-01-07 Japan Display Inc. Thin film semiconductor device
CN105161496A (zh) * 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置
CN107819038A (zh) * 2016-09-12 2018-03-20 三星显示有限公司 晶体管和具有该晶体管的显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019184428A1 (zh) * 2018-03-29 2019-10-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和控制方法、显示面板和装置
US11605738B2 (en) 2018-03-29 2023-03-14 Boe Technology Group Co., Ltd. Thin film transistor, method for fabricating the same, method for controlling the same, display panel and display device
CN110416427A (zh) * 2018-04-26 2019-11-05 京东方科技集团股份有限公司 有机发光晶体管及其制造方法、显示面板及电子装置
WO2021189379A1 (zh) * 2020-03-26 2021-09-30 华为技术有限公司 环绕栅晶体管及其制作方法、电子设备
WO2023115553A1 (en) * 2021-12-24 2023-06-29 Boe Technology Group Co., Ltd. Array substrate and display apparatus

Also Published As

Publication number Publication date
CN108461538B (zh) 2020-03-10
US20210336066A1 (en) 2021-10-28
US11605738B2 (en) 2023-03-14
WO2019184428A1 (zh) 2019-10-03

Similar Documents

Publication Publication Date Title
CN108461538A (zh) 薄膜晶体管及其制备方法和控制方法、显示面板和装置
CN102983155B (zh) 柔性显示装置及其制作方法
US9880439B2 (en) Array substrate, method for manufacturing the same, and display device
CN204391121U (zh) 一种显示装置、阵列基板及薄膜晶体管
CN102655175B (zh) Tft、阵列基板及显示装置、制备该tft的掩模板
CN107818989B (zh) 阵列基板及其制作方法
EP2086013A1 (en) Oxide semiconductor transistor and method of manufacturing the same
KR20090084642A (ko) 산화물 반도체 트랜지스터 및 그 제조방법
JP2019501400A (ja) アレイ基板、その製造方法及び表示装置
CN104022126A (zh) 一种阵列基板、其制作方法及显示装置
CN111755464B (zh) 一种阵列基板以及显示面板
CN203026507U (zh) 柔性显示装置
CN203871327U (zh) 一种阵列基板及显示装置
CN106920804A (zh) 一种阵列基板、其驱动方法、显示面板及显示装置
WO2018126676A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
CN109727996A (zh) 薄膜晶体管阵列基板和具有其的有机发光显示装置
US10347660B2 (en) Array substrate and manufacturing method thereof
CN106920802A (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示器
CN108288455A (zh) 有机发光显示面板和显示装置
CN107275334A (zh) 显示设备
CN109920802A (zh) 显示装置、驱动背板、晶体管器件及其制造方法
CN107863355B (zh) 一种显示基板、显示装置和显示基板的制造方法
CN109509793A (zh) 薄膜晶体管、其制造方法及电子装置
CN103996655A (zh) 一种阵列基板及其制备方法，显示面板、显示装置
CN206619596U (zh) 阵列基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant