CN102956467B - 在石墨烯表面制备栅介质的方法 - Google Patents
在石墨烯表面制备栅介质的方法 Download PDFInfo
- Publication number
- CN102956467B CN102956467B CN201110240276.3A CN201110240276A CN102956467B CN 102956467 B CN102956467 B CN 102956467B CN 201110240276 A CN201110240276 A CN 201110240276A CN 102956467 B CN102956467 B CN 102956467B
- Authority
- CN
- China
- Prior art keywords
- metal
- oxide film
- graphene
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本发明提供一种在石墨烯表面制备栅介质的方法,包括:提供半导体衬底,所述半导体衬底上生成有石墨烯层;利用在反应温度条件下在所述石墨烯层表面物理吸附的水作为氧化剂而与金属源反应生成金属氧化物薄膜,作为高k栅介质层;所述金属氧化物薄膜为ⅢA族金属氧化物、ⅢB族稀土氧化物、ⅣB族过渡金属氧化物中的其中一种、或者它们的二元及二元以上的氧化物中的任一种。相较于现有技术,本发明可以在石墨烯表面生成均匀性和覆盖率较高的高k栅介质,且在生成过程中不会破坏石墨烯晶体结构及引入缺陷,提高由所述石墨烯制备的产品(例如石墨烯基场效应晶体管)的器件性能。
Description
技术领域
本发明涉及半导体器件的制造领域,尤其涉及一种在石墨烯表面制备栅介质的方法。
背景技术
根据摩尔定律,芯片的集成度每18个月至2年提高一倍,即加工线宽缩小一半。利用尺寸不断减小的硅基半导体材料(硅材料的加工极限一般认为是10纳米线宽)来延长摩尔定律的发展道路已逐渐接近终点。随着微电子领域器件尺寸的不断减小,硅材料逐渐接近其加工的极限。
为延长摩尔定律的寿命,国际半导体工业界纷纷提出超越硅技术(Beyond Silicon),其中最有希望的石墨烯应运而生。石墨烯(Graphene)作为一种新型的二维六方蜂巢结构碳原子晶体,自从2004年被发现以来,在全世界引起了广泛的关注。
石墨烯(Graphene)是一种从石墨材料中剥离出的单层碳原子薄膜,在二维平面上每个碳原子以sp2杂化轨道相衔接,也就是每个碳原子与最近邻的三个碳原子间形成三个σ键,剩余的一个p电子轨邀垂直于石墨烯平面,与周围原子形成π键,碳原子问相互围成正六边形的平面蜂窝形结构,这样在同一原子面上只有两种空间位置相异的原子。实验证明石墨烯不仅具有非常出色的力学性能和热稳定性,还具有独特的电学性质。石墨烯是零带隙材料,其电子的有效质量为零,并以106m/s的恒定速率运动,行为与光子相似,由此,石墨的理论电子迁移率高达200000cm2/V·s,实验测得迁移率也超过15000cm2/V·s,是商业硅片中电子迁移率的10倍,并具有常温整数量子霍尔效应等新奇的物理性质。正是其优异的电学性能使发展石墨烯基的晶体管和集成电路成为可能,并有可能完全取代硅成为新一代的主流半导体材料。
作为新型的半导体材料,石墨烯已经被应用于MOS(Metal-Oxide-Semiconductor,金属-氧化物-半导体)场效应晶体管中。为制造高性能的石墨烯基场效应晶体管(G-FET),必须要在石墨烯表面制备高质量的高k栅介质。采用物理气相沉积(Physical Vapor Deposition,PVD)工艺可以直接在石墨烯表面沉积栅介质层,但制得栅介质膜的均匀性和覆盖率较差,并且沉积过程中的动能离子不可避免地会破坏石墨烯的结构,产生大量缺陷使石墨烯的电学性能大幅衰退。原子层淀积(Atomic Layer Deposition,ALD)工艺依靠交替重复的自限制反应生长薄膜,能精确地控制薄膜的厚度和化学组分,因而淀积的薄膜杂质少、质量高并且具有很好的均匀性和保形性,被认为是最有可能制备高质量高k介质层的方法。但由于石墨烯表面呈疏水性并且缺乏薄膜生长所需的悬挂键,因而采用常规水基(H2O-based)ALD生长工艺很难在未经功能化处理的石墨烯表面成核生长均匀的超薄高k介质层。而如果采用臭氧基(O3-based)ALD工艺虽然可以在石墨烯上制备出高k介质层,但实验证明O3会破坏石墨烯的C-C键,引入大量C-O键,从而破坏石墨烯晶体结构,会降低石墨烯基场效应晶体管的性能。这样,如何在不破坏石墨烯结构,不影响其电学性能的前提下,在石墨烯表面制备高质量的氧化物栅介质是一个巨大的挑战。
发明内容
本发明的目的在于提供一种在石墨烯表面制备栅介质的方法,用于解决现有技术中在石墨烯表面制备的高k栅介质层的均匀性和覆盖率较差或者破坏石墨烯晶体结构以及含有较多杂质等问题。
本发明在一方面提供一种在石墨烯表面制备栅介质的方法,包括:提供半导体衬底,所述半导体衬底上生成有石墨烯层;利用在反应温度条件下在所述石墨烯层表面物理吸附的水作为氧化剂而与金属源反应生成金属氧化物薄膜,作为高k栅介质层;所述金属氧化物薄膜为包括Al2O3的IIIA族金属氧化物、包括La2O3、Gd2O3、Pr2O3的IIIB族稀土氧化物、包括TiO2、ZrO2、HfO2的IVB族过渡金属氧化物中的其中一种、或者它们的二元及二元以上的氧化物中的任一种。
可选地,所述半导体衬底上生成有石墨烯层包括:将未经功能化处理的石墨烯样品转移到所述半导体衬底上。
可选地,所述生成金属氧化物薄膜包括:将生成有石墨烯层的所述半导体衬底转移到反应腔室中;将所述反应腔室升温至反应温度,采用原子层沉积工艺,利用在所述石墨烯表面物理吸附的水作为氧化剂与金属源反应生成金属氧化物薄膜,作为高k栅介质层。
可选地,所述反应温度为100℃至150℃。
可选地,所述金属氧化物薄膜的厚度为2nm至200nm。
本发明在另一方面提供一种在石墨烯表面制备栅介质的方法,包括:提供半导体衬底,所述半导体衬底上生成有石墨烯层;利用在第一反应温度条件下在所述石墨烯层表面物理吸附的水作为氧化剂而与第一金属源反应生成第一金属氧化物薄膜,作为成核层;所述第一金属氧化物薄膜为包括Al2O3的IIIA族金属氧化物、包括La2O3、Gd2O3、Pr2O3的IIIB族稀土氧化物、包括TiO2、ZrO2、HfO2的IVB族过渡金属氧化物中的其中一种、或者它们的二元及二元以上的氧化物中的任一种;在第二反应温度条件下,利用水作为氧化剂与第二金属源反应,在作为成核层的所述第一金属氧化物薄膜上生成第二金属氧化物薄膜,作为高k栅介质层;所述第二金属氧化物薄膜为包括Al2O3的IIIA族金属氧化物、包括La2O3、Gd2O3、Pr2O3的IIIB族稀土氧化物、包括TiO2、ZrO2、HfO2的IVB族过渡金属氧化物中的其中一种、或者它们的二元及二元以上的氧化物中的任一种。
可选地,所述半导体衬底上生成有石墨烯层包括:将未经功能化处理的石墨烯样品转移到所述半导体衬底上。
可选地,所述生成第一金属氧化物薄膜包括:将生成有石墨烯层的所述半导体衬底转移到反应腔室中;将所述反应腔室升温至反应温度,采用原子层沉积工艺,利用在所述石墨烯表面物理吸附的水作为氧化剂与第一金属源反应生成第一金属氧化物薄膜,作为成核层。
可选地,所述反应温度为100℃至150℃。
可选地,所述第一金属氧化物薄膜的厚度为2nm至200nm。
可选地,在作为成核层的所述第一金属氧化物薄膜上生成第二金属氧化物薄膜包括:将生成有作为成核层的第一金属氧化物薄膜的所述半导体衬底转移到反应腔室中;将所述反应腔室升温至第二反应温度,采用原子层沉积工艺,利用水作为氧化剂与第二金属源反应,在所述成核层上生成第二金属氧化物薄膜,作为高k栅介质层。
可选地,所述第二反应温度为200℃至350℃。
可选地,所述第二金属氧化物薄膜的厚度为5nm至200nm。
本发明技术方案主要是利用物理吸附在石墨烯表面上、控制在一个分子层到数个分子层的水作为氧化剂与金属源反应生成金属氧化物薄膜,所述金属氧化物既可以直接作为石墨烯表面的高k栅介质层,或者作为成核层,从而在后续采用原子层沉积工艺,利用水作为氧化剂与金属源反应,在成核层上生成均匀性和覆盖率较高的金属氧化物薄膜,作为高k栅介质层。相较于现有技术,本发明可以在石墨烯表面生成均匀性和覆盖率较高的高k栅介质,且在生成过程中不会破坏石墨烯晶体结构及引入缺陷,提高由所述石墨烯制备的产品(例如石墨烯基场效应晶体管)的器件性能。
附图说明
图1为本发明在石墨烯表面制备栅介质的方法在第一实施方式中的流程示意图;
图2至图3为按照图1所示的流程制备栅介质的示意图;
图4为本发明在石墨烯表面制备栅介质的方法在第二实施方式中的流程示意图;
图5至图7为按照图4所示的流程制备栅介质的示意图。
具体实施方式
本发明的发明人发现:现有技术中,在石墨烯表面制备的氧化物栅介质层存在均匀性和覆盖率较差或者破坏石墨烯晶体结构以及含有较多杂质等问题,影响后续产品(例如石墨烯基场效应晶体管)的器件性能。
因此,在石墨烯基场效应晶体管时,为防止上述缺陷的产生,本发明的发明人对现有技术进行了改进,提出了一种新型的石墨烯基场效应晶体管制备方法,其主要是利用在特定温度条件下物理吸附在石墨烯表面的水控制在一个分子层到数个分子层,这些物理吸附的水可以代替常规工艺条件下化学吸附在衬底表面的水完成化学反应制备出均匀的高k栅介质层。
以下将通过具体实施例来对发明进行详细说明。
下面结合图示更完整的描述本发明,本发明提供的优选实施例,但不应被认为仅限于在此阐述的实施例中。在图中,为了更清楚的反应结构,适当放大了层和区域的厚度,但作为示意图不应该被认为严格反映了几何尺寸的比例关系。参考图是本发明的示意图,图中的表示只是示意性质的,不应该被认为限制本发明的范围。
图1为本发明在石墨烯表面制备栅介质的方法在第一实施方式中的流程示意图。如图1所示,所述制备方法包括如下步骤:
S101:提供半导体衬底,所述半导体衬底上生成有石墨烯层;
S103,利用在反应温度条件下在所述石墨烯层表面物理吸附的水作为氧化剂与金属源反应生成金属氧化物薄膜,作为高k栅介质层。
首先执行步骤S101,提供半导体衬底200,所述半导体衬底上生成有石墨烯层202,形成如图2所示的结构。
其中,半导体衬底200为生成有半导体器件的硅(可以生成有部分的硅氧化物)、生成有半导体器件的绝缘体上硅(SOI)、或者为生成有半导体器件的II-VI或者III~V族化合物半导体。
石墨烯层202是未经功能化处理的。在实际应用中,是将新鲜的、未经功能化处理的石墨烯样品转移到半导体衬底200上形成的。但并不以此为限,在其他实施例中,石墨烯层202也可以通过其他工艺直接在半导体衬底200生成,在此不再赘述。
接着执行步骤S103,利用在石墨烯层202表面物理吸附的水作为氧化剂与金属源反应生成金属氧化物薄膜,作为成核层204,形成如图3所示的结构。
由于未经功能化处理的石墨烯表面呈疏水性并且缺乏薄膜生长所需的悬挂键,若直接在石墨烯层202上通过水基(H2O-based)ALD薄膜生长工艺制备的高k栅介质薄膜存在有均匀性较差、覆盖率较差等问题,影响半导体器件的性能。而本发明的发明人通过实验发现:在适当的温度窗口内可以将物理吸附在石墨烯表面的水控制在一个分子层到数个分子层。这些物理吸附水可以代替常规工艺条件下化学吸附在衬底表面的水完成化学反应制备出均匀的高k栅介质膜。因此,本发明的发明人创造性地提出,利用物理吸附在石墨烯层202表面的水作为氧化剂与金属源反应生成金属氧化物薄膜,作为高k栅介质层204。
在生成高k栅介质层204的步骤103中,具体包括:将步骤101中生成有石墨烯层202的半导体衬底200转移到ALD反映腔室中;将所述ALD反应腔室升温至反应温度(例如100℃至150℃),采用水基(H2O-based)ALD工艺,利用在石墨烯层202表面物理吸附的水作为氧化剂与金属源反应生成金属氧化物薄膜,作为高k栅介质层204。特别地,在本实施例中,高k栅介质层204可以是IIIA族金属氧化物(例如:Al2O3)、IIIB族稀土氧化物(例如:La2O3、Gd2O3、Pr2O3)、IVB族过渡金属氧化物(例如:TiO2、ZrO2、HfO2)中的其中一种,但并不以此为限,在其他实施例中,高k栅介质层204也可以是上述各元素的二元及二元以上的氧化物中的任一种。
原子层沉积(Atomic Layer Deposition;ALD)工艺是一种基于有序表面化学特性自限制成长的工艺,通过清除步骤取出表面反应物,典型的生长工程由ALD一个周期的多次重复组成,其中的每一个周期包括:a)第一次气态反应物通入反应腔室;b)生成物清除用中性气体去除没有被吸收的反应物;c)第二次气态反应物通入反应腔室,和第一次被吸收在生长薄膜表面的反应;d)生成物清除用中性气体去除第二次没有被吸收反应物和反应副产物。在本实施例中,采用的是水基ALD,通入的反应物包括有水和金属源,生成的所述金属氧化物薄膜为5至1800循环(cycles),其厚度约为2nm至200nm。
相较于臭氧基ALD工艺,水基ALD工艺,可以避免对石墨烯晶体结构的破坏,减少了缺陷的引入。
在上述第一实施方式中,本发明技术方案主要是利用物理吸附在石墨烯表面上、控制在一个分子层到数个分子层的水作为氧化剂与金属源反应生成金属氧化物薄膜,所述金属氧化物直接作为石墨烯表面的高k栅介质层,相较于现有技术,本发明可以在石墨烯表面生成均匀性和覆盖率较高的高k栅介质,且在生成过程中不会破坏石墨烯晶体结构及引入缺陷,提高由所述石墨烯制备的产品(例如石墨烯基场效应晶体管)的器件性能。
图4为本发明在石墨烯表面制备栅介质的方法在第二实施方式中的流程示意图。如图4所示,所述制备方法包括如下步骤:
S301:提供半导体衬底,所述半导体衬底上生成有石墨烯层;
S303,利用在第一反应温度条件下在所述石墨烯层表面物理吸附的水作为氧化剂与第一金属源反应生成第一金属氧化物薄膜,作为成核层;
S305,在第二反应温度条件下,利用水作为氧化剂与第二金属源反应,在作为成核层的所述第一金属氧化物薄膜上生成第二金属氧化物薄膜,作为高k栅介质层。
首先执行步骤S301,提供半导体衬底400,所述半导体衬底上具有石墨烯层402,形成如图5所示的结构。
其中,半导体衬底400为生成有半导体器件的硅(可以生成有部分的硅氧化物)、生成有半导体器件的绝缘体上硅(SOI)、或者为生成有半导体器件的II-VI或者III~V族化合物半导体。
石墨烯层402是未经功能化处理的。在实际应用中,是将新鲜的、未经功能化处理的石墨烯样品转移到半导体衬底400上形成的。但并不以此为限,在其他实施例中,石墨烯层402也可以通过其他工艺直接在半导体衬底400生成,在此不再赘述。
接着执行步骤S303,利用在石墨烯层402表面物理吸附的水作为氧化剂与金属源反应生成金属氧化物薄膜,作为成核层404,形成如图6所示的结构。
由于未经功能化处理的石墨烯表面呈疏水性并且缺乏薄膜生长所需的悬挂键,若直接在石墨烯层402上通过水基(H2O-based)ALD薄膜生长工艺制备的高k栅介质薄膜存在有均匀性较差、覆盖率较差等问题,影响半导体器件的性能。而本发明的发明人通过实验发现:在适当的温度窗口内可以将物理吸附在石墨烯表面的水控制在一个分子层到数个分子层。这些物理吸附水可以代替常规工艺条件下化学吸附在衬底表面的水完成化学反应制备出均匀的高k栅介质膜。因此,本发明的发明人创造性地提出,在生成高k栅介质薄膜之前,利用物理吸附在石墨烯层402表面的水作为氧化剂与第一金属源反应生成第一金属氧化物薄膜,作为成核层404。
在生成成核层404的步骤303中,具体包括:将步骤301中生成有石墨烯层402的半导体衬底400转移到ALD反映腔室中;将所述ALD反应腔室升温至第一反应温度(例如100℃至150℃),采用水基(H2O-based)ALD工艺,利用在石墨烯层402表面物理吸附的水作为氧化剂与第一金属源反应生成金属氧化物薄膜,作为成核层404。特别地,在本实施例中,成核层404可以是IIIA族金属氧化物(例如:Al2O3)、IIIB族稀土氧化物(例如:La2O3、Gd2O3、Pr2O3)、IVB族过渡金属氧化物(例如:TiO2、ZrO2、HfO2)中的其中一种、或者是它们二元及二元以上的氧化物中的任一种。
原子层沉积(Atomic Layer Deposition;ALD)工艺是一种基于有序表面化学特性自限制成长的工艺,通过清除步骤取出表面反应物,典型的生长工程由ALD一个周期的多次重复组成,其中的每一个周期包括:a)第一次气态反应物通入反应腔室;b)生成物清除用中性气体去除没有被吸收的反应物;c)第二次气态反应物通入反应腔室,和第一次被吸收在生长薄膜表面的反应;d)生成物清除用中性气体去除第二次没有被吸收反应物和反应副产物。在本实施例中,采用的是水基ALD,通入的反应物包括有水和第一金属源,,生成的所述金属氧化物薄膜为5至1800循环(cycles),其厚度约为2nm至200nm。
相较于臭氧基ALD工艺,水基ALD工艺,可以避免对石墨烯晶体结构的破坏,减少了缺陷的引入。
执行步骤S305,利用成核层404,利用水作为氧化剂与第二金属源反应,在作为成核层404的所述第一金属氧化物薄膜上生成第二金属氧化物薄膜,作为高k栅介质层406,形成如图7所示的结构。
步骤305具体包括:将所述ALD反应腔室升温至第二反应温度(例如为200℃至350℃),采用水基ALD工艺,利用水作为氧化剂与第二金属源反应,在成核层404上生成第二金属氧化物薄膜,作为高k栅介质层406。
在本实施例中,作为高k栅介质层406的所述第二金属氧化物薄膜可以是IIIA族金属氧化物(例如:Al2O3)、IIIB族稀土氧化物(例如:La2O3、Gd2O3、Pr2O3)、IVB族过渡金属氧化物(例如:TiO2、ZrO2、HfO2)中的其中一种、或者它们二元及二元以上的氧化物中的任一种。
另外,结合步骤S303,作为高k栅介质层406的所述第二金属氧化物薄膜和作为成核层404的所述第一金属氧化物薄膜的制备材料可以是相同的,也可以是不同的。
另外,作为高k栅介质层406的所述第二金属氧化物薄膜的厚度为5nm至200nm。
实验证明,利用先在石墨烯层402上生成的成核层404,再在成核层404上生成高k栅介质层406,可以使得生成的高k栅介质层406具有均匀性好、覆盖率高等优点。
在上述第二实施方式中,本发明技术方案主要是利用物理吸附在石墨烯表面上、控制在一个分子层到数个分子层的水作为氧化剂与第一金属源反应生成第一金属氧化物薄膜,作为成核层,从而在后续采用原子层沉积工艺,利用水作为氧化剂与第二金属源反应,在成核层上生成金属氧化物薄膜,作为高k栅介质层。相较于现有技术,本发明可以在石墨烯表面生成均匀性和覆盖率较高的高k栅介质,且在生成过程中不会破坏石墨烯晶体结构及引入缺陷,提高由所述石墨烯制备的产品(例如石墨烯基场效应晶体管)的器件性能。
上述实施例仅列示性说明本发明的原理及功效,而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下,对上述实施例进行修改。因此,本发明的权利保护范围,应如权利要求书所列。
Claims (13)
1.一种在石墨烯表面制备栅介质的方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上生成有石墨烯层;
利用在反应温度条件下在所述石墨烯层表面物理吸附的水作为氧化剂而与金属源反应生成金属氧化物薄膜,作为高k栅介质层;所述金属氧化物薄膜为包括La2O3、Gd2O3、Pr2O3、TiO2、ZrO2、HfO2中的其中一种。
2.根据权利要求1所示的方法,其特征在于,所述半导体衬底上生成有石墨烯层包括:将未经功能化处理的石墨烯样品转移到所述半导体衬底上。
3.根据权利要求1所示的方法,其特征在于,所述生成金属氧化物薄膜包括:
将生成有石墨烯层的所述半导体衬底转移到反应腔室中;
将所述反应腔室升温至反应温度,采用原子层沉积工艺,利用在所述石墨烯表面物理吸附的水作为氧化剂与金属源反应生成金属氧化物薄膜,作为高k栅介质层。
4.根据权利要求1或3所示的方法,其特征在于,所述反应温度为100℃至150℃。
5.根据权利要求3所示的方法,其特征在于,所述金属氧化物薄膜的厚度为2nm至200nm。
6.一种在石墨烯表面制备栅介质的方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上生成有石墨烯层;
利用在第一反应温度条件下在所述石墨烯层表面物理吸附的水作为氧化剂而与第一金属源反应生成第一金属氧化物薄膜,作为成核层;所述第一金属氧化物薄膜为包括La2O3、Gd2O3、Pr2O3、TiO2、ZrO2、HfO2中的其中一种;
在第二反应温度条件下,利用水作为氧化剂与第二金属源反应,在作为成核层的所述第一金属氧化物薄膜上生成第二金属氧化物薄膜,作为高k栅介质层;所述第二金属氧化物薄膜为包括Al2O3、La2O3、Gd2O3、Pr2O3、TiO2、ZrO2、HfO2中的其中一种。
7.根据权利要求6所示的方法,其特征在于,所述半导体衬底上生成有石墨烯层包括:将未经功能化处理的石墨烯样品转移到所述半导体衬底上。
8.根据权利要求6所示的方法,其特征在于,所述生成第一金属氧化物薄膜包括:
将生成有石墨烯层的所述半导体衬底转移到反应腔室中;
将所述反应腔室升温至第一反应温度,采用原子层沉积工艺,利用在所述石墨烯表面物理吸附的水作为氧化剂与第一金属源反应生成第一金属氧化物薄膜,作为成核层。
9.根据权利要求6或8所示的方法,其特征在于,所述第一反应温度为100℃至150℃。
10.根据权利要求8所示的方法,其特征在于,所述第一金属氧化物薄膜的厚度为2nm至200nm。
11.根据权利要求6所示的方法,其特征在于,在作为成核层的所述第一金属氧化物薄膜上生成第二金属氧化物薄膜包括:
将生成有作为成核层的第一金属氧化物薄膜的所述半导体衬底转移到反应腔室中;
将所述反应腔室升温至第二反应温度,采用原子层沉积工艺,利用水作为氧化剂与第二金属源反应,在所述成核层上生成第二金属氧化物薄膜,作为高k栅介质层。
12.根据权利要求6或11所示的方法,其特征在于,所述第二反应温度为200℃至350℃。
13.根据权利要求12所示的方法,其特征在于,所述第二金属氧化物薄膜的厚度为5nm至200nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110240276.3A CN102956467B (zh) | 2011-08-19 | 2011-08-19 | 在石墨烯表面制备栅介质的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110240276.3A CN102956467B (zh) | 2011-08-19 | 2011-08-19 | 在石墨烯表面制备栅介质的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102956467A CN102956467A (zh) | 2013-03-06 |
CN102956467B true CN102956467B (zh) | 2015-06-03 |
Family
ID=47765127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110240276.3A Expired - Fee Related CN102956467B (zh) | 2011-08-19 | 2011-08-19 | 在石墨烯表面制备栅介质的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102956467B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103915328B (zh) * | 2014-03-05 | 2017-01-04 | 复旦大学 | 利用石墨烯带电在石墨烯上生长高k介质的方法 |
CN103985741A (zh) * | 2014-06-06 | 2014-08-13 | 中国科学院上海微系统与信息技术研究所 | 一种基于ald的石墨烯基热电子晶体管及其制备方法 |
CN105129788B (zh) * | 2015-09-18 | 2017-06-27 | 中国科学院上海微系统与信息技术研究所 | 一种水基ald诱使的可逆n型石墨烯制备方法 |
CN106057642B (zh) * | 2016-05-27 | 2019-04-23 | 清华大学 | 半导体结构以及制备半导体结构的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102184849A (zh) * | 2011-04-27 | 2011-09-14 | 中国科学院上海微系统与信息技术研究所 | 石墨烯基场效应晶体管的制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8198707B2 (en) * | 2009-01-22 | 2012-06-12 | Board Of Regents, The University Of Texas System | Establishing a uniformly thin dielectric layer on graphene in a semiconductor device without affecting the properties of graphene |
US8344358B2 (en) * | 2010-09-07 | 2013-01-01 | International Business Machines Corporation | Graphene transistor with a self-aligned gate |
-
2011
- 2011-08-19 CN CN201110240276.3A patent/CN102956467B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102184849A (zh) * | 2011-04-27 | 2011-09-14 | 中国科学院上海微系统与信息技术研究所 | 石墨烯基场效应晶体管的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102956467A (zh) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102184849B (zh) | 石墨烯基场效应晶体管的制备方法 | |
CN102891077B (zh) | 采用水基原子层沉积技术在石墨烯表面制备高k栅介质的方法 | |
Kim et al. | Atomic layer etching mechanism of MoS2 for nanodevices | |
Ben et al. | 2D III‐Nitride Materials: Properties, Growth, and Applications | |
Lin et al. | Controlled layer-by-layer etching of MoS2 | |
Xu et al. | Large-gap quantum spin Hall insulators in tin films | |
He et al. | Etching techniques in 2D materials | |
Xu et al. | Growth of 2D materials at the wafer scale | |
Niu et al. | From two-dimensional materials to heterostructures | |
Zheng et al. | Building half-metallicity in graphene nanoribbons by direct control over edge states occupation | |
Mun et al. | High-mobility MoS2 directly grown on polymer substrate with kinetics-controlled metal–organic chemical vapor deposition | |
Lin et al. | Atomic-scale structural and chemical characterization of hexagonal boron nitride layers synthesized at the wafer-scale with monolayer thickness control | |
TW202016985A (zh) | 形成二維材料層的方法、場效電晶體及其製造方法 | |
CN102097297B (zh) | 一种电场诱导的在石墨烯表面原子层淀积高k栅介质的方法 | |
CN102956467B (zh) | 在石墨烯表面制备栅介质的方法 | |
Liu et al. | Atomic layer deposited 2D MoS 2 atomic crystals: From material to circuit | |
Sakai et al. | First-principles study on graphene/hexagonal boron nitride heterostructures | |
CN102856184B (zh) | 一种于多层石墨烯表面制备高k栅介质的方法 | |
Guan et al. | Femtosecond laser‐driven phase engineering of WS2 for nano‐periodic phase patterning and sub‐ppm ammonia gas sensing | |
US20120276718A1 (en) | Method of fabricating graphene-based field effect transistor | |
Liu et al. | Modified band alignment at multilayer MoS2/Al2O3 heterojunctions by nitridation treatment | |
Zhang et al. | Advances in atomic layer deposited high-κ inorganic materials for gate dielectrics engineering of two-dimensional MoS2 field effect transistors | |
Kakiuchi et al. | Controllability of structural and electrical properties of silicon films grown in atmospheric-pressure very high-frequency plasma | |
Kropp et al. | Surface defect engineering of MoS2 for atomic layer deposition of TiO2 films | |
CN102945801B (zh) | 一种石墨烯表面高k栅介质的集成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150603 Termination date: 20180819 |
|
CF01 | Termination of patent right due to non-payment of annual fee |