TWI585862B - 半導體元件和該半導體元件的製造方法 - Google Patents

半導體元件和該半導體元件的製造方法 Download PDF

Info

Publication number
TWI585862B
TWI585862B TW099132252A TW99132252A TWI585862B TW I585862 B TWI585862 B TW I585862B TW 099132252 A TW099132252 A TW 099132252A TW 99132252 A TW99132252 A TW 99132252A TW I585862 B TWI585862 B TW I585862B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
oxide
layer
substrate
Prior art date
Application number
TW099132252A
Other languages
English (en)
Other versions
TW201130056A (en
Inventor
山崎舜平
坂田淳一郎
宮永昭治
坂倉真之
肥塚純一
丸山哲紀
井本裕己
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201130056A publication Critical patent/TW201130056A/zh
Application granted granted Critical
Publication of TWI585862B publication Critical patent/TWI585862B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)

Description

半導體元件和該半導體元件的製造方法
本發明有關半導體元件和該等半導體元件的製造方法。特定地，本發明有關各包含氧化物半導體的半導體元件及其製造方法。
形成於諸如玻璃基板的扁平板上之典型地使用於液晶顯示裝置中的薄膜電晶體(TFT)通常使用諸如非晶矽或多晶矽之半導體材料而形成。使用非晶矽的TFT具有低的電場遷移率，但可回應於玻璃基板之尺寸的增加。另一方面，使用多晶矽的TFT具有高的電場遷移率，但需要諸如雷射退火之晶體化步驟，且並非一直適應於玻璃基板之尺寸的增加。
對照地，其中TFT係使用氧化物半導體做為半導體材料而形成，且係施加至電子裝置或光學裝置的技術已引起注意。例如，專利文獻1及2各揭示其中TFT係使用氧化鋅或以In-Ga-Zn-O為基的氧化物半導體做為半導體材料而形成，且係使用於影像顯示裝置中的開關元件或其類似物之技術。
其中將通道形成區(亦稱為通道區)設置於氧化物半導體中的TFT可比使用非晶矽的TFT具有更高的電場遷移率。氧化物半導體層可藉由濺鍍法或其類似方法而形成於300℃或更低的溫度，且使用氧化物半導體層的TFT之製造處理可比使用多晶矽的TFT之製造處理更為簡單。
使用此氧化物半導體而形成於玻璃基板、塑膠基板、或其類似物之上的TFT係預期將被施加至諸如液晶顯示器、電致發光顯示器(亦稱為EL顯示器)、及電子紙之顯示裝置。
[參考文件] [專利文獻]
[專利文獻1]日本公開專利申請案第2007-123861號
[專利文獻2]日本公開專利申請案第2007-096055號
然而，包含氧化物半導體的半導體元件尚未具有優異的性質。例如，受控的臨限電壓，高的操作速度，相對容易的製造處理，及足夠的可靠度被要求用於包含氧化物半導體層的薄膜電晶體。本發明係鑑於上述之技術背景而作成。
因此，本發明一實施例之目的在於增加包含氧化物半導體層之半導體元件的可靠度。特定地，目的在於提供包含氧化物半導體的薄膜電晶體有受控的臨限電壓。另一目的在於提供包含氧化物半導體的薄膜電晶體有高的操作速度，相對容易的製造處理，及足夠的可靠度。
另一目的在於提供包含氧化物半導體之薄膜電晶體的製造方法，而該薄膜電晶體具備受控的臨限電壓、高的操作速度、相對容易的製造處理、及足夠的可靠度。
在氧化物半導體層之中的載子濃度在包含氧化物半導體之薄膜電晶體的臨限電壓上具有影響。在氧化物半導體層之中的載子係由於包含於氧化物半導體層中的雜質而產生。例如，包含於所形成的氧化物半導體層中之氫原子、諸如H2O之包含氫原子的化合物、或包含碳原子的化合物會致使氧化物半導體層中之載子濃度的增加。
因而，難以控制包含氧化物半導體層，而該氧化物半導體層包含氫原子、諸如H2O之包含氫原子的化合物、或包含碳原子的化合物之薄膜電晶體的臨限電壓。
為了要達成上述目的，可將例如氫原子、諸如H2O之包含氫原子的化合物、或包含碳原子的化合物之具有影響於氧化物半導體層中所包含的載子濃度上的雜質予以排除。特定地，包含於半導體元件中的氧化物半導體層之中的氫濃度可成為1×1018cm-3至2×2020cm-3，包含1×1018cm-3及2×1020cm-3。
此外，可將包含諸如懸浮鍵之大量缺陷的氧化物絕緣層形成為與氧化物半導體層接觸，使得包含於氧化物半導體層中之氫原子或諸如H2O之包含氫原子的化合物可擴散至氧化物絕緣層之內，且在氧化物半導體層之中的雜質濃度可予以降低。
進一步地，氧化物半導體層或與該氧化物半導體層接觸的氧化物絕緣層可形成於其中雜質濃度係藉由使用低溫泵之抽空而降低的沉積室之中。
也就是說，本發明之一實施例係氧化物半導體元件的製造方法，該方法包含以下步驟：形成閘極電極於基板之上；形成閘極絕緣膜於該閘極電極之上；形成氧化物半導體層於該閘極電極之上，而該閘極絕緣膜介於該氧化物半導體層和該閘極電極之間；以源極電極及汲極電極與該氧化物半導體層接觸，且該源極電極及該汲極電極的末端部分與該閘極電極重疊之方式而形成該源極電極及該汲極電極；以及形成覆蓋該源極電極及該汲極電極間之該氧化物半導體層的氧化物絕緣層。注意的是，基板係保持在維持於降低壓力狀態中的反應室之中，該基板係加熱至低於600℃的溫度，以及在其中殘留於該反應室中之水分被去除的狀態中，閘極絕緣膜係藉由引進去除氫及水分的濺鍍氣體且使用設置在反應室中的靶極，而形成於基板之上。在上述之氧化物半導體元件的製造方法中，氧化物半導體層係藉由使用設置在反應室中的金屬氧化物做為靶極，而形成於閘極絕緣膜之上。
在氧化物半導體元件的製造方法中，本發明之另一實施例係其中使用於氧化物半導體層的沉積中之濺鍍氣體的純度為99.9999%或更高之氧化物半導體元件的製造方法。
在氧化物半導體元件的製造方法中，本發明之另一實施例係其中殘留之水分藉由使用低溫泵的抽空而予以去除之氧化物半導體元件的製造方法。
在氧化物半導體元件的製造方法中，本發明之另一實施例係其中金屬氧化物靶極為包含氧化鋅做為主要成分的金屬氧化物之氧化物半導體元件的製造方法。
在氧化物半導體元件的製造方法中，本發明之另一實施例係其中金屬氧化物靶極為包含銦、鎵、及鋅的金屬氧化物之氧化物半導體元件的製造方法。
本發明之另一實施例係氧化物半導體元件的製造方法，該方法包含以下步驟：形成閘極電極於基板之上；形成閘極絕緣膜於該閘極電極之上；形成氧化物半導體層於該閘極電極之上，而該閘極絕緣膜介於該氧化物半導體層與該閘極電極之間；以源極電極及汲極電極與該氧化物半導體層接觸，且該源極電極及該汲極電極的末端部分與該閘極電極重疊之方式而形成該源極電極及該汲極電極；以及形成覆蓋該源極電極與該汲極電極間之該氧化物半導體層的氧化物絕緣層。注意的是，形成閘極絕緣層於上之基板係保持在維持於降低壓力狀態中的反應室之中，該基板係在其中殘留於熱室中之水分被去除的狀態中被預加熱至低於400℃的溫度，基板係保持在維持於降低壓力狀態中的反應室之中，基板係加熱至低於600℃的溫度，以及氧化物半導體層係藉由使用設置在反應室中的金屬氧化物做為靶極，而形成於閘極絕緣膜之上。
在氧化物半導體元件的製造方法中，本發明之另一實施例係其中殘留之水分藉由使用低溫泵的抽空而予以去除之氧化物半導體元件的製造方法。
在氧化物半導體元件的製造方法中，本發明之另一實施例係其中金屬氧化物靶極為包含氧化鋅做為主要成分的金屬氧化物之氧化物半導體元件的製造方法。
在氧化物半導體元件的製造方法中，本發明之另一實施例係其中金屬氧化物靶極為包含銦、鎵、及鋅的金屬氧化物之氧化物半導體元件的製造方法。
本發明之另一實施例係薄膜電晶體，該薄膜電晶體包含：閘極電極，在基板之上；閘極絕緣膜，在該閘極電極之上；氧化物半導體層，在該閘極電極之上，其間夾有閘極絕緣膜；源極電極及汲極電極，係以該源極電極及該汲極電極與氧化物半導體層接觸，且該源極電極及該汲極電極的末端部分與該閘極電極重疊之方式而形成；以及氧化物絕緣層，覆蓋該源極電極與該汲極電極之間所形成的該氧化物半導體層。注意的是，在上述之薄膜電晶體中，該氧化物半導體層與該氧化物絕緣層之間的介面處之氫濃度係大於或等於5×1019cm-3且小於或等於1×1022cm-3。
本發明之另一實施例係薄膜電晶體，該薄膜電晶體包含：閘極電極，在基板之上；閘極絕緣膜，在該閘極電極之上；氧化物半導體層，在該閘極電極之上，其間夾有閘極絕緣膜；源極電極及汲極電極，係以該源極電極及該汲極電極與氧化物半導體層接觸，且該源極電極及該汲極電極的末端部分與該閘極電極重疊之方式而形成；以及氧化物絕緣層，覆蓋該源極電極與該汲極電極之間所形成的該氧化物半導體層。注意的是，在上述之薄膜電晶體中，該氧化物半導體層與該氧化物絕緣層之間的介面處之氫濃度係大於或等於5倍且小於或等於100倍高之遠離介面30奈米的該氧化物絕緣層之部分中的氫濃度。
本發明之另一實施例係薄膜電晶體，該薄膜電晶體包含：閘極電極，在基板之上；閘極絕緣膜，在該閘極電極之上；氧化物半導體層，在該閘極電極之上，其間夾有閘極絕緣膜；源極電極及汲極電極，係以該源極電極及該汲極電極與氧化物半導體層接觸，且該源極電極及該汲極電極的末端部分與該閘極電極重疊之方式而形成；以及氧化物絕緣層，覆蓋該源極電極與該汲極電極之間所形成的該氧化物半導體層。注意的是，在上述之薄膜電晶體中，該氧化物絕緣層之中的氫濃度係大於或等於1×1018cm-3且小於或等於2×1020cm-3。
注意的是，在此說明書中之“B係形成於A之上”或“B係形成於A的上面”不需一定要意指B係與A直接接觸而形成。該表示包含其中A與B並不相互直接接觸的情況，亦即，包含其中另一物件係插入於A與B之間的情況。在此，A及B二者對應於物件(例如，裝置、元件、電路、佈線、電極、端子、膜、或層)。
因此，例如當表示“層B係形成於層A之上”或“層B係形成於層A的上面”時，該表示包含其中層B係與層A直接接觸而形成的情況，以及其中另一層(例如，層C或層D)係與層A直接接觸而形成，且層B係與層C或層D直接接觸而形成的情況二者。注意的是，另一層(例如，層C或層D可為單層或複數個層)。
在此說明書中，“連續的沉積”之用語意指處理係執行如下：在從第一沉積步驟到第二沉積步驟之處理的期間，將被處理的基板係在所有時間放置於被控制成為真空的氛圍或惰性氣體氛圍(氮氛圍或稀有氣體氛圍)之中，而未曝露至諸如空氣的污染物氛圍。藉由該連續的沉積，可形成膜，且同時可防止水分或其類似物再附著至將被處理之已清潔的基板。
注意的是，在此說明書中，發光裝置表示影像顯示單元、發光單元、或光源(包含照明裝置)。此外，發光裝置在其種類上包含以下模組：其中諸如撓性印刷電路(FPC)、卷帶自動接合(TAB)帶、或卷帶承載器構裝(TCP)之連接器係附著至發光裝置的模組；具有以印刷佈線板設置於末端處之TAB帶或TCP的模組；具有積體電路(IC)直接被安裝於基板上的模組，而在該基板上係藉由晶片在玻璃上(COG)法而形成發光元件。
透過本發明，可提供包含氧化物半導體層之高度可靠的半導體元件。特定地，可提供包含氧化物半導體之具有受控的臨限電壓之薄膜電晶體。此外，可提供包含氧化物半導體之具有高的操作速度、相對容易的製造處理、及足夠的可靠度之薄膜電晶體。
此外，可提供包含氧化物半導體之具有受控的臨限電壓、高的操作速度、相對容易的製造處理、及足夠的可靠度之薄膜電晶體的製造方法。
將參照附圖來詳細敘述實施例。注意的是，本發明並未受限於以下的說明，且熟習於本項技藝之該等人士將易於瞭解的是，各式各樣的改變可予以作成，而不會背離本發明之精神及範疇。因此，本發明不應被解讀為受限於以下實施例之中的說明。注意的是，在下文所述之本發明的結構中，相同的部分或具有相似功能的部分係藉由相同的參考符號而指示於不同的圖式之中，且該等部分的說明並不予重複。
(實施例1)
在此實施例中，將敘述半導體元件的製造方法。注意的是，在此實施例中係敘述第1圖中所描繪之薄膜電晶體的結構及其製造方法做為實例。
第1圖係橫剖面視圖，描繪此實施例之薄膜電晶體151。在該薄膜電晶體151中，包含閘極電極111a及閘極導線層111b的第一導線層係形成於基板100之上，且閘極絕緣層102係形成該閘極電極111a及該閘極導線層111b之上。閘極絕緣層102係第一閘極絕緣層102a及第二閘極絕緣層102b的堆疊。氧化物半導體層123係形成於閘極電極111a之上，而閘極絕緣層102插入於其間。源極電極層及汲極電極層(由115a及115b所指示)係以該源極電極層及該汲極電極層的末端部分與閘極電極111a重疊的方式而形成。氧化物絕緣層107係形成為與在閘極電極111a上面之插入於源極電極層及汲極電極層(由115a及115b所指示)間的氧化物半導體層123接觸。保護絕緣層108係形成於氧化物絕緣層107的上面。
接觸孔128係形成閘極絕緣層102中，而到達閘極導線層111b。閘極導線層111b及第二導線層115c係透過接觸孔128而彼此互相連接。
將參照第2A、2B、2C、及2D圖來敘述此實施例之薄膜電晶體151的製造方法。第2A至2D圖係橫剖面視圖，描繪此實施例之薄膜電晶體的製造方法。
首先，在其中於隨後的熱處理中之溫度係高的情況中，較佳地，使用應變點高於或等於730℃之玻璃基板當作基板100。做為玻璃基板，例如係使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃的玻璃材料。大致地，包含氧化鋇(BaO)比氧化硼(B2O3)更多之玻璃基板係更實用為熱阻玻璃基板。因此，較佳地，使用包含比B2O3更大量之BaO的玻璃基板。
注意的是，可使用由諸如陶質物基板、石英基板、或藍寶石基板之絕緣物所形成的基板，而取代上述玻璃基板。亦可使用結晶化玻璃或其類似物。
用作基底膜之絕緣膜可形成於基板100與將在下文敘述的閘極電極111a及閘極導線層111b之間。基底膜具有防止來自基板100之雜質元素的擴散之功能，且可形成為具有氮化矽膜、氧化矽膜、氧化氮化矽膜、及氮氧化矽膜的其中一者或更多者之單層結構或堆疊層結構。
在形成導電膜於具有絕緣表面的基板100上之後，包含閘極電極111a及閘極導線層111b的第一導線層係透過第一光微影術步驟而形成。所形成的閘極電極的末端部分係較佳地成錐形。
注意的是，阻體罩幕可藉由噴墨法而形成。藉由噴墨法之該阻體罩幕的形成並不需要光罩；因此，可降低製造成本。
做為用以形成閘極電極111a及閘極導線層111b的導電膜，可使用選擇自Al、Cr、Ta、Ti、Mo、或W的元素，包含任一該等元素做為主要成分的合金、包含任何該等元素之組合的合金、或其類似物。除了上述金屬之外，導電膜可為使用諸如銅、釹、或鈧之金屬材料，或包含任一該等材料做為主要成分之合金材料所形成的單層或堆疊。透光導電膜亦可使用以形成閘極電極。透光導電膜的實例係透明導電氧化物膜或其類似物。
隨後，閘極絕緣層102及氧化物半導體層103係透過連續的沉積而形成。在此實施例中，閘極絕緣層102及氧化物半導體層103係藉由濺鍍法而連續地形成。在此，所使用的係多室濺鍍設備，其包含預熱室，用於將被處理的基板，且其係設置有矽或氧化矽(人造石英)之靶極以及用以形成氧化物半導體層的靶極。
首先，將形成閘極電極111a及閘極導線層111b於上的基板100預加熱於200℃或更高溫度之預熱室中，以致使附著至基板100之雜質被去除。雜質的實例係水分。
在此實施例中，基板之預加熱係執行於降低壓力的氛圍中，且基板的最大溫度為200℃。
接著，形成將變成閘極絕緣層102的絕緣膜，以覆蓋閘極電極111a及閘極導線層111b。
閘極絕緣層102至少包含與氧化物半導體層接觸的氧化物絕緣層。例如，閘極絕緣層102可為單層之氧化矽層。該閘極絕緣層102亦可為氮化矽層、氮氧化矽層、或氧化氮化矽層和其係與氧化物半導體層接觸之氧化矽層的堆疊。注意的是，該等層可摻雜有磷(P)或硼(B)。
在此實施例中，閘極絕緣層102係藉由使用100奈米厚之氮化矽層(SiNy(y>0))及氧化矽層(SiOx(x>0))而形成，該氮化矽層係藉由濺鍍法而形成為第一閘極絕緣層102a，以及該氧化矽層係藉由濺鍍法而形成於第一閘極絕緣層102a之上，做為第二閘極絕緣層102b。
然後，形成氧化物半導體層於閘極絕緣層102之上。
首先，形成氧化物半導體層103。該氧化物半導體層103係使用以In-Ga-Zn-O為基的氧化物半導體層，以In-Sn-Zn-O為基的氧化物半導體層，以In-Al-Zn-O為基的氧化物半導體層，以Sn-Ga-Zn-O為基的氧化物半導體層，以Al-Ga-Zn-O為基的氧化物半導體層，以Sn-Al-Zn-O為基的氧化物半導體層，以In-Zn-O為基的氧化物半導體層，以In-Ga-O為基的氧化物半導體層，以Sn-Zn-O為基的氧化物半導體層，以Al-Zn-O為基的氧化物半導體層，In-O為基的氧化物半導體層，以Sn-O為基的氧化物半導體層，或以Zn-O為基的氧化物半導體層。進一步地，氧化物半導體層可在稀有氣體(典型地，氬)氛圍、氧氛圍、或包含稀有氣體(典型地，氬)及氧的氛圍下，藉由濺鍍法而形成。當使用濺鍍法時，較佳的是，沉積係使用包含2wt%(重量百分比)至10wt%之SiO2的靶極而執行，且可防止結晶化的SiOx(x>0)係包含於氧化物半導體層之中，使得可防止在隨後步驟中於脫水或脫氫的熱處理期間之氧化物半導體層的結晶化。
在此實施例中，沉積係使用包含In、Ga、及Zn的金屬氧化物靶極(組成比例係In2O3：Ga2O3：ZnO=1：1：1[克分子百分比]或In：Ga：Zn=1：1：0.5[原子百分比])，而在以下條件之下執行：基板與靶極間之距離係100毫米，壓力係0.6帕(Pa)，直流(DC)電源供應係0.5千瓦，以及氛圍係氧(氧之流動率係100%)。注意的是，較佳地使用脈波直流(DC)電源供應，因為可減少灰塵且可使膜厚度均勻。做為此實施例中之氧化物半導體層103，以In-Ga-Zn-O為基的膜係使用以In-Ga-Zn-O為基的金屬氧化物靶極，而由濺鍍法所形成。
該金屬氧化物靶極的相對密度係90%至100%(包含90%及100%)，較佳地，95%至99.9%(包含95%及99.9%)。藉由使用具有高的相對密度之金屬氧化物靶極，可形成密質氧化物半導體層。
注意的是，水、氫、及其類似物係較佳地不包含於當形成氧化物半導體層時所引進的氧氣體、氮氣體、及諸如氦、氖、或氬之稀有氣體中。較佳的是，氧氣體、氮氣體、及諸如氦、氖、或氬之稀有氣體的純度係6N(99.9999%)或更高，較佳地，係7N(99.99999%)或更高(亦即，雜質濃度係1ppm或更低，較佳地，0.1ppm或更低)。
較佳地，氧化物半導體層103的厚度係5奈米至30奈米(包含5奈米及30奈米)。因為適當的厚度係根據所使用的氧化物半導體材料，所以厚度可根據材料而被適當地決定。
在此實施例中，氧化物半導體層103係連續地形成於閘極絕緣層102之上。在此所使用的多室濺鍍設備係設置有矽或氧化矽(人造石英)之靶極，及用於氧化物半導體層的形成之靶極。設置有用於氧化物半導體層的形成之靶極的沉積室亦係至少設置有低溫泵做為抽空單元。該抽空單元可為設置有冷凝系統之渦輪泵。
在透過低溫泵的使用而抽空的沉積室之中，可去除氫原子、諸如H2O之包含氫原子的化合物、包含碳原子的化合物、及其類似物，藉以降低形成於該反應室中的氧化物半導體層之中的雜質濃度。
特別地，依據二次離子質譜測定法(SIMS)的量化結果，用於本發明一實施例的半導體元件之較佳的氧化物半導體層係其中氫濃度降低至1×1018cm-3至2×1020cm-3(包含1×1018cm-3及2×1020cm-3)，更佳地，2×1018cm-3至5×1019cm-3(包含2×1018cm-3及5×1019cm-3)的氧化物半導體層。
氧化物半導體層103係形成於其中將基板加熱的狀態中。在此實施例中，基板係加熱至100℃至600℃(包含100℃及600℃)，較佳地，200℃至400℃(包含200℃及400℃)。藉由加熱基板於沉積的期間，可降低所形成之氧化物半導體層中的雜質濃度。此外，可降低由於濺鍍法的損壞。
濺鍍法的實例包含其中使用高頻電源做為濺鍍電源的RF濺鍍法，DC濺鍍法，以及其中偏壓係以脈波方式而施加的脈波式DC濺鍍法。RF濺鍍法係主要使用於形成絕緣膜的情況中，以及DC濺鍍法係主要使用於形成金屬導電膜的情況中。
此外，亦具有其中可設定複數個不同材料之靶極的多源濺鍍設備。透過該多源濺鍍設備，可將不同材料的膜形成為堆疊於同一室之中，或可藉由放電而將複數種材料的膜同時地形成於同一室之中。
此外，具有設置以磁鐵系統於室內部且使用於磁控管濺鍍法的濺鍍設備；以及使用於ECR濺鍍法的濺鍍設備，其中係使用透過微波之使用所產生的電漿，而未使用輝光放電。
再者，做為藉由濺鍍法的沉積方法，亦具有反應性濺鍍法，其中靶極物質及濺鍍氣體成分係在沉積期間彼此互相化學反應，而形成其之薄的化合物膜；以及偏壓濺鍍法，其中電壓亦在沉積期間被施加至基板。
注意的是，在藉由濺鍍法而形成氧化物半導體層103之前，較佳地，附著至閘極絕緣層102之表面的灰塵係藉由其中引進氬氣體且產生電漿之逆向濺鍍法而予以去除。該逆向濺鍍法意指其中使用RF電源供應於氬氛圍中，用以施加電壓至基板側，且產生電漿以修正表面的方法。注意的是，取代氬氛圍，可使用氮氛圍、氦氛圍、氧氛圍、或其類似氛圍。第2A圖係此階段的橫剖面視圖。
接著，氧化物半導體層103係透過第二光微影術步驟而被處理成為島狀形狀，藉以形成氧化物半導體層113。
注意的是，用於島狀的氧化物半導體層113之形成的阻體罩幕可藉由噴墨法而形成。藉由噴墨法之該阻體罩幕的形成並不需要光罩；因此，可降低製造成本。
然後，接觸孔128係透過第三光微影術步驟而形成於閘極絕緣層102之中。注意的是，逆向濺鍍法係較佳地執行於隨後步驟中之導電膜的形成之前，以致使附著至氧化物半導體層113及閘極絕緣層102之表面的阻體殘留物被去除。第2B圖係此階段的橫剖面視圖。
雖然閘極絕緣層係在此實施例中透過第三光微影術步驟而被選擇性地蝕刻，用以形成到達閘極導線層111b的接觸孔128；但並未受限於此方法。例如，可使用以下的方法：在形成氧化物半導體層103之後，形成阻體罩幕於氧化物半導體層之上，且形成到達閘極電極111a的接觸孔；以及在形成接觸孔之後，去除該阻體罩幕，且透過另一光罩的使用而形成阻體罩幕於氧化物半導體層103之上，使得可選擇性地蝕刻氧化物半導體層103而將其處理成為島狀的氧化物半導體層113。
接著，將變成薄膜電晶體及其類似物之源極電極層和汲極電極層的導電膜係透過接觸孔128而形成於閘極絕緣層102、氧化物半導體層113、及閘極導線層111b之上。
做為該導電膜，可使用選擇自Ti、Mo、W、Al、Cr、Cu、或Ta的元素，包含任一該等元素做為主要成分的合金，包含任何該等元素之組合的合金，或其類似物。該導電膜並未受限於包含上述元素的單一層，且可為二或更多層的堆疊。在此實施例中，係形成其中堆疊鈦膜(具有100奈米的厚度)、鋁膜(具有200奈米的厚度)、及鈦膜(具有100奈米的厚度)之三層的導電膜。取代Ti膜，可使用氮化鈦膜。
當執行200℃至600℃的熱處理時，導電膜較佳地具有高到足以耐受該熱處理的熱阻。例如，較佳地使用添加有防止小丘之元素的鋁合金，或堆疊有熱阻性導電膜的導電膜。該導電膜係以濺鍍法，真空蒸鍍法(例如，電子束蒸鍍法)，電弧放電離子鍍膜法，或噴塗法而形成。導電膜亦可藉由絲網印刷法、噴墨法、或其類似方法，而由排放銀、金、銅、或其類似物的導電奈米糊且烘烤該奈米糊所形成。
接著，透過第四光微影術步驟，形成阻體罩幕，且選擇性地蝕刻該導電膜，以致形成包含源極電極層及汲極電極層的第二導電層(由115a、115b、及115c所指示)(請參閱第2C圖)。如第2C圖中所示地，第二導線層115c係透過接觸孔128而直接連接至閘極導線層111b。
在第四光微影術步驟之中，僅係選擇性地去除與氧化物半導體層接觸之導電膜的部分。在使用過氧化銨混合液(以過氧化氫：氨：水=5：2：2之組成重量百分比)或其類似物做為鹼性蝕刻劑，以便選擇性地僅去除與氧化物半導體層接觸之導電膜的部分之情況中，可選擇性地去除該金屬導電膜，使得可保留包含以In-Ga-Zn-O為基之氧化物半導體的氧化物半導體層。
根據蝕刻情況，氧化物半導體層113之曝露的區域可在某些情況中透過第四光微影術步驟而予以蝕刻。於該情況中，在插入於源極電極層與汲極電極層之間的區域(插入於參考符號115a及115b之間的區域)中之氧化物半導體層113的厚度係比與源極電極層重疊於閘極電極111a上的區域中之氧化物半導體層113的厚度，或比與汲極電極層重疊於閘極電極111a上的區域中之氧化物半導體層113的厚度更小(請參閱第2C圖)。
注意的是，用以形成包含源極電極層及汲極電極層之第二導線層(由115a、115b、及115c所指示)的阻體罩幕可藉由噴墨法而形成。藉由噴墨法之阻體罩幕的形成並不需要光罩；因此，可降低製造成本。
其次，形成氧化物絕緣層107於閘極絕緣層102、氧化物半導體層113、及第二導線層之上。在此階段，係形成其中氧化物半導體層113與氧化物絕緣層107彼此互相接觸的區域。插入於氧化物絕緣層107與閘極絕緣層102之間且與該氧化物絕緣層107及該閘極絕緣層102接觸之氧化物半導體層113的區域係通道形成區，該閘極絕緣層102係氧化物絕緣層且在閘極電極111a的上面。
與氧化物半導體層接觸的氧化物絕緣層係使用無機絕緣膜而形成，該無機絕緣膜並不包含諸如水分、氫離子、或OH-之雜質，且可防止它們自外面進入。典型地，可使用氧化矽膜、氧化氮化矽膜、氧化鋁膜、氮氧化鋁膜、或其類似物。氧化物絕緣層107可藉由例如濺鍍法之適當的方法而形成為1奈米或更大的厚度，而透過該適當的方法，諸如水及氫的雜質並不會混合至該氧化物絕緣層之內。
在此實施例中，氧化矽膜係藉由濺鍍法而形成為氧化物絕緣層。在沉積中之基板溫度可低於或等於300℃，且在此實施例中，係100℃。藉由濺鍍法之氧化矽膜的形成可執行於稀有氣體(典型地，氬)氛圍、氧氛圍、或包含稀有氣體(典型地，氬)及氧的氛圍之中，因為藉由濺鍍法所形成的氧化物絕緣層係特別密質的，所以亦可將其用作抑制雜質擴散至接觸層之內的保護膜，即使當其係單層時亦然。注意的是，氧化物絕緣層可藉由使用摻雜有磷(P)或硼(B)之靶極而包含磷(P)或硼(B)。
做為靶極，可使用氧化矽靶極或矽靶極，且尤其，矽靶極係較佳的。藉由使用矽靶極之濺鍍法而在氧及稀有氣體氛圍下所形成的氧化矽膜包含大量的矽原子或氧原子之懸浮鍵。
因為氧化物絕緣層107包含許多懸浮鍵，所以包含在氧化物半導體層113之中的雜質更可能透過氧化物半導體層113與氧化物絕緣層107之間的介面而擴散至氧化物絕緣層107之內。特定地，在氧化物半導體層113之中的氫原子、諸如H2O之包含氫原子的化合物、或其類似物會更可能擴散至氧化物絕緣層107之內。
當氫移動至氧化物半導體層113與氧化物絕緣層107之間的介面，且在該介面的氫濃度係1×1019cm-3至5×1022cm-3(包含1×1019cm-3及5×1022cm-3)，較佳地，5×1019cm-3至1×1022cm-3(包含5×1019cm-3及1×1022cm-3)時，氧化物半導體層之中的氫濃度降低。包含具備降低之氫濃度的氧化物半導體層之半導體元件具有優異的可靠度。
當在氧化物半導體層113與氧化物絕緣層107間之介面處的氫濃度係5倍至100倍(較佳地，5倍至10倍)高於遠離該介面30奈米之氧化物絕緣層的一部分中之氫濃度時，則氫更可能透過該介面而自氧化物半導體層113移動至氧化物絕緣層107。
在此實施例中，沉積係藉由使用柱狀多晶矽且具有6N純度(電阻係0.01Ωcm)之硼摻雜的矽靶極之脈波式DC濺鍍法而執行，其中基板與靶極間之距離(T-S距離)係89毫米，壓力係0.4帕(Pa)，直流(DC)電源係6千瓦，以及氛圍係氧(氧流動率係100%)。厚度則為300奈米。
氧化物絕緣層107係設置於氧化物半導體層113中的通道形成區之上，且與該通道形成區接觸，並作用成為通道保護層。
然後，形成保護絕緣層108於氧化物絕緣層107之上(請參閱第2D圖)。做為保護絕緣層108，可使用氮化矽膜、氧化氮化矽膜、氮化鋁膜、或其類似物。在此實施例中，氮化矽膜係藉由RF濺鍍法而形成為保護絕緣層108。
透過上述步驟，可製造出薄膜電晶體151。
雖然在此實施例中，閘極絕緣層102及氧化物半導體層103係連續地形成，但可將閘極絕緣層102曝露至空氣，且然後，形成氧化物半導體層103。在該情況中，較佳地，使閘極絕緣層102接受惰性氣體氛圍中(在氮、氦、氖、氬、或其類似物之中)的熱處理(在高於或等於400℃且低於基板之應變點的溫度處)。透過此熱處理，可在氧化物半導體層103的形成之前，將包含於閘極絕緣層102中之諸如氫或水的雜質予以去除。
取代濺鍍法，氧化矽層、氮化矽層、氮氧化矽層、或氧化氮化矽層可藉由電漿CVD法而形成。例如，氮氧化矽層可藉由使用SiH4、氧、及氮做為沉積氣體之電漿CVD法而形成。閘極絕緣層102的厚度係100奈米至500奈米(包含100奈米及500奈米)。在使用堆疊的情況中，例如，該堆疊係具有50奈米至200奈米之厚度(包含50奈米及200奈米)的第一閘極絕緣層102a，及在該第一閘極絕緣層102a上之具有5奈米至300奈米之厚度(包含5奈米及300奈米)的第二閘極絕緣層102b。當藉由電漿CVD法或其類似方法所形成的膜包含諸如氫或水之雜質時，較佳地，執行上述之熱處理使得雜質被去除，且然後，形成氧化物半導體層。
雖然閘極絕緣層102係透過第三光微影術步驟而被選擇性地蝕刻，且到達閘極導線層111b的接觸孔128係形成於此實施例之中，但並未受限至此方法。例如，在閘極絕緣膜102的形成之後，可將阻體罩幕形成於閘極絕緣層之上，且可形成到達閘極導線層111b的接觸孔。
在氧化物半導體層的形成之後，可使該氧化物半導體層接受脫水或脫氫。
其中執行脫水或脫氫之第一熱處理的溫度係高於或等於400℃且低於750℃，較佳地，425℃或更高。注意的是，在425℃或更高溫度的情況中，熱處理時間可為一小時或更短，而在低於425℃之溫度的情況中，熱處理時間會比一小時更長。在第一熱處理之中，基板被引入至熱處理設備之一的電爐之內，且熱處理係在氮氛圍中執行於氧化物半導體層之上。之後，並未使該氧化物半導體層曝露至空氣，且防止水和氫再結合至該氧化物半導體層之內，以致獲得具有降低之氫濃度的氧化物半導體層。緩慢冷卻係在一爐中，於氮氛圍之下，被執行自執行脫水或脫氫於氧化物半導體層之上的加熱溫度T，至不再包含水之溫度，特定地，至低於該加熱溫度T 100℃或更多的溫度。無需受限於氮氛圍，可將脫水或脫氫執行於氦、氖、氬、或其類似物之中。
熱處理設備並未受限於電爐，且例如，可為諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備之RTA(快速熱退火)設備。LRTA設備係用以藉由光(電磁波)的輻射而加熱將被處理之物件的設備，光係發射自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈之燈。GRTA設備係用以藉由熱輻射及熱傳導而加熱將被處理之物件的設備，該熱輻射係使用來自上述燈所發射出之光以及該熱傳導係來自由燈所發射出之光所加熱之氣體的熱量。做為該氣體，可使用並不會由於熱處理而與處理物件反應的惰性氣體，例如氮或諸如氬之稀有氣體。進一步地，LRTA設備或GRTA設備不僅可具有燈，而且可具有用以藉由來自諸如電阻加熱器之加熱器的熱傳導或熱輻射而加熱將被處理之物件的裝置。
在第一熱處理中，較佳地，水、氫、及其類似物並不包含於氮或諸如氦、氖、或氬的稀有氣體之中。較佳的是，所引入至熱處理設備之內的氮或諸如氦、氖、或氬之稀有氣體的純度為6N(99.9999%)或更高，更佳地，為7N(99.99999%)或更高(亦即，雜質濃度係1ppm或更低，較佳地，0.1ppm或更低)。
根據第一熱處理的條件或氧化物半導體層的材料，可使氧化物半導體層在某些情況中結晶化成為微晶膜或多晶膜。例如，在某些情況中，氧化物半導體層可變成具有90%或更高，或80%或更高之結晶度的微晶氧化物半導體層。進一步地，根據第一熱處理的條件及氧化物半導體層的材料，在其他情況中，氧化物半導體層會變成不包含晶體成分的非晶氧化物半導體層。
在第一熱處理之後，氧化物半導體層變成氧缺乏的氧化物半導體，換言之，電阻率會變低。在第一熱處理之後的氧化物半導體層中之載子濃度係比正好在沉積之後的氧化物半導體層中之載子濃度更高；較佳的是，該氧化物半導體層具有1×1018cm-3或更高的載子濃度。
根據第一熱處理的條件或閘極電極111a和閘極導線層111b的材料，可使氧化物半導體層在某些情況中結晶化成為微晶膜或多晶膜。例如，在其中使用氧化銦及氧化錫的合金膜做為閘極電極111a及閘極導線層111b之情況中，氧化物半導體層係藉由450℃之第一熱處理，1小時，而結晶化。對照地，在其中使用氧化銦及包含氧化矽之氧化錫的合金膜做為閘極電極111a及閘極導線層111b之情況中，並不會使氧化物半導體層結晶化。
氧化物半導體層的第一熱處理可在將氧化物半導體層103處理成為島狀的氧化物半導體層113之前，執行於該氧化物半導體層103之上。在該情況中，基板係在第一熱處理之後自熱設備取出，且然後，執行光微影術步驟。
在氧化物絕緣層107的形成之後，可在惰性氣體氛圍或氮氛圍中執行第二熱處理(較佳地，在200℃至400℃之溫度(包含200℃及400℃)，例如，250℃至350℃(包含250℃及350℃)。
例如，第二熱處理係執行於250℃之氮氛圍中，1小時。在該第二熱處理中，加熱係執行於其中氧化物半導體層113的一部分係與氧化物絕緣層107接觸，以及該氧化物半導體層113的其他部分係與第二導線層(由115a及115b所指示)接觸的狀態中。
當第二熱處理係執行於其中透過第一熱處理而使電阻率降低之氧化物半導體層113係與氧化物絕緣層107接觸的狀態之中時，與該氧化物絕緣層107接觸之氧化物半導體層113的區域之附近會變成氧過多的氧化物半導體。因此，在從氧化物半導體層113與氧化物絕緣層107接觸的區域朝向該氧化物半導體層113之底部的方向中，電阻率會變成更高(在氧化物半導體層113的區域之附近變成I型氧化物半導體)。
特定地，形成氧化物半導體層123，該氧化物半導體層123具有其中電阻率係自氧化物半導體層113與氧化物絕緣層107之間的介面朝向閘極絕緣層102而增加之區域(I型氧化物半導體)。
因為其中電阻率增加之氧化物半導體層(I型氧化物半導體)係形成於薄膜電晶體151的通道形成區之中，所以臨限電壓係正值，且該薄膜電晶體151呈增強型薄膜電晶體。
藉由執行第二熱處理於其中氧化物半導體層113的區域之附近係與使用金屬導電膜所形成之第二導線層(由115a及115b所指示)接觸的狀態之中，則氧更可能移動至金屬導電膜且氧化物半導體層的該區域之電阻率會進一步地變成更低(N型氧化物半導體)。
在第二熱處理的時序上並無特殊的限制，只要其係在氧化物絕緣層107的形成之後即可。
藉由使用其中雜質濃度係藉由此實施例中所述之方法而抑制的氧化物半導體層，可提供高度可靠的半導體元件。特定地，可提供包含氧化物半導體之具有受控的臨限電壓之薄膜電晶體。此外，可提供包含氧化物半導體之具有高的操作速度，相對容易的製造處理，及足夠的可靠度之薄膜電晶體。
此外，透過此實施例，可提供包含氧化物半導體之具有受控的臨限電壓、高的操作速度、相對容易的製造處理、及足夠的可靠度之薄膜電晶體的製造方法。
進一步地，當執行BT應力測試(偏壓─溫度應力測試)時，可降低臨限電壓之偏移的程度，且可提供高度可靠的薄膜電晶體。注意的是，在此說明書中之BT應力測試(偏壓─溫度應力測試)意指其中高的閘極電壓係在高的溫度氛圍中被施加至薄膜電晶體之測試。
此實施例可與此說明書中之任何其他的實施例適當地結合。
(實施例2)
在此實施例中，將敘述用以製造本發明一實施例的半導體元件之所使用的連續沉積設備，以及與該設備一起使用的沉積方法。注意的是，在此實施例中，係敘述連續沉積的處理，且其他的處理可依據實施例1而執行於薄膜電晶體的製造。
使用於此實施例中之用於連續沉積的設備1000係描繪於第3圖之中。用於連續沉積的設備1000包含裝載室1110及卸載室1120。裝載室1110及卸載室1120係分別設置有晶盒1111及晶盒1121，晶盒1111儲存處理前的基板以及晶盒1121儲存處理後的基板。第一轉移室1100係設置於裝載室1110與卸載室1120之間，且設置有轉移基板的轉移單元1101。
此外，用於連續沉積的設備1000包含第二轉移室1200。該第二轉移室1200係設置有轉移單元1201。四個處理室(第一處理室1210、第二處理室1220、第三處理室1230、及第四處理室1240)係透過閘口閥而連接至第二轉移室1200，且係配置在第二轉移室1200的周圍。注意的是，第一處理室1210的一側係透過閘口閥而連接至第一轉移室1100，且該第一處理室1210的另一側係透過閘口閥而連接至第二轉移室1200。
注意的是，在第一轉移室1100、裝載室1110、及卸載室1120之中的壓力係氛圍壓力。第二轉移室1200，第一處理室1210，第二處理室1220，第三處理室1230，及第四處理室1240係分別設置有抽空單元1205，抽空單元1215，抽空單元1225，抽空單元1235，及抽空單元1245，以致可實現降低壓力的狀態。雖然抽空單元可依據各個處理室的使用用途而選擇，但特別地，諸如低溫泵之抽空單元係較佳的。選擇性地，可使用設置有冷凝系統的渦輪泵。
在其中形成氧化物半導體層的情況中，為了要防止雜質被包含在形成與氧化物半導體層接觸之膜的步驟，以及在氧化物半導體層的形成之前及之後的步驟中，且不用多說地，在用以形成氧化物半導體層的處理室之中，較佳地，係使用諸如低溫泵的抽空單元。
基板加熱單元1211係設置於第一處理室1210之中。做為該基板加熱單元，可使用加熱板、RTA、或其類似物。第一處理室1210用作傳遞室，用以自氛圍壓力狀態中的第一轉移室1100轉移基板至降低壓力狀態中的第二轉移室1200之內。藉由傳遞室的設置，可防止第二轉移室1200遭受空氣污染。
第二處理室1220，第三處理室1230，及第四處理室1240係各自地設置有濺鍍設備和基板加熱單元。做為基板加熱單元，可使用加熱板、RTA、或其類似物。
將敘述用於連續沉積的設備1000之操作的實例。在此，係敘述用以連續形成閘極絕緣膜及氧化物半導體層於形成閘極電極於上的基板之上的方法。注意的是，可將用於連續沉積的方法施加至實施例1中所述的薄膜電晶體的製造方法，做為實例。
首先，轉移單元1101自晶盒1111轉移形成閘極電極於上的基板100至氛圍壓力狀態中的第一處理室1210之內。接著，使閘口閥閉合，且將第一處理室1210抽空。基板100係預加熱於第一處理室1210之中，使得附著至基板的雜質被排除且抽空。該等雜質實例係氫原子，諸如H2O之包含氫原子的化合物，包含碳原子的化合物，及其類似物。注意的是，在預加熱時的溫度係低於或等於600℃，較佳地，高於或等於100℃且低於或等於400℃。
接著，將基板100轉移至第二處理室1220之內，且形成氮化矽膜。然後，透過第二轉移室1200將基板100轉移至第三處理室1230之內，且形成氧化矽膜而堆疊在氮化矽膜之上。第二處理室1220及第三處理室1230係藉由使用低溫泵或其類似物而被抽空，以致使該等處理室之中的雜質濃度降低。在該等處理室中所堆疊之其中雜質濃度降低的氮化矽膜及氧化矽膜用作具有降低之雜質濃度的閘極絕緣膜。
將其中連續形成氮化矽膜及氧化矽膜於閘極電極之上的基板100轉移至第四處理室1240之內。該第四處理室1240係設置有用於氧化物半導體層之形成的靶極，以及當作抽空單元低溫泵。
接著，將氧化物半導體層形成於基板100上面的氧化矽膜之上。在其中雜質降低之處理室中所形成的氧化物半導體層之中，雜質濃度會被抑制。特定地，可使該氧化物半導體層之中的氫濃度降低。此外，該氧化物半導體層係形成於其中將基板予以加熱的狀態中。在此實施例中，基板溫度係100℃至600℃(包含100℃及600℃)，較佳地，200℃至400℃(包含200℃及400℃)。藉由形成氧化物半導體層於其中將基板予以加熱的狀態之中，可降低所形成的氧化物半導體層之中的雜質濃度。
金屬氧化物靶極的相對密度係90%至100%(包含90%及100%)，較佳地，95%至99.9%(包含95%及99.9%)。藉由使用具有高的相對密度之金屬氧化物靶極，可形成密質的氧化物半導體層。
注意的是，較佳地，水、氫、及其類似物並不包含於當形成氧化物半導體層時所引進的氧氣、氮氣、及諸如氦、氖、或氬的稀有氣體中。較佳的是，氧氣、氮氣、及諸如氦、氖、或氬的稀有氣體之純度係6N(99.9999%)或更高，更佳地，7N(99.99999%)或更高(亦即，雜質濃度係1ppm或更低，較佳地，0.1ppm或更低)。
以上述之方式，藉由在該等處理室之中的連續沉積，而各處理室係藉由使用低溫泵而抽空，且其中雜質降低，則可抑制包含於半導體元件中的該等層之中的雜質濃度。
藉由使用其中施加諸如低溫泵的抽空單元之用於連續沉積的設備，可降低處理室中的雜質，可排除附至處理室之內壁的雜質，以及可減低沉積期間所結合至基板之內的雜質。
藉由使用此實施例中所描述之用於連續沉積的設備，可抑制結合於所形成之氧化物半導體層中的雜質。因此，藉由使用該氧化物半導體層，可提供具有高可靠度的半導體元件。特定地，可提供包含氧化物半導體之具有受控的臨限電壓之薄膜電晶體。此外，可提供包含氧化物半導體之具有高的操作速度、相對容易的製造處理、及足夠的可靠度之薄膜電晶體。
此外，藉由使用此實施例中所描述的用於連續沉積的設備，可提供包含氧化物半導體層之具有受控的臨限電壓、高的操作速度、相對容易的製造處理、及足夠的可靠度之薄膜電晶體的製造方法。
進一步地，可降低當執行BT應力測試(偏壓─溫度應力測試)時之臨限電壓的偏移程度，且可提供高度可靠的薄膜電晶體。
其中三個或更多個處理室透過轉移室而連接的結構係使用於此實施例之中；然而，並未受限於此結構。例如，可使用其中設置用於基板的入口及出口且將該等處理室互相連接之所謂同軸的結構。
此實施例可與此說明書中之任何其他的實施例適當地結合。
(實施例3)
在此實施例中，將敘述用以形成氧化物半導體層的設備，以及與該設備一起使用之用以形成該氧化物半導體層的方法。注意的是，在此實施例中，係敘述形成氧化物半導體層的處理，且其他的處理可依據實施例1而執行於薄膜電晶體的製造。
使用於此實施例中之沉積設備2000係描繪於第4圖之中。該沉積設備2000包含裝載室2110及卸載室2120。裝載室2110及卸載室2120係分別設置有晶盒2111及晶盒2121，晶盒2111儲存處理前的基板以及晶盒2121儲存處理後的基板。第一轉移室2100係設置於裝載室2110與卸載室2120之間，且設置有轉移基板的轉移單元2101。
此外，該沉積設備2000包含第二轉移室2200。該第二轉移室2200係設置有轉移單元2201。四個處理室(第一處理室2210，第二處理室2220，第三處理室2230，及第四處理室2240)係透過閘口閥而連接至第二轉移室2220，且係配置在第二轉移室2200的周圍。注意的是，第一處理室2210的一側係透過閘口閥而連接至第一轉移室2100，且該第一處理室2210的另一側係透過閘口閥而連接至第二轉移室2200。
注意的是，在第一轉移室2100、裝載室2110、及卸載室2120之中的壓力係氛圍壓力。第二轉移室2200，第一處理室2210，第二處理室2220，第三處理室2230，及第四處理室2240係分別設置有抽空單元2205，抽空單元2215，抽空單元2225，抽空單元2235，及抽空單元2245，以致可實現降低壓力的狀態。雖然抽空單元可依據各個處理室的使用用途而選擇，但特別地，諸如低溫泵之抽空單元係較佳的。選擇性地，可使用設置有冷凝系統的渦輪泵。
為了要防止雜質被包含在氧化物半導體層的形成之前及之後的步驟中，且不用多說地，在用以形成氧化物半導體層的處理室之中，較佳地，係使用諸如低溫泵的抽空單元。
第一處理室2210用作傳遞室，用以自氛圍壓力狀態中的第一轉移室2100轉移基板至降低壓力狀態中的第二轉移室2200之內。藉由傳遞室的設置，可防止第二轉移室2200遭受空氣污染。
第二處理室2220係設置有基板加熱單元2221。做為該基板加熱單元，可使用加熱板、RTA、或其類似物。第三處理室2230係設置有濺鍍設備和基板加熱單元。做為該基板加熱單元，可使用加熱板、RTA、或其類似物。此外，第四處理室2240係設置冷卻單元2241。
將敘述與用於氧化物半導體層之形成的沉積設備2000一起使用之氧化物半導體層的形成方法。在此，係敘述用以形成氧化物半導體膜於基板上之方法，而閘極電極及在該閘極電極之上的閘極絕緣層係事先形成於該基板之上。注意的是，可將該沉積方法施加至實施例1中所描述之薄膜電晶體的製造處理，做為實例。
首先，轉移單元2101自晶盒2111轉移基板100至氛圍壓力狀態中的第一處理室2210之內；且在該基板100上，閘極絕緣膜係形成於閘極電極之上。接著，使閘口閥閉合，且將第一處理室2210抽空。當第一處理室2210中之壓力與第二轉移室2200中之壓力係實質地相等時，使閘口閥開啟，且使基板100透過第二轉移室2200而自第一處理室2210轉移至第二處理室2220之內。
接著，基板100係藉由基板加熱單元2221而被預加熱於第二處理室2220之中，使得附著至基板的雜質被排除且抽空。該等雜質的實例係氫原子，諸如H2O之包含氫原子的化合物，包含碳原子的化合物，及其類似物。注意的是，在預加熱時的溫度係低於或等於600℃，較佳地，高於或等於100℃且低於或等於400℃。做為設置用於第二處理室2220的抽空單元，較佳地，係使用低溫泵。因為附著至基板100的雜質係藉由預加熱而排除，且會擴散至第二處理室2220之內，所以應藉由使用低溫泵而將雜質自第二處理室2220抽空。
接著，將基板100轉移至第三處理室2230之內，且形成氧化物半導體層。第三處理室2230係藉由使用低溫泵或其類似物而被抽空，以致使處理室之中的雜質濃度降低。在其中雜質降低之處理室中所形成的氧化物半導體層之中，雜質濃度會被抑制。特定地，可使氧化物半導體層之中的氫濃度降低。此外，該氧化物半導體層係形成於其中將基板予以加熱的狀態中。在此實施例中，基板溫度係100℃至600℃(包含100℃及600℃)，較佳地，200℃至400℃(包含200℃及400℃)。藉由形成氧化物半導體層於其中將基板予以加熱的狀態之中，可降低所形成的氧化物半導體層之中的雜質濃度。
金屬氧化物靶極的相對密度係90%至100%(包含90%及100%)，較佳地，95%至99.9%(包含95%及99.9%)。藉由使用具有高的相對密度之金屬氧化物靶極，可形成密質的氧化物半導體層。
之後，將基板100轉移至第四處理室2240之內。基板100係在沉積之後自熱處理時的基板溫度T冷卻至使得可抑制諸如水之雜質的再結合之低溫。特定地，緩慢冷卻係執行使得溫度變成100℃或比基板溫度T更低。冷卻可透過被引入至第四處理室2240之內的氦、氖、氬、或其類似物而執行。注意的是，較佳地，水、氫、及其類似物並不包含於冷卻所使用的氮氣、或諸如氦、氖、或氬的稀有氣體中。較佳地，氮氣、或諸如氦、氖、或氬的稀有氣體之純度係6N(99.9999%)或更高，更佳地，7N(99.99999%)或更高(亦即，雜質濃度係1ppm或更低，較佳地，0.1ppm或更低)。
以上述之方式，藉由在處理室之中的沉積，而該處理室係藉由使用低溫泵而抽空，且其中雜質降低，因為氧化物半導體層並未曝露至空氣，所以可防止水和氫再結合至氧化物半導體層之內，使得可獲得具有受抑制之雜質濃度的氧化物半導體層。
藉由使用其中施加諸如低溫泵之抽空單元的沉積設備，可降低處理室中之雜質。而且，附著至處理室內壁的雜質會被排除，以及在沉積期間再結合至基板內的雜質可予以降低。此外，因為係自氛圍抽空在預加熱期間所排除的雜質，所以可防止雜質再附著至基板。
雜質之結合係藉由使用此實施例中所描述之沉積設置而抑制於所形成的氧化物半導體層之中。因此，藉由使用該氧化物半導體層，可提供具有高的可靠度之半導體元件。特定地，可提供包含氧化物半導體之具有受控的臨限電壓之薄膜電晶體。此外，可提供包含氧化物半導體之具有高的操作速度、相對容易的製造處理、及足夠的可靠度之薄膜電晶體。
此外，藉由使用此實施例中所描述之用於沉積的設備，可提供包含氧化物半導體層之具有受控的臨限電壓、高的操作速度、相對容易的製造處理、及足夠的可靠度之薄膜電晶體的製造方法。
進一步地，可降低當執行BT應力測試(偏壓─溫度應力測試)時之臨限電壓的偏移程度，且可提供高度可靠的薄膜電晶體。
其中三個或更多個處理室透過轉移室而連接的結構係使用於此實施例之中；然而，並未受限於此結構。例如，可使用其中設置用於基板的入口及出口且將該等處理室互相連接之所謂同軸的結構。
此實施例可與此說明書中之任何其他的實施例適當地結合。
(實施例4)
在此實施例中，將敘述用以連續沉積氧化物絕緣層及保護膜於氧化物半導體層之上的設備，以及與該設備一起使用之用以連續沉積氧化物絕緣層及保護膜的方法。注意的是，在此實施例中，係敘述用以形成氧化物絕緣層及保護膜的處理，且其他的處理可依據實施例1而執行於薄膜電晶體的製造。
使用於此實施例中之用於連續沉積的設備3000係描繪於第5圖之中。用於連續沉積的設備3000包含裝載室3110及卸載室3120。裝載室3110及卸載室3120係分別設置有晶盒3111及晶盒3121，晶盒3111儲存處理前的基板及晶盒3121儲存處理後的基板。
此外，用於連續沉積的設備3000包含第一轉移室3100。該第一轉移室3100係設置有轉移單元3101。五個處理室(第一處理室3210，第二處理室3220，第三處理室3230，第四處理室3240，及第五處理室3250)係透過閘口閥而連接至第一轉移室3100，且係配置在第一轉移室3100的周圍。
裝載室3110，卸載室3120，第一轉移室3100，第一處理室3210，第二處理室3220，第三處理室3230，第四處理室3240，及第五處理室3250係分別設置有抽空單元3115，抽空單元3125，抽空單元3105，抽空單元3215，抽空單元3225，抽空單元3235，抽空單元3245，及抽空單元3255，以致可實現降低壓力的狀態。雖然抽空單元可依據各個處理室的使用用途而選擇，但特別地，諸如低溫泵之抽空單元係較佳的。選擇性地，可使用設置有冷凝系統的渦輪泵做為抽空單元。
為了要防止雜質被包含在氧化物半導體層的形成之前及之後的步驟中，較佳地，係使用諸如低溫泵的抽空單元。
裝載室3110及卸載室3120各用作傳遞室，用以自氛圍壓力狀態中的房間轉移基板至降低壓力狀態中的第一轉移室3100之內。藉由傳遞室的設置，可防止第一轉移室3100遭受空氣污染。
第一處理室3210及第四處理室3240係分別設置有基板加熱單元3211和基板加熱單元3241。做為該基板加熱單元，可使用加熱板、RTA、或其類似物。第二處理室3220及第三處理室3230係各自地設置有濺鍍設備和基板加熱單元。做為該基板加熱單元，可使用加熱板、RTA、或其類似物。此外，第五處理室3250係設置有冷卻單元3251。
其次，將敘述用於連續沉積的設備3000之操作的實例。在此，係敘述用以形成氧化物絕緣層及用以連續形成保護膜之方法，該氧化物絕緣層係與氧化物半導體層接觸於基板上；而在該基板之上，閘極絕緣膜係形成於閘極電極之上，氧化物半導體層係形成於閘極電極之上，該閘極絕緣膜則介於該氧化物半導體層和該閘極電極之間，以及源極電極及汲極電極係形成使得該源極電極及該汲極電極的末端部分與閘極電極重疊。注意的是，可將用於連續沉積的方法施加至實施例1中所描述之薄膜電晶體的製造處理，做為實例。
首先，將裝載室3110抽空，以致使該裝載室3110具有與第一轉移室3100實質相同的壓力，且然後，使基板100隨著所開啟的閘口閥而透過第一轉移室3100自裝載室3110轉移至第一處理室3210之內。
接著，基板100係藉由基板加熱單元3211而被預加熱於第一處理室3210之中，使得附著至基板的雜質被排除且抽空。該等雜質的實例係氫原子，諸如H2O之包含氫原子的化合物，包含碳原子的化合物，及其類似物。注意的是，在預加熱時的溫度係低於或等於600℃，較佳地，高於或等於100℃且低於或等於400℃。做為設置用於第一處理室3210的抽空單元，較佳地，係使用低溫泵。因為附著至基板100的雜質係藉由預加熱而排除，且會擴散至第一處理室3210之內，所以應藉由使用低溫泵而將雜質自第一處理室3210抽空。
接著，將基板100轉移至第二處理室3220之內，且形成氧化物絕緣層。第二處理室3220係藉由使用低溫泵或其類似物而被抽空，以致使處理室之中的雜質濃度降低。在其中雜質降低之處理室中所形成的氧化物絕緣層之中，雜質濃度會被抑制。特定地，可使氧化物絕緣層之中的氫濃度降低。此外，該氧化物絕緣層係形成於其中將基板予以加熱的狀態中。在此實施例中，基板溫度係100℃至600℃(包含100℃及600℃)，較佳地，200℃至400℃(包含200℃及400℃)，更佳地，250℃至300℃(包含250℃及300℃)。藉由形成氧化物絕緣層於其中將基板予以加熱的狀態之中，可增加所形成的氧化物絕緣層之中的懸浮鍵之濃度。
在其中藉由使用濺鍍設備而將氧化矽沉積做為氧化物絕緣層的情況中，可使用氧化矽靶極或矽靶極做為靶極。尤其，使用矽靶極係較佳的。藉由在包含氧和稀有氣體的氛圍下之濺鍍法以及藉由使用矽靶極所形成的氧化矽膜包含大量的矽原子或氧原子之懸浮鍵。
藉由設置與氧化物半導體層接觸之包含大量懸浮鍵的氧化物絕緣層，在氧化物半導體層之中的雜質更可能透過氧化物半導體層與氧化物絕緣層之間的介面而擴散至氧化物絕緣層之內。特定地，在氧化物半導體層之中的氫原子或諸如H2O之包含氫原子的化合物會更可能擴散至氧化物絕緣層之內。因而，可降低氧化物半導體層之中的雜質濃度，且可抑制由於雜質所造成之載子濃度的增加。
接著，將基板100轉移至第三處理室3230之內，且形成保護絕緣層於氧化物絕緣層之上。做為保護絕緣層，係使用具有防止雜質元素擴散之功能的膜；例如，可使用選擇自氮化矽膜、氧化氮化矽膜、氮氧化矽膜、或其類似物之一或更多個膜之單層或堆疊。較佳地，第三處理室3230係藉由使用低溫泵或其類似物而抽空，使得處理室中的雜質濃度可降低。
保護絕緣層可防止來自氧化物半導體層的外面氛圍之雜質的擴散和進入。該等雜質的實例係氫原子，諸如H2O之包含氫原子的化合物，包含碳原子的化合物，及其類似物。
在其中氮化矽膜係藉由使用濺鍍設備而形成為保護絕緣層的情況中，該保護絕緣層可以以下文之方式而形成：使用矽靶極；引入氮及氬的混合氣體至第三處理室3230之內；以及執行反應性濺鍍法。基板溫度係設定為高於或等於200℃且低於或等於400℃，例如，高於或等於200℃且低於或等於350℃。透過在高溫之沉積，包含氫原子的雜質可擴散至諸如氧化矽層的氧化物絕緣層之內，且被包圍於該處之中。尤其，較佳地，基板溫度係高於或等於200℃且低於或等於350℃，使得可增進氫原子的擴散。
接著，將基板100轉移至第四處理室3240之內，且執行沉積後之熱處理。在沉積後之熱處理時的基板溫度係高於或等於100℃且低於或等於600℃。透過該熱處理，包含於氧化物半導體層之中的雜質更可能透過氧化物半導體層與氧化物絕緣層之間的介面而擴散至氧化物絕緣層之內。特定地，在氧化物半導體層之中的氫原子或諸如H2O之包含氫原子的化合物會更可能擴散至氧化物絕緣層之內。因而，可降低氧化物半導體層之中的雜質濃度，且可抑制由於雜質所造成之載子濃度的增加。
之後，將基板100轉移至第五處理室3250之內。基板100係在沉積之後自熱處理時的基板溫度T冷卻至使得可抑制諸如水之雜質的再結合之低溫。特定地，緩慢冷卻係執行使得溫度變成100℃或比基板溫度T更低。冷卻可透過被引入至第五處理室3250之內的氦、氖、氬、或其類似物而執行。注意的是，較佳地，水、氫、及其類似物並不包含於冷卻所使用的氮氣、或諸如氦、氖、或氬的稀有氣體中。較佳地，氮氣、或諸如氦、氖、或氬的稀有氣體之純度係6N(99.9999%)或更高，更佳地，7N(99.99999%)或更高(亦即，雜質濃度係1ppm或更低，較佳地，0.1ppm或更低)。
藉由使用其中施加諸如低溫泵之抽空單元的沉積設備，可降低處理室中之雜質。而且，附著至處理室內壁的雜質會被排除，以及在沉積期間再結合至基板內的雜質可予以降低。此外，因為係自氛圍抽空在預加熱期間所排除的雜質，所以可防止雜質再附著至基板。
藉由使用此實施例中所描述之沉積設備所形成的氧化物絕緣層包含大量的懸浮鍵。藉由使用該沉積設備而形成與氧化物半導體層接觸的氧化物絕緣層，包含在氧化物半導體層之中的雜質，特定地，氫原子及諸如H2O之包含氫的化合物，會自氧化物半導體層擴散或移動至氧化物絕緣層之內。因而，可降低氧化物半導體層之中的雜質濃度。在其中雜質濃度降低的氧化物半導體層之中，可抑制由於雜子所造成之載子濃度的增加。
例如，在其中用作通道形成區的氧化物半導體層係與藉由使用此實施例中所描述的沉積設備所形成之氧化物絕緣層接觸的薄膜電晶體中，於通道形成區中的載子濃度會在其中未施加電壓至閘極電極的狀態中，亦即，在截止的狀態中降低；因而，該薄膜電晶體具有低的截止電流，且具有有利的特徵。
進一步地，可降低當執行BT應力測試(偏壓─溫度應力測試)時之臨限電壓的偏移程度，且可提供高度可靠的薄膜電晶體。
其中三個或更多個處理室透過轉移室而連接的結構係使用於此實施例之中；然而，並未受限於此結構。例如，可使用其中設置用於基板的入口及出口且將該等處理室互相連接之所謂同軸的結構。
此實施例可與此說明書中之任何其他的實施例適當地結合。
[實例1]
在實例1中，將參照第6A及6B圖來敘述在其中氧化物半導體層係插入於絕緣層間之堆疊結構的厚度方向中之氫濃度分佈的分析結果。第6A圖係概略視圖，描繪使用於此分析中之取樣的橫剖面結構。該取樣係依據實施例1中所描述之製造方法而形成。氮氧化物絕緣層401係藉由電漿CVD法而形成於玻璃基板400之上，以In-Ga-Zn-O為基之氧化物半導體層402係形成於該氮氧化物絕緣層401之上，以及氧化矽絕緣層403係藉由濺鍍法而形成於該氧化物半導體層402之上。
在此實例中之氫濃度的分佈係藉由二次離子質譜測定法(SIMS)而分析。第6B圖顯示此實例的厚度方向中之氫濃度分佈的SIMS分析結果。水平軸表示距離取樣之表面的深度，且在左端之0奈米(nm)的深度對應於取樣(氧化矽絕緣層403)的表面。在第6A圖中的分析方向404顯示其中執行SIMS分析的方向。該分析係執行於自氧化物絕緣層403朝向玻璃基板400的方向中。也就是說，該分析係執行於自第6B圖的水平軸之左端至其之右端的方向中。
第6B圖的垂直軸係對數軸，表示取樣的某一深度處之氫濃度及矽的離子強度。在第6B圖之中，氫濃度輪廓422顯示取樣中之氫濃度輪廓。矽離子強度輪廓421顯示矽的離子強度，其係在氫濃度輪廓422之測量中所獲得的。從矽離子強度輪廓421之改變可發現的是，其中第6B圖中之深度係0奈米至44奈米的區域對應於氧化矽絕緣層403，其中深度係44奈米至73奈米的區域對應於氧化物半導體層402，以及其中深度係73奈米或更大的區域對應於氮氧化物絕緣層401。
在氧化物半導體層402中之氫濃度係使用標準取樣而量化，該標準取樣係透過與該取樣相同的氧化物半導體而製造；以及在氧化矽絕緣層403及氮氧化物絕緣層401中之氫濃度係使用以氧化矽所製造出的標準取樣而予以量化。
從氫濃度輪廓422可發現的是，在氧化矽絕緣層403中之氫濃度約為7×1020原子/立方公分。而且，可發現的是，在氧化物半導體層402中之氫濃度約為1×1019原子/立方公分或更高。同時，可發現的是，在氮氧化物絕緣層401中之氫濃度約為2×1021原子/立方公分。進一步地，在氧化矽絕緣層403與氧化物半導體層402間之介面410的附近，則存在約略4×1021原子/立方公分的氫濃度峰值。
該氫濃度峰值約為氧化物半導體層402中之氫濃度的100倍高(該比例係稱為氫濃度比411)，且該氫濃度峰值為氧化矽絕緣層403中之氫濃度的5至6倍高(該比例稱為氫濃度比412)。注意的是，如下文實例2中所示地，包含缺陷的氧化矽絕緣層具有比氧化物半導體層更大的氫原子之結合能；因此，在氧化物半導體層402之中的氫會移動至氧化矽絕緣層403且聚集在介面410之附近。另一方面，在氧化物半導體層402之中的氫數量係控制於沉積的步驟中。因此，在聚集於介面410之附近的氫濃度上具有上限，且可認為該介面的氫濃度至少為氧化矽絕緣層403之氫濃度的5倍至10倍高。
此可被視為，因為在氧化物半導體層402中的氫會聚集在介面410之附近，且然後，擴散至氧化矽層403之內的緣故。因此，藉由降低原始存在於氧化矽絕緣層403中的氫濃度，可降低介面410之附近的氫濃度峰值，且可進一步降低氧化物半導體層402之中的氫濃度。
[實例2]
非晶IGZO TFT的TFT性質係根據閘極的長度而定。當閘極約為10微米(μm)或更短時，Vth可能會偏移至負值。藉由執行退火於150℃，10小時做為解決方法，可抑制該偏移。由於退火之結果，在IGZO中的氫被視為移動至SiO2之內。可執行計算來發現以下之何者易於使氫原子存在於其中：非晶IGZO及非晶SiOx。
氫原子的結合能E_bind係界定如下，以致可評估環境中之氫原子的穩定性。
E_bind={E(原始結構)+E(H)}-E(具有H之結構)
此結合能E_bind變得愈大，則氫原子愈可能存在。E(原始結構)，E(H)，及E(具有H之結構)分別表示原始結構的能量，氫原子的能量，及具有氫之結構的能量。四個取樣的結合能被計算：非晶IGZO，不具有懸浮鍵(下文縮寫為DB)之非晶SiO2，及兩種具有DB之非晶SiOx。
針對計算，係使用CASTEP，其係用於密度函數理論的程式。做為用於密度函數理論之方法，係使用平面波基礎虛擬電位法。實用地，係使用LDA。截止能量係300eV。K點係2×2×2之格網。
將敘述所計算的結構如下。首先，敘述原始的結構。非晶IGZO的單元胞格包含總計84個原子：12個In原子，12個Ga原子，12個Zn原子，及48個O原子。不具有DB之非晶SiO2的單元胞格包含總計48個原子：16個Si原子及32個O原子。具有DB之非晶SiOx(1)具有此結構，亦即，O原子係自不具有DB之非晶SiOx去除且已鍵結至該O原子之一Si原子係鍵結至H原子；亦即，其包含總計48個原子：16個Si原子，31個O原子，及1個H原子。具有DB之非晶SiOx(2)具有此結構，亦即，Si原子係自不具有DB之非晶SiO2去除且已鍵結至該Si原子之三個O原子係鍵結至H原子；亦即，其包含總計50個原子：15個Si原子，32個O原子，及3個H原子。具有H的結構係其中將H附著至上述四個結構的各者之結構。注意的是，H係附著至非晶IGZO中的O原子，不具有DB之非晶SiO2中的Si原子，以及在具有DB之非晶SiOx中之具有DB的原子。其中計算H的結構包含1H原子於單元胞格中。注意的是，各個結構的胞格尺寸係顯示於第1表之中。
計算結果係顯示於第2表之中。
從上表可知的是，其中氧具有DB之非晶SiOx具有最大的結合能，接著係其中Si具有DB之非晶SiOx，以及不具有DB之非晶SiO2具有最小的結合能。因此，當氫係鍵結至非晶SiOx中的DB時，會呈現最穩定。
結果，可預期以下之過程。具有大量的DB於非晶SiOx之中。擴散於非晶IGZO與非晶SiOx間之介面處的氫原子會由於鍵結至非晶SiOx中的DB而變成穩定。因而，在非晶IGZO中的氫原子移動至非晶SiOx中的DB。
此申請案係根據2009年9月24日在日本專利局所申請之日本專利申請案，序號第2009-219558號，該申請案的全部內容係結合於本文以供參考之用。
100．．．基板
102、102a、102b．．．閘極絕緣層
103、113、123、402．．．氧化物半導體層
107．．．氧化物絕緣層
108．．．保護絕緣層
111a．．．閘極電極
111b．．．閘極導線層
115b．．．導線層
128．．．接觸孔
151．．．薄膜電晶體
401．．．氮氧化物絕緣層
403．．．氧化矽絕緣層
410．．．介面
411、412．．．氫濃度比
421．．．矽離子強度輪廓
422．．．氫濃度輪廓
1000、2000、3000．．．用於連續沉積的設備
1100、1200、3100、2100、2200．．．轉移室
1101、1201、3101、2101、2201．．．轉移單元
1110、2110、3110．．．裝載室
1111、1121、3111、3121、2111、2121．．．晶盒
1120、2120、3120．．．卸載室
1205、1215、1245、2205、2215、2225、2235、2245、3105、3115、3125、3215、3225、3235、3245、3255、1225、1235．．．抽空單元
1210、1220、2210、2220、2230、2240、3210、3220、3230、3240、3250、1230、1240．．．處理室
1211、2221、3211、3241．．．基板加熱單元
2241、3251．．．冷卻單元
第1圖描繪依據實施例之半導體元件；
第2A至2D圖描繪依據實施例之半導體元件的製造方法；
第3圖描繪依據實施例之沉積設備；
第4圖描繪依據實施例之沉積設備；
第5圖描繪依據實施例之沉積設備；以及
第6A及6B圖顯示依據實例1之SIMS分析的結果。
100．．．基板
1000．．．用於連續沉積的設備
1100、1200．．．轉移室
1101、1201．．．轉移單元
1110．．．裝載室
1111、1121．．．晶盒
1120．．．卸載室
1205、1215、1245、1225、1235．．．抽空單元
1210、1220、1230、1240．．．處理室
1211．．．基板加熱單元

Claims (14)

  1. 一種氧化物半導體元件的製造方法，包含以下步驟：形成閘極電極於基板之上；在反應室中藉由使用設置在該反應室中的第一靶極以形成閘極絕緣膜於該閘極電極之上；在該反應室中藉由使用設置在該反應室中的第二靶極以形成氧化物半導體層於該閘極絕緣膜之上；形成源極電極及汲極電極，其中該源極電極及該汲極電極係與該氧化物半導體層接觸，且其中該源極電極及該汲極電極的末端部分與該閘極電極重疊；以及形成覆蓋該源極電極與該汲極電極間之該氧化物半導體層的氧化物絕緣層，其中在該反應室中在形成該閘極絕緣膜之前，該基板係加熱至低於或等於600℃的溫度，以及其中該氧化物半導體層與該氧化物絕緣層之間的介面處之氫濃度係大於或等於5倍且小於或等於100倍高之遠離該介面30奈米的該氧化物絕緣層之一部分中的氫濃度。
  2. 如申請專利範圍第1項之氧化物半導體元件的製造方法，其中導入該反應室中的濺鍍氣體的純度係99.9999%或更高。
  3. 如申請專利範圍第1項之氧化物半導體元件的製造方法，其中在該反應室中的殘留之水分係藉由使用低溫泵的抽空而予以去除。
  4. 如申請專利範圍第1項之氧化物半導體元件的製造方法，其中該第二靶極係包含氧化鋅做為主要成分的金屬氧化物。
  5. 如申請專利範圍第1項之氧化物半導體元件的製造方法，其中該第二靶極係包含銦、鎵、及鋅的金屬氧化物。
  6. 如申請專利範圍第1項之氧化物半導體元件的製造方法，其中在形成該閘極絕緣膜之後，該氧化物半導體層係未曝露至空氣而形成。
  7. 一種氧化物半導體元件的製造方法，包含以下步驟：形成閘極電極於基板之上；形成閘極絕緣膜於該閘極電極之上；在形成該閘極絕緣膜後，在加熱室中對該基板加熱至低於或等於600℃的溫度；在反應室中藉由使用設置在該反應室中的靶極以形成氧化物半導體層於該閘極絕緣膜之上；形成源極電極及汲極電極，其中該源極電極及該汲極電極係與該氧化物半導體層接觸，且其中該源極電極及該汲極電極的末端部分與該閘極電極重疊；以及形成覆蓋該源極電極與該汲極電極間之該氧化物半導體層的氧化物絕緣層，其中在該反應室中，該基板係加熱至高於或等於100℃且低於或等於600℃的溫度，以及其中該氧化物半導體層與該氧化物絕緣層之間的介面 處之氫濃度係大於或等於5倍且小於或等於100倍高之遠離該介面30奈米的該氧化物絕緣層之一部分中的氫濃度。
  8. 如申請專利範圍第7項之氧化物半導體元件的製造方法，其中在該反應室中的殘留之水分係藉由使用低溫泵的抽空而予以去除。
  9. 如申請專利範圍第7項之氧化物半導體元件的製造方法，其中該靶極係包含氧化鋅做為主要成分的金屬氧化物。
  10. 如申請專利範圍第7項之氧化物半導體元件的製造方法，其中該靶極係包含銦、鎵、及鋅的金屬氧化物。
  11. 如申請專利範圍第7項之氧化物半導體元件的製造方法，其中在對該基板加熱之後，氧化物半導體層係未曝露至空氣而形成。
  12. 一種薄膜電晶體，包含：閘極電極，在基板之上；閘極絕緣膜，在該閘極電極之上；氧化物半導體層，在該閘極電極之上，其間夾有該閘極絕緣膜；源極電極及汲極電極，其中該源極電極及該汲極電極係與該氧化物半導體層接觸，且其中該源極電極及該汲極電極的末端部分與該閘極電極重疊；以及氧化物絕緣層，覆蓋該源極電極與該汲極電極之間的該氧化物半導體層，其中在該氧化物半導體層與該氧化物絕緣層之間的介 面處之氫濃度係大於或等於5倍且小於或等於100倍高之遠離該介面30奈米的該氧化物絕緣層之部分中的氫濃度。
  13. 如申請專利範圍第12項之薄膜電晶體，其中該氧化物半導體層包含鋅。
  14. 如申請專利範圍第12項之薄膜電晶體，其中該氧化物半導體層係以In-Ga-Zn-O為基的膜。
TW099132252A 2009-09-24 2010-09-23 半導體元件和該半導體元件的製造方法 TWI585862B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009219558 2009-09-24

Publications (2)

Publication Number Publication Date
TW201130056A TW201130056A (en) 2011-09-01
TWI585862B true TWI585862B (zh) 2017-06-01

Family

ID=43755841

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105115975A TWI636508B (zh) 2009-09-24 2010-09-23 半導體元件和該半導體元件的製造方法
TW099132252A TWI585862B (zh) 2009-09-24 2010-09-23 半導體元件和該半導體元件的製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105115975A TWI636508B (zh) 2009-09-24 2010-09-23 半導體元件和該半導體元件的製造方法

Country Status (6)

Country Link
US (2) US9171938B2 (zh)
JP (16) JP2011091381A (zh)
KR (3) KR101342343B1 (zh)
CN (2) CN104934483B (zh)
TW (2) TWI636508B (zh)
WO (1) WO2011037010A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5917035B2 (ja) 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
KR102143469B1 (ko) 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8779799B2 (en) * 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
US9762246B2 (en) * 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US20130037793A1 (en) * 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE112012004076T5 (de) * 2011-09-29 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104285302B (zh) * 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
US20150171220A1 (en) * 2012-05-28 2015-06-18 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR102141977B1 (ko) * 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN108305895B (zh) * 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102241249B1 (ko) * 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US9577107B2 (en) 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
US9799772B2 (en) 2013-05-29 2017-10-24 Joled Inc. Thin film transistor device, method for manufacturing same and display device
JP6326270B2 (ja) 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6345544B2 (ja) 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102263827B1 (ko) * 2014-03-21 2021-06-14 삼성디스플레이 주식회사 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법
US9633839B2 (en) * 2015-06-19 2017-04-25 Applied Materials, Inc. Methods for depositing dielectric films via physical vapor deposition processes
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7055285B2 (ja) * 2016-09-14 2022-04-18 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP7030285B2 (ja) * 2016-09-14 2022-03-07 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
US10692994B2 (en) 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6640759B2 (ja) * 2017-01-11 2020-02-05 株式会社アルバック 真空処理装置
JP2018187189A (ja) * 2017-05-10 2018-11-29 株式会社三洋物産 遊技機
JP2018187191A (ja) * 2017-05-10 2018-11-29 株式会社三洋物産 遊技機
CN110616406A (zh) * 2018-11-29 2019-12-27 爱发科豪威光电薄膜科技(深圳)有限公司 磁控溅射镀膜机
US20210066321A1 (en) * 2019-09-03 2021-03-04 Electronics And Telecommunications Research Institute Memory device
KR102599124B1 (ko) * 2019-09-03 2023-11-07 한국전자통신연구원 메모리 소자
CN112981346B (zh) * 2021-02-08 2021-10-19 肇庆市科润真空设备有限公司 一种多室磁控多层光学镀膜设备及镀膜方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR
WO2008149873A1 (en) * 2007-05-31 2008-12-11 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
WO2009072532A1 (en) * 2007-12-04 2009-06-11 Canon Kabushiki Kaisha Oxide semiconductor device including insulating layer and display apparatus using the same

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5210050A (en) * 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000206508A (ja) * 1999-01-12 2000-07-28 Advanced Display Inc 液晶表示装置およびその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004288864A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US7982215B2 (en) * 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5224676B2 (ja) 2005-11-08 2013-07-03 キヤノン株式会社 表示装置の製造方法
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP5331407B2 (ja) * 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
CN101911303B (zh) 2007-12-25 2013-03-27 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
JP5291928B2 (ja) 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
WO2009084537A1 (ja) * 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法
JP2009164519A (ja) 2008-01-10 2009-07-23 Shimadzu Corp 低温ポリシリコン用保護膜の成膜方法、低温ポリシリコン用保護膜の成膜装置および低温ポリシリコンｔｆｔ
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010047077A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101906751B1 (ko) * 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
CN102549758B (zh) 2009-09-24 2015-11-25 株式会社半导体能源研究所 半导体器件及其制造方法
CN102668096B (zh) * 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR
WO2008149873A1 (en) * 2007-05-31 2008-12-11 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
WO2009072532A1 (en) * 2007-12-04 2009-06-11 Canon Kabushiki Kaisha Oxide semiconductor device including insulating layer and display apparatus using the same

Also Published As

Publication number Publication date
JP6620263B1 (ja) 2019-12-11
JP2012231180A (ja) 2012-11-22
KR101342343B1 (ko) 2013-12-16
JP2023116462A (ja) 2023-08-22
JP2024117797A (ja) 2024-08-29
TWI636508B (zh) 2018-09-21
JP6385491B2 (ja) 2018-09-05
KR20120090040A (ko) 2012-08-16
CN102576677B (zh) 2015-07-22
JP2019216280A (ja) 2019-12-19
CN104934483A (zh) 2015-09-23
JP2022033140A (ja) 2022-02-28
JP2018182344A (ja) 2018-11-15
KR101809759B1 (ko) 2018-01-18
JP6114769B2 (ja) 2017-04-12
US9530872B2 (en) 2016-12-27
TW201130056A (en) 2011-09-01
JP2019208060A (ja) 2019-12-05
KR101342179B1 (ko) 2013-12-16
US20140113407A1 (en) 2014-04-24
CN104934483B (zh) 2018-08-10
JP6595144B1 (ja) 2019-10-23
JP5216946B2 (ja) 2013-06-19
JP2014033208A (ja) 2014-02-20
WO2011037010A1 (en) 2011-03-31
JP5116898B2 (ja) 2013-01-09
US20110068336A1 (en) 2011-03-24
JP6722812B2 (ja) 2020-07-15
TW201630080A (zh) 2016-08-16
JP2015133511A (ja) 2015-07-23
JP6990289B2 (ja) 2022-01-12
JP2021057603A (ja) 2021-04-08
KR20130066711A (ko) 2013-06-20
JP2017123486A (ja) 2017-07-13
KR20130060370A (ko) 2013-06-07
CN102576677A (zh) 2012-07-11
JP2011091381A (ja) 2011-05-06
JP6568273B2 (ja) 2019-08-28
JP2013102187A (ja) 2013-05-23
JP2020074398A (ja) 2020-05-14
JP2020043359A (ja) 2020-03-19
JP2021192451A (ja) 2021-12-16
JP7507285B2 (ja) 2024-06-27
US9171938B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
TWI585862B (zh) 半導體元件和該半導體元件的製造方法
TWI512790B (zh) 氧化物半導體薄膜之製造方法及電晶體之製造方法
JP2010062229A (ja) 薄膜トランジスタ及び薄膜トランジスタの作製方法
JPWO2011132418A1 (ja) 成膜方法
JP2013183001A (ja) 半導体装置
JP2014158049A (ja) 半導体装置