CN102576677A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN102576677A
CN102576677A CN2010800432611A CN201080043261A CN102576677A CN 102576677 A CN102576677 A CN 102576677A CN 2010800432611 A CN2010800432611 A CN 2010800432611A CN 201080043261 A CN201080043261 A CN 201080043261A CN 102576677 A CN102576677 A CN 102576677A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
oxide
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800432611A
Other languages
English (en)
Other versions
CN102576677B (zh
Inventor
山崎舜平
坂田淳一郎
宫永昭治
坂仓真之
肥塚纯一
丸山哲纪
井本裕己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201510349006.4A priority Critical patent/CN104934483B/zh
Publication of CN102576677A publication Critical patent/CN102576677A/zh
Application granted granted Critical
Publication of CN102576677B publication Critical patent/CN102576677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明目的在于提供薄膜晶体管、以及用于制造具有受控阈值电压、高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体的薄膜晶体管的方法。可消除对氧化物半导体层中的载流子浓度产生影响的杂质，诸如氢原子、或包含氢原子的化合物(诸如H2O)。可形成与氧化物半导体层接触的包含大量缺陷(诸如悬空键)的氧化物绝缘层，以使杂质扩散到氧化物绝缘层中，并且氧化物半导体层中的杂质浓度降低。可在通过使用低温泵排空、由此杂质浓度降低的沉积室中形成氧化物半导体层或与该氧化物半导体层接触的氧化物绝缘层。

Description

半导体元件及其制造方法
技术领域
本发明涉及半导体元件、以及用于制造半导体元件的方法。具体地，本发明涉及各自包括氧化物半导体的半导体元件及其制造方法。
背景技术
通常在液晶显示器件中使用的在诸如玻璃基板之类的平板上形成的薄膜晶体管(TFT)一般使用诸如非晶硅或多晶硅之类的半导体材料来形成。使用非晶硅的TFT具有低电场迁移率，但是可对玻璃基板尺寸的增大作出响应。另一方面，使用多晶硅的TFT具有高电场迁移率，但是需要诸如激光退火之类的结晶步骤，并且未必总是能适应玻璃基板尺寸的增大。
相反，其中TFT使用氧化物半导体作为半导体材料来形成且应用于电子器件或光学器件的技术已引起了关注。例如，专利文献1和2各自公开了其中TFT使用氧化锌或In-Ga-Zn-O基氧化物半导体作为半导体材料来形成且用于图像显示器件中的开关元件等的技术。
其中沟道形成区(也称为沟道区)设置在氧化物半导体中的TFT的电场迁移率比使用非晶硅的TFT的电场迁移率高。可在300℃或更低的温度下通过溅射法等来形成氧化物半导体层，并且使用氧化物半导体层的TFT的制造工艺比使用多晶硅的TFT的制造工艺简单。
预期使用这种氧化物半导体在玻璃基板、塑料基板等上形成的TFT应用于显示器件，诸如液晶显示器、电致发光显示器(也称为EL显示器)、以及电子纸。
[参考文献]
[专利文献]
[专利文献1]日本公开专利申请No.2007-123861
[专利文献2]日本公开专利申请No.2007-096055
本发明的公开内容
然而，包括氧化物半导体的半导体元件不具有良好的特性。例如，包括氧化物半导体层的薄膜晶体管需要受控阈值电压、高操作速度、相对容易的制造工艺、以及足够的可靠性。鉴于上述技术背景作出本发明。
因此，本发明的一个实施例的目的在于，增加包括氧化物半导体层的半导体元件的可靠性。具体地，目的在于提供具有受控阈值电压的包括氧化物半导体的薄膜晶体管。另一目的在于提供具有高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体的薄膜晶体管。
另一目的在于提供用于制造具有受控阈值电压、高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体的薄膜晶体管的方法。
氧化物半导体层中的载流子浓度对包括氧化物半导体的薄膜晶体管的阈值电压产生影响。氧化物半导体层中的载流子因氧化物半导体层中所包含的杂质而产生。例如，在所形成的氧化物半导体层中包含的氢原子、包含氢原子的化合物(诸如H2O)、或包含碳原子的化合物导致氧化物半导体层中的载流子浓度增加。
因此，难以控制包括包含氢原子、包含氢原子的化合物(诸如H2O)、或包含碳原子的化合物的氧化物半导体层的薄膜晶体管的阈值电压。
为了实现以上目的，可消除对氧化物半导体层中所包含的载流子的浓度产生影响的杂质，例如，氢原子、包含氢原子的化合物(诸如H2O)、或包含碳原子的化合物。具体地，半导体元件中所包括的氧化物半导体层中的氢浓度可以是大于或等于1×1018cm-3且小于或等于2×1020cm-3。
另外，可形成与氧化物半导体层接触的包含大量缺陷(诸如悬空键)的氧化物绝缘层，从而氧化物半导体层中所包含的氢原子、或包含氢原子的化合物(诸如H2O)可扩散到氧化物绝缘层中，并且可降低氧化物半导体层中的杂质浓度。
此外，可在通过使用低温泵排空来降低杂质浓度的沉积室中形成氧化物半导体层或与该氧化物半导体层接触的氧化物绝缘层。
即，本发明的一个实施例是用于制造氧化物半导体元件的方法，该方法包括以下步骤：在基板上形成栅电极；在栅电极上形成栅绝缘膜；在栅电极上隔着栅绝缘膜形成氧化物半导体层；以源电极和漏电极与氧化物半导体层接触、且源电极和漏电极的端部与栅电极重叠的方式形成源电极和漏电极；以及在源电极和漏电极之间形成覆盖氧化物半导体层的氧化物绝缘层。注意，基板被保持在维持在减压状态中的反应室中，基板被加热到低于600℃的温度，并且在去除了反应室中剩余水分的状态中，通过引入去除了氢气和水分的溅射气体、以及使用设置在反应室中的靶而在基板上形成栅绝缘膜。在用于制造氧化物半导体元件的以上方法中，通过使用设置在反应室中的金属氧化物作为靶在栅绝缘膜上形成氧化物半导体层。
在用于制造氧化物半导体元件的方法中，本发明的另一实施例是用于制造其中沉积氧化物半导体层时所使用的溅射气体的纯度为99.9999％或更高的氧化物半导体元件的方法。
在用于制造氧化物半导体元件的方法中，本发明的另一实施例是用于制造其中通过使用低温泵排空来去除剩余水分的氧化物半导体元件的方法。
在用于制造氧化物半导体元件的方法中，本发明的另一实施例是用于制造其中金属氧化物靶是包含氧化锌作为主要组分的金属氧化物的氧化物半导体元件的方法。
在用于制造氧化物半导体元件的方法中，本发明的另一实施例是用于制造其中金属氧化物靶是包含铟、镓和锌的金属氧化物的氧化物半导体元件的方法。
本发明的另一实施例是用于制造氧化物半导体元件的方法，该方法包括以下步骤：在基板上形成栅电极；在栅电极上形成栅绝缘膜；在栅电极上隔着栅绝缘膜形成氧化物半导体层；以源电极和漏电极与氧化物半导体层接触、且源电极和漏电极的端部与栅电极重叠的方式形成源电极和漏电极；以及在源电极和漏电极之间形成覆盖氧化物半导体层的氧化物绝缘层。注意，其上形成有栅绝缘膜的基板被保持在维持在减压状态中的加热室中，基板在去除了加热室中剩余水分的状态中被预热到低于400℃的温度，基板被保持在维持在减压状态中的反应室中，基板被加热到低于600℃的温度，并且通过使用设置在反应室中的金属氧化物作为靶在栅绝缘膜上形成氧化物半导体层。
在用于制造氧化物半导体元件的方法中，本发明的另一实施例是用于制造其中通过使用低温泵排空来去除剩余水分的氧化物半导体元件的方法。
在用于制造氧化物半导体元件的方法中，本发明的另一实施例是用于制造其中金属氧化物靶是包含氧化锌作为主要组分的金属氧化物的氧化物半导体元件的方法。
在用于制造氧化物半导体元件的方法中，本发明的另一实施例是用于制造其中金属氧化物靶是包含铟、镓和锌的金属氧化物的氧化物半导体元件的方法。
本发明的另一实施例是薄膜晶体管，该薄膜晶体管包括：基板上的栅电极；栅电极上的栅绝缘膜；栅电极上隔着栅绝缘膜的氧化物半导体层；以源电极和漏电极与氧化物半导体层接触、且源电极和漏电极的端部与栅电极重叠的方式形成的源电极和漏电极；以及在源电极和漏电极之间形成的覆盖氧化物半导体层的氧化物绝缘层。注意，在以上薄膜晶体管中，氧化物半导体层和氧化物绝缘层之间的界面处的氢浓度大于或等于5×1019cm-3且小于或等于1×1022cm-3。
本发明的另一实施例是薄膜晶体管，该薄膜晶体管包括：基板上的栅电极；栅电极上的栅绝缘膜；栅电极上隔着栅绝缘膜的氧化物半导体层；以源电极和漏电极与氧化物半导体层接触、且源电极和漏电极的端部与栅电极重叠的方式形成的源电极和漏电极；以及在源电极和漏电极之间形成的覆盖氧化物半导体层的氧化物绝缘层。注意，在以上薄膜晶体管中，氧化物半导体层和氧化物绝缘层之间的界面处的氢浓度是氧化物绝缘层的距离界面30nm的部分中的氢浓度的大于或等于5倍且小于或等于100倍。
本发明的另一实施例是薄膜晶体管，该薄膜晶体管包括：基板上的栅电极；栅电极上的栅绝缘膜；栅电极上隔着栅绝缘膜的氧化物半导体层；以源电极和漏电极与氧化物半导体层接触、且源电极和漏电极的端部与栅电极重叠的方式形成的源电极和漏电极；以及在源电极和漏电极之间形成的覆盖氧化物半导体层的氧化物绝缘层。注意，在以上薄膜晶体管中，氧化物绝缘层中的氢浓度大于或等于1×1018cm-3且小于或等于2×1020cm-3。
注意，本说明书中的表达“在A上方形成B”或“在A上形成B”不一定指B与A直接接触地形成。该表达包括A与B彼此不直接接触的情况，即另一物体插在A与B之间的情况。在此，A与B两者都与物体(例如，器件、元件、电路、布线、电极、端子、膜、或层)相对应。
因此，例如，当表达“在层A上方形成层B”或“在层A上形成层B”时，该表达包括层B与层A直接接触地形成的情况、以及另一层(例如，层C或层D)与层A直接接触地形成和层B与层C或层D直接接触地形成的情况。注意，另一层(例如，层C或层D)可以是单个层或多个层。
在本说明书中，术语“连续沉积”是指如下进行的工艺：在从第一沉积步骤到第二沉积步骤的工艺期间，要处理的基板在不暴露给污染物气氛(诸如空气)的情况下一直置于被控制成真空或惰性气体气氛(氮气气氛或稀有气体气氛)的气氛中。通过连续沉积，可形成膜，同时防止水分等再次附着到所清洗的要处理基板。
注意，在本说明书中，发光器件是指图像显示单元、发光单元、或光源(包括照明器件)。另外，发光器件包括在其范畴内包括以下模块：其中诸如柔性印刷电路(FPC)、带式自动接合(TAB)带、或带式载体封装(TCP)之类的连接器附连到发光器件的模块；具有在其端部设置有印刷线路板的TAB带或TCP的模块；以及具有通过玻璃上芯片(COG)法直接安装在其上形成有发光元件的基板上的集成电路(IC)的模块。
通过本发明，可提供包括氧化物半导体层的高度可靠的半导体元件。具体地，可提供具有受控阈值电压的包括氧化物半导体的薄膜晶体管。另外，可提供具有高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体的薄膜晶体管。
另外，可提供用于制造具有受控阈值电压、高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体的薄膜晶体管的方法。
附图简述
图1示出根据一个实施例的半导体元件。
图2A至2D示出根据一个实施例的半导体元件的制造工艺。
图3示出根据一个实施例的沉积装置。
图4示出根据一个实施例的沉积装置。
图5示出根据一个实施例的沉积装置。
图6A和6B示出根据示例1的SIMS分析结果。
用于实现本发明的最佳模式
参考附图详细地描述多个实施例。注意，本发明不限于以下描述，并且本领域技术人员将容易理解，可在不背离本发明精神与范围的情况下进行各种改变和修改。因此，本发明不应被解释为限于对以下实施例的描述。注意，在以下所述的本发明的结构中，在不同附图中，相同附图标记指示相同部分或具有类似功能的部分，并且不再重复其描述。
(实施例1)
在本实施例中，描述用于制造半导体元件的方法。注意，在本实施例中，作为示例，描述图1所示的薄膜晶体管的结构及其制造方法。
图1是示出本实施例的薄膜晶体管151的截面图。在薄膜晶体管151中，在基板100上形成包括栅电极111a和栅布线层111b的第一布线层，并且在栅电极111a和栅布线层111b上形成栅绝缘层102。栅绝缘层102是第一栅绝缘层102a和第二栅绝缘层102b的叠层。在栅电极111a上形成氧化物半导体层123，其中栅绝缘层102插在中间。源电极层和漏电极层(由115a和115b标示)以源电极层和漏电极层的端部与栅电极111a重叠的方式形成。在栅电极111a上氧化物绝缘层107形成为与氧化物半导体层123接触，该氧化物半导体层123插在源电极层和漏电极层(由115a和115b标示)之间。在氧化物绝缘层107上形成保护绝缘层108。
在栅绝缘层102中形成接触孔128以到达栅布线层111b。栅布线层111b和第二布线层115c通过接触孔128彼此连接。
参考图2A、2B、2C和2D描述用于制造本实施例的薄膜晶体管151的方法。图2A至2D是示出用于制造本实施例的薄膜晶体管的方法的截面图。
首先，在以下热处理中的温度为高的情况下，优选使用其应变点高于或等于730℃的玻璃基板作为基板100。例如，使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、或钡硼硅酸盐玻璃之类的玻璃材料作为玻璃基板。一般而言，作为耐热玻璃基板，包含氧化钡(BaO)多于氧化硼(B2O3)的玻璃基板更加实用。因此，优选使用包含BaO的量大于B2O3的量的玻璃基板。
注意，可使用由诸如陶瓷基板、石英基板、或兰宝石基板之类的绝缘体形成的基板来代替以上玻璃基板。还可使用结晶玻璃等。
可在基板100与栅电极111a和栅布线层111b之间形成用作基膜的绝缘膜，这在下文中描述。该基膜具有防止杂质元素从基板100扩散的功能，并且可形成为具有氮化硅膜、氧化硅膜、氮氧化硅膜、以及氧氮化硅膜中的一种或多种的单层或叠层结构。
在基板100上形成具有绝缘表面的导电膜之后，通过第一光刻步骤形成包括栅电极111a和栅布线层111b的第一布线层。优选楔化所形成的栅电极的端部。
注意，可通过喷墨法形成抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模；由此可降低制造成本。
可使用从Al、Cr、Ta、Ti、Mo、或W选择的元素、包含这些元素中的任一种作为主要组分的合金、包含这些元素中的任一种组合的合金等作为用于形成栅电极111a和栅布线层111b的导电膜。导电膜可以是使用除以上金属以外的金属材料(诸如铜、钕、或钪、或者包含这些材料中的任一种的合金材料)作为主要组分而形成的单层、或者叠层。透光导电膜还可用于形成栅电极。透光导电膜的示例是透明导电氧化膜等。
随后，通过连续沉积来形成栅绝缘层102和氧化物半导体层103。在本实施例中，栅绝缘层102和氧化物半导体层103通过溅射连续地形成。在此，所使用的是多室溅射装置，该多室溅射装置包括用于要处理基板的预热室，并且设置有硅或氧化硅(人造石英)的靶、以及用于形成氧化物半导体层的靶。
首先，在预热室中，在200℃或更高的温度下预热在其上形成有栅电极111a和栅布线层111b的基板100。杂质的示例是水分。
在本实施例中，在减压气氛中进行对基板的预热，并且基板的最大温度为200℃。
接下来，形成要作为栅绝缘层102的绝缘膜以覆盖栅电极111a和栅布线层111b。
栅绝缘层102至少包括与氧化物半导体层接触的氧化物绝缘层。例如，栅绝缘层102可以是单层的氧化硅层。栅绝缘层102还可以是氮化硅层、氧氮化硅层、或氮氧化硅层、以及与氧化物半导体层接触的氧化硅层的叠层。注意，这些层可掺杂有磷(P)或硼(B)。
在本实施例中，通过使用通过溅射形成为第一栅绝缘层102a的氮化硅层(SiNy(y＞0))、以及通过溅射在第一栅绝缘层102a上形成为第二栅绝缘层102b的氧化硅层(SiOx(x＞0))的100nm厚的叠层来形成栅绝缘层102。
然后，在栅绝缘层102上形成氧化物半导体层。
首先，形成氧化物半导体层103。可使用In-Ga-Zn-O基氧化物半导体层、In-Sn-Zn-O基氧化物半导体层、In-Al-Zn-O基氧化物半导体层、Sn-Ga-Zn-O基氧化物半导体层、Al-Ga-Zn-O基氧化物半导体层、Sn-Al-Zn-O基氧化物半导体层、In-Zn-O基氧化物半导体层、In-Ga-O基氧化物半导体层、Sn-Zn-O基氧化物半导体层、或Al-Zn-O基氧化物半导体层、In-O基氧化物半导体层、Sn-O基氧化物半导体层、或Zn-O基氧化物半导体层来形成氧化物半导体层103。此外，可在稀有气体(通常是氩气)气氛、氧气气氛、或包含稀有气体(通常是氩气)和氧气的气氛下通过溅射法形成氧化物半导体层。当采用溅射法时，优选使用包含2wt％至10wt％的SiO2的靶来进行沉积，并且防止结晶的SiOX(X＞0)被包含在氧化物半导体层中，从而可防止氧化物半导体层在用于后续步骤中的脱水或脱氢的热处理期间结晶。
在本实施例中，在以下条件下：基板和靶之间的距离为100mm、压力为0.6Pa、直流(DC)电源为0.5kW、以及气氛是氧气(氧气的流速为100％)，使用包括In、Ga和Zn(组分比为In2O3∶Ga2O3∶ZnO＝1∶1∶1或In∶Ga∶Zn＝1∶1∶0.5)的金属氧化物靶来进行沉积。注意，优选使用脉冲直流(DC)电源，因为可减少灰尘并且膜厚可以是均匀的。通过溅射法使用In-Ga-Zn-O基金属氧化物靶来形成In-Ga-Zn-O基膜，作为本实施例中的氧化物半导体层103。
金属氧化物靶的相对密度为大于或等于90％且小于或等于100％，优选大于或等于95％且小于或等于99.9％。通过使用具有相对较高密度的金属氧化物靶，形成致密的氧化物半导体层。
注意，优选当形成氧化物半导体层时，在所引入的氧气、氮气、以及稀有气体(诸如氦气、氖气、或氩气)中不包含水、氢气等。优选氧气、氮气、以及稀有气体(诸如氦气、氖气、或氩气)的纯度为6N(99.9999％)或更高，优选7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选0.1ppm或更低)。
氧化物半导体层103的厚度优选大于或等于5nm且小于或等于30nm。由于适当的厚度取决于所使用的氧化物半导体材料，因此该厚度可取决于该材料适当地确定。
在本实施例中，在栅绝缘层102上连续地形成氧化物半导体层103。在此所使用的多室溅射装置设置有硅或氧化硅(人造石英)的靶、以及用于形成氧化物半导体层的靶。设置有用于形成氧化物半导体层的靶的沉积室至少还设置有作为排出单元的低温泵。排出单元可以是设置有冷阱的涡轮泵。
在通过使用低温泵排空的沉积室中，去除氢原子、包含氢原子的化合物(诸如H2O)、包含碳原子的化合物等，由此可降低在沉积室中形成的氧化物半导体层中的杂质浓度。
具体而言，用于本发明的一个实施例的半导体元件的优选氧化物半导体层是其中氢浓度根据二次离子质谱法(SIMS)的量化结果而降低到大于或等于1×1018cm-3且小于或等于2×1020cm-3(更优选大于或等于2×1018cm-3且小于或等于5×1019cm-3)的氧化物半导体层。
在对基板加热的状态中形成氧化物半导体层103。在本实施例中，基板被加热到高于或等于100℃且低于或等于600℃，优选高于或等于200℃且低于或等于400℃。通过在沉积期间对基板加热，可降低所形成的氧化物半导体层中的杂质浓度。另外，可减少由溅射造成的损坏。
溅射法的示例包括高频电源被用作溅射电源的RF溅射法、DC溅射法、以及以脉冲方式施加偏压的脉冲DC溅射法。在形成绝缘膜的情况下主要使用RF溅射法，而在形成金属膜的情况下主要使用DC溅射法。
另外，还存在其中可设置不同材料的多个靶的多源溅射装置。通过多源溅射装置，可形成在同一腔室中堆叠的不同材料的膜，或者可在同一腔室中通过放电同时形成多种材料的膜。
另外，存在腔室内部设置有磁铁系统且用于磁控溅射的溅射装置、以及在不使用辉光放电的情况下通过使用微波而生成等离子体的用于ECR溅射的溅射装置。
此外，作为通过溅射的沉积方法，还存在靶物质和溅射气体组分在沉积期间相互化学反应以形成其化合物薄膜的反应溅射法，以及在沉积期间也向基板施加电压的偏压溅射。注意，在通过溅射法形成氧化物半导体层103之前，优选地通过引入氩气并产生等离子体的反溅射来去除附着到栅绝缘层102的表面的灰尘。反溅射是指其中RF电源用于向氩气气氛中的基板侧施加电压，并生成等离子体来使表面改性的方法。注意，可使用氮气气氛、氦气气氛、氧气气氛等来代替氩气气氛。图2A是此阶段的截面图。
接下来，氧化物半导体层103通过第二光刻步骤被处理成岛状，由此形成氧化物半导体层113。
注意，可通过喷墨法形成用于形成岛状氧化物半导体层113的抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模；由此可降低制造成本。
然后，在栅绝缘层102中，通过第三光刻步骤形成接触孔128。注意，优选在后续步骤中形成导电膜之前进行反溅射，从而去除附着到氧化物半导体层113和栅绝缘层102的表面的抗蚀剂残余物。图2B是此阶段的截面图。
虽然在本实施例中通过第三光刻步骤选择性地蚀刻栅绝缘层以形成到达栅布线层111b的接触孔128，但是不限于该方法。可采用以下方法：在形成氧化物半导体层103之后，在氧化物半导体层103上形成抗蚀剂掩模，并且形成到达栅电极111a的接触孔；以及在形成接触孔之后，去除抗蚀剂掩模，并且通过使用另一光掩模在氧化物半导体层103上形成抗蚀剂掩模，从而选择性地蚀刻氧化物半导体层103以处理成岛状氧化物半导体层113。
接下来，通过接触孔128，在栅绝缘层102、氧化物半导体层113、以及栅布线层111b上形成作为薄膜晶体管的源电极层和漏电极层等的导电膜。
可使用从Ti、Mo、W、Al、Cr、Cu、或Ta选择的元素、包含这些元素中的任一种作为主要组分的合金、包含这些元素中的任一种组合的合金等作为导电膜。导电膜不限于包含上述元素的单层，并且可以是两层或更多层的叠层。在本实施例中，形成其中钛膜(厚度为100nm)、铝膜(厚度为200nm)、以及钛膜(厚度为100nm)堆叠的三层导电膜。可使用氮化钛膜来代替Ti膜。
当在200℃至600℃进行热处理时，导电膜优选具有高到足以耐受热处理的耐热性。例如，优选使用添加了防止小丘的元素的铝合金、或堆叠有耐热导电膜的导电膜。通过溅射法、真空蒸镀法(例如，电子束蒸镀法)、电弧放电离子电镀法、或喷雾法来形成导电膜。还可通过经由丝网印刷法、喷墨法等排放银、金、铜等导电纳米膏、并且烘焙导电纳米膏来形成导电膜。
接下来，通过第四光刻步骤，形成抗蚀剂掩模，并且选择性地蚀刻导电膜，从而形成包括源电极层和漏电极层的第二布线层(由115a、115b和115c标示)(参见图2C)。如图2C所示，第二布线层115c通过接触孔128与栅布线层111b直接连接。
在第四光刻步骤中，仅仅选择性地去除导电膜的与氧化物半导体层接触的部分。在使用氨双氧水混合物(双氧水∶氨∶水＝5∶2∶2)作为碱性蚀刻剂来仅仅选择性地去除导电膜的与氧化物半导体层接触的部分的情况下，可选择性地去除金属导电膜，从而包含In-Ga-Zn-O基氧化物半导体的氧化物半导体层可保留。
取决于蚀刻条件，在一些情况下，可通过第四光刻步骤蚀刻氧化物半导体层113的暴露区域。在此情况下，插在源电极层和漏电极层之间的区域(插在附图标记115a和115b之间的区域)中的氧化物半导体层113的厚度小于与栅电极111a上的源电极层重叠的区域中的氧化物半导体层113的厚度、或与栅电极111a上的漏电极层重叠的区域中的氧化物半导体层113的厚度(参见图2C)。
注意，可通过喷墨法形成用于形成包括源电极层和漏电极层的第二布线层(由115a、115b和115c标示)的抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模；由此可降低制造成本。
接下来，在栅绝缘层102、氧化物半导体层113、以及第二布线层上形成氧化物绝缘层107。在此阶段，形成其中氧化物半导体层113和氧化物绝缘层107彼此接触的区域。氧化物半导体层113的夹在氧化物绝缘层107和作为氧化物绝缘层并且在栅电极111a上的栅绝缘层102之间且与其相接触的区域是沟道形成区。
使用不包含诸如水分、氢离子、或OH-之类的杂质且防止其从外部进入的无机绝缘膜来形成与氧化物半导体层接触的氧化物绝缘层。通常，使用氧化硅膜、氮氧化硅膜、氧化铝膜、或氧氮化铝膜等。可通过诸如水和氢气之类的杂质不混合到氧化物绝缘层的适当方法(例如，通过溅射法)来形成厚度为1nm或更厚的氧化物绝缘层107。
在本实施例中，通过溅射法形成氧化硅膜作为氧化物绝缘层。沉积时的基板温度可低于或等于300℃，而在本实施例中为100℃。可在稀有气体(通常是氩气)气氛、氧气气氛、或者包括稀有气体(通常是氩气)和氧气的气氛中通过溅射法进行氧化硅膜的形成。由于通过溅射形成的氧化物绝缘层特别地致密，因此即使当它是单层时，它也还可用作抑制杂质向接触层的扩散的保护膜。注意，通过使用掺杂有磷(P)或硼(B)的靶，氧化物绝缘层可包含磷(P)或硼(B)。
可使用氧化硅靶或硅靶作为靶，并且硅靶是特别优选的。通过使用硅靶，在氧气和稀有气体气氛下通过溅射形成的氧化硅膜包含大量硅原子或氧原子的悬空键。
由于氧化物绝缘层107包含许多悬空键，因此氧化物半导体层113中所包含的杂质更可能通过氧化物半导体层113和氧化物绝缘层107之间的界面扩散到氧化物绝缘层107中。具体地，氧化物半导体层113中的氢原子、包含氢原子的化合物(诸如H2O)等更可能扩散到氧化物绝缘层107中。
当氢移动到氧化物半导体层113和氧化物绝缘层107之间的界面，并且该界面处的氢浓度为大于或等于1×1019cm-3且小于或等于5×1022cm-3(优选大于或等于5×1019cm-3且小于或等于1×1022cm-3)时，氧化物半导体层中的氢浓度可降低。包括具有降低的氢浓度的氧化物半导体层的半导体元件具有良好的可靠性。
当氧化物半导体层113和氧化物绝缘层107之间的界面处的氢浓度是氧化物绝缘层的距离该界面达30nm的部分中的氢浓度的5倍至100倍(优选5倍至10倍)高时，氢更有可能通过该界面从氧化物半导体层113移动到氧化物绝缘层107。
在本实施例中，使用纯度为6N(电阻率为0.01Ωcm)的柱状多晶硼掺杂的硅靶，通过脉冲DC溅射法进行沉积，其中基板和靶之间的距离(T-S距离)为89mm、压力为0.4Pa、直流(DC)电源为6kW、并且气氛为氧气(氧气流速为100％)。厚度为300nm。
氧化物绝缘层107设置在氧化物半导体层113中的沟道形成区上并与其接触，并且用作沟道保护层。
然后，在氧化物绝缘层107上形成保护绝缘层108(参见图2D)。使用氮化硅膜、氮氧化硅膜、氮化铝膜等作为保护绝缘层108。在本实施例中，通过RF溅射形成氮化硅膜作为保护绝缘层108。
通过以上步骤，可制造薄膜晶体管151。
虽然在本实施例中连续地形成了栅绝缘层102和氧化物半导体层103，但是栅绝缘层102可暴露给空气，并且随后可形成氧化物半导体层103。在此情况下，栅绝缘层102优选在惰性气体气氛中(在氮气、氦气、氖气、氩气等中)进行热处理(在高于或等于400℃且低于基板的应变点的温度)。通过该热处理，可在形成氧化物半导体层103之前去除栅绝缘层102中所包含的杂质(诸如氢气或水)。
可通过等离子体CVD法代替溅射法来形成氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层。例如，可通过使用SiH4、氧气和氮气作为沉积气体的等离子体CVD法来形成氧氮化硅层。栅绝缘层102的厚度为大于或等于100nm且小于或等于500nm。例如，在使用叠层的情况下，该叠层是厚度为大于或等于50nm且小于或等于200nm的第一栅绝缘层102a、以及第一栅绝缘层102a上的厚度为大于或等于5nm且小于或等于300nm的第二栅绝缘层102b。当通过等离子体CVD法等形成的膜包含诸如氢气或水之类的杂质时，优选进行上述热处理以去除该杂质，并且随后形成氧化物半导体层。
虽然在本实施例中通过第三光刻步骤选择性地蚀刻栅绝缘层102并且形成到达栅布线层111b的接触孔128，但是不限于该方法。例如，在形成栅绝缘层102之后，可在栅绝缘层上形成抗蚀剂掩模，并且可形成到达栅布线层111b的接触孔。
在形成氧化物半导体层之后，氧化物半导体层可进行脱水或脱氢。
其中进行脱水或脱氢的第一热处理的温度高于或等于400℃且低于750℃，优选425℃或更高。注意，在温度为425℃或更高的情况下，热处理时间可以是1小时或更短，而在温度低于425℃的情况下，热处理时间长于1小时。在第一热处理中，将基板引入作为热处理装置之一的电炉，并且在氮气气氛中对氧化物半导体层进行热处理。之后，氧化物半导体层不暴露给空气，并且防止水和氢气重新掺入氧化物半导体层，从而获取具有降低的氢浓度的氧化物半导体层。在一个炉内，在氮气气氛中进行从对氧化物半导体层进行脱水或脱氢的加热温度T到不再含水的这一温度(具体地，比加热温度T低100℃或更多的温度)的缓慢冷却。在氦气、氖气、氩气等中进行脱水或脱氢，而不限于氮气气氛。
热处理装置不限于电炉，并且例如可以是RTA(快速热退火)装置，诸如GRTA(气体快速热退火)装置或LRTA(等快速热退火)装置。LRTA装置是用于通过从诸如卤素灯、卤化金属灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯之类的灯发射的光(电磁波)辐射来对要处理对象加热的装置。GRTA装置是用于通过使用从上述灯发射的光的热辐射、以及通过来自由从灯发射的光加热的气体的热传导对要处理对象加热的装置。使用通过热处理不与处理对象反应的惰性气体(诸如，氮气、或者诸如氩气之类的稀有气体)作为气体。此外，LRTA装置或GRTA装置可不仅具有灯，而且具有用于通过来自加热器(诸如电阻加热器)的热传导或热辐射对要处理对象加热的设备。
在第一热处理中，优选在氮气或稀有气体(诸如氦气、氖气、或氩气)中不包含水、氢气等。优选引入热处理装置的氮气或稀有气体(诸如氦气、氖气、或氩气)的纯度被设为6N(99.9999％)或更高，优选为7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选为0.1ppm或更低)。
在一些情况下，取决于第一热处理的条件或氧化物半导体层的材料，氧化物半导体层可被结晶为微晶膜或多晶膜。例如，在一些情况下，氧化物半导体层可变成结晶度为90％或更大、或者80％或更大的微晶氧化物半导体层。此外，在其他情况下，取决于第一热处理的条件和氧化物半导体层的材料，氧化物半导体层变成不包含非结晶组分的非晶氧化物半导体层。
在第一热处理之后，氧化物半导体层变成缺氧的氧化物半导体，即，电阻率变得更低。第一热处理之后的氧化物半导体层中的载流子浓度高于紧接沉积之后的氧化物半导体层中的载流子浓度；优选氧化物半导体层具有1×1018cm-3或更大的载流子浓度。
在一些情况下，取决于第一热处理的条件、或者栅电极111a和栅布线层111b的材料，氧化物半导体层可被结晶为微晶膜或多晶膜。例如，在氧化铟和氧化锡的合金膜被用作栅电极111a和栅布线层111b的情况下，在450℃通过第一热处理来将氧化物半导体层结晶达1小时。相反，在包含氧化硅的氧化铟和氧化锡的合金的膜被用作栅电极111a和栅布线层111b的情况下，氧化物半导体层未结晶。
可在氧化物半导体层103被处理成岛状氧化物半导体层113之前，对氧化物半导体层103进行氧化物半导体层的第一热处理。在此情况下，在第一热处理之后从加热装置取出基板，并且随后进行光刻步骤。
在形成氧化物绝缘层107之后，可在惰性气体气氛或氮气气氛中进行第二热处理(优选在高于或等于200℃且低于或等于400℃，例如，高于或等于250℃且低于或等于350℃的温度)。
例如，在氮气气氛中，在250℃进行第二热处理达1小时。在第二热处理中，在氧化物半导体层113的一部分与氧化物绝缘层107接触而氧化物半导体层113的另一部分与第二布线层(由115a和115b标示)接触的状态中进行加热。
当在通过第一热处理降低电阻率的氧化物半导体层113与氧化物绝缘层107接触的状态中进行第二热处理时，氧化物半导体层113与氧化物绝缘层107接触的区域附近变成过量氧的氧化物半导体。由此，在从氧化物半导体层113与氧化物绝缘层107接触的区域到氧化物半导体层113的底部的方向上，电阻率变得更高(氧化物半导体层的区域附近变成I型氧化物半导体)。
具体地，形成具有其中电阻率从氧化物半导体层113和氧化物绝缘层107之间的界面向栅绝缘层102增加(I型氧化物半导体)的区域的氧化物半导体层123。
由于在薄膜晶体管151的沟道形成区中形成其中电阻率增加(I型氧化物半导体)的氧化物半导体层，因此阈值电压是正值，并且薄膜晶体管151表现为增强型薄膜晶体管。
通过在氧化物半导体层113的区域附近与使用金属导电膜形成的第二布线层(由115a和115b标示)接触的状态中进行第二热处理，氧更可能移动到金属导电膜，并且氧化物半导体层的区域的电阻率进一步变得更低(N型氧化物半导体)。
对第二热处理的时序没有具体的限制，只要在形成氧化物绝缘层107之后即可。
通过使用其中通过本实施例中所描述的方法来抑制杂质浓度的氧化物半导体层，可提供高度可靠的半导体元件。具体地，可提供具有受控阈值电压的包括氧化物半导体的薄膜晶体管。另外，可提供具有高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体的薄膜晶体管。
另外，通过本实施例，可提供用于制造具有受控阈值电压、高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体的薄膜晶体管的方法。
此外，有可能减少在进行BT应力测试(偏置温度应力测试)时的阈值电压的变换程度，并且可提供高度可靠的薄膜晶体管。注意，本说明书中的BT应力测试(偏置温度应力测试)是指其中在高温气氛中将高栅电压施加到薄膜晶体管的测试。
本实施例可与本说明书中的任一其他实施例适当地组合。
(实施例2)
在本实施例中，描述用于被用来制造本发明的一个实施例的半导体元件的连续沉积的装置、以及用于通过使用该装置进行沉积的方法。注意，在本实施例中，描述连续沉积的工艺，而其他工艺可根据实施例1来进行以制造薄膜晶体管。
在图3中示出本实施例中所使用的用于连续沉积的装置1000。用于连续沉积的装置1000包括装载室1110和卸载室1120。装载室1110和卸载室1120分别设置有存储处理之前的基板的料盒1111、以及存储处理之后的基板的料盒1121。第一传送室1100设置在装载室1110和卸载室1120之间，并且设置有传送基板的传送单元1101。
另外，用于连续沉积的装置1000包括第二传送室1200。第二传送室1200设置有传送单元1201。四个处理室(第一处理室1210、第二处理室1220、第三处理室1230、以及第四处理室1240)通过闸门阀连接到第二传送室1200，并且排列在第二传送室1200周围。注意，第一处理室1210的一侧通过闸门阀连接到第一传送室1100，而第一处理室1210的另一侧通过闸门阀连接到第二传送室1200。
注意，第一传送室1100、装载室1110、以及卸载室1120中的压力是大气压。第二传送室1200、第一处理室1210、第二处理室1220、第三处理室1230、以及第四处理室1240分别设置有排出单元1205、排出单元1215、排出单元1225、排出单元1235、以及排出单元1245，从而可实现减压状态。虽然排出单元可根据每一处理室的用途应用来选择，但是特别优选诸如低温泵之类的排出单元。替换地，可使用设置有冷阱的涡轮泵。
在形成氧化物半导体层的情况下，为了防止在形成与氧化物半导体层接触的膜的步骤、以及在形成氧化物半导体层之前和之后的步骤中、并且毋庸赘言在用于形成氧化物半导体层的处理室中包含杂质，优选使用诸如低温泵之类的排出单元。
基板加热单元1211设置在第一处理室1210中。可使用加热板、RTA等作为基板加热单元。第一处理室1210用作用于将基板从处于大气压状态中的第一传送室1100传送到处于减压状态中的第二传送室1200中的递送室。通过设置递送室，可防止第二传送室1200被空气污染。
第二处理室1200、第三处理室1230、以及第四处理室1240各自设置有溅射装置和基板加热单元。可使用加热板、RTA等作为基板加热单元。
描述用于连续沉积的装置1000的操作示例。在此，描述用于在其上形成有栅电极的基板上连续形成栅绝缘膜和氧化物半导体层的方法。注意，作为示例，用于连续沉积的方法可应用于实施例1中所描述的薄膜晶体管的制造工艺。
首先，传送单元1101将在其上形成有栅电极的基板100从料盒1111传送到处于大气压状态中的第一处理室1210中。接下来，关闭闸门阀，并且排空第一处理室1210。在第一处理室1210中预热基板100，从而消除并排空附着到基板的杂质。杂质的示例是氢原子、包含氢原子的化合物(诸如H2O)、包含碳原子的化合物等。注意，预热的温度低于或等于600℃，优选高于或等于100℃且低于或等于400℃。
接下来，将基板100传送到第二传送室1220中，并且形成氮化硅膜。然后，通过第二传送室1200将基板100传送到第三处理室1230中，并且形成堆叠在氮化硅膜上的氧化硅膜。通过使用低温泵等来排空第二处理室1220和第三处理室1230，从而降低处理室中的杂质浓度。堆叠在杂质浓度降低的处理室中的氮化硅膜和氧化硅膜用作具有降低的杂质浓度的栅绝缘膜。
将其上氮化硅膜和氧化硅膜在栅电极上连续形成的基板100传送到第四处理室1240中。第四处理室1240设置有用于形成氧化物半导体层的靶、以及作为排出单元的低温泵。
接下来，在基板100上氧化物半导体层在氧化硅膜上形成。在杂质减少的处理室中所形成的氧化物半导体层中，杂质浓度得以抑制。具体地，可降低氧化物半导体层中的氢浓度。另外，在对基板加热的状态中形成氧化物半导体层。在本实施例中，基板温度高于或等于100℃且低于或等于600℃，优选高于或等于200℃且低于或等于400℃。通过在对衬底加热的状态中形成氧化物半导体层，可降低所形成的氧化物半导体层中的杂质浓度。
金属氧化物靶的相对密度为大于或等于90％且小于或等于100％，优选大于或等于95％且小于或等于99.9％。通过使用具有相对较高密度的金属氧化物靶，形成致密的氧化物半导体层。
注意，优选当形成氧化物半导体层时，在所引入的氧气、氮气、以及稀有气体(诸如氦气、氖气、或氩气)中不包含水、氢气等。优选氧气、氮气、以及稀有气体(诸如氦气、氖气、或氩气)的纯度为6N(99.9999％)或更高，优选7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选0.1ppm或更低)。
以上述方式，通过在使用低温泵的情况下各自排空且杂质减少的处理室中的连续沉积，可抑制半导体元件中所包括的层中的杂质浓度。
通过使用应用诸如低温泵之类的排出单元的用于连续沉积的装置，可减少处理室中的杂质。消除附着到处理室的内壁的杂质，并且可减少杂质在沉积期间掺入基板、以及膜。
在通过使用本实施例中所描述的用于连续沉积的装置来形成的氧化物半导体层中抑制杂质的掺入。因此，通过使用氧化物半导体层，可提供具有高可靠性的半导体元件。具体地，可提供具有受控阈值电压的包括氧化物半导体的薄膜晶体管。另外，可提供具有高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体的薄膜晶体管。
另外，通过使用本实施例中所描述的用于连续沉积的装置，可提供用于制造具有受控阈值电压、高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体层的薄膜晶体管的方法。
此外，有可能减少在进行BT应力测试(偏置温度应力测试)时的阈值电压的变换程度，并且可提供高度可靠的薄膜晶体管。
在本实施例中采用其中三个或更多个处理室通过传送室连接的结构；然而不限于该结构。例如，可采用其中设置有基板的进口和出口且处理室彼此连接的所谓直列式(in-line)结构。
本实施例可与本说明书中的任一其他实施例适当地组合。
(实施例3)
在本实施例中，描述用于形成氧化物半导体层的装置、以及用于通过使用该装置来形成氧化物半导体层的方法。注意，在本实施例中，描述用于形成氧化物半导体层的工艺，而其他工艺可根据实施例1来进行以制造薄膜晶体管。
在图4中示出本实施例中所使用的沉积装置2000。沉积装置2000包括装载室2110和卸载室2120。装载室2110和卸载室2120分别设置有存储处理之前的基板的料盒2111、以及存储处理之后的基板的料盒2121。第一传送室2100设置在装载室2110和卸载室2120之间，并且设置有传送基板的传送单元2101。
另外，沉积装置2000包括第二传送室2200。第二传送室2200设置有传送单元2201。四个处理室(第一处理室2210、第二处理室2220、第三处理室2230、以及第四处理室2240)通过闸门阀连接到第二传送室2200，并且排列在第二传送室2200周围。注意，第一处理室2210的一侧通过闸门阀连接到第一传送室2100，而第一处理室2210的另一侧通过闸门阀连接到第二传送室2200。
注意，第一传送室2100、装载室2110、以及卸载室2120中的压力是大气压。第二传送室2200、第一处理室2210、第二处理室2220、第三处理室2230、以及第四处理室2240分别设置有排出单元2205、排出单元2215、排出单元2225、排出单元2235、以及排出单元2245，从而可实现减压状态。虽然排出单元可根据每一处理室的用途应用来选择，但是特别优选诸如低温泵之类的排出单元。替换地，可使用设置有冷阱的涡轮泵。
为了防止在形成氧化物半导体层之前和之后的步骤中、并且毋庸赘言在用于形成氧化物半导体层的处理室中包含杂质，优选使用诸如低温泵之类的排出单元。
第一处理室2210用作用于将基板从处于大气压状态中的第一传送室2110传送到处于减压状态中的第二传送室2200中的递送室。通过设置递送室，可防止第二传送室2200受空气污染。
第二处理室2220设置有基板加热单元2221。可使用加热板、RTA等作为基板加热单元。第三处理室2230设置有溅射装置和基板加热单元。可使用加热板、RTA等作为基板加热单元。另外，第四处理室2240设置有冷却单元2241。
描述用于通过使用用于形成氧化物半导体层的沉积装置2000来形成氧化物半导体层的方法。在此，描述用于在其上提前形成有栅电极和栅电极上的栅绝缘膜的基板上形成氧化物半导体层的方法。注意，作为示例，沉积方法可应用于实施例1中所描述的薄膜晶体管的制造工艺。
首先，传送单元2101将在其上栅绝缘膜在栅电极上形成的基板100从料盒2111传送到处于大气压状态中的第一处理室2210中。接下来，关闭闸门阀，并且排空第一处理室2210。当第一处理室2210中的压力和第二传送室2200中的压力基本相等时，打开闸门阀，并且基板100通过第二传送室200从第一处理室2210传送到第二处理室2220中。
接下来，基板100被第二处理室2220中的基板加热单元2221预热，从而消除并排空附着到基板的杂质。杂质的示例是氢原子、包含氢原子的化合物(诸如H2O)、包含碳原子的化合物等。注意，预热的温度低于或等于600℃，优选高于或等于100℃且低于或等于400℃。优选使用低温泵作为为第二处理室2220设置的排出单元。由于附着到基板100的杂质通过预热来消除，并且扩散到第二处理室2220中，因此应当通过使用低温泵从第二处理室2220排空这些杂质。
接下来，将基板100传送到第三传送室2230中，并且形成氧化物半导体层。通过使用低温泵等来排空第三处理室2230，从而降低处理室中的杂质浓度。在杂质减少的处理室中所形成的氧化物半导体层中，抑制杂质浓度。具体地，可降低氧化物半导体层中的氢浓度。另外，在对基板加热的状态中形成氧化物半导体层。在本实施例中，基板温度高于或等于100℃且低于或等于600℃，优选高于或等于200℃且低于或等于400℃。通过在衬底加热的状态中形成氧化物半导体层，可降低所形成的氧化物半导体层中的杂质浓度。
金属氧化物靶的相对密度为大于或等于90％且小于或等于100％，优选大于或等于95％且小于或等于99.9％。通过使用具有相对较高密度的金属氧化物靶，形成致密的氧化物半导体层。
之后，将基板100传送到第四处理室2240中。将基板100从沉积之后的热处理时的基板温度T冷却到低温，从而抑制诸如水之类的杂质重新掺入。具体地，进行缓慢冷却，以使温度变成低于基板温度T的100℃或更低。可用引入第四处理室2240的氦气、氖气、氩气来进行冷却。注意，优选水、氢气等不包括在用于冷却的氮气或稀有气体(诸如氦气、氖气、或氩气)中。氮气或稀有气体(诸如氦气、氖气、或氩气)的纯度优选为6N(99.9999％)或更大，更优选为7N(99.99999％)或更大(即，杂质浓度为1ppm或更小，优选为0.1ppm或更小)。
以上述方式，通过在通过使用低温泵排空且减少杂质的处理室中沉积，氧化物半导体层不暴露给空气，这防止水和氢气重新掺入氧化物半导体层，从而可获取具有抑制的杂质浓度的氧化物半导体层。
通过使用应用诸如低温泵之类的排出单元的沉积装置，可减少处理室中的杂质。消除附着到处理室的内壁的杂质，并且可减少杂质在沉积期间掺入基板、以及膜。另外，排空在预热期间从气氛中消除的杂质，由此可防止这些杂质再次附着到基板。
在通过使用本实施例中所描述的沉积装置来形成的氧化物半导体层中抑制杂质的掺入。因此，通过使用氧化物半导体层，可提供具有高可靠性的半导体元件。具体地，可提供具有受控阈值电压的包括氧化物半导体的薄膜晶体管。另外，可提供具有高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体的薄膜晶体管。
另外，通过本实施例中所描述的用于连续沉积的装置，可提供用于制造具有受控阈值电压、高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体层的薄膜晶体管的方法。
此外，有可能减少在进行BT应力测试(偏置温度应力测试)时的阈值电压的变换程度，并且可提供高度可靠的薄膜晶体管。
在本实施例中采用其中三个或更多个处理室通过传送室连接的结构；然而不限于该结构。例如，可采用其中设置基板的进口和出口且处理室彼此连接的所谓直列式结构。
本实施例可与本说明书中的任一其他实施例适当地组合。
(实施例4)
在本实施例中，描述用于在氧化物半导体层上连续沉积氧化物绝缘层和保护膜的装置、以及用于通过使用该装置来连续沉积氧化物绝缘层和保护膜的方法。注意，在本实施例中，描述用于形成氧化物半导体层的工艺，而其他工艺可根据实施例1来进行以制造薄膜晶体管。
在图5中示出本实施例中所使用的用于连续沉积的装置3000。用于连续沉积的装置3000包括装载室3110和卸载室3120。装载室3110和卸载室3120分别设置有存储处理之前的基板的料盒3111、以及存储处理之后的基板的料盒3121。
另外，用于连续沉积的装置3000包括第一传送室3100。第一传送室3100设置有传送单元3101。五个处理室(第一处理室3210、第二处理室3220、第三处理室3230、第四处理室3240、以及第五处理室3250)通过闸门阀连接到第一传送室3100，并且排列在第一传送室3100周围。
装载室3110、卸载室3120、第一传送室3100、第一处理室3210、第二处理室3220、第三处理室3230、第四处理室3240、以及第五处理室3250分别设置有排出单元3115、排出单元3125、排出单元3105、排出单元3215、排出单元3225、排出单元3235、排出单元3245、以及排出单元3255，从而可实现减压。虽然排出单元可根据每一处理室的用途应用来选择，但是特别优选诸如低温泵之类的排出单元。替换地，可使用设置有冷阱的涡轮泵作为排出单元。
为了防止在形成氧化物半导体层之前和之后的步骤中包含杂质，优选使用诸如低温泵之类的排出单元。
装载室3110和卸载室3120各自用作用于将基板从处于大气压状态中的舱室(room)传送到处于减压状态中的第一传送室3100中的递送室。通过设置递送室，可防止第一传送室3100被空气污染。
第一处理室3210和第四处理室3240分别设置有基板加热单元3211和基板加热单元3241。可使用加热板、RTA等作为基板加热单元。第二处理室1200和第三处理室3220各自设置有溅射装置和基板加热单元。可使用加热板、RTA等作为基板加热单元。另外，第五处理室3250设置有冷却单元3251。
接下来，描述用于连续沉积的装置3000的操作示例。在此，描述用于在基板上形成与氧化物半导体层接触的氧化物绝缘层、以及用于连续形成保护膜的方法，在该基板上，在栅电极上形成栅绝缘膜，在栅电极上形成氧化物半导体层、其中栅绝缘膜夹在中间，并且形成源电极和漏电极以使源电极和漏电极的端部与栅电极重叠。注意，作为示例，用于连续沉积的方法可应用于实施例1中所描述的薄膜晶体管的制造工艺。
首先，排空装载室3110以使装载室3110具有与第一传送室3100基本相同的压力，并且随后，通过闸门阀打开的第一传送室3100将基板100从装载室3110传送到第一处理室3210中。
接下来，基板100在第一处理室3210中由基板加热单元3221预热，从而消除并排空附着到基板的杂质。杂质的示例是氢原子、包含氢原子的化合物(诸如H2O)、包含碳原子的化合物等。注意，预热的温度低于或等于600℃，优选高于或等于100℃且低于或等于400℃。优选使用低温泵作为为第一处理室3210设置的排出单元。由于附着到基板100的杂质通过预热来消除，并且扩散到第一处理室3210中，因此应当通过使用低温泵从第一处理室3210排空这些杂质。
接下来，将基板100传送到第二传送室3220中，并且形成氧化物绝缘层。通过使用低温泵等来排空第二处理室3220，从而降低处理室中的杂质浓度。在杂质减少的处理室中形成的氧化物绝缘层中，抑制杂质浓度。具体地，可降低氧化物绝缘层中的氢浓度。另外，在基板加热的状态中形成氧化物绝缘层。在本实施例中，基板温度高于或等于100℃且低于或等于600℃，优选高于或等于200℃且低于或等于400℃，更优选高于或等于250℃且低于或等于300℃。通过在衬底加热的状态中形成氧化物绝缘层，可增加所形成的氧化物绝缘层中的悬空键浓度。
在通过使用溅射装置来沉积氧化硅作为氧化物绝缘层的情况下，氧化硅靶或硅靶可被用作靶。具体而言，优选使用硅靶。在包括氧气和稀有气体的气氛下通过溅射法、以及通过使用硅靶所形成的氧化硅膜包括大量硅原子或氧原子的悬空键。
通过设置与氧化物半导体层接触的包括大量悬空键的氧化物绝缘层，氧化物半导体层中的杂质更可能通过氧化物半导体层和氧化物绝缘层之间的界面扩散到氧化物绝缘层中。具体地，氧化物半导体层中的氢原子、或包含氢原子的化合物(诸如H2O)更可能扩散到氧化物绝缘层中。因此，氧化物半导体层中的杂质浓度被降低，并且载流子浓度因杂质而增加得到抑制。
接下来，将基板100传送到第三传送室3230中，并且在氧化物绝缘层上形成保护绝缘层。使用具有防止杂质元素扩散的功能的膜作为保护绝缘层；例如，可使用从氮化硅膜、氮氧化硅膜、氧氮化硅膜等选择的一个或多个膜的单层或叠层。优选通过使用低温泵等来排空第三处理室3230，从而可降低处理室中的杂质浓度。
保护绝缘层防止杂质从氧化物半导体层的外层大气扩散和进入。杂质的示例是氢、包含氢原子的化合物(诸如H2O)、包含碳原子的化合物等。
在通过使用溅射装置来形成氮化硅膜作为保护绝缘层的情况下，保护绝缘层可以如下方式形成：使用硅靶；将氮和氩的混合气体引入第三处理室3230；以及进行反应溅射。基板温度被设成高于或等于200℃且低于或等于400℃，例如，高于或等于200℃且低于或等于350℃。通过高温下的沉积，包含氢原子的杂质可扩散到诸如氧化硅层之类的氧化物绝缘层中，并且被包封在该氧化物绝缘层中。具体而言，基板温度优选高于或等于200℃且低于或等于350℃，从而可促进氢原子的扩散。
接下来，将基板100传送到第四传送室3240中，并且在沉积之后进行热处理。沉积之后热处理的基板温度高于或等于100℃且低于或等于600℃。通过热处理，氧化物半导体层中所包括的杂质更可能通过氧化物半导体层和氧化物绝缘层之间的界面扩散到氧化物绝缘层中。具体地，氧化物半导体层中的氢原子、或包含氢原子的化合物(诸如H2O)、或包含碳原子的化合物更可能扩散到氧化物绝缘层中。因此，氧化物半导体层中的杂质浓度被降低，并且载流子浓度因杂质而增加得到抑制。
之后，将基板100传送到第五处理室3250中。将基板100从沉积之后的热处理时的基板温度T冷却到低温，从而抑制诸如水之类的杂质重新掺入。具体地，进行缓慢冷却，以使温度变成低于基板温度T的100℃或更低。可用引入第五处理室3250中的氦气、氖气、氩气来进行冷却。注意，优选水、氢气不包含在用于冷却的氮气或稀有气体(诸如氦气、氖气或氩气)中。氮气或稀有气体(诸如氦气、氖气、或氩气)的纯度优选为6N(99.9999％)或更大，更优选为7N(99.99999％)或更大(即，杂质浓度为1ppm或更小，优选为0.1ppm或更小)。
通过使用应用诸如低温泵之类的排出单元的沉积装置，可减少处理室中的杂质。消除附着到处理室的内壁的杂质，并且可减少杂质在沉积期间掺入基板、以及膜。另外，排空在预热期间从气氛中消除的杂质，由此可防止这些杂质再次附着到基板。
通过使用本实施例中所描述的沉积装置而形成的氧化物绝缘层包含大量悬空键。通过使用沉积装置来形成与氧化物半导体层接触的氧化物绝缘层，氧化物半导体层中所包含的杂质(具体地，氢原子和包含氢原子的化合物(诸如H2O))从氧化物半导体层扩散到氧化物绝缘层中或从氧化物半导体层移动到氧化物绝缘层。因此，可降低氧化物半导体层中的杂质浓度。在杂质浓度降低的氧化物半导体层中，载流子浓度因杂质而增加得到抑制。
例如，在其中用作沟道形成区的氧化物半导体层与通过使用本实施例中所描述的沉积装置而形成的氧化物绝缘层接触的薄膜晶体管中，沟道形成区中的载流子浓度在向栅电极施加电压的状态中(即，在截止状态中)降低；因此，薄膜晶体管具有低截止电流，并且具有良好的特性。
此外，有可能减少在进行BT应力测试(偏置温度应力测试)时的阈值电压的变换程度，并且可提供高度可靠的薄膜晶体管。
在本实施例中采用其中三个或更多个处理室通过传送室连接的结构；然而不限于该结构。例如，可采用其中设置基板的进口和出口且处理室彼此连接的所谓直列式结构。
本实施例可与本说明书中的任一其他实施例适当地组合。
[示例1]
在示例1中，参考图6A和6B描述在氧化物半导体层插在绝缘层之间的堆叠结构的厚度方向上的氢浓度分布的分析结果。图6A是示出在该分析中使用的样本的截面结构的示意图。该样本根据实施例1中所描述的制造方法来形成。在玻璃基板400上通过等离子体CVD法来形成氧氮化物绝缘层401，在氧氮化物绝缘层401上形成In-Ga-Zn-O基氧化物半导体层402，并且在氧化物半导体层402上通过溅射法来形成氧化硅绝缘层403。
通过二次离子质谱法(SIMS)来分析该样本中的氢浓度的分布。图6B示出该样本的厚度方向上的氢浓度分布的SIMS分析结果。水平轴表示自样本表面起的深度，并且左端处0nm的深度对应于样本的表面(氧化硅绝缘层403)。图6A中的分析方向404示出进行SIMS分析的方向。在从氧化硅绝缘层403到玻璃基板400的方向上进行分析。即，在从图6B的水平轴的左端到其右端的方向上进行分析。
图6B的垂直轴是表示在样本的特定深度的氢浓度和硅的离子强度的对数轴。在图6B中，氢浓度分布曲线422示出样本中的氢浓度分布曲线。硅离子强度分布曲线421示出在测量氢浓度分布曲线422时获取的硅的离子强度。从硅离子强度分布曲线421的变化中发现，图6B中深度为0nm至44nm的区域对应于氧化硅绝缘层403，深度为44nm至73nm的区域对应于氧化物半导体层402，而深度为73nm或更深的区域对应于氧氮化物绝缘层401。
通过使用根据与标准样本相同的氧化物半导体而制造的该样本来量化氧化物半导体层402中的氢浓度，并且通过使用以氧化硅制造的标准样本来量化氧化硅绝缘层403和氧氮化物绝缘层401中的氢浓度。
从氢浓度分布曲线422中发现，氧化硅绝缘层403中的氢浓度约为7×1020atoms(原子)/cm3。还发现氧化物半导体层402中的氢浓度约为1×1019原子/cm3或更高。还发现氧氮化物绝缘层401中的氢浓度约为2×1021原子/cm3。此外，在氧化硅绝缘层403和氧化物半导体层402之间的界面410附近，存在约4×1021原子/cm3的氢浓度峰值。
氢浓度峰值约为氧化物半导体层402中的氢浓度的100倍高(该比率称为氢浓度比411)，而氢浓度峰值是氧化硅绝缘层403中的氢浓度的5至6倍高(该比率称为氢浓度比412)。注意，如在下文中示例2所示，包含缺陷的氧化硅绝缘层具有比氧化物半导体层多的氢原子结合能；因此，氧化物半导体层402中的氢移动到氧化硅绝缘层403，并且聚集在界面410周围。另一方面，在沉积的步骤中控制氧化物半导体层402中所包括的氢的量。因此，聚集在界面410周围的氢浓度有上限，并且可考虑界面410的氢浓度是氧化硅绝缘层403的氢浓度的至少5倍至10倍。
考虑到，原因是氧化物半导体层402中的氢聚集在界面410周围，并且随后扩散到氧化硅层403中。因此，通过降低最初存在于氧化硅绝缘层403中的氢浓度，界面410附近的氢浓度峰值可减小，并且氧化物半导体层402中的氢浓度可进一步降低。
[示例2]
非晶IGZO TFT的TFT特性取决于栅极的长度。当栅极约为10μm或更短时，Vth可能变换到负值。通过在150℃进行退火达10小时作为解决方案，可抑制该变换。由于退火，IGZO中的氢被认为移动到SiO2中。进行计算以找到氢原子容易存在于以下哪一个中：非晶IGZO和非晶SiOx。
氢原子E_bind的结合能定义如下，从而评估环境中的氢原子的稳定性。
E_bind＝{E(原始结构)+E(H)}-E(具有H的结构)
该结合能E_bind变得越大，氢原子就越有可能存在。E(原始结构)、E(H)、以及E(具有H的结构)分别表示原始结构的能量、氢原子的能量、以及具有氢的结构的能量。计算四个样本的结合能：非晶IGZO、没有悬空键(在下文中简称为DB)的非晶SiO2、以及两种具有DB的非晶SiOx。
为了计算起见，使用作为用于密度泛函理论的程序的CASTEP。使用平面波基伪势法(plan wave basis pseudopotential method)作为用于密度泛函理论的方法。使用LDA作为泛函。截止能量为300eV。K点是2×2×2的栅格。
在下文中描述所计算的结构。首先，描述原始结构。非晶IGZO的晶胞(unitcell)包括总计84个原子：12个In原子、12个Ga原子、12个Zn原子、以及48个O原子。没有DB的非晶SiO2的晶胞包括总计48个原子：16个Si原子和32个O原子。具有DB(1)的非晶SiOx具有从没有DB的非晶SiO2去除O原子、并且Si中已结合到O原子的一个原子结合到H原子的结构；即，它包括总计48个原子：16个Si原子、31个O原子、以及1个H原子。具有DB(2)的非晶SiOx具有从没有DB的非晶SiO2去除Si原子、并且O中已结合到Si原子的三个原子结合到H原子的结构，即，它包括总计50个原子：15个Si原子、32个O原子、以及3个H原子。具有H的结构是其中H附着到以上四种结构中的每一种的结构。注意，H附着到非晶IGZO中的O原子、没有DB的非晶SiO2中的Si原子、以及具有DB的非晶SiOx中的具有DB的原子。计算H的结构在1个晶胞中包括1个H原子。注意，在表格1中示出每一结构的单元尺寸。
[表格1]
在表格2中示出计算结果。
[表格2]
Figure BPA00001530466600271
根据上述内容，其中氧具有DB的非晶SiOx具有最大结合能，之后是在Si中具有DB的非晶SiOx、非晶IGZO、以及没有DB的非晶SiO2具有最小结合能。因此，氢在结合到非晶SiOx中的DB时变得最稳定。
因此，预期以下工艺。在非晶SiOx中存在大量DB。在非晶IGZO和非晶SiOx之间的界面处扩散的氢原子通过结合到非晶SiOx中的DB变得稳定。由此，非晶IGZO中的氢原子移动到非晶SiOx中的DB。
本申请基于2009年9月24日向日本专利局提交的日本专利申请S/N.2009-219558，该申请的全部内容通过引用结合于此。

Claims (20)

1.一种用于制造氧化物半导体元件的方法，包括以下步骤：
在基板上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅电极上隔着所述栅绝缘膜形成氧化物半导体层；
形成源电极和漏电极，所述源电极和所述漏电极与所述氧化物半导体层接触，并且所述源电极和所述漏电极的端部与所述栅电极重叠；以及
在所述源电极和所述漏电极之间形成覆盖所述氧化物半导体层的氧化物绝缘层，
其中所述基板被保持在维持在减压状态中的第一反应室中，
其中所述基板被加热到低于或等于600℃的温度，
其中通过在去除了所述第一反应室中剩余的水分时引入溅射气体、并且使用设置在所述第一反应室中的第一靶，在所述基板上形成所述栅绝缘膜，并且
其中通过使用设置在第二反应室中的金属氧化物作为第二靶在所述栅绝缘膜上形成所述氧化物半导体层。
2.如权利要求1所述的用于制造氧化物半导体元件的方法，其特征在于，所述溅射气体的纯度为99.9999％或更高。
3.如权利要求1所述的用于制造氧化物半导体元件的方法，其特征在于，通过使用低温泵排空来去除剩余水分。
4.如权利要求1所述的用于制造氧化物半导体元件的方法，其特征在于，所述第二靶是包含氧化锌作为主要组分的金属氧化物。
5.如权利要求1所述的用于制造氧化物半导体元件的方法，其特征在于，所述第二靶是包含铟、镓和锌的金属氧化物。
6.如权利要求1所述的用于制造氧化物半导体元件的方法，其特征在于，在形成所述栅绝缘膜之后形成所述氧化物半导体层而不暴露给空气。
7.一种用于制造氧化物半导体元件的方法，包括以下步骤：
在基板上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅电极上隔着所述栅绝缘膜形成氧化物半导体层；
形成源电极和漏电极，所述源电极和所述漏电极与所述氧化物半导体层接触，并且所述源电极和所述漏电极的端部与所述栅电极重叠；以及
在所述源电极和所述漏电极之间形成覆盖所述氧化物半导体层的氧化物绝缘层，
其中在其上形成有所述栅绝缘膜的所述基板被保持在维持在减压状态中的加热室中，
其中所述基板在去除所述加热室中剩余的水分时被预热到低于或等于400℃的温度，
其中所述基板被保持在维持在减压状态中的反应室中，
其中所述基板被加热到低于或等于600℃的温度，并且
其中通过使用设置在所述反应室中的金属氧化物作为靶在所述栅绝缘膜上形成所述氧化物半导体层。
8.如权利要求7所述的用于制造氧化物半导体元件的方法，其特征在于，通过使用低温泵排空来去除剩余水分。
9.如权利要求7所述的用于制造氧化物半导体元件的方法，其特征在于，所述靶是包含氧化锌作为主要组分的金属氧化物。
10.如权利要求7所述的用于制造氧化物半导体元件的方法，其特征在于，所述靶是包含铟、镓和锌的金属氧化物。
11.如权利要求7所述的用于制造氧化物半导体元件的方法，其特征在于，在形成所述栅绝缘膜之后形成所述氧化物半导体层而不暴露给空气。
12.一种薄膜晶体管，包括：
基板上的栅电极；
所述栅电极上的栅绝缘膜；
所述栅电极上隔着所述栅绝缘膜的氧化物半导体层；
源电极和漏电极，所述源电极和所述漏电极与所述氧化物半导体层接触，并且所述源电极和所述漏电极的端部与所述栅电极重叠；以及
在所述源电极和所述漏电极之间形成的覆盖所述氧化物半导体层的氧化物绝缘层，
其中所述氧化物半导体层和所述氧化物绝缘层之间的界面处的氢浓度大于或等于5×1019cm-3且小于或等于1×1022cm-3，
13.如权利要求12所述的薄膜晶体管，其特征在于，所述氧化物半导体层包含锌。
14.如权利要求12所述的薄膜晶体管，其特征在于，所述氧化物半导体层是In-Ga-Zn-O基膜。
15.一种薄膜晶体管，包括：
基板上的栅电极；
所述栅电极上的栅绝缘膜；
所述栅电极上隔着所述栅绝缘膜的氧化物半导体层；
源电极和漏电极，所述源电极和所述漏电极与所述氧化物半导体层接触，并且所述源电极和所述漏电极的端部与所述栅电极重叠；以及
在所述源电极和所述漏电极之间形成的覆盖所述氧化物半导体层的氧化物绝缘层，
其中所述氧化物半导体层和所述氧化物绝缘层之间的界面处的氢浓度是所述氧化物绝缘层的距离所述界面达30nm的部分中的氢浓度的大于或等于5倍且小于或等于100倍。
16.如权利要求15所述的薄膜晶体管，其特征在于，所述氧化物半导体层包含锌。
17.如权利要求15所述的薄膜晶体管，其特征在于，所述氧化物半导体层是In-Ga-Zn-O基膜。
18.一种薄膜晶体管，包括：
基板上的栅电极；
所述栅电极上的栅绝缘膜；
所述栅电极上隔着所述栅绝缘膜的氧化物半导体层；
源电极和漏电极，所述源电极和所述漏电极与所述氧化物半导体层接触，并且所述源电极和所述漏电极的端部与所述栅电极重叠；以及
在所述源电极和所述漏电极之间形成的覆盖所述氧化物半导体层的氧化物绝缘层，
其中所述氧化物绝缘层中的氢浓度大于或等于1×1018cm-3且小于或等于2×1020cm-3。
19.如权利要求18所述的薄膜晶体管，其特征在于，所述氧化物半导体层包含锌。
20.如权利要求18所述的薄膜晶体管，其特征在于，所述氧化物半导体层是In-Ga-Zn-O基膜。
CN201080043261.1A 2009-09-24 2010-09-01 半导体元件及其制造方法 Active CN102576677B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510349006.4A CN104934483B (zh) 2009-09-24 2010-09-01 半导体元件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-219558 2009-09-24
JP2009219558 2009-09-24
PCT/JP2010/065363 WO2011037010A1 (en) 2009-09-24 2010-09-01 Semiconductor element and method for manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510349006.4A Division CN104934483B (zh) 2009-09-24 2010-09-01 半导体元件及其制造方法

Publications (2)

Publication Number Publication Date
CN102576677A true CN102576677A (zh) 2012-07-11
CN102576677B CN102576677B (zh) 2015-07-22

Family

ID=43755841

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510349006.4A Active CN104934483B (zh) 2009-09-24 2010-09-01 半导体元件及其制造方法
CN201080043261.1A Active CN102576677B (zh) 2009-09-24 2010-09-01 半导体元件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510349006.4A Active CN104934483B (zh) 2009-09-24 2010-09-01 半导体元件及其制造方法

Country Status (6)

Country Link
US (2) US9171938B2 (zh)
JP (15) JP2011091381A (zh)
KR (3) KR101342343B1 (zh)
CN (2) CN104934483B (zh)
TW (2) TWI585862B (zh)
WO (1) WO2011037010A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108064411A (zh) * 2015-06-19 2018-05-22 应用材料公司 经由物理气相沉积工艺沉积介电膜的方法
CN108300968A (zh) * 2017-01-11 2018-07-20 株式会社爱发科 成膜方法及真空处理装置
CN112981346A (zh) * 2021-02-08 2021-06-18 肇庆市科润真空设备有限公司 一种多室磁控多层光学镀膜设备及镀膜方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120102653A (ko) 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5917035B2 (ja) 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
WO2012014952A1 (en) 2010-07-27 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8779799B2 (en) * 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
US9762246B2 (en) 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US20130037793A1 (en) * 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
DE112012004076T5 (de) * 2011-09-29 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013168687A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104335332B (zh) * 2012-05-28 2017-09-05 夏普株式会社 半导体装置及其制造方法
KR102343715B1 (ko) * 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20150043307A (ko) * 2012-08-10 2015-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102241249B1 (ko) * 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US9577107B2 (en) 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
WO2014192210A1 (ja) * 2013-05-29 2014-12-04 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、および表示装置
JP6326270B2 (ja) 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6345544B2 (ja) 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102263827B1 (ko) * 2014-03-21 2021-06-14 삼성디스플레이 주식회사 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7030285B2 (ja) * 2016-09-14 2022-03-07 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP7055285B2 (ja) * 2016-09-14 2022-04-18 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
US10692994B2 (en) 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2018187191A (ja) * 2017-05-10 2018-11-29 株式会社三洋物産 遊技機
JP2018187189A (ja) * 2017-05-10 2018-11-29 株式会社三洋物産 遊技機
KR102599124B1 (ko) * 2019-09-03 2023-11-07 한국전자통신연구원 메모리 소자
US20210066321A1 (en) * 2019-09-03 2021-03-04 Electronics And Telecommunications Research Institute Memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069286A2 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Display apparatus using oxide semiconductor and production method thereof
CN101258607A (zh) * 2005-09-06 2008-09-03 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
WO2009072532A1 (en) * 2007-12-04 2009-06-11 Canon Kabushiki Kaisha Oxide semiconductor device including insulating layer and display apparatus using the same
CN101506986A (zh) * 2006-08-23 2009-08-12 佳能株式会社 使用非晶氧化物半导体膜的薄膜晶体管的制造方法

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5210050A (en) * 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000206508A (ja) * 1999-01-12 2000-07-28 Advanced Display Inc 液晶表示装置およびその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004288864A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
EP1933293A4 (en) 2005-10-05 2009-12-23 Idemitsu Kosan Co TFT SUBSTRATE AND METHOD FOR MANUFACTURING A TFT SUBSTRATE
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5224676B2 (ja) 2005-11-08 2013-07-03 キヤノン株式会社 表示装置の製造方法
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2008149873A1 (en) * 2007-05-31 2008-12-11 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP5331407B2 (ja) 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5311955B2 (ja) 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5372776B2 (ja) 2007-12-25 2013-12-18 出光興産株式会社 酸化物半導体電界効果型トランジスタ及びその製造方法
JP5291928B2 (ja) 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
KR101228160B1 (ko) * 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 ａ-ＩＧＺＯ 산화물 박막의 제조 방법
JP2009164519A (ja) 2008-01-10 2009-07-23 Shimadzu Corp 低温ポリシリコン用保護膜の成膜方法、低温ポリシリコン用保護膜の成膜装置および低温ポリシリコンｔｆｔ
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101612147B1 (ko) * 2008-10-23 2016-04-12 이데미쓰 고산 가부시키가이샤 박막 트랜지스터 및 그 제조방법
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010103935A1 (en) * 2009-03-12 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
EP2481089A4 (en) 2009-09-24 2015-09-23 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR20120102653A (ko) * 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101258607A (zh) * 2005-09-06 2008-09-03 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
CN101506986A (zh) * 2006-08-23 2009-08-12 佳能株式会社 使用非晶氧化物半导体膜的薄膜晶体管的制造方法
WO2008069286A2 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Display apparatus using oxide semiconductor and production method thereof
WO2009072532A1 (en) * 2007-12-04 2009-06-11 Canon Kabushiki Kaisha Oxide semiconductor device including insulating layer and display apparatus using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108064411A (zh) * 2015-06-19 2018-05-22 应用材料公司 经由物理气相沉积工艺沉积介电膜的方法
CN108300968A (zh) * 2017-01-11 2018-07-20 株式会社爱发科 成膜方法及真空处理装置
CN108300968B (zh) * 2017-01-11 2022-02-01 株式会社爱发科 成膜方法及真空处理装置
CN112981346A (zh) * 2021-02-08 2021-06-18 肇庆市科润真空设备有限公司 一种多室磁控多层光学镀膜设备及镀膜方法
CN112981346B (zh) * 2021-02-08 2021-10-19 肇庆市科润真空设备有限公司 一种多室磁控多层光学镀膜设备及镀膜方法

Also Published As

Publication number Publication date
JP6595144B1 (ja) 2019-10-23
JP2021057603A (ja) 2021-04-08
KR20130066711A (ko) 2013-06-20
JP5216946B2 (ja) 2013-06-19
US9530872B2 (en) 2016-12-27
US20140113407A1 (en) 2014-04-24
CN102576677B (zh) 2015-07-22
TW201130056A (en) 2011-09-01
KR101342179B1 (ko) 2013-12-16
KR101809759B1 (ko) 2018-01-18
JP2020074398A (ja) 2020-05-14
TW201630080A (zh) 2016-08-16
JP2014033208A (ja) 2014-02-20
JP2023116462A (ja) 2023-08-22
KR101342343B1 (ko) 2013-12-16
JP2015133511A (ja) 2015-07-23
JP6385491B2 (ja) 2018-09-05
JP2020043359A (ja) 2020-03-19
JP2018182344A (ja) 2018-11-15
JP2019216280A (ja) 2019-12-19
KR20130060370A (ko) 2013-06-07
JP6568273B2 (ja) 2019-08-28
US20110068336A1 (en) 2011-03-24
KR20120090040A (ko) 2012-08-16
TWI636508B (zh) 2018-09-21
WO2011037010A1 (en) 2011-03-31
CN104934483A (zh) 2015-09-23
JP2017123486A (ja) 2017-07-13
JP6620263B1 (ja) 2019-12-11
JP6990289B2 (ja) 2022-01-12
TWI585862B (zh) 2017-06-01
JP2019208060A (ja) 2019-12-05
JP2022033140A (ja) 2022-02-28
US9171938B2 (en) 2015-10-27
CN104934483B (zh) 2018-08-10
JP2021192451A (ja) 2021-12-16
JP2011091381A (ja) 2011-05-06
JP2012231180A (ja) 2012-11-22
JP2013102187A (ja) 2013-05-23
JP6722812B2 (ja) 2020-07-15
JP5116898B2 (ja) 2013-01-09
JP6114769B2 (ja) 2017-04-12

Similar Documents

Publication Publication Date Title
CN102576677B (zh) 半导体元件及其制造方法
JP6297097B2 (ja) 酸化物層及び半導体装置
US8809115B2 (en) Method for manufacturing semiconductor device
JP5838059B2 (ja) 電子装置及びその作製方法
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant