JP2000206508A - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法

Info

Publication number
JP2000206508A
JP2000206508A JP568599A JP568599A JP2000206508A JP 2000206508 A JP2000206508 A JP 2000206508A JP 568599 A JP568599 A JP 568599A JP 568599 A JP568599 A JP 568599A JP 2000206508 A JP2000206508 A JP 2000206508A
Authority
JP
Japan
Prior art keywords
insulating layer
gas
layer
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP568599A
Other languages
English (en)
Inventor
Eisuke Tanaka
英祐 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Original Assignee
Advanced Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc filed Critical Advanced Display Inc
Priority to JP568599A priority Critical patent/JP2000206508A/ja
Publication of JP2000206508A publication Critical patent/JP2000206508A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 矩形状配線(交差角90°)上にゲート絶縁
層をプラズマCVD法で成膜しても段差被覆性の劣化し
ない液晶表示装置およびその製造方法を得る。 【解決手段】 液晶表示装置の製造において、ガラス基
板22上の矩形状ゲート配線2に第1のゲート絶縁層8
を成膜し、これをエッチバックすることによって平坦化
し、其の後、第1層の上に第2のゲート絶縁層9を成膜
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置および
その製造方法に関し、より詳しくは、プラズマCVD法
で基板に形成されたゲート絶縁層の段差被覆牲を改善で
きる液晶表示装置およびその製造方法に関する。
【0002】
【従来の技術】液晶表示装置の各画素に設けた非線形能
動素子(例えば、TFT(thin filmtransistor))に
よって液晶層に印加された電圧を制御する駆動方式をア
クティブマトリクス駆動といい、この駆動方式を採用し
た液晶表示装置をアクティブマトリクス液晶表示装置と
いう。アクティブマトリクス駆動においては、非選択画
素の表示信号電圧リークに起因するクロストークと呼ば
れる現象を、単純マトリクス駆動に比べて格段に改善で
き、大画面化に伴うコントラスト低下を回避できると期
待されている。
【0003】このアクティブ素子をマトリックス状に形
成したTFTアレイ基板の構成およびTFTアレイ基板
を用いた液晶表示装置の構成を説明する。
【0004】図7は、従来のTFTアレイ基板の1個の
画素部の構成を示す断面説明図である。図7(a)にお
いて22はガラス基板などからなる透明絶縁性基板、2
は透明絶縁性基板上に形成されたゲート電極であり、1
5はゲート電極2上に形成されたゲート絶縁膜(シリコ
ンナイトライド膜)であり、10はゲート絶縁膜3を介
して形成された半導体層(アモルファスシリコン膜)で
あり、7と6はそれぞれ半導体層10とともにTFTを
構成するソース電極とドレイン電極であり、12は画素
電極(透明電極)であり、11はオーミック接合層であ
り、13は保護層(パッシベーション膜)である。
【0005】このような1個の画素電極(透明電極)と
1個のTFTとからなる画素部が透明絶縁性基板上にマ
トリックス状に配列されたものがTFTアレイ基板であ
る。
【0006】つぎに、TFTアレイ基板の製法を説明す
る。まず、透明絶縁性基板22上にクロムまたはアルミ
ニウムなどからなる導電膜を厚さ1000〜5000Å
程度にスパッタ法などによって成膜し、フォットリソグ
ラフィー法などによってパターニングしてゲート電極2
を形成する。ゲート電極パターニング後シリコンナイト
ライド膜などからなる絶縁膜を厚さ2000Å以上にプ
ラズマCVD法などによって成膜する。アモルファスシ
リコン膜などからなる半導体層を厚さ800Å以上にプ
ラズマCVD法などによって成膜し、続いてリンがドー
プされたアモルファスシリコン膜(以後n+シリコン膜
と略す)などからなる半導体層を厚さ100Å以上にプ
ラズマCVD法などによって成膜する。このシリコンナ
イトライド膜15、アモルファスシリコン膜10、n+
シリコン膜11の形成手順について詳述する。従来この
3層膜は、同一のプラズマCVD装置で連続で形成され
る、TFT基板がプラズマCVD装置の成膜チャンバ内
にセッティングされる。セッティング後、300℃近辺
に加熱される。加熱後、SiH4、NH3、H2、N2など
の材料ガスが導入され、高周波放電が開始する所定の時
間放電は断続し、TFT基板上にシリコンナイトライド
が形成される。シリコンナイトライド形成後、高周波放
電は停止し、SiH4、NH3、H2などの材料ガスの供
給もストップし、真空ポンプにより排気される。なお、
このシリコンナイトライド膜は、2層に分割して形成さ
れる。したがって単層のシリコンナイトライド膜を形成
後、基板は成膜チャンバより搬出され洗浄され一方、シ
リコンナイトライド膜は、成膜チャンバ内部にも形成さ
れている。基板が搬出された後成膜チャンバ中にはCF
4、SF6、NF3などのクリーニングガスの一種が導入
され、成膜チャンバに形成されたシリコンナイトライド
膜がプラズマ放電エッチングにより除去される。基板は
その後表面洗浄等を経て再度成膜チャンバ中に搬送さ
れ、前記と同様にシリコンナイトライド膜が形成され
る。図7(b)は図7(a)のA部分の拡大図であり、
第1のゲート絶縁層8の形状を示している。この第1の
ゲート絶縁層8の段差形状は、その後の工程に重要な影
響を与える。その後、基板はチャンバ外に搬出されず、
SiH4、NH3、H2、N2ガスが真空引きされた後N2
ガス等によりバージされた後、SiH4、H2などの材料
ガスがチャンバ中に導入され、高周波放電が開始する。
所定の時間放電は継続し、TFT基板上にアモルファス
シリコンが形成される。アモルファスシリコン膜形成
後、高周波放電は停止し、SiH4、H2などの材料ガス
の供給はストップし、真空ポンプにより排気される。そ
の後SiH4、PH3、H2ガスが成膜チャンバ中に導入
されプラズマ放電によりn+シリコン膜が基板上に形成
される。基板はチャンバ外に搬出され成膜チャンバは先
述と同様クリーニングガスが導入され、プラズマ放電に
より膜が除去される。
【0007】こののち、アモルファスシリコン層、n+
シリコン層はフォトリソグラフィ法などによってパター
ニングされる。つぎに、画素部にインジウム錫酸化物
(ITO)などからなる透明導電膜を厚さ800Å以上
にスパッタ法などによって成膜した後、フォトリソグラ
フィ法などによってパターニングして画素電極とする。
画素電極形成後、クロムまたはアルミニウムなどからな
る導電膜を厚さ1000Å以上にスパッタ法などによっ
て成膜した後、フォトリソグラフィ法などによってパタ
ーニングしてソース電極6およびドレイン電極7とす
る。最後に最上層に窒化シリコン膜などからなるパッシ
ベーション膜を厚さ1500Å以上にプラズマCVD法
などによって成膜してTFTアレイ基板を完成する。こ
れまで述べたように、TFTアレイ基板は基本的に導電
性配線と絶縁膜が幾重にも重なって構成されている。し
たがって上述のゲート電極2上のゲート絶縁膜15の段
差被覆性がソース電極6、ドレイン電極7の配線状態に
影響することになる。
【0008】以上のようにしてTFTアレイ基板を作製
することができる。
【0009】つぎに、TFTアレイ基板を用いた液晶表
示装置の構成について説明する。TFTアレイ基板に対
向して配設される対向基板上には対向電極などが配設さ
れている。さらに、TFTアレイ基板および対向基板に
はそれぞれ配向制御膜が形成され、両基板は、一定間隔
の隙間を保って両基板の周辺部で接合され、両基板の隙
間には液晶材料が注入されて液晶パネルが構成されてい
る。
【0010】前述の配向制御膜としては例えばポリイミ
ド膜が用いられ、塗布乾燥後表面を布を用いてラビング
処理を行う。配向制御膜はラビング等により液晶のダイ
レクターを基板面内方向に配向するだけでなく、いわゆ
るプレチルト角として基板に対して3°から15°程度
の配向をもって配向するように形成される。プレチルト
角は小さすぎると、TFTアレイ基板上の画素電極の周
囲とソース配線、ゲート配線、補助容量配線間に発生す
る電界によって、液晶の配向が不連続となるディスクリ
ネーションを伴っていわゆるドメインを発生し、このド
メインが光の透過部分に発生した場合にコントラストの
低下等の表示特性の悪化が生じる。このような、表示特
性の向上のためにはTFTアレイ基板表面はより平坦度
のよい状態が望ましい。
【0011】
【発明が解決しようとする課題】ゲート絶縁層の段差被
覆性のコントロールには、以下に述べる交差角θと密接
な関係を有するという知見を、本願発明者は実験によっ
て得ることができた。ゲート配線2の一対の端面23と
ガラス基板22の表面24との交差角θが小さい場合
(即ち、ゲート配線2が所定のテーパ角度を持っている
場合)、ゲート絶縁層14として機能する窒化シリコン
層(SiN層)の段差被覆性は良好であって、平坦部の
窒化シリコン層と側壁部(端面23)の窒化シリコン層
とをほぼ同じ厚さで被覆できる(図6(a)参照)。こ
れに対して、交差角θが90°付近の場合には、ゲート
配線2の端面23でゲート絶縁層14の厚さに急激な変
化が観察され、ゲート絶縁層14の段差被覆性は劣化す
る(図6(b)参照)。
【0012】段差被覆性の良くないゲート絶縁層14上
に、画素領域(図示せず)またはソース配線3を形成す
ると(図6(c)参照)、以下のような問題が懸念され
る。なお、この図では簡潔に説明するため、ゲート絶縁
層14と、画素電極12またはソース配線3との間に介
在し得る他の層の記載を省略している。
【0013】(1)段差被覆性の劣化部分でソース配線
3が屈曲して、この箇所でソース配線3の断線の恐れが
ある。
【0014】(2)画素電極12の形成の際、即ち、例
えばITO(indium tin oxide)膜を成膜しこれをパタ
ーンニングする際、段差被覆性の劣化した箇所に、IT
Oのエッチング残留物が残るという問題がある。
【0015】よって交差角θを90°未満に管理すれ
ば、上記問題を解消できるが、この管理には次のような
製造上の問題(負荷)も併せ持っている。交差角θを小
さくするには(テーパ角を持たせるには)、液濃度や処
理時間を厳密に管理した上でウエットエッチ法によって
なされるのであるが、これに基づく管理が繁雑なため、
製造工程の効率化を図る必要がある。これに比べ、交差
角θを約90°にできれば、ドライエッチ法採用も可能
で、製造工程の簡素化が図れる。
【0016】プラズマCVD法の反応モードの現象は完
全には解明されていないが、プラズマCVD成膜には気
中反応モード成膜と表面反応モード成膜があり、両者が
バランスを保ちながら共存して、膜形成がされると一般
に理解されている。そして、1000〜2000Å/m
inの高速成膜では気中反応依存度が著しいと考えら
れ、10〜30Å/minの低速成膜では表面反応依存
度が著しいと考えられている。
【0017】よって、生産能力を考慮すれば、成膜方法
としては高速成膜の方向性を採用したいが、これによっ
て気中反応モードの依存性が高まり段差被覆性が劣化す
る傾向が見られる。即ち、生産効率の向上と段差被覆性
の改善とはトレードオフの関係にあると考えられ、プラ
ズマCVD装置のパラメータ変更のみで、両方の特性を
同時に満足できるレベルまで改善することは難しいと判
断した。
【0018】以上のことから、本願発明者は、特開平4
−262533号公報に記載された絶縁層の2層形成と
絶縁層エッチバック処理とを組み合わせるという手法を
応用することによって、液晶表示装置の製造において、
プラズマCVD法のゲート絶縁層生産能力を低下させる
ことなく、上記交差角90°のゲート配線2上に段差被
覆性のよいゲート絶縁層14を形成できると考えた。
【0019】しかし上記特開平4−262533号公報
には、段差被覆性と配線交差角θの関連性に全く言及し
ていないので、この公報を参酌しても、上記交差角θに
対するゲート絶縁層14やゲート配線2の設計スペック
(厚さや材質)を決めることも、プラズマCVD法の成
膜条件(ガス種、ガス流量比、真空度、成膜速度)を決
めることも、エッチバックの処理条件(ガス種、ガス流
量比、真空度)を決めることも困難である。
【0020】そこで、請求項1と2に係る発明は、矩形
状配線を使用する場合であっても、その上に形成された
絶縁層の段差被覆特性を改善できる液晶表示装置を提供
することを目的としたものである。
【0021】また、請求項3乃至7に係る発明は、矩形
状配線を使用する場合であっても、その配線上の所定の
厚さの絶縁層のエッチバック処理を行うことによって、
この絶縁層の段差被覆特性を改善できる液晶表示装置の
製造方法を提供することを目的としたものである。
【0022】
【課題を解決するための手段】上記目的を達成するた
め、本発明のうち請求項1に記載の発明は、液晶表示装
置において、基板と、この基板上に形成され、1000
Å以上で、5000Å以下の厚さを持つ矩形状配線と、
矩形状配線および基板を覆って形成され、厚さが200
Å以上、2000Å以下の第1の絶縁層と、第1の絶縁
層上に形成された第2の絶縁層とを備えている点を特徴
とする。
【0023】なお、矩形状配線であれば、基板表面と配
線の端面との交差する角度(この角度を交差角とい
う。)が90°であるものの、これには製造中のエッチ
ング精度に依存する角度や形状のばらつきを持つ配線を
も含むものとする。
【0024】このような構成にすると、矩形状配線上に
第1の絶縁層を形成していても、この絶縁層の段差被覆
性の劣化を解消できる。また、請求項2に記載の発明の
ように、第1の絶縁層と第2の絶縁層の間に第3の絶縁
層を形成しても良い。
【0025】上記目的を達成するため、本発明のうち請
求項3に記載の発明は、液晶表示装置の製造方法におい
て、基板に所定厚さを持つ矩形状配線を配置し、この基
板と矩形状配線を覆うように第1の絶縁層を4000Å
以上の厚さで形成し、その後に第1の絶縁層の厚さを2
00Å以上、2000Å以下にエッチバック処理し、エ
ッチバック処理された第1の絶縁層の上に第2の絶縁層
を形成することを特徴とする。矩形状配線の意義は上記
と同じである。エッチバック処理とは、薄膜を堆積した
後一定程度これをエッチングする薄膜平坦化手法のこと
をいう。
【0026】このような方法によると、第1の絶縁層を
充分に厚く形成し、これをエッチバック処理しているの
で、第1の絶縁層の平坦化を確実に行うこができ、この
絶縁層の段差被覆性の劣化を防止できる。
【0027】また、請求項4に記載の発明のように、第
1の絶縁層をエッチバック処理した後、第2の絶縁層を
形成する前に、基板を大気のさらすことなく、第1の絶
縁層上に第3の絶縁層を連続して形成しても良い。
【0028】また、請求項5に記載の発明のように、S
iH4ガスに対するNH3ガスの混合比が1乃至4の混合
ガスである気相化学反応によって、第1の絶縁層を形成
することが好ましい。
【0029】さらに、請求項6に記載の発明のように、
エッチング処理をCF4ガス、C26ガス、SF6ガスお
よびNF3ガスの内のいずれか一種のガスと酸素ガスの
雰囲気で行うことが好ましい。
【0030】なお、請求項7に記載の発明のように、第
2の絶縁層を形成と共に、基板を大気にさらすことな
く、第2の絶縁層上にi型アモルファスシリコン層およ
びn+型アモルファスシリコン層を連続して形成するこ
とも可能である。
【0031】
【発明の実施の形態】実施の形態1 以下、本発明の実施の形態の一例を、図面に基づいて説
明する。
【0032】なおここでは、TFT基板の構成とTFT
基板の製造方法に関する実施の態様と共に、TFT基板
の構造に関する実施の態様についても言及する。
【0033】各図において、図1はTFTを形成した透
明絶縁基板(以下、「TFT基板」という。)の平面概
略図であり、図2はTFT基板の断面図であって、図1
に示された線II−II部分の断面図であり、図3は、図2
のTFT基板の製造工程の一例を示す断面図であって、
ゲート配線2の付近の拡大図である。
【0034】まず図1において、TFT基板全体を説明
する。
【0035】TFT基板1には、ゲート配線2とソース
配線3で囲まれた領域に対応して画素電極12をマトリ
クス状に形成している。そして、この画素電極12はT
FT4のドレイン電極7と接続されている。なお、TF
T4は半導体層(i−a−Si層10とn+−a−Si
層11)を備えており、スイッチング素子として機能を
有する。また、ソース電極6とソース配線3とは接続さ
れ、かつTFT4のスイッチオン時にドレイン電極7と
ソース電極6の導通が図られるので、その際には最終的
に、ソース配線3を伝達するデータ(表示)信号は画素
電極12に入力されることになる。さらに、ゲート電極
(図示せず。)は、走査配線の機能をもつゲート配線2
に兼用されており、ゲート配線2に入力されるゲート信
号によってTFT4を駆動(オン/オフ)する。
【0036】次に図2において、TFT基板1の断面構
造を説明する。
【0037】ガラス基板22上にゲート配線2を所定の
パターンで形成し、ゲート配線2を覆ってガラス基板2
2上に第1のゲート絶縁層8、第2のゲート絶縁層9を
形成する。ゲート配線2の上には、これらのゲート絶縁
層8、9を介して、チャネル領域のi型アモルファスシ
リコン層10(以下、「i−a−Si層10」とい
う。)と、ソース電極6またはドレイン電極7とのオー
ミック接続用のn+型アモルファスシリコン層11(以
下、「n+−a−Si層11」という。)とが設けられ
ている。また、n+−a−Si層11上には、ソース電
極6とドレイン電極7とが成膜されている。さらに、T
FT4および画素電極12を覆って保護層13が形成さ
れている。
【0038】なお、このTFT基板1と、カラーフィル
ターおよび共通配線の設けられた対向基板(図示せ
ず。)に関して、これらの基板の液晶接触表面に配向膜
(図示せず。)を塗布し、その裏面に偏向板(図示せ
ず)を貼り付けた上で、両基板を液晶材料(図示せず)
を挟んで、両者を対向配置させ、液晶のスイッチング特
性を利用して画面表示を行い得る液晶表示装置を製造す
る。
【0039】以下、TFT基板1の製造工程の内、主と
してガラス基板に配置される配線(この実施の形態で
は、具体的にはゲート配線2)とその配線上に設けられ
た絶縁層(この実施の形態では、具体的には第1のゲー
ト絶縁層8)の製造方法を図面を参考にして説明する。
【0040】図3(a)〜(d)は、基板上に堆積され
る各層の製造工程を示す断面図である。
【0041】この製造工程は、全体で5工程からなり、
各工程は次のとおりである。なお、プラズマCVD装置
により窒化シリコン層が成膜された後、装置壁面に付着
した膜を取り除くため、所定処理の後、CF4ガス、S
6ガス、NF3ガス等のクリーニングガスで装置内部を
クリーニング処理する工程がある。ここではこの工程に
ついては、簡単に概説する。
【0042】(イ)第1工程(図3(a)):ガラス基
板22全面にスパッタリング法でクロム(Cr)または
アルミニウム(Al)等の金属層をスパッタリング法で
約1000〜5000Åの厚さの範囲で形成する。その
後、フォットリソグラフィ法でもってこれをエッチン
グ、パターン化して、断面が矩形状(交差角90°)の
ゲート配線2が得られる。さらに、窒化シリコン層(S
iN層)で作られた第1のゲート絶縁層8をCVD(化
学気相成長:Chemical Vapor Deposition)法によっ
て、4000Å以上の厚さで(好ましくは、約4000
〜6000Åの厚さの範囲で)成膜する。ゲート絶縁層
8の断面は、特にゲート配線2の端部23で落ち込んで
おり(図3(a)を参照)、これにより段差被覆性(st
ep coverage)を劣化させている。ここで、段差被覆性
の良否は、配線と基板の段差部分で被覆された絶縁層の
形状によって決定され、配線端部で絶縁層の厚さがなだ
らかに変化すると良好な段差被覆性を有すると言える。
【0043】このプラズマCVD法においては、ガラス
基板22を約300℃に加熱した後、SiH4ガス、N
3ガス、H2ガス、N2ガスの混合ガスをチャンバに導
入しながら(ガス混合比(流量比):NH3/SiH4
1〜4、真空度:0.8〜2.0mbar)、これに高
周波放電が印加される。なお、成膜速度は200〜50
00Å/minである。上記厚さの窒化シリコン層を形
成した後、放電とガスの供給を停止して、真空ポンプで
上記のガスが排気される。
【0044】(ロ)第2工程(図3(b)):上記第1
工程完了の後に、ガラス基板22を大気にさらすことな
く、別のチャンバに移動する。移動先のチャンバには、
エッチングガスとしてCF4ガス、C26ガス、NF3
ス、SF6ガスの内のいずれか一種のガスと酸素ガスが
導入され、これを高周波放電でプラズマ状態にした上で
ガラス基板22上のゲート絶縁層8の全面をエッチバッ
ク処理する。なお、エッチバック処理とは、薄膜を堆積
した後、一定程度これをエッチングする薄膜平坦化手法
のことをいう。同時に、上記第1工程で使用したチャン
バの内部壁に付着したSiN層を、クリーニングガス
(CF4ガス、SF6ガス、NF3ガス等)を導入して、
これのプラズマ放電によってエッチングで除去する。
【0045】エッチバック処理によって、厚さ4000
Å以上のゲート絶縁層8を200〜2000Åの厚さの
範囲にまで、より好ましくは、200〜500Åの厚さ
の範囲にまで、エッチングで除去する。この除去処理に
よって、ゲート配線2の端部23付近のゲート絶縁層8
もエッチングされ、その厚さがなだらかに変化し、エッ
チバック処理後のゲート絶縁層8は良好な段差被覆性を
持つようになる。
【0046】(ハ)第3工程(図3(c)):上記エッ
チバック処理の後、ガラス基板22の第1の絶縁層8の
表面異物を除去するため、ガラス基板22をチャンバか
ら搬出してガラス基板22をウエット洗浄する。そし
て、ガラス基板22をチャンバに再度搬入した上で窒化
シリコン層の第2のゲート絶縁層9を、上記第1工程と
同じ条件によってプラズマCVD法で形成する。このゲ
ート絶縁層9の厚さは、第1のゲート絶縁層8のエッチ
ング量に依存して変化する。即ち、第2のゲート絶縁層
9の厚さは、これと第1のゲート絶縁層8との厚さの合
計を、例えば4000Åなどの所望のゲート絶縁膜厚に
設定できるように決められる。よって、例えば所望の最
終的なゲート絶縁膜厚が4000Åであれば、第1のゲ
ート絶縁層8の厚さの範囲は200〜2000Å(好ま
しくは、200〜500Å)なので、第2のゲート絶縁
層9の厚さの範囲は2000〜3800Å(好ましく
は、3500〜3800Å)である。
【0047】(ニ)第4工程(図3(d)):チャンバ
にSiH4ガスとH2ガスを供給して、プラズマCVD法
によってi−a−Si層10を約800Åの厚さで形成
する。そして、H4ガスとH2ガスの供給を停止し真空ポ
ンプで排気した後、SiH4ガス、PH3ガスとH2ガス
を供給して、リンのドープされたn+−a−Si層11
を約100Åの厚さで形成する。なお、上記第3工程の
第2のゲート絶縁層9、i−a−Si層10およびn+
−a−Si層11の形成については、その間、ガラス基
板22を大気にさらすことなく連続成膜される。
【0048】(ホ)第5工程(図示せず):i−a−S
i層10とn+−a−Si層11をフォトリソグラフィ
法によってパターニングする。そして、インジウム錫酸
化物膜(ITO膜)のような透明導電層を約800Åの
厚さでスパッタリング法により形成し、これをフォトリ
ソグラフィ法でパターニングする。さらに、クロム(C
r)やアルミニウム(Al)の金属層を厚さ約1000
Åの厚さでスパッタリング法により形成し、これもフォ
トリソグラフィ法によってパターニングし、ソース電極
およびドレイン電極を形成する。最終的に、窒化シリコ
ン層による保護層13をプラズマCVD法で約1500
Å以上の厚さで形成して、図2のようなTFT基板1を
得る。
【0049】実施の形態2 以下、液晶表示装置の製造方法に関して、他の実施の形
態を図4に基づいて説明する。
【0050】図4は、図2のTFT基板の製造工程の他
の一例を説明する断面図である。
【0051】本実施の形態では、図3(c)の第3工程
を以下に示す工程のように変更して、液晶表示装置を製
造する。なお、その他の製造工程、即ち第1工程(図4
(a))、第2工程(図4(b))、第4工程(図4
(d))および第5工程に関しては、上記実施の形態1
に示されたものと同じである。よって図4には図示をし
ているが、これらの工程の説明を省略する。
【0052】図4(c)に示された基板上の成膜は次の
ようにして行われる。第1のゲート絶縁層8を200〜
2000Å(好ましくは、200〜500Å)の厚さの
範囲までエッチバック処理した後、ガラス基板22を大
気にさらすことなく連続して、第1のゲート絶縁層8上
に、窒化シリコン層で作られた付加ゲート絶縁層9aを
プラズマCVD法により、第1のゲート絶縁層8とこの
層との合計を、例えば約3000Åとできるように形成
する。よって、付加ゲート絶縁層9aの厚さの範囲は、
1000〜2800Å(好ましくは、2500〜280
0Å)である。そして、ガラス基板22の付加ゲート絶
縁層9aの表面異物を除去するため、ガラス基板22を
チャンバから搬出してガラス基板22をウエット洗浄す
る。なお、ガラス基板22のエッチバック処理が行われ
ている際、および付加ゲート絶縁層9aの成膜の後、チ
ャンバ内部壁に付着したSiN層を、クリーニングガス
(CF4ガス、SF6ガス、NF3ガス等)を導入して
これのプラズマ放電によってエッチングで除去する。さ
らに、ガラス基板22をチャンバに再度搬入して窒化シ
リコン層で作られた第2のゲート絶縁層9を、プラズマ
CVD法により約1000Åの厚さで成膜する。
【0053】このように、第1のゲート絶縁層8と第2
のゲート絶縁層9の間に、付加ゲート絶縁層9aの形成
すると、エッチバック処理によりゲート絶縁層8の表面
上に付着しているふっ素の成分を付加ゲート絶縁層9a
で覆うことができ、TFT4の特性の劣化を防ぐことが
可能である。
【0054】このプラズマCVD法においては、ガラス
基板22を約300℃に加熱した後、SiH4ガス、N
3ガス、H2ガス、N2ガスの混合ガスをチャンバに導
入しながら(ガス混合比:NH3/SiH4=1〜4、真
空度:0.8〜2.0mbar、成膜速度:200〜5
00Å/min)、このガスに高周波放電がなされる。
上記厚さの窒化シリコン層を形成した後、放電とガスの
供給を停止して、真空ポンプで上記のガスが排気され
る。
【0055】最後にTFT基板1を製造する製造装置と
その動作の概略を説明する。
【0056】図5は、液晶表示装置用プラズマCVD装
置のチャンバ構成を示す概略図である。なお、装置のプ
ラズマ発生条件を既に説明しているので、ここではその
記載を省略する。また、CVD装置には通常、ガラス基
板22を所定温度に加熱するヒートチャンバを、成膜用
チャンバと共に真空引き可能なように設けているが、図
5においてはこのヒートチャンバの図示を省略してい
る。
【0057】図5のクラスタ型プラズマCVD装置17
は、3チャンバ(第1チャンバ18、第2チャンバ1
9、第3チャンバ20)により構成されている。なお、
ガラス基板22の搬送用の第2チャンバ19には、ロー
ド/アンロード室21、21が設けられている。
【0058】まず、図5のロード/アンロード室21に
所定枚数(例えば、10枚)のガラス基板22が搬入さ
れ、ヒートチャンバ(図示せず)で約250℃加熱され
る。
【0059】その後、図5の第1チャンバ18で第1の
ゲート絶縁層8の形成を行い、ガラス基板22は搬送用
の第2チャンバ19を経て第3チャンバ20に移され
る。この第3チャンバ20でエッチバック処理がなされ
る一方、この処理と同時に第1チャンバ18はクリーニ
ングガスにより壁面に付着したSiN層の除去が行われ
る。
【0060】ここで、上記実施の形態1に記載された製
造方法を例にすれば、ガラス基板22をCVD装置17
からロード/アンロード室21を介してCVD装置17
の外部(大気中)に搬出し、これをウエット洗浄した
後、ガラス基板22を、再度、第1チャンバ18に搬入
した上で、第2のゲート絶縁層9、i−a−Si層1
0、n+−a−Si層11の成膜を、この第1チャンバ
18内でガラス基板22を大気にさらすことなく連続的
に行われる。以上の成膜を完了した後に、ガラス基板2
2をロード/アンロード室21からCVD装置17の外
部に再度搬出する。
【0061】なお、前記の実施の形態においては、絶縁
層の材料を窒化シリコン(SiN)として説明したが、
SiO2、Si34、Si−O−N系、あるいはこれら
の混成膜に対しても、本発明は適用可能である。
【0062】
【発明の効果】請求項1と2に係る発明によれば、矩形
状配線を使用する場合であっても、その上に形成された
絶縁層の段差被覆特性を改善できる液晶表示装置が得ら
れる。
【0063】請求項3乃至7に係る発明によれば、矩形
状配線を使用する場合であっても、その配線上の所定厚
さの絶縁層のエッチバック処理を行うことによって、こ
の絶縁層の段差被覆特性を改善できる液晶表示装置の製
造方法が得られる。
【図面の簡単な説明】
【図1】TFT基板の平面概略図である。
【図2】TFT基板の断面図である。
【図3】TFT基板の製造工程の一例を説明する断面図
である。
【図4】TFT基板の製造工程の他の一例を説明する断
面図である。
【図5】液晶表示装置用プラズマCVD装置のチャンバ
の構成を示す概略図である。
【図6】窒化シリコン層の段差被覆性の良否を説明する
図である。
【図7】従来のTFTアレイ基板の1個の画素部の構成
を示す断面図である。
【符号の説明】
1 TFT基板 2 ゲート配線 3 ソース配線 4 TFT 6 ソース電極 7 ドレイン電極 8 第1のゲート絶縁層 9 第2のゲート絶縁層 9a 付加ゲート絶縁層 10 i−a−Si層 11 n+−a−Si層 12 画素電極 13 保護層 14 ゲート絶縁層 15 ゲート絶縁膜 18 第1チャンバ 19 第2チャンバ 20 第3チャンバ 21 ロード/アンロード室 22 ガラス基板 23 ゲート配線の端面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 627A Fターム(参考) 2H090 HA03 HB04X HC03 HC12 HC14 HC18 HD03 LA04 2H092 JA26 JA33 JA35 JA36 JA38 JA39 JA40 JA42 JB23 JB24 JB27 JB32 JB33 JB36 KA05 KA12 KA18 MA08 MA13 MA18 NA19 5F058 BA09 BB04 BB07 BD01 BD10 BE10 BF02 BF23 BF30 BG01 BH12 BJ10 5F110 AA18 AA30 BB01 CC07 DD02 EE03 EE04 EE23 EE44 FF02 FF03 FF04 FF09 FF30 FF35 GG02 GG15 GG25 GG35 GG45 HK03 HK04 HK07 HK09 HK16 HK25 HK33 HK35 HM18 NN02 NN04 NN24 NN35 QQ04 QQ09 QQ19 QQ30

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板と、前記基板上に形成され、400
    Å以上、5000Å以下の厚さを持つ矩形状配線と、前
    記矩形状配線および前記基板を覆って形成され、厚さが
    200Å以上、2000Å以下の第1の絶縁層と、前記
    第1の絶縁層上に形成された第2の絶縁層とを備えた液
    晶表示装置。
  2. 【請求項2】 前記第1の絶縁層と前記第2の絶縁層の
    間に第3の絶縁層を有することを特徴とする請求項1に
    記載の液晶表示装置。
  3. 【請求項3】 基板に所定厚さを持つ矩形状配線を配置
    し、前記基板と前記矩形状配線を覆うように第1の絶縁
    層を4000Å以上の厚さで形成し、その後に第1の絶
    縁層の厚さを200Å以上、2000Å以下にエッチバ
    ック処理し、エッチバック処理された前期第1の絶縁層
    上に第2の絶縁層を形成する液晶表示装置の製造方法。
  4. 【請求項4】 前記第1の絶縁層をエッチバック処理し
    た後、前記第2の絶縁層を形成する前に、前期基板を大
    気にさらすことなく前期第1の絶縁層上に第3の絶縁層
    を連続して形成する請求項3に記載の液晶表示装置の製
    造方法。
  5. 【請求項5】 SiH4ガスに対するNH3ガスの混合比
    が1乃至4である混合ガス中の気相化学反応によって、
    前期第1の絶縁層および第2の絶縁層を形成することを
    特徴とする請求項3または4に記載の液晶表示装置の製
    造方法。
  6. 【請求項6】 前記エッチバック処理をCF4ガス、C2
    6ガス、SF6ガスおよびNF3ガスの内のいずれか一
    種のガスと酸素ガスの雰囲気で行うことを特徴とする請
    求項3、4または5に記載の液晶表示装置の製造方法。
  7. 【請求項7】 前期第2の絶縁層を形成と共に、前期基
    板を大気にさらすことなく、前期第2の絶縁層上にi型
    アモルファスシリコン層およびn+型アモルファスシリ
    コン層を連続して形成することを特徴とする請求項3、
    4、5または6に記載の液晶表示装置の製造方法。
JP568599A 1999-01-12 1999-01-12 液晶表示装置およびその製造方法 Pending JP2000206508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP568599A JP2000206508A (ja) 1999-01-12 1999-01-12 液晶表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP568599A JP2000206508A (ja) 1999-01-12 1999-01-12 液晶表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000206508A true JP2000206508A (ja) 2000-07-28

Family

ID=11617970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP568599A Pending JP2000206508A (ja) 1999-01-12 1999-01-12 液晶表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000206508A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100850613B1 (ko) * 2004-08-24 2008-08-05 샤프 가부시키가이샤 액티브 매트릭스 기판 및 그것을 구비한 표시 장치
WO2014021252A1 (ja) * 2012-08-02 2014-02-06 シャープ株式会社 半導体装置およびその製造方法
JP2017123486A (ja) * 2009-09-24 2017-07-13 株式会社半導体エネルギー研究所 半導体素子の作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100850613B1 (ko) * 2004-08-24 2008-08-05 샤프 가부시키가이샤 액티브 매트릭스 기판 및 그것을 구비한 표시 장치
JP2017123486A (ja) * 2009-09-24 2017-07-13 株式会社半導体エネルギー研究所 半導体素子の作製方法
WO2014021252A1 (ja) * 2012-08-02 2014-02-06 シャープ株式会社 半導体装置およびその製造方法
JPWO2014021252A1 (ja) * 2012-08-02 2016-07-21 シャープ株式会社 半導体装置およびその製造方法
US9496287B2 (en) 2012-08-02 2016-11-15 Sharp Kabushiki Kaisha Semiconductor device and production method therefor

Similar Documents

Publication Publication Date Title
JP3811663B2 (ja) 面内スイッチング液晶ディスプレイアレイの製造方法およびその構造
JP2637078B2 (ja) 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法
US20080280385A1 (en) Thin-film transistor, TFT-array substrate, liquid-crystal display device and method of fabricating the same
US20020022364A1 (en) Method for producing a metal film, a thin film device having such metal film and a liquid crystal display device having such thin film device
US20070164284A1 (en) Thin film transistor array substrate and method for manufacturing the same
JPH10229197A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法
JPH04280637A (ja) 薄膜トランジスタの製造方法
JP3288615B2 (ja) 薄膜トランジスタの製造方法
JP2002111004A (ja) アレイ基板の製造方法
JP2000206508A (ja) 液晶表示装置およびその製造方法
JP2001085698A (ja) 半導体装置の製造方法
JP2007138301A (ja) 薄膜成膜装置
US6940565B2 (en) Liquid crystal display device and fabricating method thereof
JP2001332740A (ja) アレイ基板の製造方法
JP3471082B2 (ja) Cvd装置の反応室のコーティング方法
JP2002229065A (ja) 液晶表示装置とその製造方法
JP4190259B2 (ja) アクティブマトリクス基板、その製造方法および表示装置
KR19980085593A (ko) 박막트랜지스터 제조방법
JP2003172949A (ja) 表示装置用アレイ基板の製造方法
KR100351220B1 (ko) 액티브매트릭스기판의접촉홀형성방법
KR100493383B1 (ko) 액정표시장치의 금속패턴 형성방법
KR100599960B1 (ko) 박막 트랜지스터-액정표시장치의 제조방법
JP2776336B2 (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2001075125A (ja) 液晶表示装置及びその製造方法
JP3283919B2 (ja) 薄膜トランジスタの製造方法