JP6385491B2 - 半導体素子の作製方法 - Google Patents

Description

本発明は、半導体素子、及び半導体素子の成膜方法に関する。具体的には、酸化物半導体
を含む半導体素子、及びその作製方法に関する。

液晶表示装置に代表されるように、ガラス基板などの平板に形成される薄膜トランジスタ
（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）は、主にアモルファス
シリコン、または多結晶シリコンなどの半導体材料を用いて作製される。アモルファスシ
リコンを用いたＴＦＴは、電界効果移動度が低いもののガラス基板の大面積化に対応する
ことができ、一方、多結晶シリコンを用いたＴＦＴは、電界効果移動度が高いもののレー
ザアニールなどの結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しな
いといった特性を有している。

これに対し、半導体材料として酸化物半導体を用いてＴＦＴを作製し、該ＴＦＴを電子デ
バイスや光デバイスに応用する技術が注目されている。例えば、半導体材料として酸化亜
鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いてＴＦＴを作製し、画像表示装置のスイ
ッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。

酸化物半導体にチャネル形成領域（チャネル領域ともいう）を設けたＴＦＴは、アモルフ
ァスシリコンを用いたＴＦＴよりも高い電界効果移動度が得られている。酸化物半導体層
はスパッタリング法などによって３００℃以下の温度で膜形成が可能であり、多結晶シリ
コンを用いたＴＦＴよりも製造工程が簡単である。

このような酸化物半導体を用いてガラス基板、プラスチック基板などにＴＦＴを形成し、
液晶ディスプレイ、エレクトロルミネセンスディスプレイ（ＥＬディスプレイともいう）
または電子ペーパなどの表示装置への応用が考えられている。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

しかしながら、酸化物半導体を用いて作製した半導体素子の特性は未だ充分なものとは言
えない。例えば、酸化物半導体層を用いた薄膜トランジスタには、制御された閾値電圧、
速い動作速度、製造工程が比較的簡単であること、そして十分な信頼性が求められている
。本発明は、このような技術的背景のもとでなされたものである。

従って本発明の一態様は、酸化物半導体層を用いた半導体素子の信頼性の向上を課題とす
る。具体的には、閾値電圧が制御された酸化物半導体を用いた薄膜トランジスタを提供す
ることを課題の一つとする。また、動作速度が速く、製造工程が比較的簡単であり、十分
な信頼性を有する、酸化物半導体を用いた薄膜トランジスタを提供することを課題の一つ
とする。

また、閾値電圧が制御され、動作速度が速く、製造工程が比較的簡単であり、十分な信頼
性を有する、酸化物半導体を用いた薄膜トランジスタの作製方法を提供することを課題の
一つとする。

酸化物半導体を用いた薄膜トランジスタの閾値電圧は酸化物半導体層に含まれるキャリア
濃度に影響される。また、酸化物半導体層に含まれるキャリア濃度は、酸化物半導体層に
含まれる不純物により発生する。例えば、成膜された酸化物半導体層に含まれる水素原子
や、Ｈ_２Ｏに代表される水素原子を含む化合物や、炭素原子を含む化合物は、酸化物半導
体層のキャリア濃度を高める効果を有する。

その結果、水素原子や、Ｈ_２Ｏに代表される水素原子を含む化合物や、炭素原子を含む化
合物を含む酸化物半導体層を用いて作製した薄膜トランジスタは、閾値電圧を制御するこ
とが困難である。

上記目的を達成するために、酸化物半導体層に含まれるキャリア濃度に影響する不純物、
例えば、水素原子や、Ｈ_２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物を排除
すればよい。具体的には、半導体素子が有する酸化物半導体層が含む水素濃度を１×１０
^１８ｃｍ^−３以上２×１０^２０ｃｍ^−３以下とすればよい。

また、未結合手に代表される欠陥を多く含む酸化物絶縁層を、酸化物半導体層に接して形
成し、酸化物半導体層に含まれる水素原子や、Ｈ_２Ｏなど水素原子を含む化合物や、炭素
原子を含む化合物を、上記酸化物絶縁層に拡散させ、上記酸化物半導体層中の不純物濃度
を低減すればよい。

また、酸化物半導体層、又は酸化物半導体層に接する酸化物絶縁層を、クライオポンプを
用いて排気して不純物濃度が低減された成膜室内で、成膜すればよい。

すなわち、本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁
膜を形成し、ゲート絶縁膜を介してゲート電極上に酸化物半導体層を形成し、酸化物半導
体層に接して、端部をゲート電極上に重畳するソース電極、及びドレイン電極を形成し、
ソース電極、及びドレイン電極間の酸化物半導体層を覆う酸化物絶縁層を形成する酸化物
半導体素子の作製方法である。なお、減圧状態に保持された反応室内に基板を保持し、基
板を室温又は６００℃未満の温度に加熱し、反応室内の残留水分を除去しつつ、水素及び
水分が除去されたスパッタガスを導入し、反応室内に装着されたターゲットを用いて基板
にゲート絶縁層を形成する。また、反応室内に装着された金属酸化物をターゲットに用い
てゲート絶縁層上に酸化物半導体層を形成することを特徴とする酸化物半導体素子の作製
方法である。

また、上記酸化物半導体素子の作製方法において、クライオポンプを用いて排気すること
で残留水分を除去することを特徴とする酸化物半導体素子の作製方法である。

また、上記酸化物半導体素子の作製方法において、金属酸化物ターゲットは、酸化亜鉛を
主成分として含む金属酸化物であることを特徴とする酸化物半導体素子の作製方法である
。

また、上記酸化物半導体素子の作製方法において、金属酸化物ターゲットは、インジウム
、ガリウム及び亜鉛を含む金属酸化物であることを特徴とする酸化物半導体素子の作製方
法である。

また、本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を
形成し、ゲート絶縁膜を介してゲート電極上に酸化物半導体層を形成し、酸化物半導体層
に接して、端部をゲート電極上に重畳するソース電極、及びドレイン電極を形成し、ソー
ス電極、及びドレイン電極間の酸化物半導体層を覆う酸化物絶縁層を形成する酸化物半導
体素子の作製方法である。なお、減圧状態に保持された加熱室内にゲート絶縁膜が形成さ
れた基板を保持し、加熱室内の残留水分を除去しつつ、基板を室温以上４００℃未満の温
度に予備加熱し、減圧状態に保持された反応室内に基板を保持し、基板を室温又は６００
℃未満の温度に加熱し、反応室内の残留水分を除去しつつ、反応室内に装着された金属酸
化物をターゲットに用いてゲート絶縁層上に酸化物半導体層を形成することを特徴とする
酸化物半導体素子の作製方法である。

また、上記酸化物半導体素子の作製方法において、クライオポンプを用いて排気すること
で残留水分を除去することを特徴とする酸化物半導体素子の作製方法である。

また、上記酸化物半導体素子の作製方法において、金属酸化物ターゲットは、酸化亜鉛を
主成分として含む金属酸化物であることを特徴とする酸化物半導体素子の作製方法である
。

また、上記酸化物半導体素子の作製方法において、前記金属酸化物ターゲットは、インジ
ウム、ガリウム、亜鉛を含む金属酸化物であることを特徴とする酸化物半導体素子の作製
方法である。

すなわち、本発明の一態様は、基板上にゲート電極と、ゲート電極上にゲート絶縁膜と、
ゲート絶縁膜を介して前記ゲート電極上に酸化物半導体層と、酸化物半導体層に接してゲ
ート電極に端部を重畳するソース電極、及びドレイン電極と、ソース電極、及びドレイン
電極の間に形成される前記酸化物半導体層を覆う酸化物絶縁層とを有する薄膜トランジス
タである。なお、酸化物半導体層と前記酸化物絶縁層の界面の水素濃度が５×１０^１９ｃ
ｍ^−３以上１×１０^２２ｃｍ^−３以下であることを特徴とする薄膜トランジスタである。

すなわち、本発明の一態様は、基板上にゲート電極と、ゲート電極上にゲート絶縁層と、
ゲート絶縁層を介してゲート電極上に酸化物半導体層と、酸化物半導体層に接し、ゲート
電極に端部を重畳するソース電極、及びドレイン電極と、ソース電極、及びドレイン電極
の間に形成される酸化物半導体層を覆う酸化物絶縁層とを有する薄膜トランジスタである
。なお、酸化物半導体層と酸化物絶縁層の界面の水素濃度に比べ、界面から３０ｎｍ離れ
た部分における前記酸化物絶縁層の水素濃度が低く、その差が５倍以上１００倍以下であ
る薄膜トランジスタである。

すなわち、本発明の一態様は、基板上にゲート電極と、ゲート電極上にゲート絶縁膜と、
ゲート絶縁膜を介してゲート電極上に酸化物半導体層と、酸化物半導体層に接し、ゲート
電極に端部を重畳するソース電極、及びドレイン電極と、ソース電極、及びドレイン電極
の間に形成される酸化物半導体層を覆う酸化物絶縁層とを有する薄膜トランジスタである
。なお、酸化物半導体層に含まれる水素濃度が１×１０^１８ｃｍ^−３以上２×１０^２０ｃ
ｍ^−３以下である薄膜トランジスタである。

なお、本明細書において、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成され
ている、と明示的に記載する場合は、Ａの上にＢが直接接して形成されていることに限定
されない。直接接してはいない場合、つまり、ＡとＢとの間に別の対象物が介在する場合
も含むものとする。ここで、Ａ、Ｂは、対象物（例えば装置、素子、回路、配線、電極、
端子、膜、または層など）であるとする。

従って例えば層Ａの上または層Ａ上に層Ｂが形成されていると明示的に記載されている場
合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層
（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている
場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、
複層でもよい。

なお、本明細書中で連続成膜とは、第１の成膜工程から第２の成膜工程までの一連のプロ
セス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に
真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていること
を言う。連続成膜を行うことにより、清浄化された被処理基板の水分等の再付着を回避し
て成膜を行うことができる。

また、本明細書中において、発光装置とは画像表示デバイス、発光デバイス、もしくは光
源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂ
ｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅ
ｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇ
ｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けら
れたモジュール、または発光素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓ
ｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むもの
とする。

本発明によれば、信頼性の高い酸化物半導体層を用いた半導体素子を提供できる。具体的
には、閾値電圧が制御された酸化物半導体を用いた薄膜トランジスタを提供できる。また
、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性を有する、酸化物半導体
を用いた薄膜トランジスタを提供できる。

また、閾値電圧が制御され、動作速度が速く、製造工程が比較的簡単であり、十分な信頼
性を有する、酸化物半導体を用いた薄膜トランジスタの作製方法を提供できる。

実施の形態に係わる半導体素子を説明する図。 実施の形態に係わる半導体素子の作製工程を説明する図。 実施の形態に係わる成膜装置を説明する図。 実施の形態に係わる成膜装置を説明する図。 実施の形態に係わる成膜装置を説明する図。 実施例に係わるＳＩＭＳ分析結果を説明する図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、半導体素子の作製方法について説明する。なお、本実施の形態では、
一例として、図１に示す薄膜トランジスタの構成及びその作製方法について説明する。

本実施の形態の薄膜トランジスタ１５１の断面図を図１に示す。薄膜トランジスタ１５１
は、基板１００上にゲート電極１１１ａ、及びゲート配線層１１１ｂを有し、ゲート電極
１１１ａ、及びゲート配線層１１１ｂ上にゲート絶縁層１０２が形成されている。ゲート
絶縁層１０２は第１のゲート絶縁層１０２ａ、及び第２のゲート絶縁層１０２ｂを積層し
て形成されている。ゲート絶縁層１０２を介してゲート電極１１１ａ上に酸化物半導体層
１２３が形成されている。ゲート電極１１１ａに端部を重畳してソース電極層、及びドレ
イン電極層（１１５ａ、１１５ｂ）が形成されている。また、酸化物絶縁層１０７が、ゲ
ート電極１１１ａ上のソース電極層、及びドレイン電極層（１１５ａ、１１５ｂ）に挟ま
れた酸化物半導体層１２３に接して設けられ、酸化物絶縁層１０７上に保護絶縁層１０８
が設けられている。

また、ゲート配線層１１１ｂに到達するコンタクトホール１２８がゲート絶縁層１０２に
形成され、コンタクトホール１２８を介してゲート配線層１１１ｂと第２配線層１１５ｃ
が接続されている。

本実施の形態の薄膜トランジスタ１５１の作製方法について図２（Ａ）、図２（Ｂ）、図
２（Ｃ）、及び図２（Ｄ）を用いて説明する。図２は本実施の形態における薄膜トランジ
スタの作製方法を示す断面図である。

まず、基板１００に用いるガラス基板としては、後の加熱処理の温度が高い場合には、歪
み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシ
リケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材
料が用いられている。なお、一般に酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く
含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ_２Ｏ_３よりＢａＯを
多く含むガラス基板を用いることが好ましい。

なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。

また、下地膜となる絶縁膜を基板１００と、次に説明するゲート電極１１１ａ、ゲート配
線層１１１ｂの間に設けてもよい。下地膜は、基板１００からの不純物元素の拡散を防止
する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選
ばれた一又は複数の膜による積層構造により形成することができる。

絶縁表面を有する基板１００上に導電膜を形成した後、第１のフォトリソグラフィ工程に
よりゲート電極１１１ａ、及びゲート配線層１１１ｂを含む第１配線層を形成する。なお
、形成されたゲート電極の端部はテーパ形状であることが好ましい。

なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

ゲート電極１１１ａ、及びゲート配線層１１１ｂを形成する導電膜としては、Ａｌ、Ｃｒ
、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を主成分とする合金か、
上述した元素を組み合わせた合金膜等が挙げられる。また、上述した金属に加え、銅、ネ
オジム、またはスカンジウムなどの金属材料またはこれらを主成分とする合金材料を用い
て、単層でまたは積層して形成することもできる。なお、透光性を有する導電膜を用いて
ゲート電極を形成することもできる。透光性を有する導電膜としては、透明導電性酸化物
膜等をその例に挙げることができる。

次いで、ゲート絶縁層１０２と、酸化物半導体層１０３を連続成膜する。本実施の形態で
はスパッタリング法により、ゲート絶縁層１０２と、酸化物半導体層１０３を連続成膜す
る。ここでは、被成膜基板の予備加熱室と、珪素もしくは酸化珪素（人工石英）ターゲッ
トと、酸化物半導体層用のターゲットを備えたマルチチャンバー型のスパッタリング装置
を用いる。

まず、予備加熱室でゲート電極１１１ａ、及びゲート配線層１１１ｂが形成された基板１
００を２００℃以上の温度で予備加熱し、基板１００に吸着した不純物を除去する。不純
物としては、水分がその例に挙げられる。

本実施の形態では、基板の到達温度を２００℃とし、減圧雰囲気下で予備加熱を行う。

次いで、ゲート絶縁層１０２となる絶縁膜を、ゲート電極１１１ａ、及びゲート配線層１
１１ｂを覆うように形成する。

ゲート絶縁層１０２は、酸化物半導体層に接する酸化物絶縁層を含んでいればよい。例え
ば酸化珪素層を単層で用いることができる。また、窒化珪素層、酸化窒化珪素層、乃至窒
化酸化珪素層と、酸化物半導体層に接する酸化珪素層を積層して用いることができる。な
お、膜中にリン（Ｐ）や硼素（Ｂ）がドープされていても良い。

本実施の形態では、第１のゲート絶縁層１０２ａとしてスパッタリング法により窒化珪素
層（ＳｉＮ_ｙ（ｙ＞０））を形成し、第１のゲート絶縁層１０２ａ上に第２のゲート絶縁
層１０２ｂとして酸化珪素層（ＳｉＯ_ｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲー
ト絶縁層１０２とする。

次いで、酸化物半導体層をゲート絶縁層１０２上に形成する。

まず、酸化物半導体層１０３を成膜する。酸化物半導体層１０３は、Ｉｎ−Ｇａ−Ｚｎ−
Ｏ系膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、
Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ
系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化
物半導体層を用いる。また、酸化物半導体層は、希ガス（代表的にはアルゴン）雰囲気下
、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ
法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ_２を２重量％以
上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体層に結晶化を阻害す
るＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理
の際に酸化物半導体層が結晶化してしまうのを抑制することが好ましい。

ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ_２Ｏ
_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ％］、または、Ｉｎ：Ｇａ：Ｚｎ＝１：１
：０．５［ａｔ．％］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０
．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜
する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一とな
るために好ましい。本実施の形態では、酸化物半導体層１０３として、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系金属酸化物ターゲットを用いてスパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜
する。

また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜し
た酸化物半導体層は緻密な膜となる。

なお、酸化物半導体層を成膜する際に導入する酸素ガスや、窒素、ヘリウム、ネオン、ア
ルゴン等の希ガスは、水、水素などの不純物が含まれないことが好ましく、ガスの純度を
６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不
純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが望ましい。

なお、酸化物半導体層１０３は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用す
る酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい
。

本実施の形態においては、酸化物半導体層１０３をゲート絶縁層１０２上に連続成膜する
。ここで用いるマルチチャンバー型のスパッタリング装置は、珪素もしくは酸化珪素（人
工石英）ターゲットと、酸化物半導体層用のターゲットを備えており、少なくとも、酸化
物半導体層用のターゲットを設けた成膜室は、排気手段としてクライオポンプを有してい
る。なお、排気手段としては、ターボポンプにコールドトラップを加えたものであっても
よい。

クライオポンプを用いて排気した成膜室は、例えば、水素原子や、Ｈ_２Ｏなど水素原子を
含む化合物や、炭素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物
半導体層に含まれる不純物の濃度を低減できる。

特に、本実施例の一態様の半導体素子に好適な酸化物半導体層は、二次イオン質量分析（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による
水素濃度の定量結果が１×１０^１８ｃｍ^−３以上２×１０^２０ｃｍ^−３以下好ましくは２
×１０^１８ｃｍ^−３以上５×１０^１９ｃｍ^−３以下に抑制された酸化物半導体層である。

酸化物半導体層１０３は基板を加熱しながら成膜する。本実施の形態においては、基板温
度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱
しながら成膜することにより、成膜した酸化物半導体層に含まれる不純物濃度を低減する
ことができる。また、スパッタリングによる損傷が軽減される。

スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属導電膜を成膜する
場合に用いられる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。

なお、酸化物半導体層１０３をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層１０２の表面に付着しているゴミ
を除去することが好ましい。逆スパッタとは、アルゴン雰囲気下でＲＦ電源を用いて電圧
を印加して、基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン
雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。なお、この段階での断面図を
図２（Ａ）に示す。

次いで、酸化物半導体層１０３を第２のフォトリソグラフィ工程により島状に加工し、酸
化物半導体層１１３を形成する。

なお、島状の酸化物半導体層１１３を形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。

次いで、コンタクトホール１２８を第３のフォトリソグラフィ工程によりゲート絶縁層１
０２に形成する。なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体
層１１３及びゲート絶縁層１０２の表面に付着しているレジスト残渣などを除去すること
が好ましい。また、この段階での断面図を図２（Ｂ）に示す。

なお、本実施の形態では、第３のフォトリソグラフィ工程によりゲート絶縁層を選択的に
エッチングしてゲート配線層１１１ｂに達するコンタクトホール１２８を形成するが、こ
の方法に限定されない。酸化物半導体層１０３を成膜した後、酸化物半導体層１０３上に
レジストマスクを形成し、ゲート電極１１１ａに達するコンタクトホールを形成してもよ
い。コンタクトホールを形成した後、レジストマスクを除去し、別のフォトマスクを用い
て酸化物半導体層１０３上にレジストマスクを形成し、第２の酸化物半導体層を選択的に
エッチングして島状の酸化物半導体層１１３に加工する工程としてもよい。

次いで、薄膜トランジスタのソース電極層及びドレイン電極層等となる導電膜をゲート絶
縁層１０２、酸化物半導体層１１３、及びコンタクトホール１２８を介してゲート配線層
１１１ｂ上に成膜する。

導電膜としては、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、から選ばれた元素、または
上述した元素を主成分とする合金か、上述した元素を組み合わせた合金等を用いる。導電
膜は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。本
実施の形態では、チタン膜（膜厚１００ｎｍ）とアルミニウム膜（膜厚２００ｎｍ）とチ
タン膜（膜厚１００ｎｍ）の３層構造の導電膜を形成する。また、Ｔｉ膜に変えて窒化チ
タン膜を用いてもよい。

なお、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜
に持たせることが好ましい。例えばヒロック防止元素が添加されたアルミニウム合金や、
耐熱性導電膜と積層した導電膜を用いることが好ましい。なお、導電膜の成膜方法は、ス
パッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法
や、スプレー法を用いる。また、銀、金、銅などの導電性ナノペーストを用いてスクリー
ン印刷法、インクジェット法などを用いて吐出し焼成して形成しても良い。

次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、導電膜を選択的
にエッチング除去してソース電極層、ドレイン電極層を含む第２配線層（１１５ａ、１１
５ｂ、１１５ｃ）を形成する（図２（Ｃ）参照。）。また、図２（Ｃ）に示すように、コ
ンタクトホール１２８介してゲート配線層１１１ｂに第２配線層１１５ｃが直接接続する
。

また、第４のフォトリソグラフィ工程においては、酸化物半導体層上に接する部分の導電
膜のみを選択的に除去する。酸化物半導体層上に接する部分の導電膜のみを選択的に除去
するため、アルカリ性のエッチャントとしてアンモニア過水（組成の重量比として、過酸
化水素：アンモニア：水＝５：２：２）などを用いると、金属導電膜を選択的に除去し、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体からなる酸化物半導体層を残存させることができる
。

また、エッチング条件にもよるが第４のフォトリソグラフィ工程において酸化物半導体層
１１３の露出領域がエッチングされる場合がある。その場合、ソース電極層とドレイン電
極層に挟まれる領域（１１５ａと１１５ｂに挟まれる領域）の酸化物半導体層１１３の厚
みは、ゲート電極１１１ａ上でソース電極層が重なる領域の酸化物半導体層１１３の厚み
、又はドレイン電極層が重なる領域の酸化物半導体層の厚みに比べ、薄くなる。（図２（
Ｃ）参照）。

なお、ソース電極層及びドレイン電極層を含む第２配線層（１１５ａ、１１５ｂ、及び１
１５ｃ）を形成するためのレジストマスクをインクジェット法で形成してもよい。レジス
トマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを
低減できる。

次いで、酸化物絶縁層１０７を、ゲート絶縁層１０２、酸化物半導体層１１３を第２配線
層上に形成する。この段階で、酸化物半導体層１１３と酸化物絶縁層１０７が接する領域
が形成される。なお、ゲート電極１１１ａに重畳し、酸化物絶縁層１０７と酸化物絶縁層
であるゲート絶縁層１０２に接して挟まれる酸化物半導体層１１３の領域がチャネル形成
領域となる。

酸化物半導体層に接する酸化物絶縁層は、水分や、水素イオンや、ＯＨ⁻などの不純物を
含まず、これらが外部から侵入することをブロックする無機絶縁膜を用いて形成する。代
表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウ
ムなどを用いる。また、酸化物絶縁層１０７は、少なくとも１ｎｍ以上の膜厚とし、スパ
ッタリング法など、酸化物絶縁層に水、水素等の不純物を混入させない方法を適宜用いて
形成することができる。

本実施の形態では、スパッタリング法を用いて酸化物絶縁層として酸化珪素膜を成膜する
。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃
とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰
囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において
行うことができる。なお、スパッタ法で形成した酸化物絶縁層は特に緻密であり、接する
層へ不純物が拡散する現象を抑制する保護膜として単層であっても利用することができる
。また、リン（Ｐ）や硼素（Ｂ）をドープしたターゲットを用い、酸化物絶縁層にリン（
Ｐ）や硼素（Ｂ）を添加することもできる。

また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができ、
特に珪素ターゲットが好ましい。珪素ターゲットを用いて、酸素、及び希ガス雰囲気下で
スパッタリング法により成膜した酸化珪素膜は、珪素原子または酸素原子の未結合手（ダ
ングリングボンド）を多く含んでいる。

酸化物絶縁層１０７は未結合手を多く含むため、酸化物半導体層１１３に含まれる不純物
は、酸化物半導体層１１３と酸化物絶縁層１０７が接する界面を介して、酸化物絶縁層１
０７に拡散し易くなる。具体的には、酸化物半導体層１１３に含まれる水素原子や、Ｈ_２
Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が酸化物絶縁層１０７に拡散移
動し易くなる。

また、酸化物半導体層１１３が酸化物絶縁層１０７と接する界面に水素が移動し、界面の
水素濃度が１×１０^１９ｃｍ^−３以上５×１０^２２ ｃｍ^−３以下好ましくは５×１０^１
９ｃｍ^−３以上１×１０^２２ ｃｍ^−３以下であると、酸化物半導体層の水素濃度は低減
された状態となる。水素濃度が低減された酸化物半導体層を適用した半導体素子は優れた
信頼性を示す。

また、酸化物半導体層１１３と接する界面から３０ｎｍ離れた部分の酸化物絶縁層１０７
の水素濃度が低く、その差が５倍以上１００倍以下（好ましくは５倍以上１０倍以下）と
なることで、界面を介して酸化物半導体層１１３から、酸化物絶縁層１０７への水素の移
動が促進される。

本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０
．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧
力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパル
スＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。

なお、酸化物絶縁層１０７は酸化物半導体層の１１３チャネル形成領域となる領域上に接
して設けられ、チャネル保護層として機能する。

次いで、保護絶縁層１０８を酸化物絶縁層１０７上に形成する（図２（Ｄ）参照。）。保
護絶縁層１０８としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウム膜など
を用いる。本実施の形態では、ＲＦスパッタ法を用いて窒化珪素膜の保護絶縁層１０８を
形成する。

以上の工程により、薄膜トランジスタ１５１を作製することができる。

なお、本実施の形態ではゲート絶縁層１０２と、酸化物半導体層１０３を連続成膜するが
、成膜したゲート絶縁層１０２を大気に暴露し、その後酸化物半導体層１０３を形成して
もよい。その場合は、ゲート絶縁層１０２を不活性ガス雰囲気（窒素、またはヘリウム、
ネオン、アルゴン等）下において加熱処理（４００℃以上であって基板の歪み点未満）す
ることが好ましい。この加熱処理により、酸化物半導体層の成膜前にゲート絶縁層１０２
内に含まれる水素及び水などの不純物を除去することができる。

また、酸化珪素層、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層は、スパッタリング
法の他プラズマＣＶＤ法を用いて形成してもよい。例えば、成膜ガスとして、ＳｉＨ_４、
酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート
絶縁層１０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜
厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層１０２ａと、第１のゲート絶縁層１
０２ａ上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層１０２ｂの積層とする。
なお、プラズマＣＶＤ法等を用いて形成した膜が水素及び水などの不純物を含む場合、上
記の加熱処理を施し、不純物を除去した後に酸化物半導体層を成膜するのが好ましい。

なお、本実施の形態では、第３のフォトリソグラフィ工程によりゲート絶縁層を選択的に
エッチングしてゲート配線層１１１ｂに達するコンタクトホール１２８を形成するが、こ
の方法に限定されない。例えば、ゲート絶縁層１０２を形成した後、ゲート絶縁層上にレ
ジストマスクを形成し、ゲート配線層１１１ｂに達するコンタクトホールを形成してもよ
い。

また、酸化物半導体層を形成した後、酸化物半導体層の脱水化または脱水素化を行っても
よい。

脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上であって７５０℃未
満、好ましくは４２５℃以上とする。なお、４２５℃以上であれば熱処理時間は１時間以
下でよいが、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする
。第１の加熱処理では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体
層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半
導体層への水や水素の再混入を防ぎ、水素濃度の低い酸化物半導体層を得る。酸化物半導
体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度
まで同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で
徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等）下において
脱水化または脱水素化を行う。

なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用
いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装
置は、上記のランプから発する光による熱輻射、およびランプから発する光で気体を加熱
し、加熱された気体からの熱伝導によって、被処理物を加熱する装置である。気体には、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。また、ＬＲＴＡ装置、ＧＲＴＡには、ランプだけでなく、抵抗発
熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えて
いてもよい。

また、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。

なお、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上
、または８０％以上の微結晶の酸化物半導体層となる場合もある。また、第１の加熱処理
の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半
導体層となる場合もある。

酸化物半導体層は、第１の加熱処理後に酸素欠乏型となり、低抵抗化する。第１の加熱処
理後の酸化物半導体層は、成膜直後の酸化物半導体層よりもキャリア濃度が高まり、好ま
しくは１×１０^１８ｃｍ^−３以上のキャリア濃度を有する酸化物半導体層となる。

なお、第１の加熱処理の条件、ゲート電極１１１ａ、及びゲート配線層１１１ｂの材料に
よっては、酸化物半導体層が結晶化し、微結晶膜または多結晶膜となる場合もある。例え
ば、ゲート電極１１１ａ、及びゲート配線層１１１ｂとして、酸化インジウム酸化スズ合
金膜を用いる場合は４５０℃１時間の第１の熱処理で酸化物半導体層が結晶化し、ゲート
電極１１１ａ、及びゲート配線層１１１ｂとして、酸化珪素を含む酸化インジウム酸化ス
ズ合金膜を用いる場合は結晶化しない。

また、酸化物半導体層１１３の第１の加熱処理は、島状の酸化物半導体層に加工する前の
酸化物半導体層１０３に行うこともできる。その場合には、第１の加熱処理後に、加熱装
置から基板を取り出し、フォトリソグラフィ工程を行う。

また、酸化物絶縁層１０７の形成後、第２の加熱処理（好ましくは２００℃以上４００℃
以下、例えば２５０℃以上３５０℃以下）を不活性ガス雰囲気下、または窒素ガス雰囲気
下で行ってもよい。

例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行
うと、酸化物半導体層１１３の一部が酸化物絶縁層１０７と接した状態で加熱され、また
、酸化物半導体層１１３の他の一部が第２配線層（１１５ａ、及び１１５ｂ）と接した状
態で加熱される。

第１の加熱処理で低抵抗化された酸化物半導体層１１３（が酸化物絶縁層１０７と接した
状態で第２の加熱処理が施されると、酸化物半導体層１１３におけるに酸化物絶縁層１０
７が接した領域の近傍が酸素過剰な状態となる。その結果、酸化物半導体層１１３の酸化
物絶縁層１０７が接する領域から、酸化物半導体層１１３の深さ方向に向けて、高抵抗化
（Ｉ型化）する。

具体的には、酸化物半導体層１１３と酸化物絶縁層１０７が接する界面からゲート絶縁層
１０２にかけて、高抵抗化（Ｉ型化）された領域を有する酸化物半導体層１２３が形成さ
れる。

薄膜トランジスタ１５１はチャネル形成領域に高抵抗化（Ｉ型化）された酸化物半導体層
が形成されているため、閾値電圧が正の値を示し、エンハンスメント型の挙動を示す。

なお、第２の加熱処理を行うことにより、金属導電膜からなる第２配線層（１１５ａ及び
１１５ｂ）が接する酸化物半導体層１１３の領域の近傍において、該金属導電膜側に酸素
が移動しやすくなり、該酸化物半導体層は、よりＮ型化する。

また、第２の加熱処理を行うタイミングは、酸化物絶縁層１０７の形成工程よりも後の工
程であれば特に限定されない。

本実施の形態で例示する方法により作製した不純物の濃度が抑制された酸化物半導体層を
適用することにより、信頼性の高い半導体素子を提供できる。具体的には、閾値電圧が制
御された酸化物半導体を用いた薄膜トランジスタを提供できる。また、動作速度が速く、
製造工程が比較的簡単であり、十分な信頼性を有する、酸化物半導体を用いた薄膜トラン
ジスタを提供できる。

また、本実施の形態によって、閾値電圧が制御され、動作速度が速く、製造工程が比較的
簡単であり、十分な信頼性を有する、酸化物半導体を用いた薄膜トランジスタの作製方法
を提供できる。

また、ＢＴストレス試験（バイアス・温度ストレス試験）を行った際のしきい値電圧のシ
フト量を低減することができ、信頼性の高い薄膜トランジスタを得ることができる。なお
、本明細書中で、ＢＴストレス試験（バイアス・温度ストレス試験）とは、薄膜トランジ
スタに高温雰囲気下で、高ゲート電圧を印加する試験のことを指す。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態２）
本実施の形態では、本発明の一態様の半導体素子の作製に用いる連続成膜装置および当該
装置を用いた成膜方法について説明する。なお、本実施の形態では、連続成膜を行う工程
を説明し、その他の工程は、実施の形態１に従って薄膜トランジスタを作製すればよい。

本実施の形態で用いる連続成膜装置１０００を図３に示す。連続成膜装置１０００は、ロ
ーダー室１１１０と、アンローダー室１１２０を有し、それぞれ処理前の基板を収納する
カセット１１１１と、処理済みの基板を収納するカセット１１２１が設置されている。ロ
ーダー室１１１０と、アンローダー室１１２０の間には第１の搬送室１１００があり、基
板を搬送する搬送機構１１０１が設置されている。

また、連続成膜装置１０００は第２の搬送室１２００を有している。第２の搬送室１２０
０には搬送機構１２０１が設置され、ゲートバルブを介して周囲に４つの処理室（第１の
処理室１２１０、第２の処理室１２２０、第３の処理室１２３０、及び第４の処理室１２
４０）と接続されている。なお、第１の処理室１２１０はゲートバルブを介して、一方が
第１の搬送室１１００と接続され、他方が第２の搬送室１２００と接続されている。

なお、第１の搬送室１１００、ローダー室１１１０、及びアンローダー室１１２０内の圧
力は、大気圧である。また、第２の搬送室１２００、第１の処理室１２１０、第２の処理
室１２２０、第３の処理室１２３０、及び第４の処理室１２４０には、それぞれ排気手段
１２０５、排気手段１２１５、排気手段１２２５、排気手段１２３５、及び排気手段１２
４５が設けられており、減圧状態を実現できる。また、これらの排気手段は各処理室の使
用用途に応じて適宜排気装置を選定すればよいが、特にクライオポンプを備えた排気手段
が好ましい。また、ターボポンプにコールドトラップを備えた手段であってもよい。

酸化物半導体層を成膜する場合、酸化物半導体層を成膜する処理室はもちろんのこと、酸
化物半導体層に接する膜、及び酸化物半導体層の成膜前後の工程において不純物が混入し
ないよう、クライオポンプなどの排気手段を選定するのが好ましい。

第１の処理室１２１０には、基板加熱機構１２１１が設けられている。基板加熱機構とし
ては、ホットプレートの他、ＲＴＡ等を用いることができる。また、第１の処理室１２１
０は、大気圧状態の第１の搬送室１１００から減圧状態の第２の搬送室１２００に、基板
を搬送する受け渡し室の役割を有している。受け渡し室を設けることにより、第２の搬送
室１２００を大気による汚染から守ることができる。

第２の処理室１２２０、第３の処理室１２３０、及び第４の処理室１２４０には、それぞ
れスパッタリング装置と、基板加熱機構が設けられている。基板加熱機構としては、ホッ
トプレートの他、ＲＴＡ等を用いることができる。

連続成膜装置１０００の動作の一例について説明する。ここでは、ゲート電極が形成され
た基板にゲート絶縁膜と酸化物半導体層を連続成膜する方法について説明する。なお、当
該連続成膜方法は、実施の形態１に説明する薄膜トランジスタの作製工程の一例として適
用することができる。

はじめに、搬送機構１１０１が、ゲート電極が形成された基板１００をカセット１１１１
から大気圧状態の第１の処理室１２１０に搬送する。次いで、ゲートバルブを閉じ第１の
処理室１２１０を排気する。また、第１の処理室１２１０で基板１００を予備加熱し、基
板に吸着した不純物を脱離し、排気する。不純物としては、例えば、水素原子や、Ｈ_２Ｏ
など水素原子を含む化合物や、炭素原子を含む化合物をその例に挙げることができる。な
お、予備加熱の温度としては、室温以上６００℃以下好ましくは１００℃以上４００℃以
下である。

次いで、基板１００を第２の処理室１２２０に搬送して窒化珪素膜を成膜し、その後基板
１００を第２の搬送室１２００を介して第３の処理室１２３０に搬送して酸化珪素膜を成
膜して積層する。第２の処理室１２２０、及び第３の処理室１２３０はクライオポンプ等
により排気され、処理室内の不純物濃度が低減されている。不純物が低減された処理室内
で積層された窒化珪素膜と酸化珪素膜は、不純物濃度が抑制されたゲート絶縁膜として機
能する。

ゲート電極上に窒化珪素膜と酸化珪素膜が連続成膜された基板１００を第４の処理室１２
４０に搬送する。第４の処理室１２４０は、酸化物半導体層用のターゲットを備えており
、排気手段としてクライオポンプを有している。

次いで、基板１００の酸化珪素膜上に、酸化物半導体層を成膜する。不純物が低減された
処理室内で成膜された酸化物半導体層は、不純物濃度が抑制される。具体的には、酸化物
半導体層の水素濃度を低減することができる。また、酸化物半導体層は基板を加熱しなが
ら成膜する。本実施の形態においては、基板温度を１００℃以上６００℃以下好ましくは
２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成膜した酸
化物半導体層に含まれる不純物濃度を低減することができる。

なお、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体層は緻密な膜となる。

また、酸化物半導体層を成膜する際に導入する酸素ガスや、窒素、ヘリウム、ネオン、ア
ルゴン等の希ガスは、水、水素などの不純物が含まれないことが好ましく、ガスの純度を
６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不
純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが望ましい。

以上のように、クライオポンプで排気され、不純物が低減された処理室内で連続成膜する
ことにより、半導体素子を構成する各層の不純物濃度を抑制することができる。

クライオポンプを設けた排気手段を適用した連続成膜装置を用いることで、処理室内の不
純物を低減できる。処理室の内壁に吸着していた不純物が脱離し、成膜中の基板や、膜の
中に不純物が混入する不具合を低減できる。

本実施の形態で例示する連続成膜装置を用いて形成した酸化物半導体層は不純物の混入が
抑制されている。従って、当該酸化物半導体層を用いて、信頼性の高い半導体素子を提供
できる。具体的には、閾値電圧が制御された酸化物半導体を用いた薄膜トランジスタを提
供できる。また、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性を有する
、酸化物半導体を用いた薄膜トランジスタを提供できる。

また、本実施の形態で例示する連続成膜装置を用いることによって、閾値電圧が制御され
、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性を有する、酸化物半導体
層を用いた薄膜トランジスタの作製方法を提供できる。

また、ＢＴストレス試験（バイアス・温度ストレス試験）を行った際の閾値電圧のシフト
量を低減することができ、信頼性の高い薄膜トランジスタを得ることができる。

なお、本実施の形態では、３つ以上の処理室が搬送室を介して接続する構成を有している
がこれに限られない。例えば、基板の搬入口と搬出口を有し、各処理室が互いに接続する
構成、所謂インライン型の構成としてもよい。

また、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態３）
本実施の形態では、酸化物半導体層の成膜装置および当該装置を用いた酸化物半導体層の
成膜方法について説明する。なお、本実施の形態では、酸化物半導体層の成膜工程を説明
し、その他の工程は、実施の形態１に従って薄膜トランジスタを作製すればよい。

本実施の形態で用いる成膜装置２０００を図４に示す。成膜装置２０００は、ローダー室
２１１０と、アンローダー室２１２０を有し、それぞれ処理前の基板を収納するカセット
２１１１と、処理済みの基板を収納するカセット２１２１が設置されている。ローダー室
２１１０と、アンローダー室２１２０の間には第１の搬送室２１００があり、基板を搬送
する搬送機構２１０１が設置されている。

また、成膜装置２０００は第２の搬送室２２００を有している。第２の搬送室２２００に
は搬送機構２２０１が設置され、ゲートバルブを介して周囲に４つの処理室（第１の処理
室２２１０、第２の処理室２２２０、第３の処理室２２３０、及び第４の処理室２２４０
）と接続されている。なお、第１の処理室２２１０はゲートバルブを介して、一方が第１
の搬送室２１００と接続され、他方が第２の搬送室２２００と接続されている。

なお、第１の搬送室２１００、ローダー室２１１０、及びアンローダー室２１２０内の圧
力は、大気圧である。また、第２の搬送室２２００、第１の処理室２２１０、第２の処理
室２２２０、第３の処理室２２３０、及び第４の処理室２２４０には、それぞれ排気手段
２２０５、排気手段２２１５、排気手段２２２５、排気手段２２３５、及び排気手段２２
４５が設けられており、減圧状態を実現できる。また、これらの排気手段は各処理室の使
用用途に応じて適宜排気装置を選定すればよいが、特にクライオポンプを備えた排気手段
が好ましい。また、ターボポンプにコールドトラップを備えた手段であってもよい。

酸化物半導体層を成膜する処理室はもちろんのこと、酸化物半導体層の成膜前後の工程に
おいて不純物が混入しないよう、クライオポンプなどの排気手段を選定するのが好ましい
。

第１の処理室２２１０は、大気圧状態の第１の搬送室２１００から減圧状態の第２の搬送
室２２００に、基板を搬送する受け渡し室の役割を有している。受け渡し室を設けること
により、第２の搬送室２２００を大気による汚染から守ることができる。

第２の処理室２２２０には、基板加熱機構２２２１が設けられている。基板加熱機構とし
ては、ホットプレートの他、ＲＴＡ等を用いることができる。また、第３の処理室２２３
０にはスパッタリング装置と、基板加熱機構が設けられている。基板加熱機構としては、
ホットプレートの他、ＲＴＡ等を用いることができる。また、第４の処理室２２４０には
冷却機構２２４１が設けられている。

酸化物半導体層の成膜装置２０００を用いた酸化物半導体層の成膜方法について説明する
。ここでは、ゲート電極と、ゲート電極上にゲート絶縁膜があらかじめ形成された基板に
、酸化物半導体層を成膜する方法について説明する。なお、当該成膜方法は、実施の形態
１に説明する薄膜トランジスタの作製工程の一例として適用することができる。

はじめに、搬送機構２１０１が、カセット２１１１から大気圧状態の第１の処理室２２１
０に、ゲート電極上にゲート絶縁膜が形成された基板１００を搬送する。次いで、ゲート
バルブを閉じ第１の処理室２２１０を排気する。第１の処理室２２１０の圧力が第２の搬
送室２２００の圧力と概略等しくなったら、ゲートバルブを開き第２の搬送室２２００を
介して第１の処理室２２１０から第２の処理室２２２０へ基板１００を搬送する。

次いで、基板１００を第２の処理室２２２０の基板加熱機構２２２１で予備加熱し、基板
に吸着した不純物を脱離し、排気する。不純物としては、例えば、水素原子や、Ｈ_２Ｏな
ど水素原子を含む化合物や、炭素原子を含む化合物をその例に挙げることができる。なお
、予備加熱の温度としては、室温以上６００℃以下好ましくは１００℃以上４００℃以下
である。なお、第２の処理室２２２０に設ける排気手段はクライオポンプが好ましい。基
板１００に吸着していた不純物が予備加熱により脱離し、第２の処理室２２２０内に拡散
するため、クライオポンプを用いて不純物を第２の処理室２２２０から排出する必要があ
る。

次いで、基板１００を第３の処理室２２３０に搬送して酸化物半導体層を成膜する。第３
の処理室２２３０はクライオポンプ等により排気され、処理室内の不純物濃度が低減され
ている。不純物が低減された処理室内で成膜された酸化物半導体層は、不純物濃度が抑制
される。具体的には、酸化物半導体層の水素濃度を低減することができる。また、酸化物
半導体層は基板を加熱しながら成膜する。本実施の形態においては、基板温度を１００℃
以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜
することにより、成膜した酸化物半導体層に含まれる不純物濃度を低減することができる
。

なお、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体層は緻密な膜となる。

次いで、基板１００を第４の処理室２２４０に搬送する。酸化物半導体層の成膜中の基板
温度Ｔから、再び水等の不純物が入らないよう、十分低い温度まで冷却する。具体的には
酸化物半導体層の成膜中の基板温度Ｔよりも１００℃以上下がるまで徐冷する。冷却は、
ヘリウム、ネオン、アルゴン等を第４の処理室２２４０に導入して行ってもよい。なお、
冷却に用いる窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含
まれないことが好ましい。または、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
の純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上
、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好まし
い。

以上のように、クライオポンプで排気され、不純物が低減された処理室内で成膜すること
により、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、不純物濃
度が抑制された酸化物半導体層を得ることができる。

クライオポンプを設けた排気手段を適用した成膜装置を用いることで、処理室内の不純物
を低減できる。処理室の内壁に吸着していた不純物が脱離し、成膜中の基板や、膜の中に
不純物が混入する不具合を低減できる。また、予備加熱中の雰囲気から脱離する不純物を
排気して、基板に再吸着される現象を防ぐことができる。

本実施の形態で例示する成膜装置を用いて形成した酸化物半導体層は不純物の混入が抑制
されている。従って、当該酸化物半導体層を用いて、信頼性の高い半導体素子を提供でき
る。具体的には、閾値電圧が制御された酸化物半導体を用いた薄膜トランジスタを提供で
きる。また、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性を有する、酸
化物半導体を用いた薄膜トランジスタを提供できる。

また、本実施の形態で例示する成膜装置を用いることによって、閾値電圧が制御され、動
作速度が速く、製造工程が比較的簡単であり、十分な信頼性を有する、酸化物半導体層を
用いた薄膜トランジスタの作製方法を提供できる。

また、ＢＴストレス試験（バイアス・温度ストレス試験）を行った際のしきい値電圧のシ
フト量を低減することができ、信頼性の高い薄膜トランジスタを得ることができる。

なお、本実施の形態では、３つ以上の処理室が搬送室を介して接続する構成を有している
がこれに限られない。例えば、基板の搬入口と搬出口を有し、各処理室が互いに接続する
構成、所謂インライン型の構成としてもよい。

また、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態４）
本実施の形態では、酸化物半導体層上に形成する酸化物絶縁層、及び保護膜の連続成膜装
置および当該装置を用いた酸化物絶縁層、及び保護膜の連続成膜方法について説明する。
なお、本実施の形態では、酸化物絶縁層、及び保護膜の成膜工程を説明し、その他の工程
は、実施の形態１に従って薄膜トランジスタを作製すればよい。

本実施の形態で用いる連続成膜装置３０００を図５に示す。連続成膜装置３０００は、ロ
ーダー室３１１０と、アンローダー室３１２０を有し、それぞれ処理前の基板を収納する
カセット３１１１と、処理済みの基板を収納するカセット３１２１が設置されている。

また、連続成膜装置３０００は第１の搬送室３１００を有している。第１の搬送室３１０
０には搬送機構３１０１が設置され、ゲートバルブを介して周囲に５つの処理室（第１の
処理室３２１０、第２の処理室３２２０、第３の処理室３２３０、第４の処理室３２４０
、及び第５の処理室３２５０）と接続されている。

ローダー室３１１０、アンローダー室３１２０、第１の搬送室３１００、第１の処理室３
２１０、第２の処理室３２２０、第３の処理室３２３０、第４の処理室３２４０、及び第
５の処理室３２５０には、それぞれ排気手段３１１５、排気手段３１２５、排気手段３１
０５、排気手段３２１５、排気手段３２２５、排気手段３２３５、排気手段３２４５、及
び排気手段３２５５が設けられており、減圧状態を実現できる。また、これらの排気手段
は各処理室の使用用途に応じて適宜排気装置を選定すればよいが、特にクライオポンプを
備えた排気手段が好ましい。また、ターボポンプにコールドトラップを備えた手段であっ
てもよい。

酸化物半導体層の成膜前後の工程において不純物が混入しないよう、クライオポンプなど
の排気手段を選定するのが好ましい。

ローダー室３１１０、及びアンローダー室３１２０は、大気圧状態の室内から減圧状態の
第１の搬送室３１００に、基板を搬送する受け渡し室の役割を有している。受け渡し室を
設けることにより、第１の搬送室３１００を大気による汚染から守ることができる。

第１の処理室３２１０、及び第４の処理室３２４０には、それぞれ基板加熱機構３２１１
、及び基板加熱機構３２４１が設けられている。基板加熱機構としては、ホットプレート
の他、ＲＴＡ等を用いることができる。また、第２の処理室３２２０、及び第３の処理室
３２３０にはスパッタリング装置と、基板加熱機構が設けられている。基板加熱機構とし
ては、ホットプレートの他、ＲＴＡ等を用いることができる。また、第５の処理室３２５
０には冷却機構３２５１が設けられている。

連続成膜装置３０００の動作の一例について説明する。ここでは、ゲート電極上にゲート
絶縁膜が形成され、ゲート絶縁膜を介してゲート電極上に酸化物半導体層が形成され、端
部をゲート電極と重畳するソース電極、及びドレイン電極が形成された基板の酸化物半導
体層に接して、酸化物絶縁層、及び保護膜を連続して成膜する方法について説明する。な
お、当該連続成膜方法は、実施の形態１に説明する薄膜トランジスタの作製工程の一例と
して適用することができる。

はじめに、ローダー室３１１０を排気し、ローダー室３１１０の圧力が第１の搬送室３１
００の圧力と概略等しくなったら、ゲートバルブを開き第１の搬送室３１００を介してロ
ーダー室３１１０から第１の処理室３２１０へ基板１００を搬送する。

次いで、基板１００を第１の処理室３２１０の基板加熱機構３２１１で予備加熱し、基板
に吸着した不純物を脱離し、排気する。不純物としては、例えば、水素原子や、Ｈ_２Ｏな
ど水素原子を含む化合物や、炭素原子を含む化合物をその例に挙げることができる。なお
、予備加熱の温度としては、室温以上６００℃以下好ましくは１００℃以上４００℃以下
である。なお、第１の処理室３２１０に設ける排気手段はクライオポンプが好ましい。基
板１００に吸着していた不純物が予備加熱により脱離し、第１の処理室３２１０内に拡散
するため、クライオポンプを用いて不純物を第１の処理室３２１０から排出する必要があ
る。

次いで、基板１００を第２の処理室３２２０に搬送し、酸化物絶縁層を成膜する。第２の
処理室３２２０はクライオポンプ等により排気され、処理室内の不純物濃度が低減されて
いる。不純物が低減された処理室内で成膜された酸化物絶縁層は、不純物濃度が抑制され
る。具体的には、酸化物絶縁層に含まれる水素濃度を低減することができる。また、酸化
物絶縁層は基板を加熱しながら成膜する。本実施の形態においては、基板温度を１００℃
以上６００℃以下好ましくは２００℃以上４００℃以下さらに好ましくは２５０℃以上３
００℃以下とする。基板を加熱しながら成膜することにより、成膜された酸化物絶縁層に
含まれる未結合手の濃度を高めることができる。

スパッタリング装置を用いて酸化物絶縁層として酸化珪素を成膜する場合、ターゲットと
して酸化珪素ターゲットまたは珪素ターゲットを用いることができ、特に珪素ターゲット
が好ましい。珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタリング法に
より成膜した酸化珪素膜は、珪素原子または酸素原子の未結合手（ダングリングボンド）
を多く含んでいる。

未結合手を多く含む酸化物絶縁層を酸化物半導体層に接して設けることにより、酸化物半
導体層に含まれる不純物は、酸化物半導体層と酸化物絶縁層が接する界面を介して、酸化
物絶縁層に拡散し易くなる。具体的には、酸化物半導体層に含まれる水素原子や、Ｈ_２Ｏ
など水素原子を含む化合物が酸化物絶縁層に拡散移動し易くなる。その結果、酸化物半導
体層の不純物濃度が低減され、不純物に由来するキャリア濃度の増加が抑制される。

次いで、基板１００を第３の処理室３２３０に搬送し、酸化物絶縁層上に保護絶縁層を成
膜する。保護絶縁層としては、不純物元素の拡散を防止する機能があればよく、例えば窒
化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層
構造により形成することができる。また、第３の処理室３２３０はクライオポンプ等によ
り排気され、処理室内の不純物濃度が低減されている状態が好ましい。

保護絶縁層は半導体素子の外部から内部へ不純物が拡散し、酸化物半導体層に不純物が侵
入する現象を防止する。不純物としては、例えば、水素原子や、Ｈ_２Ｏなど水素原子を含
む化合物や、炭素原子を含む化合物をその例に挙げることができる。

スパッタリング装置を用いて保護絶縁層として窒化珪素膜を成膜する場合、例えば、珪素
ターゲットを用い、第３の処理室３２３０に窒素とアルゴンの混合ガスを導入して、反応
性スパッタリングにより成膜できる。基板温度を、２００℃以上４００℃以下例えば２０
０℃以上３５０℃以下として成膜する。加熱しながら成膜することにより、水素原子を含
む不純物を拡散させ、酸化珪素に代表される酸化物絶縁層中に捕獲させることができる。
特に、水素原子の拡散が促進される２００℃以上３５０℃以下の温度範囲が好適である。

次いで、基板１００を第４の処理室３２４０に搬送し、成膜後の加熱処理を行う。成膜後
の加熱処理において基板温度を１００℃以上６００℃以下とする。加熱処理により、酸化
物半導体層に含まれる不純物を酸化物半導体層と酸化物絶縁層が接する界面を介して、酸
化物絶縁層に拡散し易くなる。具体的には、酸化物半導体層に含まれる水素原子や、Ｈ_２
Ｏなど水素原子を含む化合物が酸化物絶縁層に拡散移動し易くなる。その結果、酸化物半
導体層の不純物濃度が低減され、不純物に由来するキャリア濃度の増加が抑制される。

次いで、基板１００を第５の処理室３２５０に搬送する。成膜後の加熱処理の基板温度Ｔ
から、再び水等の不純物が入らないよう、十分低い温度まで冷却する。具体的には成膜後
の加熱処理の基板温度Ｔよりも１００℃以上下がるまで徐冷する。冷却は、ヘリウム、ネ
オン、アルゴン等を第５の処理室３２５０に導入して行ってもよい。なお、冷却に用いる
窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないこと
が好ましい。または、窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６
Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純
物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

クライオポンプを設けた排気手段を適用した成膜装置を用いることで、処理室内の不純物
を低減できる。処理室の内壁に吸着していた不純物が脱離し、成膜中の基板や、膜の中に
不純物が混入する不具合を低減できる。また、予備加熱中の雰囲気から脱離する不純物を
排気して、基板に再吸着される現象を防ぐことができる。

本実施の形態で例示する成膜装置を用いて形成した酸化物絶縁層は、未結合手を多く含む
。当該成膜装置を用いて酸化物半導体層に接して酸化物絶縁層を設けることにより、酸化
物半導体層に含まれる不純物、具体的には水素原子や、Ｈ_２Ｏなど水素原子を含む化合物
が酸化物半導体層から酸化物絶縁層へ拡散、移動し、その結果酸化物半導体層に含まれる
不純物濃度を低減できる。不純物濃度が低減された酸化物半導体層は、不純物に由来する
キャリア濃度の増加が抑制される。

例えば、本実施の形態で例示する成膜装置を用いて形成した酸化物絶縁層が接して設けら
れた酸化物半導体層をチャネル形成領域に適用した薄膜トランジスタは、ゲート電極に電
圧を印加しない状態、所謂オフ状態において、チャネル形成領域のキャリア濃度が低減さ
れているため、オフ電流が少なく、良好な特性を示す。

また、ＢＴストレス試験（バイアス・温度ストレス試験）を行った際のしきい値電圧のシ
フト量を低減することができ、信頼性の高い薄膜トランジスタを得ることができる。

なお、本実施の形態では、３つ以上の処理室が搬送室を介して接続する構成を例示したが
これに限られない。例えば、基板の搬入口と搬出口を有し、各処理室が互いに接続する構
成、所謂インライン型の構成としてもよい。

また、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

本実施例では、図６を用いて、酸化物半導体層を絶縁層で挟んだ積層構造における膜厚方
向の水素濃度分布分析結果について説明する。図６（Ａ）は、本分析で用いた試料の断面
構造模式図である。本試料は、実施の形態１で説明した作製方法を用いて、ガラス基板４
００上にプラズマＣＶＤ法で酸化窒化絶縁層４０１を形成し、酸化窒化絶縁層４０１上に
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層４０２を形成し、酸化物半導体層４０２上にスパ
ッタ法にて酸化珪素絶縁層４０３を形成した。

本試料の水素濃度分布分析は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で行った。図６（Ｂ）は、本試料の膜厚
方向の水素濃度分布を示すＳＩＭＳ分析結果である。横軸は試料表面からの深さを示して
おり、左端の深さ０ｎｍの位置が試料表面（酸化珪素絶縁層４０３）に相当する。図６（
Ａ）に示す分析方向４０４は、ＳＩＭＳ分析の分析方向を示している。分析は酸化珪素絶
縁層４０３からガラス基板４００に向かう方向で行った。つまり、図６（Ｂ）の横軸にお
いて、左端から右端の方向に向かって行った。

図６（Ｂ）の縦軸は、特定深さにおける試料中の水素濃度と、珪素イオン強度を対数軸で
示している。図６（Ｂ）において、水素濃度プロファイル４２２は、試料中の水素濃度プ
ロファイルを示している。珪素イオン強度プロファイル４２１は、水素濃度プロファイル
４２２測定時に同時に取得した珪素イオン強度を示している。珪素イオン強度プロファイ
ル４２１の強度変化から、図６（Ｂ）中の深さ０ｎｍ乃至４４ｎｍの範囲が酸化珪素絶縁
層４０３に相当し、深さ４４ｎｍ乃至７３ｎｍの範囲が酸化物半導体層４０２に相当し、
深さ７３ｎｍ以降の範囲が酸化窒化絶縁層４０１に相当することがわかる。

また、酸化物半導体層４０２中の水素濃度は、試料と同じ酸化物半導体で作製した標準試
料を用いて定量しており、酸化珪素絶縁層４０３及び酸化窒化絶縁層４０１中の水素濃度
は、酸化珪素で作製した標準試料を用いて定量している。

水素濃度プロファイル４２２から、酸化珪素絶縁層４０３中の水素濃度が約７×１０^２０
ａｔｏｍｓ／ｃｍ^３であることがわかる。また、酸化物半導体層４０２中の水素濃度が約
１×１０^１９ａｔｏｍｓ／ｃｍ^３以上であることがわかる。また、酸化窒化絶縁層４０１
中の水素濃度が約２×１０^２１ａｔｏｍｓ／ｃｍ^３であることがわかる。さらに、酸化珪
素絶縁層４０３と酸化物半導体層４０２の界面４１０近傍において、約４×１０^２１ａｔ
ｏｍｓ／ｃｍ^３の水素濃度ピークが存在している。

水素濃度ピークと、酸化物半導体層４０２中の水素濃度比４１１は、およそ１００倍であ
り、水素濃度ピークと、酸化珪素絶縁層４０３中の水素濃度比４１２は、およそ５倍から
６倍の範囲にある。なお、次の実施例２において示すように、欠陥を含む酸化珪素絶縁層
は酸化物半導体層に比べて水素原子の束縛エネルギーが大きいため、酸化物半導体層４０
２中の水素は酸化珪素絶縁層４０３に向けて移動し、界面４１０近傍に集約される。一方
、酸化物半導体層４０２に含まれる水素の量は成膜時に抑制されている。従って、界面４
１０近傍に集約される水素の濃度には上限が生じ、界面４１０と酸化珪素絶縁層４０３の
水素濃度の比は少なくとも５倍から１０倍の濃度差が存在し得ると考えることができる。

これは、酸化物半導体層４０２中の水素が、一旦界面４１０近傍に集まった後、酸化珪素
絶縁層４０３中に拡散しているためと考えられる。従って、酸化珪素絶縁層４０３中にも
ともと存在している水素濃度を下げることにより、界面４１０近傍の水素濃度ピークを小
さくすることができ、酸化物半導体層４０２中の水素濃度もさらに低減させることが可能
となる。

アモルファスＩＧＺＯ ＴＦＴはＴＦＴ特性にゲート長依存性が存在し、ゲート長が１０
μｍ付近より短くなるとＶｔｈがマイナスにシフトする傾向がある。その対策として、１
５０℃アニールを１０時間行う事により回復する。アニールの効果の一つとして、アニー
ルによりＩＧＺＯ内の水素がＳｉＯ_２内へ移動するという過程が考えられる。そこで、水
素原子がアモルファスＩＧＺＯ内とアモルファスＳｉＯ_ｘ内のどちらに存在しやすいかを
計算した。

環境における水素原子の安定性を評価するために水素原子の束縛エネルギーＥ＿ｂｉｎｄ
を以下で定義し、評価を行った。Ｅ＿ｂｉｎｄ＝｛Ｅ（元の構造）＋Ｅ（Ｈ）｝−Ｅ（Ｈ
を付加した構造）この束縛エネルギーＥ＿ｂｉｎｄが大きい方が水素原子は存在しやすい
といえる。Ｅ（元の構造）、Ｅ（Ｈ）、Ｅ（Ｈを付加した構造）はそれぞれ、元の構造の
エネルギー、水素原子のエネルギー、Ｈを付加した構造のエネルギーを表す。この束縛エ
ネルギーをアモルファスＩＧＺＯ、ダングリングボンド（以下、ＤＢと略す）無しのアモ
ルファスＳｉＯ_２、ＤＢ有りのアモルファスＳｉＯｘを２種類、の計４つに対して計算し
た。

計算には密度汎関数法のプログラムであるＣＡＳＴＥＰを用いた。密度汎関数の方法とし
て平面波基底擬ポテンシャル法を用い、汎関数はＬＤＡを用いた。カットオフエネルギー
は３００ｅＶを用いた。ｋ点は２×２×２のグリッドを用いた。

計算した構造に関して以下に記す。はじめに元の構造に関して以下に記す。アモルファス
ＩＧＺＯのユニットセルはＩｎを１２原子、Ｇａを１２原子、Ｚｎを１２原子、Ｏを４８
原子、計８４原子を含む。ＤＢ無しのアモルファスＳｉＯ_２のユニットセルはＳｉを１６
原子、Ｏを３２原子、計４８原子を含む。また、ＤＢ有りのアモルファスＳｉＯｘ（１）
は、ＤＢの無いアモルファスＳｉＯ_２からＯを抜き、上記Ｏと結合していたＳｉの内１つ
にＨを結合させた構造である。つまり、Ｓｉを１６原子、Ｏを３１原子、Ｈを１原子、計
４８原子を含む。また、ＤＢ有りのアモルファスＳｉＯｘ（２）は、ＤＢの無いアモルフ
ァスＳｉＯ_２からＳｉを抜き、上記Ｓｉと結合していたＯの内３つにＨを結合させた構造
である。つまり、Ｓｉを１５原子、Ｏを３２原子、Ｈを３原子、計５０原子を含む。Ｈを
付加した構造は上記の４つの構造にＨを付加した構造である。尚、Ｈは、アモルファスＩ
ＧＺＯではＯ原子、ＤＢの無いアモルファスＳｉＯ_２ではＳｉ、ＤＢ有りのアモルファス
ＳｉＯｘではＤＢを有する原子に付加した。Ｈを計算した構造はユニットセル内にＨを一
つ含む。なお、各構造のセルサイズを表１にまとめた。

計算結果を表２に示す。

以上より、酸素にＤＢがある場合のアモルファスＳｉＯｘが最も束縛エネルギーが大きく
、次にＳｉにＤＢがある場合、その次にＩＧＺＯ、最も小さいのがＤＢ無しのアモルファ
スＳｉＯ_２の順となった。よって、水素はアモルファスＳｉＯｘ中のＤＢに結合した場合
に最も安定となる。

よって、以下のような過程が考えられる。アモルファスＳｉＯｘには多量のＤＢが存在す
る。従って、アモルファスＩＧＺＯ―アモルファスＳｉＯｘ界面を拡散する水素原子はア
モルファスＳｉＯｘ内のＤＢに捉えられる事で安定化する。よって、アモルファスＩＧＺ
Ｏ内の水素原子はアモルファスＳｉＯｘ中のＤＢに移動する。

１００ 基板
１０２ ゲート絶縁層
１０２ａ ゲート絶縁層
１０２ｂ ゲート絶縁層
１０３ 酸化物半導体層
１０７ 酸化物絶縁層
１０８ 保護絶縁層
１１１ａ ゲート電極
１１１ｂ ゲート配線層
１１３ 酸化物半導体層
１１５ｃ 配線層
１２３ 酸化物半導体層
１２８ コンタクトホール
１５１ 薄膜トランジスタ
４００ ガラス基板
４０１ 酸化窒化絶縁層
４０２ 酸化物半導体層
４０３ 酸化珪素絶縁層
４１０ 界面
４１１ 水素濃度比
４１２ 水素濃度比
４２１ 珪素イオン強度プロファイル
４２２ 水素濃度プロファイル
１０００ 連続成膜装置
１１００ 搬送室
１１０１ 搬送機構
１１１０ ローダー室
１１１１ カセット
１１２０ アンローダー室
１１２１ カセット
１２００ 搬送室
１２０１ 搬送機構
１２０５ 排気手段
１２１０ 処理室
１２１１ 基板加熱機構
１２１５ 排気手段
１２２０ 処理室
１２２５ 排気手段
１２３０ 処理室
１２３５ 排気手段
１２４０ 処理室
１２４５ 排気手段
２０００ 成膜装置
２１００ 搬送室
２１０１ 搬送機構
２１１０ ローダー室
２１１１ カセット
２１２０ アンローダー室
２１２１ カセット
２２００ 搬送室
２２０１ 搬送機構
２２０５ 排気手段
２２１０ 処理室
２２１５ 排気手段
２２２０ 処理室
２２２１ 基板加熱機構
２２２５ 排気手段
２２３０ 処理室
２２３５ 排気手段
２２４０ 処理室
２２４１ 冷却機構
２２４５ 排気手段
３０００ 連続成膜装置
３１００ 搬送室
３１０１ 搬送機構
３１０５ 排気手段
３１１０ ローダー室
３１１１ カセット
３１１５ 排気手段
３１２０ アンローダー室
３１２１ カセット
３１２５ 排気手段
３２１０ 処理室
３２１１ 基板加熱機構
３２１５ 排気手段
３２２０ 処理室
３２２５ 排気手段
３２３０ 処理室
３２３５ 排気手段
３２４０ 処理室
３２４１ 基板加熱機構
３２４５ 排気手段
３２５０ 処理室
３２５１ 冷却機構
３２５５ 排気手段

Claims (4)

1. 基板上にゲート電極を形成する工程と、
   前記ゲート電極上方に、ゲート絶縁層を形成する工程と、
   前記基板の温度を１００℃以上６００℃以下として、前記ゲート絶縁層上方に、インジウム、ガリウム及び亜鉛を含む酸化物半導体層を形成する工程と、
   前記酸化物半導体層上方に、ソース電極及びドレイン電極を形成する工程と、
   前記基板の温度を１００℃以上６００℃以下として、前記酸化物半導体層と接する領域を有する酸化物絶縁層を形成する工程と、を有することを特徴とする半導体素子の作製方法。
2. 基板上にゲート電極を形成する工程と、
   前記ゲート電極上方に、ゲート絶縁層を形成する工程と、
   前記基板の温度を１００℃以上６００℃以下として、前記ゲート絶縁層上方に、インジウム、ガリウム及び亜鉛を含む酸化物半導体層を形成する工程と、
   前記酸化物半導体層上方に、ソース電極及びドレイン電極を形成する工程と、
   前記基板の温度を１００℃以上６００℃以下として、前記酸化物半導体層と接する領域を有する酸化物絶縁層を形成する工程と、
   前記基板の温度を２００℃以上４００℃以下として、前記酸化物絶縁層と接する領域を有する絶縁層を形成する工程と、を有することを特徴とする半導体素子の作製方法。
3. 基板上にゲート電極を形成する工程と、
   前記ゲート電極上方に、ゲート絶縁層を形成する工程と、
   前記基板の温度を１００℃以上６００℃以下として、前記ゲート絶縁層上方に、インジウム、ガリウム及び亜鉛を含む酸化物半導体層を形成する工程と、
   前記酸化物半導体層上方に、ソース電極及びドレイン電極を形成する工程と、
   前記基板の温度を１００℃以上６００℃以下として、前記酸化物半導体層と接する領域を有する酸化物絶縁層を形成する工程と、
   前記基板の温度を２００℃以上４００℃以下として、前記酸化物絶縁層と接する領域を有する絶縁層を形成する工程と、
   前記絶縁層が形成された基板に加熱処理を行う工程と、を有することを特徴とする半導体素子の作製方法。
4. 請求項１乃至３のいずれか一項において、
   前記絶縁層は、窒化珪素膜であることを特徴とする半導体素子の作製方法。

Images