CN108064411A - 经由物理气相沉积工艺沉积介电膜的方法 - Google Patents

经由物理气相沉积工艺沉积介电膜的方法 Download PDF

Info

Publication number
CN108064411A
CN108064411A CN201680032642.7A CN201680032642A CN108064411A CN 108064411 A CN108064411 A CN 108064411A CN 201680032642 A CN201680032642 A CN 201680032642A CN 108064411 A CN108064411 A CN 108064411A
Authority
CN
China
Prior art keywords
plasma
gas
dielectric layer
substrate
phase deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680032642.7A
Other languages
English (en)
Inventor
曾伟民
清·X·源
程亚娜
曹勇
丹尼尔·李·迪尔
斯里尼瓦斯·古吉拉
汪荣军
唐先民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN108064411A publication Critical patent/CN108064411A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Abstract

在一些实施方式中，一种在物理气相沉积工艺腔室中处理设置在基板支撑件的顶部上的基板的方法包括：(a)经由物理气相沉积工艺在基板的第一表面的顶部上沉积介电层至第一厚度；(b)向物理气相沉积工艺腔室的处理区域提供第一等离子体形成气体，其中第一等离子体形成气体包括氢，而不包括碳；(c)向基板支撑件提供第一量的偏压功率以自物理气相沉积工艺腔室的处理区域内的第一等离子体形成气体形成第一等离子体；(d)使介电层暴露于第一等离子体中；以及(e)重复(a)至(d)来沉积介电膜至最终厚度。

Description

经由物理气相沉积工艺沉积介电膜的方法
技术领域
本公开内容的实施方式大体涉及经由物理气相沉积工艺沉积介电膜的方法。
背景技术
介电膜用于各种半导体制造应用中。通常，可经由化学气相沉积(CVD)工艺或物理气相沉积(PVD)工艺形成介电膜。尽管经由CVD工艺沉积的介电膜可提供与经由PVD工艺沉积的介电膜相比改良的电特性(诸如击穿电压(breakdown voltage,Vbd)及漏电流)，但PVD工艺提供了与CVD工艺相比经由较高沉积速率及较低材料使用而改良产量的益处。
因此，发明人提供了经由物理气相沉积工艺沉积介电膜的改良方法。
发明内容
本公开内容的实施方式包括经由物理气相沉积工艺沉积介电膜的方法。在一些实施方式中，在物理气相沉积工艺腔室中处理设置在基板支撑件的顶部上的基板的方法包括：(a)经由物理气相沉积工艺在基板的第一表面的顶部上沉积介电层至第一厚度；(b)向物理气相沉积工艺腔室的处理区域提供第一等离子体形成气体，其中第一等离子体形成气体包括氢，而不包括碳；(c)向基板支撑件提供第一量的偏压功率以自物理气相沉积工艺腔室的处理区域内的第一等离子体形成气体形成第一等离子体；(d)使介电层暴露于第一等离子体中；和(e)重复(a)至(d)来沉积介电层。
在一些实施方式中，在物理气相沉积工艺腔室中处理设置在基板支撑件的顶部上的基板的方法包括：(a)经由物理气相沉积工艺在基板的第一表面的顶部上沉积介电层至约5埃至约60埃的第一厚度；(b)向物理气相沉积工艺腔室的处理区域提供第一等离子体形成气体，其中第一等离子体形成气体包括氢，而不包括碳，且进一步包括惰性气体；(c)向基板支撑件提供第一量的偏压功率以自物理气相沉积工艺腔室的处理区域内的等离子体形成气体形成第一等离子体；(d)使介电层暴露于第一等离子体中约10秒至约30秒；和(e)重复(a)至(d)来沉积介电层至最终厚度。
在一些实施方式中，本文提供储存有指令的计算机可读介质，当执行这些指令时，引发物理气相沉积工艺腔室执行在物理气相沉积工艺腔室内处理设置在基板支撑件的顶部上的基板的方法。方法可包括本文所披露的任何实施方式。
下文描述本公开内容的其他及进一步的实施方式。
附图说明
可参照附图中所描绘的本公开内容的说明性实施方式来理解上文简要概述且下文将更详细论述的本公开内容的实施方式。然而，附图仅图示出本公开内容的典型实施方式，且因此这些附图不被视为对本公开内容范围的限制，因为本公开内容可允许其他同等有效的实施方式。
图1描绘根据本公开内容的一些实施方式的工艺腔室的示意性截面图。
图2描绘根据本公开内容的一些实施方式的处理基板的方法的流程图。
图3A至图3E描绘根据本公开内容的一些实施方式的处理基板的阶段。
为了促进理解，已尽可能使用相同的参考标记代表诸图中共有的相同元件。各图并未按比例绘制且可为了清晰加以简化。一个实施方式的元件及特征可有益地并入其他实施方式，而无需进一步叙述。
具体实施方式
本公开内容涉及经由物理气相沉积(PVD)工艺沉积介电膜的方法。在至少一些实施方式中，本文所描述的本发明的方法有利地改良了经由PVD工艺沉积的介电层的电特性，诸如击穿电压或漏电流之一或更多者。
图1描绘根据本公开内容的一些实施方式的说明性物理气相沉积(PVD)处理系统100的简化截面图。图2描绘用于在图1中所描述类型的物理气相沉积处理系统中设置的基板的顶部上沉积介电层的方法200的流程图。下文关于如图3A至图3E所描绘的处理基板的阶段描述方法200。适于执行本文所描述的方法200的PVD腔室的实例包括CIRRUSTM、AVENIRTM及IMPULSE PVD处理腔室，两者皆购自美国加州圣克拉拉市的应用材料公司。
图1中所描绘的工艺腔室104包括基板支撑件106、具有可选背板组件160的靶组件114及设置在背板组件160的面向基板支撑件的侧面上的源材料113。工艺腔室104进一步包括射频功率源182以向靶组件114提供射频能量。下文论述关于说明性PVD处理系统100的额外细节。
方法200从202开始，经由物理气相沉积工艺在基板的第一表面的顶部上沉积介电层至第一厚度。图3A描绘具有第一表面302的基板300。基板300可为具有任何适当的几何形状的任何适当的基板(诸如圆形晶片、方形、矩形或类似者)。基板300可包括任何适当的材料，诸如硅(Si)、氧化硅(SiO2)、氮化硅(SiN)、玻璃、其他介电材料或类似者中的一者或更多者，且可具有设置在基板300的顶部上的一或更多个其他材料层。基板300可为空白基板(例如，无特征结构设置于基板上)，或基板300可具有基板中或基板上形成的特征结构(诸如过孔(via)或沟槽)或高深宽比特征结构，例如用于硅穿孔(through silicon via；TSV)应用或类似者。
图3B描绘沉积在基板300的第一表面302的顶部上的介电层304。介电层为用于半导体制造工艺中的任何适当的介电层。举例而言，在一些实施方式中，介电层包括氧化钽(TaO)、氮氧化铝(AlOxNy)、氧化铪(HfOx)、氮氧化钛(TiOxNy)、氮化硅(SiN)或类似者中的一者或更多者。在一些实施方式中，沉积介电层304至约5埃至约60埃的第一厚度。
在一些实施方式中，藉由向物理气相沉积工艺腔室(例如，工艺腔室104)的处理区域120提供第二等离子体形成气体来形成介电层304。等离子体形成气体可包括一种或更多种惰性气体，诸如稀有气体或其他惰性气体。举例而言，适当的等离子体形成气体的非限制性实例包括氩(Ar)、氦(He)、氙(Xe)、氖(Ne)、氢(H2)、氮(N2)、氧(O2)或类似者中的一者或更多者。向与基板相对设置的靶组件114提供第二量的射频功率以在工艺腔室104的处理区域120内形成第二等离子体。射频功率为适合于在处理区域120内形成等离子体的一定量的射频功率且可根据腔室尺寸、几何形状或类似者而变化。举例而言，在一些实施方式中，第一量的射频功率为约500瓦特至约20000瓦特。使用第二等离子体从靶组件114溅射源材料113以将介电层沉积至基板上。在一些实施方式中，源材料113可包括金属、金属合金或类似者中的一者或更多者。举例而言，源材料113可包括钛(Ti)、钽(Ta)、铜(Cu)、钴(Co)、钨(W)、铝(Al)或类似者中的一者或更多者。在一些实施方式中，用于沉积介电层的一般工艺条件包括介电层沉积期间的物理气相沉积工艺腔室中的温度处于约25摄氏度至约400摄氏度及介电层沉积期间的物理气相沉积工艺腔室中的压力为约3毫托至约40毫托。
接着，在204处，向物理气相沉积工艺腔室的处理区域提供第一等离子体形成气体。第一等离子体形成气体包括氢，而不包括碳。在一些实施方式中，第一等离子体形成气体为氢(H2)或氨(NH3)中的一者或更多者。发明人已观察到，含烃气体(诸如CH4)并未提供所沉积介电层的改良电特性。第一等离子体形成气体进一步包括适于撞击物理气相沉积工艺腔室内的等离子体的气体，例如惰性气体，诸如氩、氦、氮或类似者中的一者或更多者。
接着，在206处，如图3C中所描绘的，在物理气相沉积工艺腔室的处理区域120内，向基板支撑件提供第一量的偏压功率以形成第一等离子体306。如图1中所描绘的，可将射频偏压功率源134耦接至基板支撑件106以便在处理区域120内形成等离子体。射频功率为适合于在处理区域120内形成等离子体的一定量的射频功率且可根据腔室尺寸、几何形状或类似者而变化。举例而言，由射频偏压功率源134供应的射频能量(亦即，第一量的偏压功率)可处于约13.5MHz至约60MHz的频率范围内。在一些实施方式中，可在从约50瓦特至约1500瓦特范围内(例如，约200瓦特)供应射频偏压功率。与上文所描述的第二等离子体不同，第一等离子体306并未从靶组件114溅射源材料113。
接着，在208处，且如图3C中所描绘的，使介电层304暴露于第一等离子体306中。在一些实施方式中，使基板暴露于氢等离子体中约10秒至约30秒。在一些实施方式中，沉积介电层的一般工艺条件包括暴露于第一等离子体306期间物理气相沉积工艺腔室中的温度为约25摄氏度至约400摄氏度(例如，约375摄氏度)及暴露于第一等离子体306期间物理气相沉积工艺腔室中的压力为至少约5毫托(例如，约5毫托至约40毫托)。
不期望受理论束缚，发明人已观察到，第一等离子体内的双原子氢分子解离成单原子氢分子，这些单原子氢分子在介电层304的表面308处附着于开键(open bond)上，从而引发介电层的电特性的改良。
接着，在210处，重复202至208以沉积介电层至最终厚度。举例而言，如图3D至图3E中所描绘的，在根据202至208形成介电层304之后，在介电层304上将第二介电层310沉积至第二厚度并暴露于第一等离子体306中，以改良第二介电层310的电特性。第二介电层310为与介电层304相同的材料。在一些实施方式中，第二厚度为约5埃至约60埃。在一些实施方式中，第二厚度等于或实质上等于第一厚度。
藉由进一步重复以上序列沉积的介电层304、第二介电层310及任何随后沉积的介电层提供具有最终厚度的介电层。本文所使用的术语“最终厚度”是指完成方法200之后的介电层的厚度(例如，根据本文所描述的方法200沉积的随后沉积介电层的厚度的总和)。尽管最终厚度可因应用而变化，但在一些实施方式中，最终厚度为约500埃至约600埃。由于随后的处理，诸如藉由进一步的处理、沉积、蚀刻、抛光或类似者，可发生介电层的厚度的进一步变化。
发明人已观察到，与较少频率暴露历时较长时间相比，增加基板暴露于第一等离子体的频率并历时较短时间提供电特性的较大改良。举例而言，在一些实施方式中，介电层暴露于第一等离子体30次且每次历时约10秒形成具有约9.92的击穿电压及约1.2E-09的漏电流的介电层，而10次暴露且每次30秒形成具有约9.13的击穿电压及约1.6E-09的漏电流的介电层。在一些实施方式中，发明人已观察到，使具有约5埃至约10埃的第一厚度的介电层暴露于第一等离子体中且每次历时约10秒，直至介电层达到最终厚度，有利地改良了介电层的击穿电压及漏电流特性。
尽管经由CVD工艺沉积的介电膜可提供与PVD工艺相比改良的电特性(诸如击穿电压(Vbd)及漏电流)，但PVD工艺提供了与CVD工艺相比经由较高沉积速率及较低材料使用而改良产量的益处。发明人已观察到，使用方法200及本文所描述的实施方式沉积介电层改良了经由PVD工艺沉积的介电膜的电特性，同时保持优于CVD工艺的产量及材料使用减少的益处。举例而言，发明人已观察到，经由PVD工艺沉积并经历方法200中所描述的氢等离子体处理的氮化硅的介电膜产生9.9的击穿电压(Vbd)，而经由PVD工艺沉积但未经历方法200中所描述的氢等离子体处理的氮化硅层产生4.1的击穿电压(Vbd)。类似地，发明人已观察到，经由PVD工艺沉积并经历方法200中所描述的氢等离子体处理的氮化硅的介电膜产生1.2E-9的漏电流，而经由PVD工艺沉积但未经历方法200中所描述的氢等离子体处理的氮化硅层产生4.3E-6的漏电流。
此外，发明人已观察到，经由PVD工艺沉积并经历方法200中所描述的氢等离子体处理的介电层提供了与经由CVD工艺沉积的介电膜相比类似或更好的电特性。举例而言，发明人已观察到，经由PVD工艺沉积并经历方法200中所描述的氢等离子体处理的氮化硅的介电膜产生9.9的击穿电压(Vbd)，而经由CVD工艺沉积的氮化硅层提供约5.6至约7.6的击穿电压。类似地，发明人已观察到，经由PVD工艺沉积并经历方法200中所描述的氢等离子体处理的氮化硅的介电膜产生1.2E-9的漏电流，而经由CVD工艺沉积的氮化硅层提供约3E-09至约8E-09的漏电流。
回到图1，视情况耦接至靶组件114的第二能量源183可向靶组件114提供直流功率以朝向靶组件114导引等离子体。在一些实施方式中，直流功率可处于从约200W至约20千瓦(kW)范围内，但所施加直流功率的量可根据腔室几何形状(例如，靶尺寸或类似者)而变化。在一些实施方式中，亦可以与上文对于射频功率所描述的相同方式在靶寿命期间调节直流功率。可调节直流功率以控制基板上的溅射金属原子的沉积速率。举例而言，增加直流功率可导致等离子体与源材料113的相互作用增加和从靶组件114的金属原子的溅射增加。
PVD处理系统100包括可移除地设置在工艺腔室104的顶部上的腔室盖102。腔室盖102可包括靶组件114及接地组件103。工艺腔室104含有用于接收基板108的基板支撑件106。基板支撑件106可位于下接地壳体壁110内，所述下接地壳体壁可为工艺腔室104的腔室壁。可将下接地壳体壁110电耦接至腔室盖102的接地组件103，以使得向设置在腔室盖102上方的射频功率源182提供射频回程路径。射频功率源182可向下文所论述的靶组件114提供射频能量。替代地或组合地，可将直流功率源类似地耦接至靶组件114。
PVD处理系统100可包括源分配板158，所述源分配板与靶组件114的背侧相对且沿靶组件114的周边边缘电耦接至靶组件114。PVD处理系统100可包括设置在靶组件114的背侧与源分配板158之间的腔体170。腔体170可至少部分地容纳下文所论述的磁控管组件196。藉由导电支撑环164的内表面、源分配板158的面向靶的表面及靶组件114(或背板组件160)的面向源分配板的表面(例如，背侧)至少部分地界定腔体170。
PVD处理系统100进一步包括磁控管组件。磁控管组件在靶组件114附近提供旋转磁场以辅助工艺腔室104内的等离子体处理。磁控管组件包括设置在腔体170内的可旋转磁体组件148。可旋转磁体组件148围绕工艺腔室104的中心轴186旋转。
在一些实施方式中，磁控管组件包括马达176、马达轴174、齿轮组件178及可旋转磁体组件148。可旋转磁体组件148包括多个磁体150且经配置以围绕下文所描述的中心轴186旋转多个磁体150。马达176可为电动马达、气动或液压驱动机或可提供适当的扭矩的任何其他工艺兼容的机构。尽管本文描述一个说明性实施方式来说明可如何旋转可旋转磁体组件148，但亦可使用其他配置。
在使用中，磁控管组件使可旋转磁体组件148在腔体170内旋转。举例而言，在一些实施方式中，可提供马达176、马达轴174及齿轮组件178以旋转可旋转磁体组件148。在一些实施方式中，电极154与工艺腔室104的中心轴186对准，且磁控管的马达轴174可被设置成穿过接地板156中的偏心开口。将从接地板156突出的马达轴174的端部耦接至马达176。马达轴174被进一步设置成穿过源分配板158中的偏心开口，并耦接至齿轮组件178。
可藉由任何适当的手段，诸如藉由耦接至源分配板158的底表面来支撑齿轮组件178。可藉由由介电材料制造齿轮组件178的至少上表面，或藉由将绝缘体层(未示出)插入齿轮组件178与源分配板158之间或类似方式，或藉由由适当的介电材料构造马达轴174来使齿轮组件178与源分配板158绝缘。将齿轮组件178进一步耦接至可旋转磁体组件148以将由马达176提供的旋转运动传送至可旋转磁体组件148。可经由使用滑轮、齿轮或传送马达176所提供的旋转运动的其他适当的手段将齿轮组件178耦接至可旋转磁体组件148。
基板支撑件106具有面向靶组件114的主表面的材料接收表面，并支撑待在与靶组件114的主表面相对的平面位置中溅射涂布的基板108。基板支撑件106可在工艺腔室104的处理区域120中支撑基板108。将处理区域120界定为处理期间基板支撑件106上方的区域(例如，当处于处理位置中时，处于靶组件114与基板支撑件106之间)。
在一些实施方式中，基板支撑件106可为可垂直移动的，以允许经由工艺腔室104的下部中的负载锁定阀(未示出)将基板108传送至基板支撑件106，并随后升高至沉积或处理位置。可提供连接至底部腔室壁124的波纹管122来维持工艺腔室104的内容积与工艺腔室104外部的气氛分开，同时促进基板支撑件106的垂直移动。可将一种或更多种气体从气源126经由质量流量控制器128供应至工艺腔室104的下部。气源126可为气体盒(gas box)，所述气体盒经由耦接至工艺腔室104的一个或更多个气体管线提供上文所描述的方法200中所用的气体。举例而言，可将第一气体管线从气源126提供至工艺腔室104以向工艺腔室104提供氢(H2)。可将第二气体管线从气源126提供至工艺腔室104以向工艺腔室104提供氧(O2)、氮(N2)或氩(Ar)中的一者或更多者。可将第三气体管线从气源126提供至工艺腔室104以向基板支撑件106提供背侧气体(诸如氩及氢或其他适当的背侧气体的混合物)。可经由阀132将排气口130提供并耦接至泵(未图示)以便排空工艺腔室104的内部并促进维持工艺腔室104内的适当压力。
工艺腔室104进一步包括工艺配件屏蔽件(process kit shield)或屏蔽件138以围绕工艺腔室104的处理容积或中央区域且保护其他腔室部件避免来自处理的损坏和/或污染。在一些实施方式中，可将屏蔽件138连接至工艺腔室104的上接地壳体壁116的突出部分(ledge)140。如图1中所示，腔室盖102可静置在上接地壳体壁116的突出部分140上。类似于下接地壳体壁110，上接地壳体壁116可提供下接地壳体壁116与腔室盖102的接地组件103之间的射频回程路径的一部分。然而，其他射频回程路径也是可能的，诸如经由接地屏蔽件138。
屏蔽件138向下延伸且可包括具有大致恒定直径的大致管状部分，此大致管状部分大体上围绕处理区域120。屏蔽件138沿上接地壳体壁116及下接地壳体壁110的壁向下延伸至基板支撑件106的顶表面下方，并向上返回，直至到达基板支撑件106的顶表面(例如，形成屏蔽件138的底部处的U形部分)。当基板支撑件106处于下部装载位置时，盖环146静置在屏蔽件138的向上延伸的内部部分的顶部上，而当基板支撑件处于上部沉积位置时，盖环静置在基板支撑件106的外部周边上以保护基板支撑件106避免溅射沉积。额外的沉积环(未示出)可用于保护基板支撑件106的边缘避免基板108的边缘周围的沉积。
在一些实施方式中，可围绕工艺腔室104设置磁体152以便在基板支撑件106与靶组件114之间选择性提供磁场。举例而言，如图1所示，当处于处理位置时，可在刚好位于基板支撑件106上方的区域中围绕壳体壁110的外部设置磁体152。在一些实施方式中，可另外或替代地在其他位置(诸如与上接地壳体壁116相邻的位置)中设置磁体152。磁体152可为电磁体且可耦接至功率源(未示出)以便控制由电磁体产生的磁场的幅值(magnitude)。
腔室盖102大体上包括围绕靶组件114设置的接地组件103。接地组件103可包括具有第一表面157的接地板，此接地板可大体上平行于靶组件114的背侧且与此背侧相对。接地屏蔽件112可从接地板156的第一表面157延伸且围绕靶组件114。接地组件103可包括支撑构件175以支撑接地组件103内的靶组件114。
在一些实施方式中，可在支撑构件175的外部周边边缘附近将支撑构件175耦接至接地屏蔽件112的下端，且支撑构件向内径向延伸以支撑密封环181和靶组件114。密封环181可为环或具有适当截面的其他环形。密封环181可包括两个相对平面且大致平行的表面以促进在密封环181的第一侧上与靶组件114(诸如背板组件160)界面连接并在密封环181的第二侧上与支撑构件175界面连接。密封环181可由诸如陶瓷之类的介电材料制成。密封环181可使靶组件114与接地组件103绝缘。
支撑构件175可为具有中央开口以容纳靶组件114的大致平面构件。在一些实施方式中，支撑构件175可为圆形或圆盘状形状，但此形状可根据腔室盖的相应形状和/或PVD处理系统100中待处理的基板的形状而变化。
靶组件114可包括在溅射期间待沉积在基板(诸如基板108)上的源材料113(诸如金属、金属氧化物、金属合金或类似材料)。在一些实施方式中，靶组件114可实质上由源材料113制造，而无任何背板支撑源材料113。在一些实施方式中，靶组件114包括背板组件160以支撑源材料113。如图1所示，可在背板组件160的面向基板支撑件的侧面上设置源材料113。背板组件160可包括导电材料(诸如铜锌、铜铬或与靶相同的材料)，以使得可经由背板组件160将射频功率和直流功率耦接至源材料113。替代地，背板组件160可为非导电的且可包括导电元件(未示出)，诸如电馈通件或类似者。
在一些实施方式中，背板组件160包括第一背板161和第二背板162。第一背板161和第二背板162可为圆盘形、矩形、方形或可由PVD处理系统100容纳的任何其他形状。第一背板161的前侧经配置以支撑源材料113，以使得源材料的前表面与基板108(当存在时)相对。可以任何适当的方式将源材料113耦接至第一背板161。举例而言，在一些实施方式中，可将源材料113扩散接合至第一背板161。
可在第一背板161与第二背板162之间设置多组沟道169。可将第一背板161和第二背板162耦接在一起以形成实质防水密封(例如，第一背板与第二背板之间的流体密封)以防止提供至多组沟道169的冷却剂泄漏。在一些实施方式中，靶组件114可进一步包括中央支撑构件192以支撑工艺腔室104内的靶组件114。
在一些实施方式中，可在源分配板158与靶组件114的背侧之间设置导电支撑环164以将射频能量从源分配板传播至靶组件114的周边边缘。导电支撑环164可为圆柱形，其中在源分配板158的周边边缘附近将第一端166耦接至源分配板158的面向靶的表面，并在靶组件114的周边边缘附近将第二端168耦接至靶组件114的面向源分配板的表面。在一些实施方式中，在背板组件160的周边边缘附近将第二端168耦接至背板组件160的面向源分配板的表面。
在接地板156与源分配板158、导电支撑环164和靶组件114(和/或背板组件160)的外表面之间提供绝缘间隙180。可用空气或一些其他适当的介电材料(诸如陶瓷、塑胶或类似者)填充绝缘间隙180。接地板156与源分配板158之间的距离取决于接地板156与源分配板158之间的介电材料。在介电材料主要为空气的情况下，接地板156与源分配板158之间的距离可介于约15mm与约40mm之间。
接地组件103和靶组件114可藉由密封环181并藉由设置在接地板156的第一表面157与靶组件114的背侧(例如，源分配板158的面向无靶的侧面)之间的绝缘体(未示出)中的一者或更多者电隔离。
PVD处理系统100具有连接至电极154的射频功率源182(例如，射频馈送结构)。电极154可穿过接地板156并耦接至源分配板158。射频功率源182可包括射频产生器和匹配电路，例如以在操作期间最小化反射回射频产生器的反射射频能量。举例而言，由射频功率源182供应的射频能量可处于约13.56MHz至约162MHz或高于162MHz的频率范围内。举例而言，可使用非限制性频率，诸如13.56MHz、27.12MHz、40.68MHz、60MHz或162MHz。
在一些实施方式中，PVD处理系统100可包括第二能量源183以在处理期间向靶组件114提供额外能量。在一些实施方式中，第二能量源183可为直流功率源或脉冲直流功率源以提供直流能量，例如来增强靶材料的溅射率(且因此，增强基板上的沉积速率)。在一些实施方式中，第二能量源183可为类似于射频功率源182的第二射频功率源，以例如在与射频功率源182所提供的射频能量的第一频率不同的第二频率下提供射频能量。在第二能量源183为直流功率源的实施方式中，可在适合于将直流能量电耦接至靶组件114的任何位置(诸如电极154或一些其他导电构件(诸如下文所论述的源分配板158))中将第二能量源耦接至靶组件114。在第二能量源183为第二射频功率源的实施方式中，可经由电极154将第二能量源耦接至靶组件114。
电极154可为圆柱形或以其他方式呈棒状，并可与工艺腔室104的中心轴186对准(例如，可将电极154在与靶的中心轴重合的一点处耦接至靶组件，其中靶的中心轴与中心轴186重合)。与工艺腔室104的中心轴186对准的电极154促进以轴对称方式将来自射频功率源182的射频能量施加至靶组件114(例如，电极154可在与PVD腔室的中心轴对准的“单点(single point)”处将射频能量耦接至靶)。电极154的中央位置帮助消除或减小基板沉积工艺中的沉积不对称性。电极154可具有任何适当的直径。举例而言，尽管可使用其他直径，但在一些实施方式中，电极154的直径可为约0.5英寸至约2英寸。根据PVD腔室的配置，电极154可大体上具有任何适当的长度。在一些实施方式中，电极可具有约0.5英寸至约12英寸之间的长度。电极154可由任何适当的导电材料(诸如铝、铜、银或类似者)制成。替代地，在一些实施方式中，电极154可为管状。在一些实施方式中，管状电极154的直径可为适当的，例如以促进为磁控管提供中心轴。
电极154可穿过接地板156并耦接至源分配板158。接地板156可包括任何适当的导电材料(诸如铝、铜或类似者)。一个或更多个绝缘体(未示出)之间的开放空间允许沿源分配板158的表面的射频波传播。在一些实施方式中，可相对于PVD处理系统的中心轴186对称设置一个或更多个绝缘体。此定位可促进沿源分配板158的表面的对称射频波传播，并且最终到达耦接至源分配板158的靶组件114。与传统PVD腔室相比，至少部分地由于电极154的中央位置，可以更对称且均匀的方式提供射频能量。
PVD处理系统100进一步包括基板支撑阻抗电路，诸如自动电容调谐器(autocapacitance tuner)136，此基板支撑阻抗电路耦接至基板支撑件106以便调节基板108上的电压。举例而言，自动电容调谐器136可用于控制基板108上的电压，且因此控制基板电流(例如，基板位准处的离子能量)。
可将控制器194提供并耦接至PVD处理系统100的各种部件以控制各种部件的操作。控制器194包括中央处理单元(CPU)118、存储器172和支持电路173。控制器194可直接或经由与特定工艺腔室和/或支撑系统部件关联的计算机(或控制器)控制PVD处理系统100。控制器194可为任何形式通用计算机处理器中的一者，此通用计算机处理器可用于工业环境中以便控制各种腔室和子处理器。控制器194的存储器或计算机可读介质172可为可易于取得的存储器之一或更多者，诸如随机存取存储器(random access memory；RAM)、只读存储器(read only memory；ROM)、软盘、硬盘、光学存储介质(例如，压缩光盘或数字视频光盘)、闪存驱动器(flash drive)或任何其他形式的本地或远程的数字储存器。将支持电路173耦接至CPU 118以便以传统的方式支持处理器。这些电路包括高速缓冲存储器(cache)、电源、时钟电路、输入/输出电路系统和子系统和类似者。可在存储器264中将本文所描述的本发明方法(诸如方法200)存储为软件程序，此软件程序可经执行或调用来以本文所描述的方式控制PVD处理系统100的操作。亦可藉由于受CPU 118控制的硬件远程设置的第二CPU(未示出)存储和/或执行软件程序。
尽管上文是针对本公开内容的特定实施方式，但可在不脱离本公开内容的基本范围的情况下设计出本公开内容的其他和进一步的实施方式。

Claims (15)

1.一种在物理气相沉积工艺腔室中处理设置在基板支撑件的顶部上的基板的方法，所述方法包括以下步骤：
(a)经由物理气相沉积工艺在所述基板的第一表面的顶部上沉积介电层至第一厚度；
(b)向所述物理气相沉积工艺腔室的处理区域提供第一等离子体形成气体，其中所述第一等离子体形成气体包括氢，而不包括碳；
(c)向基板支撑件提供第一量的偏压功率以自所述物理气相沉积工艺腔室的所述处理区域内的所述第一等离子体形成气体形成第一等离子体；
(d)使所述介电层暴露于所述第一等离子体中；和
(e)重复步骤(a)至步骤(d)来沉积所述介电层至最终厚度。
2.如权利要求1所述的方法，其中所述介电层包括氧化钽(TaO)、氮氧化铝(AlOxNy)、碳氮氧化硅(SiOxCyNz)、氧化铪(HfOx)或氮氧化钛(TiOxNy)中的一者或更多者。
3.如权利要求1所述的方法，其中所述第一等离子体形成气体包括氢(H2)或氨(NH3)中的一者或更多者。
4.如权利要求1所述的方法，其中所述第一厚度为约5埃至约60埃。
5.如权利要求4所述的方法，其中每一随后沉积的介电层的厚度为约5埃至约60埃。
6.如权利要求1至5中任一项所述的方法，其中使所述介电层暴露于所述第一等离子体中约10秒至约30秒。
7.如权利要求1至5中任一项所述的方法，其中所述第一等离子体形成气体进一步包括惰性气体。
8.如权利要求7所述的方法，其中所述惰性气体为氩(Ar)或氮(N2)中的一者或更多者。
9.如权利要求1至5中任一项所述的方法，其中所述物理气相沉积工艺腔室中的温度为约25摄氏度至约400摄氏度。
10.如权利要求1至5中任一项所述的方法，其中在沉积所述介电层时所述物理气相沉积工艺腔室中的压力为约3毫托至约40毫托，且其中在使所述介电层暴露于所述第一等离子体中时所述物理气相沉积工艺腔室中的压力为约5毫托至约40毫托。
11.如权利要求1至5中任一项所述的方法，其中所述第一量的偏压功率为约50瓦特至约1500瓦特。
12.如权利要求1至5中任一项所述的方法，其中沉积所述介电层的步骤进一步包括以下步骤：
向所述物理气相沉积工艺腔室的处理区域提供第二等离子体形成气体；
向与所述基板相对设置的靶组件提供第二量的射频功率以在所述物理气相沉积工艺腔室的所述处理区域内形成第二等离子体；和
自所述靶组件溅射源材料以将所述介电层沉积至所述基板上。
13.如权利要求1所述的方法，其中所述第一厚度为约5埃至约60埃，其中所述第一等离子体形成气体进一步包括惰性气体，并且其中使所述介电层暴露于所述第一等离子体中约10秒至约30秒。
14.如权利要求13所述的方法，其中所述第一等离子体形成气体为氢(H2)或氨(NH3)中的一者或更多者。
15.如权利要求13至14中任一项所述的方法，其中每一随后沉积的介电层的厚度为约5埃至约60埃。
CN201680032642.7A 2015-06-19 2016-06-15 经由物理气相沉积工艺沉积介电膜的方法 Pending CN108064411A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/744,688 US9633839B2 (en) 2015-06-19 2015-06-19 Methods for depositing dielectric films via physical vapor deposition processes
US14/744,688 2015-06-19
PCT/US2016/037599 WO2016205349A1 (en) 2015-06-19 2016-06-15 Methods for depositing dielectric films via physical vapor deposition processes

Publications (1)

Publication Number Publication Date
CN108064411A true CN108064411A (zh) 2018-05-22

Family

ID=57546101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680032642.7A Pending CN108064411A (zh) 2015-06-19 2016-06-15 经由物理气相沉积工艺沉积介电膜的方法

Country Status (5)

Country Link
US (1) US9633839B2 (zh)
KR (1) KR102513422B1 (zh)
CN (1) CN108064411A (zh)
TW (1) TW201708611A (zh)
WO (1) WO2016205349A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016195986A1 (en) * 2015-06-05 2016-12-08 Applied Materials, Inc. Process chamber
WO2018094000A1 (en) 2016-11-18 2018-05-24 Applied Materials, Inc. Methods for depositing amorphous silicon layers or silicon oxycarbide layers via physical vapor deposition
US10570506B2 (en) * 2017-01-24 2020-02-25 Applied Materials, Inc. Method to improve film quality for PVD carbon with reactive gas and bias power
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
WO2019036157A1 (en) 2017-08-18 2019-02-21 Applied Materials, Inc. HIGH PRESSURE AND HIGH TEMPERATURE RECOVERY CHAMBER
EP3707746B1 (en) 2017-11-11 2023-12-27 Micromaterials LLC Gas delivery system for high pressure processing chamber
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
CN110085591A (zh) * 2018-01-25 2019-08-02 联华电子股份有限公司 制作半导体结构的方法
WO2019173006A1 (en) 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588432B (en) * 2002-06-26 2004-05-21 Taiwan Semiconductor Mfg Manufacturing process for surface modification of dielectric layer
CN1501453A (zh) * 2002-11-15 2004-06-02 台湾积体电路制造股份有限公司 低介电常数层的制造方法
US20060051506A1 (en) * 2002-11-08 2006-03-09 Yoshihide Senzaki Nitridation of high-k dielectrics
CN1799129A (zh) * 2003-11-11 2006-07-05 东京毅力科创株式会社 基板处理方法
CN101459111A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区形成方法及介质层形成方法
CN102576677A (zh) * 2009-09-24 2012-07-11 株式会社半导体能源研究所 半导体元件及其制造方法
CN103814431A (zh) * 2011-09-09 2014-05-21 应用材料公司 用于介电材料的沉积速率提高和生长动力学增强的多频溅射

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346488B1 (en) 2000-06-27 2002-02-12 Lsi Logic Corporation Process to provide enhanced resistance to cracking and to further reduce the dielectric constant of a low dielectric constant dielectric film of an integrated circuit structure by implantation with hydrogen ions
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US20090258487A1 (en) 2008-04-14 2009-10-15 Keng-Chu Lin Method for Improving the Reliability of Low-k Dielectric Materials
US8133797B2 (en) * 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
JP5375362B2 (ja) * 2009-06-24 2013-12-25 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101881729B1 (ko) * 2010-04-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 반도체 장치를 제작하기 위한 방법
US8841211B2 (en) * 2010-06-09 2014-09-23 Applied Materials, Inc. Methods for forming interconnect structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588432B (en) * 2002-06-26 2004-05-21 Taiwan Semiconductor Mfg Manufacturing process for surface modification of dielectric layer
US20060051506A1 (en) * 2002-11-08 2006-03-09 Yoshihide Senzaki Nitridation of high-k dielectrics
CN1501453A (zh) * 2002-11-15 2004-06-02 台湾积体电路制造股份有限公司 低介电常数层的制造方法
CN1799129A (zh) * 2003-11-11 2006-07-05 东京毅力科创株式会社 基板处理方法
CN101459111A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区形成方法及介质层形成方法
CN102576677A (zh) * 2009-09-24 2012-07-11 株式会社半导体能源研究所 半导体元件及其制造方法
CN103814431A (zh) * 2011-09-09 2014-05-21 应用材料公司 用于介电材料的沉积速率提高和生长动力学增强的多频溅射

Also Published As

Publication number Publication date
US9633839B2 (en) 2017-04-25
WO2016205349A1 (en) 2016-12-22
KR102513422B1 (ko) 2023-03-22
US20160372319A1 (en) 2016-12-22
TW201708611A (zh) 2017-03-01
KR20180010315A (ko) 2018-01-30

Similar Documents

Publication Publication Date Title
CN108064411A (zh) 经由物理气相沉积工艺沉积介电膜的方法
KR101760846B1 (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
US9499901B2 (en) High density TiN RF/DC PVD deposition with stress tuning
TW584905B (en) Method and apparatus for depositing films
JP3125696U (ja) 基板処理チャンバ用の内部アンテナ
KR102646228B1 (ko) 타겟 수명에 걸쳐 하나 또는 그 초과의 막 특성들을 제어하기 위한 오토 캐패시턴스 튜너 전류 보상
US9605341B2 (en) Physical vapor deposition RF plasma shield deposit control
CN103180483B (zh) 用于在高深宽比的特征结构中沉积金属的方法
US8841211B2 (en) Methods for forming interconnect structures
EP3073518B1 (en) Method for etching layer to be etched.
CN109964303A (zh) 经由物理气相沉积沉积非晶硅层或碳氧化硅层的方法
US10242873B2 (en) RF power compensation to control film stress, density, resistivity, and/or uniformity through target life
US9773665B1 (en) Particle reduction in a physical vapor deposition chamber
JP2010242212A (ja) 位相シフトによる物理的気相成長方法
JP5717783B2 (ja) 高周波同調基板バイアス物理的蒸着装置及びその駆動方法
JP5740447B2 (ja) 半導体装置の製造方法
TWI606127B (zh) 氮矽化鎢膜及其形成方法
JP2007154224A (ja) スパッタリング方法および装置
JP2020063498A (ja) タングステン膜の成膜方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180522