TWI512790B - 氧化物半導體薄膜之製造方法及電晶體之製造方法 - Google Patents

氧化物半導體薄膜之製造方法及電晶體之製造方法 Download PDF

Info

Publication number
TWI512790B
TWI512790B TW100106403A TW100106403A TWI512790B TW I512790 B TWI512790 B TW I512790B TW 100106403 A TW100106403 A TW 100106403A TW 100106403 A TW100106403 A TW 100106403A TW I512790 B TWI512790 B TW I512790B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor film
crystallized
oxygen
film
Prior art date
Application number
TW100106403A
Other languages
English (en)
Other versions
TW201232613A (en
Inventor
Tatsuya Honda
Takatsugu Omata
Yusuke Nonaka
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201232613A publication Critical patent/TW201232613A/zh
Application granted granted Critical
Publication of TWI512790B publication Critical patent/TWI512790B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Description

氧化物半導體薄膜之製造方法及電晶體之製造方法
本發明有關於氧化物半導體膜之結晶化方法及使用該氧化物半導體膜的電晶體。
近年來，已積極進行典型為扁平面板顯示器之顯示裝置的研究及發展，並且用於這些的許多者中之電晶體係形成在玻璃基板上並使用諸如非晶矽及多晶矽之矽半導體。
有鑑於此，已專注在一種技術上，藉其取代使用矽半導體而使用氧化物半導體來製造電晶體並應用此電晶體於電子裝置及光學裝置。例如，專利文獻1及專利文獻2揭露技術，藉其使用為單組分金屬氧化物之氧化鋅或為同系化合物之In-Ga-Zn-O為基的氧化物作為氧化物半導體來製造電晶體，並使用為顯示裝置之畫素的切換元件或之類。
並且，使用氧化物半導體之許多電晶體使用非晶氧化物半導體作為通道區域。藉由使用非晶氧化物半導體之電晶體，相較於使用非晶矽的電晶體可獲得較高的場效遷移率。然而，針對至高性能裝置之應用，需要具有高結晶度之氧化物半導體，藉此可獲得甚至更高的場效遷移率，且已經展開各種結晶化技術之研究及發展(見專利文獻3及專利文獻4)。
[引用] [專利文獻]
[專利文獻1]日本公開專利申請案號2007-123861
[專利文獻2]日本公開專利申請案號2007-96055
[專利文獻3]日本公開專利申請案號2008-311342
[專利文獻4]日本公開專利申請案號2009-295997
欲結晶化氧化物半導體膜，必須於600℃或更高的溫度執行熱處理，或雷射照射處理。然而，由於氧化物半導體為具有大原子結合能的材料，熔點高如2000℃或更高，且難以形成具有高結晶度之氧化物半導體膜。
有鑑於此，在本發明之一實施例中，一目的在於提供具有高結晶度之氧化物半導體膜的製造方法。此外，另一目的在於提供具有高場效遷移率的使用氧化物半導體膜的電晶體之製造方法。
在本發明之一實施例中，當製造氧化物半導體膜時，在故意不含氧的周圍環境中形成氧化物半導體膜，並接著使氧化物半導體膜受到在含氧的氣體周圍環境中之熱處理以結晶化氧化物半導體膜。
本發明之一實施例中的氧化物半導體膜不限於單層的氧化物半導體膜，且可應用於其中層壓具有不同構成元素之氧化物半導體或具有相同構成元素但不同組成比例之氧化物半導體的氧化物半導體膜。
在本發明之另一實施例中，在基板上方形成第一氧化物半導體膜，藉由第一熱處理結晶化該第一氧化物半導體膜，在故意不含氧的周圍環境中於該結晶化之第一氧化物半導體膜上方形成第二氧化物半導體膜，並接著在含氧的周圍環境中執行第二熱處理來結晶化該第二氧化物半導體膜。
在本發明之另一實施例中，在故意不含氧的周圍環境中在基板上方形成第一氧化物半導體膜，藉由第一熱處理結晶化該第一氧化物半導體膜，在故意不含氧的周圍環境中於該結晶化之第一氧化物半導體膜上方形成第二氧化物半導體膜，並接著在含氧的周圍環境中執行第二熱處理來結晶化該第二氧化物半導體膜。
並且，在形成第一氧化物半導體膜及第二氧化物半導體膜之後，執行其中完成於第一溫度及第二溫度之加熱的熱處理，以於第一溫度結晶化第一氧化物半導體膜並於第二溫度結晶化第二氧化物半導體膜。
此外，針對第一氧化物半導體膜及第二氧化物半導體膜兩者，作為氧化物半導體膜，可應用下列者：典型為In-O為基的氧化物半導體、Sn-O為基的氧化物半導體、或Zn-O為基的氧化物半導體之單組分氧化物半導體；或典型為In-Sn-Ga-Zn-O為基的氧化物半導體、In-Ga-Zn-O為基的氧化物半導體、In-Sn-Zn-O為基的氧化物半導體、In-Al-Zn-O為基的氧化物半導體、Sn-Ga-Zn-O為基的氧化物半導體、Al-Ga-Zn-O為基的氧化物半導體、Sn-Al-Zn-O為基的氧化物半導體、In-Zn-O為基的氧化物半導體、Sn-Zn-O為基的氧化物半導體、或Al-Zn-O為基的氧化物半導體的多組分氧化物半導體。
注意到在此說明書中，「故意不含氧的周圍環境」意指「其中所形成氧化物半導體膜為缺氧的周圍環境」。
於上述中，藉由結晶化的第一氧化物半導體膜作為晶種發生第二氧化物半導體膜之結晶化。
並且，針對第一氧化物半導體膜及第二氧化物半導體膜兩者，在故意不含氧的周圍環境中於該結晶化之氧化物半導體膜的情況中，在氮氣、氦氣、氖氣、氬氣、氙氣、或氪氣之周圍環境中形成氧化物半導體膜。
注意到，針對第一氧化物半導體膜及第二氧化物半導體膜兩者，藉由在含氧的氣體周圍環境中執行熱處理來結晶化在故意不含氧的周圍環境中所形成之氧化物半導體膜，以相關於基板的表面具有c軸取向。
注意到針對第一氧化物半導體膜及第二氧化物半導體膜兩者，藉由結晶化在故意不含氧的周圍環境中所形成之氧化物半導體膜，藉由在含氧的氣體周圍環境中執行熱處理，結晶化之氧化物半導體膜的載子密度變成小於1×1014 /cm3 。
並且，藉由使用為本發明之一實施例的氧化物半導體膜之製造方法來形成通道區域，可製造出具有高場效遷移率之電晶體。
可製造出具有高結晶度之氧化物半導體膜。並且，可製造出具有高場效遷移率之電晶體。
注意到，例如，在電路操作期間改變電流流動方向的情況中，「源極」及「汲極」的功能可變成對換。因此，在此說明書中，可使用術語「源極」及「汲極」來分別指汲極及源極。
(實施例1)
在此實施例中，將敘述具有高結晶度之氧化物半導體膜的製造方法。並且，除了單組分氧化物半導體外，可將此實施例中所述之結晶化方法應用至所有多組分氧化物半導體。
不特別限制其上形成氧化物半導體膜之基板，只要其可承受此製程的處理溫度。針對玻璃基板，使用例如鋁矽玻璃、鋁硼矽玻璃、或鋇硼矽玻璃之玻璃材料。注意到較佳使用含有BaO及B2 O3 使BaO的量大於B2 O3 的量之玻璃基板。
並且，取代上述玻璃基板，可使用諸如氧化釔穩定氧化鋯(YSZ)基板之陶瓷基板或諸如藍寶石基板的以絕緣體製成之基板，還有亦形成具有接近氧化物半導體膜之晶格常數的單晶基板。此外，取代石英基板或結晶化的玻璃基板，可使用諸如塑膠基板、藉由在諸如矽的半導體基板之表面上或以金屬材料形成之導電基板的表面上形成絕緣膜而獲得之基板的有機基板。
接下來，在基板上形成氧化物半導體膜。在此實施例中之氧化物半導體係指單組分氧化物半導體及所有多組分氧化物半導體，且作為單組分氧化物半導體，可提供In-O為基、Sn-O為基、Zn-O為基的氧化物半導體及之類，並且作為多組分氧化物半導體，In-Sn-Ga-Zn-O為基、In-Ga-Zn-O為基、In-Sn-Zn-O為基、In-Al-Zn-O為基、Sn-Ga-Zn-O為基、Al-Ga-Zn-O為基、Sn-Al-Zn-O為基、In-Zn-O為基、Sn-Zn-O為基、Al-Zn-O為基的氧化物半導體及之類。
在故意不含氧的周圍環境中執行氧化物半導體膜之形成。詳言之，較佳在稀有氣體(氬、氦、氖、氙、或氪)周圍環境或氮周圍環境中執行其。
並且，作為氧化物半導體膜之形成方法，可提供濺鍍法、真空蒸發法、電子束蒸發法(EB蒸發法)、分子束磊晶法(MBE法)、反應性沉積磊晶法(RDE法)、雷射剝蝕法、及之類。注意到，在使用真空蒸發法或電子束蒸發法(EB蒸發法)的情況中，藉由在10-4 Pa或更少之高真空中執行膜形成，可形成希望的氧化物半導體膜。
並且，可在加熱或不加熱基板的同時執行上述方法，然而，藉由在加熱基板的同時形成氧化物半導體，來自基板的熱能可用於形成晶格，其為較佳。此外，較佳於高溫執行在形成期間之基板的加熱。
接下來，執行熱處理以執行結晶化。尤其在此實施例中，在600℃或更高執行熱處理以結晶化氧化物半導體膜。必須在大氣或含氧的周圍環境中執行此熱處理。在此，針對結晶化，在大氣中執行熱處理1小時。
不特別限制用於熱處理之熱處理設備，且該設備可設有一裝置，用以藉由熱輻射或熱傳導從諸如電阻式加熱元件之加熱元件加熱基板。例如，作為熱處理設備，可使用電爐、或諸如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備。LRTA設備為藉由從諸如鹵素燈、金屬鹵化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)加熱基板之設備。GRTA設備為使用高溫氣體來執行熱處理的設備。並且，可藉由以準分子雷射或之類的雷射照射執行熱處理。
藉由上述熱處理，可獲得具有高結晶度之氧化物半導體膜。獲得此結果，因為在結晶化之前的氧化物半導體膜為在故意不含氧的周圍環境中所形成之氧化物半導體膜。
依照上述方式，藉由在故意不含氧的周圍環境中形成氧化物半導體膜，形成缺氧的氧化物半導體膜，並接著藉由執行熱處理，加速結晶化。
推測藉由在故意不含氧的周圍環境中形成氧化物半導體膜，在所形成的氧化物半導體膜中發生缺氧，減少氧化物半導體膜之原子密度，並形成具有許多空間的結構。此外，推測當含有具有許多空間的結構之氧化物半導體膜受到熱處理時，氧化物半導體之構成原子變得較容易移動至基板表面上；故較容易形成晶格，並加速結晶化。
並且，藉由在含氧的周圍環境中執行用於結晶化氧化物半導體膜的熱處理，供應氧至氧化物半導體膜，並補償氧化物半導體膜中之缺氧。亦可視覺證實此。具有很少缺氧及寬帶隙的氧化物半導體膜為透明且無色，但在故意不含氧的周圍環境中所形成的氧化物半導體膜吸收可見光且變成褐色。褐色的氧化物半導體膜藉由執行在含氧的周圍環境中之熱處理而變成原始透明的氧化物半導體膜。
可藉由X射線繞射(XRD)來評估氧化物半導體膜之結晶度。從X射線繞射的結果，在故意不含氧的周圍環境中形成之氧化物半導體膜中，觀察到X射線繞射波峰，其表示在相關於基板與c軸取向的同時發生結晶化。此外，藉由使用霍爾(Hall)效應測量法或電容電壓測量法(C -V 測量法)，可證實載子密度少於1×1014 /cm3 。因此，可證實獲得具有高結晶度之氧化物半導體膜。
(C -V 測量法之說明)
可藉由使用氧化物半導體膜來製造MOS電容器並接著評估該MOS電容器的電容電壓測量(C -V 測量)的結果(C -V 特性)來計算在此說明書中所述之氧化物半導體膜的載子密度。在下列步驟(1)至(3)中執行載子密度的測量。(1)獲得繪製MOS電容器的閘極電壓Vg 及電容值C 的C -V 特性。(2)從C -V 特性獲得繪製閘極電壓Vg 及(1/C )2 之間的關係之圖，並且計算在圖中之弱反轉區中的(1/C )2 之導數值。(3)將所得的導數值代入下列表達載子密度Nd 的公式(1)。注意到在公式(1)中，e 代表基本電荷、ε0 代表真空介電常數、且ε代表氧化物半導體之相對介電常數。
[公式1]
藉由上述步驟，可計算出氧化物半導體膜中之載子密度。
(實施例2)
實施例1中所述之具有高結晶度的氧化物半導體膜之製造方法可應用至其中層壓兩或更多層的氧化物半導體膜，還有至單層氧化物半導體膜。
在此實施例中，將參照第1A至1D圖敘述結晶化兩層氧化物半導體膜之方法。
在此實施例中，在形成第一氧化物半導體膜102以如第1A圖中所示般接觸基板101之後，使第一氧化物半導體膜102受到熱處理，藉此形成如第1B圖中所示般之結晶化的第一氧化物半導體膜121。接下來，在故意不含氧的周圍環境中形成第二氧化物半導體膜103以如第1C圖中所示般接觸結晶化的第一氧化物半導體膜121，並接著使其受到在含氧的周圍環境中之熱處理，以結晶化層壓於結晶化的第一氧化物半導體膜121上方的第二氧化物半導體膜103，並獲得具有高結晶度之第二氧化物半導體膜104，如第1D圖中所示。
由於可藉由使用結晶化的第一氧化物半導體膜121作為晶種來結晶化第二氧化物半導體膜103，即使在使用被視為難以結晶化的多組分氧化物半導體膜(如In-Ga-Zn-O為基的氧化物半導體膜)作為第二氧化物半導體膜103的情況中，可輕易結晶化第二氧化物半導體膜103。例如，可使用Zn-O為基的氧化物半導體膜作為第一氧化物半導體膜102，並使用In-Ga-Zn-O為基的氧化物半導體膜作為第二氧化物半導體膜103。注意到針對第一氧化物半導體膜102，較佳使用具有與第二氧化物半導體膜103相同晶體結構還有具有接近第二氧化物半導體膜103的晶格常數之氧化物半導體。
可由具有不同構成元素之氧化物半導體膜或具有相同構成元素但不同組成比例之氧化物半導體膜形成第一氧化物半導體膜102及第二氧化物半導體膜103。注意到可由具有相同構成元素及相同組成比例之相同氧化物半導體形成第一氧化物半導體膜102及第二氧化物半導體膜103。這意味著可形成相同氧化物半導體膜兩次作為第一氧化物半導體膜102及第二氧化物半導體膜103。
作為其上形成此實施例之氧化物半導體的基板，可使用與實施例1中所述之相同基板。
作為第一氧化物半導體膜102，可使用與實施例1中所述之相同膜。雖較佳使用被輕易結晶化的Zn-O為基的氧化物半導體或之類作為第一氧化物半導體膜102，可使用不被輕易結晶化的多組分氧化物半導體膜(如In-Ga-Zn-O為基的氧化物半導體膜)作為第一氧化物半導體膜，這係藉由使其之厚度為薄至使結晶化變得容易的程度。詳言之，厚度較佳少於10 nm。
並且，不特別限制第一氧化物半導體膜102的形成方法，且可提供濺鍍法、真空蒸發法、電子束蒸發法(EB蒸發法)、分子束磊晶法(MBE法)、反應性沉積磊晶法(RDE法)、雷射剝蝕法、及之類。例如，藉由濺鍍法，可在含氧周圍環境、稀有氣體(典型為氬)周圍環境、或故意不含氧的周圍環境(如氮周圍環境)中執行膜形成。
並且，雖可在加熱或不加熱基板的同時執行第一氧化物半導體膜102的形成，藉由在加熱基板的同時形成第一氧化物半導體膜102，來自基板的熱能可用於對準晶格，其為較佳。此外，較佳於高溫執行在形成期間之基板的加熱。
接下來，使第一氧化物半導體膜102受到熱處理以執行結晶化。尤其在此實施例中，在600℃或更高執行熱處理以執行結晶化。雖可在惰性氣體周圍環境中執行此熱處理，較佳在大氣或含氧的周圍環境中執行其，且在此，在大氣中執行熱處理1小時。藉此程序，可獲得結晶化的第一氧化物半導體膜121。注意到，若將在加熱基板的同時所形成的第一氧化物半導體膜102結晶化至使其可作為結晶化第二氧化物半導體膜103的晶種之程度，則可省略該熱處理。
不特別限制用於該熱處理中之熱處理設備，並可使用實施例1中所述之設備。
接下來，在結晶化的第一氧化物半導體膜121上形成第二氧化物半導體膜103。在故意不含氧的周圍環境中形成第二氧化物半導體膜103。並且，針對第二氧化物半導體膜103，使用不被輕易結晶化的多組分氧化物半導體(如In-Ga-Zn-O為基的氧化物半導體膜)。
針對第二氧化物半導體膜103，較佳使用具有與結晶化的第一氧化物半導體膜121相同晶體結構還有具有接近結晶化的第一氧化物半導體膜121的晶格常數之氧化物半導體膜，因為可更輕易地結晶化第二氧化物半導體膜103。
作為在故意不含氧的周圍環境中形成第二氧化物半導體膜103之方法，可執行實施例1中所述之方法。並且，雖可在加熱或不加熱基板的同時執行第二氧化物半導體膜103的形成，藉由在加熱基板的同時形成第二氧化物半導體膜103，來自基板的熱能可用於對準晶格，其為較佳。此外，較佳於高溫執行在形成期間之基板的加熱。
接下來，使層壓於結晶化的第一氧化物半導體膜121上方的第二氧化物半導體膜103受到熱處理，並結晶化第二氧化物半導體膜103。尤其在此實施例中，在600℃或更高執行熱處理以執行結晶化。較佳在大氣或含氧的周圍環境中執行其，且在此，在大氣中執行熱處理1小時。
不特別限制用於該熱處理中之熱處理設備，並可使用實施例1中所述之設備。
藉由上述熱處理，可獲得如第1D圖中所示之具有高結晶度的第二氧化物半導體膜104。
在上述方式中，藉由在故意不含氧的周圍環境中於結晶化的第一氧化物半導體膜121上方形成第二氧化物半導體膜103，亦即，藉由在結晶化的第一氧化物半導體膜121上方形成缺氧的第二氧化物半導體膜103並接著執行熱處理，加速第二氧化物半導體膜103的結晶化。
推測藉由在故意不含氧的周圍環境中於結晶化的第一氧化物半導體膜121上方形成第二氧化物半導體膜103，在所形成的第二氧化物半導體膜103中發生缺氧，減少氧化物半導體膜之原子密度，並形成具有許多空間的結構。此外，推測當含有具有許多空間的結構之氧化物半導體膜受到熱處理時，氧化物半導體膜之構成原子變得較容易移動至基板表面上；故較容易形成晶格，並加速結晶化。
並且，藉由在含氧的周圍環境中執行用於結晶化氧化物半導體膜的熱處理，供應氧至氧化物半導體膜，並補償氧化物半導體膜中之缺氧。亦可視覺證實此。具有很少缺氧及寬帶隙的氧化物半導體膜為透明且無色，但在故意不含氧的周圍環境中所形成的氧化物半導體吸收可見光且變成褐色。褐色的氧化物半導體膜藉由執行在含氧的周圍環境中之熱處理而變成原始透明的氧化物半導體膜。
在此實施例中，可藉由與實施例1中所述之相同方法來評估結晶度。從X射線繞射的結果，在具有高結晶度之第二氧化物半導體膜104中，觀察到X射線繞射波峰，其表示在相關於基板與c軸取向的同時發生結晶化。此外，藉由使用霍爾效應測量法或電容電壓測量法(C -V 測量法)，可證實載子密度少於1×1014 /cm3 。
此外，在其中藉由熱處理結晶化第二氧化物半導體膜之步驟中，於上描寫僅結晶化第二氧化物半導體膜。然而，在結晶化的第一氧化物半導體膜121中含有非晶區域的情況中，在其中藉由熱處理結晶化第二氧化物半導體膜之步驟中，結晶化甚至更多第一氧化物半導體膜，並接著結晶化第二氧化物半導體膜。例如，針對在含氧的周圍環境中所形成並接著被結晶化之第一氧化物半導體膜，藉由在故意不含氧的周圍環境中形成第二氧化物半導體膜並接著在含氧的周圍環境中執行熱處理，亦可改善第一氧化物半導體膜之結晶度。因此，本發明之一實施例的包括其中第一氧化物半導體膜及第二氧化物半導體膜為結晶化的結構。
並且，在此實施例中，在形成第一氧化物半導體膜及第二氧化物半導體膜之後，可藉由其中於第一溫度及第二溫度完成加熱的熱處理來結晶化第一氧化物半導體膜及第二氧化物半導體膜。在此情況中，第一氧化物半導體膜必須為比第二氧化物半導體膜更容易被結晶化的氧化物半導體膜。例如，第一氧化物半導體膜為在比第二氧化物半導體膜更低溫度被結晶化的氧化物半導體膜。
注意到雖在此實施例中敘述為結晶化的兩層氧化物半導體膜之製造方法，層壓氧化物半導體膜不限於此，且針對其中層壓兩或更多層之氧化物半導體膜，可在故意不含氧的周圍環境中形成層壓氧化物半導體膜的至少一層並接著使其受到在含氧的周圍環境中之熱處理，藉此結晶化層壓的氧化物半導體膜。
可與在其他實施例及範例中所述之結構、方法、及之類適當地結合使用在此實施例中所述之結構、方法、及之類。
(實施例3)
在此實施例中，將參照第2A至2E圖敘述包括實施例1及實施例2中所述之氧化物半導體膜的電晶體之製造方法。
第2A至2E圖為關於電晶體之製造程序的剖面圖。注意到在此所述之電晶體110為倒交錯型電晶體。
之後，將參照第2A至2E圖敘述在基板105上方製造電晶體110之程序。
首先，在基板105上方形成閘極電極111。
如先前實施例中所述般，具有絕緣表面之基板105必須有可承受至少後續執行的熱處理之耐熱性。例如，在使用玻璃基板作為基板105的情況中，較佳使用具有在730℃或更高之應變點的基板。作為玻璃基板，例如，使用諸如鋁矽玻璃、鋁硼矽玻璃、或鋇硼矽玻璃之玻璃材料。注意到藉由相較於氧化硼(B2 O3 )含有較多的氧化鋇(BaO)，可獲得較實用的耐熱玻璃。因此，較佳使用相較於氧化硼含有較大量的氧化鋇之玻璃基板。並且，取代玻璃基板，可使用以諸如陶瓷基板、石英基板、或藍寶石基板的以絕緣體所形成之基板。替代地，可使用結晶化玻璃或之類。又替代地，可使用藉由在諸如矽的半導體基板或以金屬材料製成之導電基板的表面上形成絕緣膜而獲得之基板。
注意到可在基板105與閘極電極111之間形成充當基底的絕緣膜。該絕緣膜具有防止雜質元素從基板105擴散的功能，並可使用選自氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜、及之類之一或複數膜來加以形成。
在形成於下所述之導電膜之後於第一光微影步驟及蝕刻步驟中形成閘極電極111。可藉由使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧的金屬材料或含有任何這些金屬作為主要組分的合金材料來形成導電膜。替代地，可使用典型為摻雜有諸如磷之雜質元素的多晶矽的半導體。其之結構可為單層結構或層壓結構。並且，在使用鋁或銅作為導電膜的情況中，較佳與耐火金屬材料結合使用以避免耐熱性及腐蝕的問題。注意到欲形成導電膜，可使用濺鍍法、真空蒸發法、CVD法、或之類。
並且，可藉由噴墨法來形成用於第一光微影步驟中的阻劑遮罩。由於當藉由噴墨法形成阻劑遮罩時無需光罩，可減少製造成本。注意到，藉由使閘極電極111具有錐形的形式，改善以後續形成之閘極絕緣膜107的覆蓋，其為較佳。在使用光微影步驟的情況中，可藉由在後退阻劑遮罩的同時蝕刻來獲得錐形的形式。
接下來，在閘極電極111上方形成閘極絕緣膜107。可藉由使用電漿CVD法、濺鍍法、或之類來形成閘極絕緣膜107。閘極絕緣膜107可形成為選自氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜、氧化鉭膜、氧化鎵膜、及之類的一或複數膜的單層或層壓層。在此實施例中，作為閘極絕緣膜107，藉由濺鍍法形成氧化矽膜。注意到當藉由濺鍍法形成氧化矽膜時，可在加熱基板的同時執行其。
欲盡可能避免將氫、羥基、及濕氣包含到閘極絕緣膜107中，作為形成閘極絕緣膜107之預先處理，較佳預熱其上形成閘極電極111的基板105以解吸吸附於基板105之諸如氫或濕氣的雜質。並且，設置在預熱室中之抽空單元較佳為捕集真空泵，其將於後敘述。此外，替代地，可在其上形成上至源極電極115a及汲極電極115b的基板105上執行此預熱。注意到可省略此預熱處理之步驟。
接下來，在閘極絕緣膜107上方形成具有2 nm或更多且200 nm或更少且較佳5 nm或更多且30 nm或更少之厚度的氧化物半導體膜129。
針對氧化物半導體膜129，可藉由先前實施例中所述之方法形成先前實施例中所述之單組分氧化物半導體膜及多組分氧化物半導體膜。注意到在此實施例中，使用濺鍍法來形成In-Ga-Zn-O為基的氧化物半導體。
作為藉由濺鍍法形成氧化物半導體膜129之靶材，可使用具有In2 O3 ：Ga2 O3 ：ZnO=1：1：1[莫耳比率]的組成比例之靶材。靶材之材料及組成不限於此，且例如，可使用具有In2 O3 ：Ga2 O3 ：ZnO=1：1：2[莫耳比率]或In2 O3 ：Ga2 O3 ：ZnO=1：1：4[莫耳比率]的組成比例之靶材。
在此實施例中，藉由使用In-Ga-Zn-O為基的金屬氧化物靶材之濺鍍法來形成將被結晶化的氧化物半導體膜。
金屬氧化物靶材中的金屬氧化物的相對密度為80%或更高；較佳95%或更高；且更佳99.9%或更高。使用具有高相對密度之金屬氧化物靶材。
氧化物半導體膜129之形成周圍環境為故意不含氧的周圍環境；亦即，僅含有典型為氬之稀有氣體的氣體周圍環境。詳言之，較佳使用高純度氣體之周圍環境，其中移除諸如氫、水、羥基、或氫化物之雜質下至1 ppm或更低的濃度(較佳，10 ppb或更低的濃度)。
當形成氧化物半導體膜129時，例如，將基板105保持在維持於減壓狀態中之處理室中，並且加熱基板105，使基板105之溫度到達100℃或更高並低於550℃，且較佳200℃或更高且400℃或更低，或基板105之溫度可設定在室溫(15℃或更高且35℃或更低)。此外，較佳藉由在移除處理室中之濕氣的同時，引進從其移除掉氫、水、及之類的濺鍍氣體，使用上述的靶材來形成氧化物半導體膜129。藉由在加熱基板105的同時形成氧化物半導體膜129，可減少氧化物半導體膜中所含之雜質。此外，可減少濺鍍造成的破壞。注意到為了移除處理室中的氫或濕氣，較佳使用捕集真空泵。例如，可使用低溫泵、離子泵、鈦昇華泵、或之類。可使用設置冷陷的渦輪泵。藉由使用低溫泵或之類的抽空，可從處理室移除氫、水、或之類，並可減少氧化物半導體膜129中的雜質濃度。
氧化物半導體膜129之形成條件為，例如，基板105與靶材間之60 mm的距離；0.4 Pa之壓力；0.5 kW之直流電(DC)功率；且氬周圍環境(100%氬)。注意到較佳使用脈衝式直流電(DC)電源，因為可減少粒子並且膜厚度分佈變成均勻。氧化物半導體膜129的厚度設定在1 nm或更多且50 nm或更少；較佳1 nm或更多且30 nm或更少；更佳1 nm或更多且10 nm或更少。藉由形成具有這種厚度之氧化物半導體膜129，可抑制微型化造成的短通道效應。然而，由於適當厚度隨所使用之氧化物半導體材料、半導體裝置之用途、及之類而變，可根據將使用的材料、用途、及之類來適當地決定氧化物半導體膜129之厚度。
注意到在以濺鍍法形成氧化物半導體膜129之前，較佳執行反向濺鍍，藉其引進氬氣體，並移除附著至閘極絕緣膜107的表面之粒子，以減少在閘極絕緣膜107與氧化物半導體膜129之間的界面之電阻。反向濺鍍意指一種藉由使用在氬周圍環境中的RF電源來施加電壓至基板的表面以在基板附近中形成電漿而修改基板之表面的方法。注意到取代氬周圍環境，可使用氮周圍環境、氦周圍環境或之類。替代地，可使用添加氧、一氧化二氮或之類至其之氬周圍環境。又替代地，可使用添加氯、四氟化碳、或之類至其之氬周圍環境。注意到如先前實施例中所述般，當形成氧化物半導體膜時，較佳在氬周圍環境中執行其。在第2A圖中顯示直到此時之步驟。
接下來，對所形成之氧化物半導體膜129執行第一熱處理，並形成具有高結晶度之氧化物半導體膜130。於600℃或更高執行熱處理以結晶化氧化物半導體膜129。由於在此熱處理中，在補償氧化物半導體膜129之缺氧的氧之同時執行結晶化，較佳在大氣或含氧的周圍環境中執行其，並在此，在大氣中於650℃執行熱處理1小時。
注意到在此步驟中，連同結晶化氧化物半導體膜129，可移除氧化物半導體膜129中之雜質(例如，氫、水、或羥基)。亦即，藉由第一熱處理減少具有高結晶度之氧化物半導體膜130中之氫濃度，並可減少具有高結晶度之氧化物半導體膜130的帶隙中之施子能階或缺陷能階。
不限制用於熱處理之熱處理設備，只要其為可藉此由來自諸如電阻式加熱元件之加熱元件之熱輻射或熱傳導執行熱處理的設備。例如，作為熱處理設備，可使用電爐、或諸如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備。LRTA設備為藉由從諸如鹵素燈、金屬鹵化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)加熱基板之設備。GRTA設備為使用高溫氣體來執行熱處理的設備。並且，可藉由以準分子雷射或之類的雷射照射執行熱處理。藉由上述熱處理步驟，可獲得具有高結晶度之氧化物半導體膜130。在第2B圖中顯示此步驟。
在第一熱處理中，減少氧化物半導體膜129中之雜質，並形成為i型(本質半導體)或極接近i型的氧化物半導體膜130。此外，藉由使用為i型(本質半導體)或極接近i型的氧化物半導體膜130於電晶體，該電晶體可為具有優異特性之電晶體。
注意到可在後續將敘述的處理成島狀氧化物半導體膜之後執行第一熱處理，或可執行第一熱處理多次來取代一次。
在此實施例中，雖使用結晶化單層氧化物半導體膜130作為用於電晶體之通道區域中的氧化物半導體膜，用於電晶體之通道區域中的氧化物半導體膜可為實施例2中所述的結晶化且層壓的氧化物半導體膜。
接下來，藉由第二光微影步驟及蝕刻步驟將氧化物半導體膜130處理成島狀氧化物半導體膜131。注意到可藉由噴墨法形成用於光微影步驟中的阻劑遮罩。由於當藉由噴墨法形成阻劑遮罩時不使用光罩，可減少製造成本。
注意到在於閘極絕緣層107中形成接觸孔的情況中，可在與氧化物半導體膜130之處理相同的時間執行形成接觸孔之步驟。
氧化物半導體膜130之蝕刻步驟可為乾蝕刻或濕蝕刻，可執行這兩者。例如，作為用於氧化物半導體膜130之濕蝕刻的蝕刻劑，可使用磷酸、醋酸、及硝酸的混合溶液，或氫氧化銨一過氧化氫的混合物(31 wt%之過氧化氫溶液：28 wt%之氨水：水=5：2：2(體積比))。並且，可使用ITO07N(由KANTO CHEMICAL CO.,INC所生產)。
注意到在可在後續敘述的形成源極電極及汲極電極之後、在源極電極及汲極電極上方形成絕緣膜之後、或之類執行第二熱處理。
接下來，在閘極絕緣膜107及島狀氧化物半導體膜131上方形成將變成源極電極115a及汲極電極115b的導電膜(包括可同時形成之佈線)。作為用於源極電極115a及汲極電極115b的導電膜，可使用針對閘極電極111所述之導電膜。在此實施例中，使用鈦膜作為導電膜。
在藉由第三光微影步驟在導電膜上方形成阻劑遮罩並接著藉由執行選擇性蝕刻來形成源極電極115a及汲極電極115b之後，移除阻劑遮罩(參見第2C圖)。
可使用紫外線光、KrF雷射光、或ArF雷射光來執行在第三光微影步驟中於形成阻劑遮罩期間之曝光。注意到電晶體之通道長度取決於在源極電極層及汲極電極層之間的距離。因此，針對在形成製造具有少於25 nm的通道長度之電晶體中所用之遮罩期間的曝光，較佳使用具有數奈米至數十奈米之短波長的極紫外線光。在藉由極紫外線光之曝光中，解析度很高且焦深很大。因此，電晶體之通道長度可為10 nm或更多及1000 nm(1μm)或更少，並且可增加電路的操作速度。此外，可藉由微型化來減少半導體裝置之耗電量。
並且，為了減少光微影程序中之光罩的數量及步驟的數量，可使用以多色調遮罩所形成之阻劑遮罩來執行蝕刻步驟。由於使用多色調遮罩所形成之阻劑遮罩具有含有不同厚度之區域並可藉由蝕刻來進一步改變形狀，可在複數蝕刻步驟中使用該阻劑遮罩來提供不同的圖案。因此，可藉由一多色調遮罩來形成對應至兩或更多種不同圖案的阻劑遮罩。藉此，可減少曝光遮罩的數量並亦可減少對應之光微影步驟的數量，藉此可簡化程序。
注意到當蝕刻作用為源極電極115a及汲極電極115b的導電膜時，希望優化蝕刻條件以不藉由蝕刻使島狀氧化物半導體膜131分開。然而，難以獲得其中僅蝕刻導電膜而完全不蝕刻島狀氧化物半導體膜131的這種條件，並且當蝕刻導電膜時，有其中蝕刻島狀氧化物半導體膜131的一部分並形成溝渠部(凹部)之情況。
針對作用為源極電極115a及汲極電極115b的導電膜之蝕刻，可執行濕蝕刻或乾蝕刻。注意到從微型化元件的觀點來看，較佳使用乾蝕刻。可根據待蝕刻之材料適當選擇蝕刻氣體及蝕刻劑。在此實施例中，使用鈦膜作為導電膜並使用In-Ga-Zn-O為基的氧化物半導體作為島狀氧化物半導體膜131；因此，在例如施加濕蝕刻的情況中，可使用氫氧化銨-過氧化氫的混合物(氨、水、及過氧化氫之混合溶液)。
並且，希望藉由執行使用諸如N2 O、N2 、或Ar之氣體的電漿處理，移除附著至島狀氧化物半導體膜131的外露表面之氫、水、及之類。
接下來，在閘極絕緣膜107、島狀氧化物半導體膜131、源極電極115a、及汲極電極115b上方形成絕緣膜116。希望以諸如水或氫的雜質不會混合到絕緣膜116中之方式形成絕緣膜116以具有至少1 nm或更多之厚度。絕緣膜116之形成方法的一範例為在不暴露至大氣的情況下執行濺鍍法。當氫會進入絕緣膜116中時，因氫進入島狀氧化物半導體膜131、氫提取在島狀氧化物半導體膜131中之氧、或之類的緣故，減少島狀氧化物半導體膜131之背通道區域的電阻(成為n型)，且有在島狀氧化物半導體膜131中形成寄生通道的問題。有鑑於此，針對絕緣膜116，希望使用含氧之絕緣膜，諸如氧化矽膜、氧氮化矽膜、氧化鋁膜、或氧氮化鋁膜。
在此實施例中，藉由濺鍍法以基板在100℃之溫度形成具有200 nm的厚度之氧化矽膜作為絕緣膜116。注意到可在加熱基板的同時形成絕緣膜116，且基板之溫度可設定在室溫(25℃)或更高及300℃或更低。較佳在稀有氣體(典型為氬)周圍環境、氧周圍環境、或稀有氣體及氧之混合氣體周圍環境中執行氧化矽膜之形成，並可使用氧化矽靶材或矽靶材作為靶材。此外，當形成氧化矽膜時所使用之氣體希望為從其移除諸如氫或水之雜質的高純度氣體。
此外，以和閘極絕緣膜107及氧化物半導體膜129相同的方式，為了減少絕緣膜116中所含之雜質的濃度，在藉由濺鍍法形成氧化矽膜的情況中，較佳使用捕集真空泵(諸如低溫泵)移除處理室中殘留的濕氣。
接下來，在惰性氣體周圍環境中或氧周圍環境中執行第二熱處理。可使用與第一熱處理中所用之設備相同的設備作為熱處理設備。並且，加熱溫度越高，因光照射或BT應力之施加的緣故，電荷量在臨限電壓(Vth)中變得更被抑制。然而，當加熱溫度增加超過320℃時會發生啟通特性之退化，加熱溫度設定在200℃或更高及450℃或更低，且較佳250℃或更高及350℃或更低。例如，可在氮周圍環境中於250℃執行該熱處理一小時。藉由執行第二熱處理，可抑制電晶體之電氣特性中的改變(變異)。並且，由於絕緣膜116含氧，以和第一熱處理中相同方式，藉由從絕緣膜116供應氧至島狀氧化物半導體膜131以補償島狀氧化物半導體膜131中之缺氧。
注意到在此實施例中，雖在形成絕緣膜116之後執行第二熱處理，只要在氧周圍環境中執行第二熱處理，第二熱處理之時序不限於此。例如，可在第一熱處理之後執行第二熱處理。此外，藉由讓第一熱處理亦作用為第二熱處理，可省略第二熱處理。然而，若在惰性氣體周圍環境中執行第二熱處理，必須在絕緣膜116之後執行第二熱處理。
亦即，藉由第一熱處理及第二熱處理，可高度純化島狀氧化物半導體膜131所以盡可能地不含有非為主要組分之雜質，藉此形成為i型(本質)或極接近i型的氧化物半導體膜。
透過上述步驟，形成電晶體110(參見第2D圖)。
注意到希望在絕緣膜116上方形成保護絕緣膜106(參見第2E圖)。保護絕緣膜106防止來自外部之氫、水、或之類的進入。作為保護絕緣膜106，例如，可使用氮化矽膜、氮化鋁膜、或之類。雖對於形成方法無特別限制，RF濺鍍法適合作為保護絕緣膜106之形成方法，因產率優異。
注意到在形成保護絕緣膜106之後，可在大氣中於100℃或更高及200℃或更低額外執行熱處理一小時或更多及30小時或更少。
依照此方式，藉由使用具有高結晶度之氧化物半導體膜作為電晶體之通道區域，可改善電晶體110的場效遷移率。
可與在其他實施例及範例中所述之結構、方法、及之類適當地結合使用在此實施例中所述之結構、方法、及之類。
[範例1]
在此範例中，敘述藉由本發明之一實施例的製造方法所形成之氧化物半導體膜的結晶度。
首先，藉由濺鍍法在玻璃基板上形成具有500 nm之厚度的In-Ga-Zn-O為基的氧化物半導體(此後稱為IGZO)而不加熱基板。IGZO之靶材組成為In2 O3 ：Ga2 O3 ：ZnO=1：1：1[莫耳比率]且在形成期間的施加電壓及施加壓力分別為0.5 kW及0.4 Pa。
此時，在形成期間供應的周圍環境氣體(氬氣體及氧氣)設定在下列五個條件1至5下。
(條件1)
氬：氧=45 sccm：0 sccm
(條件2)
氬：氧=35 sccm：10 sccm
(條件3)
氬：氧=25 sccm：20 sccm
(條件4)
氬：氧=15 sccm：30 sccm
(條件5)
氬：氧=5 sccm：40 sccm
接下來，使在條件1至5下所形成之每一IGZO膜受到在大氣中於650℃之熱處理1小時。
欲評估受到熱處理之每一試樣的結晶度，藉由外平面法(out-of-plane method)測量X射線繞射(XRD)。第3圖顯示在熱處理之後的XRD頻譜的氣體流率相依性。水平軸代表X射線繞射角2θ，且垂直軸代表X射線繞射強度。XRD頻譜代表來自晶格表面之X射線反射強度，並顯示頻譜之波峰強度越大，半頻寬越窄，結晶度越高。注意到晶格表面及X射線繞射角互相對應，且若晶體結構與晶格表面不同，出現XRD頻譜之處不同。
從第3圖，證實在其中氧流率為0 sccm的條件1(氬：氧=45 sccm：0 sccm)下所形成之IGZO膜的XRD頻譜中，觀察到在2θ=28°至32°、42°、47°、及57°附近之尖銳的波峰；然而，在條件2至條件5下所形成之IGZO膜的XRD頻譜中，僅觀察到寬廣的波峰。注意到第3圖中之括號中的數字代表其上反射X射線的晶格表面。藉此，證實雖在其中缺少氧原子的條件下，如在其中氧流率為0 sccm的條件1下。結晶化會進展，以在供應氧氣之條件下形成之IGZO膜(條件2至條件5)，結晶化不會進展。
此外，從上述X射線繞射的結果證實，在藉由執行熱處理而結晶化的IGZO膜中，晶體在相關於基板表面之c軸取向的同時生長。
根據上述，可藉由在大氣中對在不供應氧氣且僅供應氬的氣體周圍環境中所形成之IGZO膜執行熱處理而形成具有高結晶度之IGZO膜。
[範例2]
在此範例中，敘述藉由本發明之一實施例的製造方法所形成之具有高結晶度的氧化物半導體膜。在此範例中，敘述層壓的氧化物半導體膜之結晶度。
首先，藉由濺鍍法而不加熱基板，在石英基板上形成具有5 nm之厚度的In-Ga-Zn-O為基的氧化物半導體膜作為第一氧化物半導體膜(此後稱為第一IGZO膜)。第一IGZO之靶材組成為In2 O3 ：Ga2 O3 ：ZnO=1：1：1[莫耳比率]且施加電壓及施加壓力分別為0.5 kW及0.4 Pa。此外，在形成期間供應之氣體類型及其流率為氬：氧=30 sccm：15 sccm。
接下來，使第一IGZO膜受到在大氣中於700℃之熱處理1小時以結晶化第一IGZO膜。
接下來，藉由濺鍍法而不加熱基板，在結晶化的第一IGZO膜上形成具有50 nm之厚度的In-Ga-Zn-O為基的氧化物半導體作為第二氧化物半導體膜(此後稱為第二IGZO膜)。並且，根據條件6至條件9設定在第二IGZO膜之形成期間的氣體類型及其流率。第二IGZO之靶材、施加電壓、及施加壓力與第一IGZO膜的條件相同。此後，第一IGZO膜及第二IGZO膜統稱為「層壓的IGZO膜」。
(條件6)
氬：氧=45 sccm：0 sccm
(條件7)
氬：氧=35 sccm：10 sccm
(條件8)
氬：氧=25 sccm：20 sccm
(條件9)
氬：氧=15 sccm：30 sccm
接下來，使根據條件6至條件9所形成之每一層壓的IGZO膜受到在大氣中於1000℃之熱處理1小時。
欲評估受到熱處理之每一試樣的結晶度，藉由外平面法(out-of-plane method)測量X射線繞射(XRD)。第4圖顯示XRD頻譜的氣體流率相依性。水平軸代表X射線繞射角2θ，且垂直軸代表X射線繞射強度。XRD頻譜代表來自晶格表面之X射線反射強度，並顯示頻譜之波峰強度越大，半頻寬越窄，結晶度越高。注意到晶格表面及X射線繞射角互相對應，且若晶體結構與晶格表面不同，出現XRD頻譜之處不同。
從第4圖，由於在根據條件6至條件9所形成之所有層壓的IGZO膜中在2θ=33°附近觀察到對應至(009)表面的波峰，亦證實這些層壓的IGZO膜為結晶化。此外，證實在其中氧流率為0 sccm的條件6(氬：氧=45 sccm：0 sccm)下所形成之層壓的IGZO膜的XRD頻譜具有比在條件7至條件9下所形成之層壓的IGZO膜之XRD頻譜的峰值更高的強度。這顯示在其中氧流率為0 sccm的條件6(氬：氧=45 sccm：0 sccm)下所形成之IGZO膜的結晶度高於在條件7至條件9下所形成之層壓的IGZO膜之結晶度。
此外，從層壓的IGZO膜之X射線繞射的結果，證實在此範例中所述之層壓的IGZO膜中，晶體在相關於該些基板之c軸取向的同時生長。
根據上述，關於層壓的IGZO膜，同樣可藉由使在不供應氧氣，如條件6中般，所形成之層壓的IGZO膜受到在大氣中之熱處理可形成具有高結晶度之IGZO膜。此外，亦可藉由在故意不含氧的周圍環境中形成第二IGZO膜，並接著在含氧的周圍環境中中執行熱處理來改善含氧的周圍環境中所形成的第一IGZO膜之結晶度。
此申請案依據在2010年3月5日向日本專利局申請之日本專利申請案序號2010-048604，其全部內容以引用方式併於此。
101．．．基板
102．．．第一氧化物半導體膜
103．．．第二氧化物半導體膜
104．．．第二氧化物半導體膜
105．．．基板
106．．．保護絕緣膜
107．．．閘極絕緣膜
110．．．電晶體
111．．．閘極電極
115a．．．源極電極
115b．．．汲極電極
116．．．絕緣膜
121．．．第一氧化物半導體膜
129．．．氧化物半導體膜
130．．．氧化物半導體膜
131．．．氧化物半導體膜
在附圖中：
第1A至1D圖為繪示根據本發明之一實施例的結晶化程序之剖面圖；
第2A至2E圖為繪示根據本發明之一實施例的電晶體之製造程序的剖面圖；
第3圖繪示經熱處理之氧化物半導體膜的X射線繞射之測量結果；以及
第4圖繪示在層壓氧化物半導體膜受到熱處理後的X射線繞射之測量結果。

Claims (16)

  1. 一種半導體裝置之製造方法，包含下列步驟：在基板上方形成第一氧化物半導體膜；藉由執行第一熱處理結晶化該第一氧化物半導體膜；在故意不含氧的周圍環境中於該結晶化之第一氧化物半導體膜上方形成第二氧化物半導體膜；以及藉由在含氧的周圍環境中執行第二熱處理來結晶化該第二氧化物半導體膜。
  2. 一種半導體裝置之製造方法，包含下列步驟：在基板上方形成第一氧化物半導體膜；藉由執行第一熱處理結晶化該第一氧化物半導體膜；在第二氧化物半導體膜形成於其中之缺氧的周圍環境中於該結晶化之第一氧化物半導體膜上方形成該第二氧化物半導體膜；以及藉由在含氧的周圍環境中執行第二熱處理來結晶化該第二氧化物半導體膜。
  3. 一種半導體裝置之製造方法，包含下列步驟：在基板上方形成第一氧化物半導體膜；在故意不含氧的周圍環境中於該第一氧化物半導體膜上方形成第二氧化物半導體膜；以及執行在含氧的周圍環境中於第一溫度及第二溫度完成加熱的熱處理，其中在該第一溫度結晶化該第一氧化物半導體膜，其中在該第二溫度結晶化該第二氧化物半導體膜，且 其中該第一溫度低於該第二溫度。
  4. 一種半導體裝置之製造方法，包含下列步驟：在基板上方形成第一氧化物半導體膜；在第二氧化物半導體膜形成於其中之缺氧的周圍環境中於該第一氧化物半導體膜上方形成該第二氧化物半導體膜；及執行在含氧的周圍環境中於第一溫度及第二溫度完成加熱的熱處理，其中在該第一溫度結晶化該第一氧化物半導體膜，其中在該第二溫度結晶化該第二氧化物半導體膜，且其中該第一溫度低於該第二溫度。
  5. 一種半導體裝置之製造方法，包含下列步驟：在基板上方形成閘極電極；在該閘極電極上方形成閘極絕緣膜；在該閘極絕緣膜上方形成第一氧化物半導體膜；藉由執行第一熱處理來結晶化該第一氧化物半導體膜；在故意不含氧的周圍環境中於該結晶化的第一氧化物半導體膜上方形成第二氧化物半導體膜；藉由在含氧的周圍環境中執行第二熱處理來結晶化該第二氧化物半導體膜；在該結晶化的第二氧化物半導體膜上方形成源極電極及汲極電極；在該結晶化的第二氧化物半導體膜、該源極電極、及 該汲極電極上方形成含氧原子的絕緣膜；以及藉由執行第三熱處理來氧化該結晶化的第一氧化物半導體膜和該結晶化的第二氧化物半導體膜。
  6. 一種半導體裝置之製造方法，包含下列步驟：在基板上方形成閘極電極；在該閘極電極上方形成閘極絕緣膜；在該閘極絕緣膜上方形成第一氧化物半導體膜；藉由執行第一熱處理來結晶化該第一氧化物半導體膜；在第二氧化物半導體膜形成於其中之缺氧的周圍環境中於該結晶化之第一氧化物半導體膜上方形成該第二氧化物半導體膜；藉由在含氧的周圍環境中執行第二熱處理來結晶化該第二氧化物半導體膜；在該結晶化的第二氧化物半導體膜上方形成源極電極及汲極電極；在該結晶化的第二氧化物半導體膜、該源極電極、及該汲極電極上方形成含氧原子的絕緣膜；以及藉由執行第三熱處理來氧化該結晶化的第一氧化物半導體膜和該結晶化的第二氧化物半導體膜。
  7. 一種半導體裝置之製造方法，包含下列步驟：在基板上方形成閘極電極；在該閘極電極上方形成閘極絕緣膜；在該閘極絕緣膜上方形成第一氧化物半導體膜； 在故意不含氧的周圍環境中於該第一氧化物半導體膜上方形成第二氧化物半導體膜；執行在含氧的周圍環境中於第一溫度及低於該第一溫度之第二溫度完成加熱的第一熱處理，以在該第一溫度結晶化該第一氧化物半導體膜，以及在該第二溫度結晶化該第二氧化物半導體膜；在該結晶化的第一氧化物半導體膜和該結晶化的第二氧化物半導體膜上方形成源極電極及汲極電極；在該結晶化的第一氧化物半導體膜、該結晶化的第二氧化物半導體膜、該源極電極、及該汲極電極上方形成含氧原子的絕緣膜；以及藉由執行第二熱處理來氧化該結晶化的第一氧化物半導體膜及該結晶化的第二氧化物半導體膜。
  8. 一種半導體裝置之製造方法，包含下列步驟：在基板上方形成閘極電極；在該閘極電極上方形成閘極絕緣膜；在該閘極絕緣膜上方形成第一氧化物半導體膜；在第二氧化物半導體膜形成於其中之缺氧的周圍環境中於該第一氧化物半導體膜上方形成該第二氧化物半導體膜；執行在含氧的周圍環境中於第一溫度及低於該第一溫度之第二溫度完成加熱的第一熱處理，以在該第一溫度結晶化該第一氧化物半導體膜，以及在該第二溫度結晶化該第二氧化物半導體膜； 在該結晶化的第一氧化物半導體膜和該結晶化的第二氧化物半導體膜上方形成源極電極及汲極電極；在該結晶化的第一氧化物半導體膜、該結晶化的第二氧化物半導體膜、該源極電極、及該汲極電極上方形成含氧原子的絕緣膜；以及藉由執行第二熱處理來氧化該結晶化的第一氧化物半導體膜及該結晶化的第二氧化物半導體膜。
  9. 如申請專利範圍第1至8項之任一項所述的半導體裝置之製造方法，其中在故意不含氧的周圍環境中形成該第一氧化物半導體膜。
  10. 如申請專利範圍第1至8項之任一項所述的半導體裝置之製造方法，其中使用該結晶化的第一氧化物半導體膜作為晶種來結晶化該第二氧化物半導體膜。
  11. 如申請專利範圍第1至8項之任一項所述的半導體裝置之製造方法，其中該第一氧化物半導體膜及該第二氧化物半導體膜的至少一者選自In-Sn-Ga-Zn-O為基的氧化物半導體、In-Ga-Zn-O為基的氧化物半導體、In-Sn-Zn-O為基的氧化物半導體、In-Al-Zn-O為基的氧化物半導體、Sn-Ga-Zn-O為基的氧化物半導體、Al-Ga-Zn-O為基的氧化物半導體、Sn-Al-Zn-O為基的氧化物半導體、In-Zn-O為基的氧化物半導體、Sn-Zn-O為基的氧化物半導體、Al-Zn-O為基的氧化物半導體、In-O為基的氧化物半導體、Sn-O為基的氧化物半導體、及Zn-O為基的氧化物半導體。
  12. 如申請專利範圍第1至8項之任一項所述的半導體 裝置之製造方法，其中該第一氧化物半導體膜及該第二氧化物半導體膜對於該基板的表面具有c軸取向。
  13. 如申請專利範圍第1至8項之任一項所述的半導體裝置之製造方法，其中該第一氧化物半導體膜及該第二氧化物半導體膜的載子密度小於1×1014 /cm3 。
  14. 如申請專利範圍第1至8項之任一項所述的半導體裝置之製造方法，其中在加熱該基板的同時形成該第一氧化物半導體膜及該第二氧化物半導體膜的至少一者。
  15. 如申請專利範圍第1至8項之任一項所述的半導體裝置之製造方法，其中故意不含氧的該周圍環境為氮氣、氦氣、氖氣、氬氣、氙氣、或氪氣之周圍環境。
  16. 如申請專利範圍第1至8項之任一項所述的半導體裝置之製造方法，其中在不供應氧氣的情況下藉由濺鍍法形成該第二氧化物半導體膜。
TW100106403A 2010-03-05 2011-02-25 氧化物半導體薄膜之製造方法及電晶體之製造方法 TWI512790B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010048604 2010-03-05

Publications (2)

Publication Number Publication Date
TW201232613A TW201232613A (en) 2012-08-01
TWI512790B true TWI512790B (zh) 2015-12-11

Family

ID=44531699

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106403A TWI512790B (zh) 2010-03-05 2011-02-25 氧化物半導體薄膜之製造方法及電晶體之製造方法

Country Status (5)

Country Link
US (1) US8703531B2 (zh)
JP (7) JP2011205089A (zh)
KR (1) KR101878206B1 (zh)
TW (1) TWI512790B (zh)
WO (1) WO2011108346A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101457833B1 (ko) * 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI557910B (zh) 2011-06-16 2016-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8969130B2 (en) 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
JP6143423B2 (ja) * 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9577107B2 (en) * 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US9722049B2 (en) 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
WO2015097586A1 (en) * 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016119465A (ja) * 2014-12-18 2016-06-30 株式会社半導体エネルギー研究所 結晶性半導体膜の作成方法、および半導体装置
TWI686874B (zh) * 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
WO2017158843A1 (ja) * 2016-03-18 2017-09-21 堺ディスプレイプロダクト株式会社 表示パネル及び表示パネルの製造方法
JP6827287B2 (ja) * 2016-09-28 2021-02-10 株式会社日立ハイテク プラズマ処理装置の運転方法
WO2018168639A1 (ja) * 2017-03-14 2018-09-20 シャープ株式会社 半導体装置およびその製造方法
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
CN118763123A (zh) * 2019-09-24 2024-10-11 乐金显示有限公司 薄膜晶体管及其基板及包括该薄膜晶体管的显示设备
KR20220094734A (ko) 2020-12-29 2022-07-06 에이디알씨 주식회사 산화물 반도체의 결정화 방법, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 표시 패널 및 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200901482A (en) * 2007-05-08 2009-01-01 Idemitsu Kosan Co Semiconductor device, thin film transistor and methods for manufacturing the semiconductor device and the thin film transistor
US20090152506A1 (en) * 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04300292A (ja) * 1991-03-26 1992-10-23 Sumitomo Electric Ind Ltd 複合酸化物超電導薄膜の成膜方法
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100532080B1 (ko) 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2004006686A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) * 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN103121799A (zh) 2004-03-09 2013-05-29 出光兴产株式会社 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
CN101336485B (zh) 2005-12-02 2012-09-26 出光兴产株式会社 Tft基板及tft基板的制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
WO2008099863A1 (ja) 2007-02-16 2008-08-21 Idemitsu Kosan Co., Ltd. 半導体，半導体装置及び相補型トランジスタ回路装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101612130B1 (ko) 2007-03-20 2016-04-12 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5465825B2 (ja) 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5466940B2 (ja) * 2007-04-05 2014-04-09 出光興産株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2008261031A (ja) * 2007-04-13 2008-10-30 Toppan Printing Co Ltd マグネトロンスパッタリング装置、成膜方法及び有機電界発光素子の製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US7982216B2 (en) * 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5515285B2 (ja) * 2008-07-25 2014-06-11 株式会社リコー Ｍｉｓ積層構造体の作製方法およびｍｉｓ積層構造体
KR101513601B1 (ko) * 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5403390B2 (ja) * 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5434000B2 (ja) * 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI569454B (zh) * 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI633605B (zh) * 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5403464B2 (ja) 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
CN102484140B (zh) 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
EP2544237B1 (en) * 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
TWI512997B (zh) * 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR20230174763A (ko) * 2009-11-13 2023-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065216A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102333270B1 (ko) 2009-12-04 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102450889B1 (ko) * 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI615920B (zh) * 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120064665A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200901482A (en) * 2007-05-08 2009-01-01 Idemitsu Kosan Co Semiconductor device, thin film transistor and methods for manufacturing the semiconductor device and the thin film transistor
US20090152506A1 (en) * 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film

Also Published As

Publication number Publication date
JP6126156B2 (ja) 2017-05-10
JP2019153794A (ja) 2019-09-12
JP2017152717A (ja) 2017-08-31
JP7101739B2 (ja) 2022-07-15
JP2011205089A (ja) 2011-10-13
JP6792017B2 (ja) 2020-11-25
JP2022137143A (ja) 2022-09-21
JP5882283B2 (ja) 2016-03-09
JP2021044559A (ja) 2021-03-18
JP2015181163A (ja) 2015-10-15
JP2014053628A (ja) 2014-03-20
WO2011108346A1 (en) 2011-09-09
KR20130045252A (ko) 2013-05-03
JP6506340B2 (ja) 2019-04-24
US8703531B2 (en) 2014-04-22
TW201232613A (en) 2012-08-01
KR101878206B1 (ko) 2018-07-16
US20110217815A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
TWI512790B (zh) 氧化物半導體薄膜之製造方法及電晶體之製造方法
US11710795B2 (en) Semiconductor device comprising oxide semiconductor with c-axis-aligned crystals
TWI585862B (zh) 半導體元件和該半導體元件的製造方法
JP2024069258A (ja) 半導体装置
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
TWI497611B (zh) 半導體裝置及其製造方法
JP5615540B2 (ja) 半導体装置の作製方法
JP5138163B2 (ja) 電界効果型トランジスタ
TWI527122B (zh) 堆疊式氧化物材料，半導體裝置，以及製造該半導體裝置之方法
US8685787B2 (en) Manufacturing method of semiconductor device
JP2022101670A (ja) 半導体装置
JP6505804B2 (ja) 薄膜トランジスタ
KR20120102748A (ko) 전계 효과 트랜지스터
JP6143423B2 (ja) 半導体装置の製造方法
JP2011109032A (ja) 薄膜トランジスタ
JP4031021B2 (ja) 薄膜トランジスタの作製方法