JP2015181163A - 酸化物半導体膜の作製方法 - Google Patents

酸化物半導体膜の作製方法 Download PDF

Info

Publication number
JP2015181163A
JP2015181163A JP2015075204A JP2015075204A JP2015181163A JP 2015181163 A JP2015181163 A JP 2015181163A JP 2015075204 A JP2015075204 A JP 2015075204A JP 2015075204 A JP2015075204 A JP 2015075204A JP 2015181163 A JP2015181163 A JP 2015181163A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
film
heat treatment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015075204A
Other languages
English (en)
Other versions
JP6126156B2 (ja
Inventor
本田　達也
Tatsuya Honda
達也 本田
貴嗣 小俣
Takashi Komata
貴嗣 小俣
野中　裕介
Yusuke Nonaka
裕介 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015075204A priority Critical patent/JP6126156B2/ja
Publication of JP2015181163A publication Critical patent/JP2015181163A/ja
Application granted granted Critical
Publication of JP6126156B2 publication Critical patent/JP6126156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

【課題】結晶性の高い酸化物半導体膜の作製方法、また、高い電界効果移動度を有するトランジスタの作製方法を提供する。
【解決手段】基板上に酸素を意図的に含ませない雰囲気で酸化物半導体膜を形成し、酸素を含む雰囲気で熱処理をして、酸化物半導体膜を結晶化させ酸化物半導体膜を作製する。また、基板上に、ゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸素を意図的に含ませない雰囲気で酸化物半導体膜を形成し、酸素を含む雰囲気での第１の熱処理をして、酸化物半導体を結晶化させ、結晶化した酸化物半導体膜上にソース電極およびドレイン電極を形成し、結晶化した酸化物半導体膜、ソース電極及びドレイン電極上に酸素原子を含む絶縁膜を形成し、結晶化した酸化物半導体膜を第２の熱処理により酸化させトランジスタを作製する。
【選択図】図３

Description

本発明は、酸化物半導体膜の結晶化方法、および該酸化物半導体膜を用いたトランジスタ
に関する。
近年、フラットパネルディスプレイに代表される表示装置において、盛んに研究開発がな
されており、その多くに用いられているトランジスタは、ガラス基板上にて、アモルファ
スシリコンや多結晶シリコンなどのシリコン半導体によって形成されている。
シリコン半導体を用いたトランジスタに代わって、酸化物半導体を用いてトランジスタを
作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半
導体として一元系金属酸化物である酸化亜鉛や、ホモロガス化合物であるＩｎ−Ｇａ−Ｚ
ｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子など
に用いる技術が、特許文献１および特許文献２で開示されている。
また、酸化物半導体を用いたトランジスタの多くは、チャネル領域にアモルファス酸化物
半導体が用いられている。アモルファス酸化物半導体を用いたトランジスタは、アモルフ
ァスシリコンを用いたトランジスタより高い電界効果移動度が得られる。しかし、高機能
デバイスに応用するためには、さらに高い電界効果移動度が得られる結晶性の高い酸化物
半導体が求められており、さまざまな結晶化技術の研究開発がなされている（特許文献３
および特許文献４を参照。）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２００８−３１１３４２号公報 特開２００９−２９５９９７号公報
酸化物半導体膜を結晶化させるには、６００℃以上の高温の熱処理、またはレーザ照射処
理が必要とされる。しかし、酸化物半導体は原子の結合エネルギーが大きな材料であるた
め、融点は２０００℃以上と高く、結晶性の高い酸化物半導体膜を形成することは困難で
あった。
そこで、本発明の一態様は、結晶性の高い酸化物半導体膜の作製方法を提供することを課
題の一とする。また、該酸化物半導体膜を用いた高い電界効果移動度を有するトランジス
タの作製方法を提供することを課題の一とする。
本発明の一態様は、酸化物半導体膜を作製する際に、酸素を意図的に含ませない雰囲気で
酸化物半導体膜を形成したのち、酸素を含むガス雰囲気中で酸化物半導体膜に熱処理をし
、酸化物半導体膜を結晶化させることである。
また、本実施の一形態の酸化物半導体膜は、単層の酸化物半導体膜に限定されず、構成元
素の異なる酸化物半導体、同じ構成元素であっても組成比の異なる酸化物半導体を積層し
た酸化物半導体膜にも適用できる。
また、本発明の他の一態様は、基板に第１の酸化物半導体膜を形成し、第１の熱処理によ
り第１の酸化物半導体膜を結晶化させ、結晶化した第１の酸化物半導体膜の上に酸素を意
図的に含ませない雰囲気で第２の酸化物半導体を形成したのち、酸素を含むガス雰囲気中
で第２の熱処理をし、第２の酸化物半導体膜を結晶化させることである。
また、本発明の他の一態様は、酸素を意図的に含ませない雰囲気で、基板に第１の酸化物
半導体膜を形成し、第１の熱処理により第１の酸化物半導体膜を結晶化させ、結晶化した
第１の酸化物半導体膜上に第２の酸化物半導体膜を、酸素を意図的に含ませない雰囲気で
形成したのち、酸素を含むガス雰囲気中で第２の熱処理をし、第２の酸化物半導体膜を結
晶化させることである。
また、第１の酸化物半導体膜および第２の酸化物半導体膜を形成した後に、第１の温度お
よび第２の温度で加熱する熱処理をし、第１の温度で第１の酸化物半導体膜を結晶化させ
、第２の温度で第２の酸化物半導体膜を結晶化させることができる。
また、第１の酸化物半導体膜および第２の酸化物半導体膜を問わず、酸化物半導体膜とし
て、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などに
代表される一元系酸化物半導体、およびＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ
−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−
Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｚｎ−Ｏ系酸化物半導
体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体などに代表される多
元系酸化物半導体を適用することができる。
なお、本明細書において、「酸素を意図的に含ませない雰囲気」とは、「形成した酸化物
半導体膜が酸素欠損する雰囲気」である。
上記において、第２の酸化物半導体膜の結晶化は、結晶化した第１の酸化物半導体膜を種
結晶として結晶化が生じる。
また、第１の酸化物半導体膜および第２の酸化物半導体膜を問わず、酸素を意図的に含ま
せない雰囲気で、酸化物半導体膜を形成する際は、窒素ガス、ヘリウムガス、ネオンガス
、アルゴンガス、キセノンガスまたはクリプトンガス雰囲気で形成することである。
なお、第１の酸化物半導体膜および第２の酸化物半導体膜を問わず、酸素を意図的に含ま
せない雰囲気で形成した酸化物半導体膜は、酸素を含むガス雰囲気中で熱処理することで
基板面に対してｃ軸配向しながら結晶化する。
なお、第１の酸化物半導体膜および第２の酸化物半導体膜を問わず、酸素を意図的に含ま
せない雰囲気で形成した酸化物半導体膜を、酸素を含むガス雰囲気中で熱処理して結晶化
させることで、結晶化した酸化物半導体膜のキャリア密度は１×１０１４／ｃｍ３未満で
ある。
また、本発明の一態様である酸化物半導体膜の作製方法をチャネル領域の形成に用いるこ
とで、高い電界効果移動度を有するトランジスタを作製することができる。
高い結晶性を有する酸化物半導体膜を作製することができる。また、高い電界効果移動度
を有するトランジスタを作製することができる。
本発明の一態様を示す結晶化工程を説明する断面図である。 本発明の一態様を示すトランジスタの作製工程を説明する断面図である。 熱処理をした酸化物半導体膜のＸ線回折の測定結果を説明する図である。 積膜した酸化物半導体膜を熱処理した後のＸ線回折の測定結果を説明する図である。
「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などに
は入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の
用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態では、結晶性の高い酸化物半導体膜の作製方法について説明する。また、本
実施の形態で記す結晶化方法は一元系酸化物半導体だけではなく、全ての多元系酸化物半
導体にも適用することができる。
酸化物半導体膜を形成する基板としては、本作製過程の処理温度に耐えうるものであれば
特に限定されない。ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウ
ケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられる。なお、Ｂ２Ｏ
３よりＢａＯを多く含むガラス基板を用いることが好ましい。
さらに、上記のガラス基板に代えて、イットリア安定化ジルコニア（ＹＳＺ）基板等のセ
ラミック基板、サファイア基板等の絶縁体からなる基板を用いても良く、他にも形成する
酸化物半導体膜の格子定数に近い単結晶基板なども用いることができる。また、石英基板
や結晶化ガラスだけではなく、プラスチック等の有機基板、または、シリコンウェハ等の
半導体基板の表面や金属材料よりなる導電性の基板の表面に絶縁性の膜を形成したものを
用いることもできる。
次に、酸化物半導体膜を基板上に形成する。本実施の形態における酸化物半導体とは一元
系酸化物半導体および、全ての多元系酸化物半導体であり、一元系酸化物半導体としては
、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系等の酸化物半導体が挙げられ、多元系酸化物半導
体としては、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系
、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系等
の酸化物半導体が挙げられる。
酸化物半導体膜を形成する際は、酸素を意図的に含ませない雰囲気で行う。具体的には希
ガス（代表的にはアルゴン、ヘリウム、ネオン、キセノン、クリプトン）雰囲気または、
窒素雰囲気で行うのが良い。
また、酸化物半導体膜の形成方法としては、スパッタリング法や、真空蒸着法、電子ビー
ム蒸着法（ＥＢ蒸着法）、分子線エピタキシー法（ＭＢＥ法）、反応堆積エピタキシー法
（ＲＤＥ法）、レーザアブレーション法などを挙げることができる。なお、真空蒸着法、
電子ビーム蒸着法（ＥＢ蒸着法）で行う際は、１０−４Ｐａ以下の高真空状態で行うこと
で、所望の酸化物半導体膜を形成することができる。
また、上記した方法は、基板を加熱しながら行ってもよいし、基板を加熱せずに行っても
良いが、基板を加熱しながら酸化物半導体を形成することで、基板からの熱エネルギーを
結晶格子の形成に利用できるため好ましい。また、形成する際の基板加熱は高温のほうが
より好ましい。
次に、熱処理をして結晶化を行う。特に本実施の形態では、酸化物半導体膜を結晶化させ
るため６００℃以上で熱処理を行う。この熱処理は、大気中もしくは酸素を含むガス雰囲
気中で行う必要がある。ここでは該結晶化として、大気雰囲気下で１時間の熱処理を行う
。
熱処理に用いる熱処理装置は特に限定されず、抵抗発熱体などの発熱体からの熱伝導また
は熱輻射によって、基板を加熱する装置を備えていてもよい。例えば、熱処理装置として
、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、Ｌ
ＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、
ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ
、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射に
より、基板を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装
置である。また、エキシマレーザ等のレーザ照射による熱処理も行うことができる。
上記熱処理によって、結晶性の高い酸化物半導体膜を得ることができる。これは、結晶化
させる前の酸化物半導体膜が、酸素を意図的に含ませない雰囲気で形成された酸化物半導
体膜であるために得られた結果である。
以上のように、酸素を意図的に含ませない雰囲気で酸化物半導体膜を形成することで、酸
素欠損した酸化物半導体膜を形成し、その後に熱処理を行うことで結晶化が促進される。
酸素を意図的に含ませない雰囲気で酸化物半導体膜を形成すると、形成された酸化物半導
体膜中で酸素欠損が生じ、酸化物半導体膜の原子密度は低下し、隙間の多い構造となると
推測される。そして、隙間の多い構造の酸化物半導体膜を熱処理すると、酸化物半導体の
構成原子は、基板面を動きやすくなるため、結晶格子が形成されやすくなり、結晶化が促
進されるものと推測される。
また、酸素を含む雰囲気中で、酸化物半導体膜を結晶化させる熱処理を行うことにより、
酸素が酸化物半導体膜に供給され、該酸化物半導体膜の酸素欠損を補填する。このことは
、視覚的にも確認される。酸素欠損が少なく、バンドギャップの広い酸化物半導体膜は無
色透明であるが、酸素を意図的に含ませない雰囲気で形成した酸化物半導体膜は可視光を
吸収し褐色となる。褐色の酸化物半導体膜は、酸素を含むガス雰囲気で熱処理を行うこと
で本来の透明な酸化物半導体膜となる。
酸化物半導体膜の結晶性はＸ線回折（ＸＲＤ）で評価することができる。Ｘ線回折結果か
ら、酸素を意図的に含ませない雰囲気で形成した酸化物半導体膜は、基板に対してｃ軸配
向しながら結晶化することを示すＸ線回折ピークが観測される。さらに、ホール効果測定
やＣＶ測定法（Ｃａｐａｃｉｔａｎｃｅ Ｖｏｌｔａｇｅ法）を用いることにより、キャ
リア密度が１×１０１４／ｃｍ３未満であることが確認できる。これより、結晶性の高い
酸化物半導体膜が得られたことを確認することができる。
（ＣＶ測定方法の説明）
本明細書中に示す酸化物半導体膜中のキャリア密度は、酸化物半導体膜を用いたＭＯＳキ
ャパシタを作製し、当該ＭＯＳキャパシタのＣＶ測定（Ｃａｐａｃｉｔａｎｃｅ Ｖｏｌ
ｔａｇｅ Ｍｅａｓｕｒｅｍｅｎｔ）の結果（ＣＶ特性）を評価することで求めることが
可能である。キャリア密度の測定は、次の（１）−（３）の手順で行う。（１）ＭＯＳキ
ャパシタのゲート電圧Ｖｇと、容量Ｃとの関係をプロットしたＣ−Ｖ特性を取得する。（
２）当該Ｃ−Ｖ特性からゲート電圧Ｖｇと、（１／Ｃ）２との関係を表すグラフを取得し
、当該グラフにおいて弱反転領域での（１／Ｃ）２の微分値を求める。（３）得られた微
分値を、キャリア密度Ｎｄを表す以下の式（１）に代入する。なお、式（１）において、
ｅは電気素量、ε０は真空の誘電率、εは酸化物半導体の比誘電率である。

以上の手順により、酸化物半導体膜中のキャリア密度を求めることができる。
（実施の形態２）
実施の形態１で示した結晶性の高い酸化物半導体膜の作製方法は、単層の酸化物半導体膜
だけではなく、２層以上積層した酸化物半導体膜にも適用することができる。
本実施の形態では、２層の酸化物半導体膜を結晶化する方法について図１（Ａ）乃至図１
（Ｄ）を用いて説明する。
本実施の形態において、図１（Ａ）に示すように、基板１０１と接するように第１の酸化
物半導体膜１０２を形成したのち、第１の酸化物半導体膜１０２に熱処理をすることで、
図１（Ｂ）に示すように、結晶化した第１の酸化物半導体膜１２１を形成する。次に、図
１（Ｃ）に示すように、結晶化した第１の酸化物半導体膜１２１と接するように酸素を意
図的に含ませない雰囲気で第２の酸化物半導体膜１０３を形成したのち、酸素を含むガス
雰囲気中で熱処理することで、図１（Ｄ）に示すように、結晶化した第１の酸化物半導体
膜１２１上に積層した第２の酸化物半導体膜１０３を結晶化させ、結晶性の高い第２の酸
化物半導体膜１０４を得ることができる。
結晶化した第１の酸化物半導体膜１２１を種結晶にして第２の酸化物半導体膜１０３を結
晶化させることができるため、第２の酸化物半導体膜１０３にＩｎ−Ｇａ−Ｚｎ−Ｏ系酸
化物半導体膜など結晶化しにくいとされる多元系の酸化物半導体膜を用いた場合でも、第
２の酸化物半導体膜１０３を容易に結晶化させることができる。例えば、第１の酸化物半
導体膜１０２をＺｎ−Ｏ系の酸化物半導体膜とし、第２の酸化物半導体膜１０３をＩｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜とすることができる。なお、第１の酸化物半導体膜１０
２を、第２の酸化物半導体膜１０３と結晶構造が同じであり、且つ格子定数が近い酸化物
半導体とすることが好ましい。
第１の酸化物半導体膜１０２と第２の酸化物半導体膜１０３は、構成元素の異なる酸化物
半導体膜、または同じ構成元素であっても組成比の異なる酸化物半導体膜とすることがで
きる。なお、第１の酸化物半導体膜１０２と第２の酸化物半導体膜１０３は、構成元素お
よび組成比が同じである酸化物半導体同士であっても良い。これは、一の酸化物半導体膜
を、第１の酸化物半導体膜１０２と第２の酸化物半導体膜１０３として、２回に分けて形
成してもよいということである。
本実施の形態における酸化物半導体を形成する基板としては、実施の形態１で説明したも
のと同様のものを用いることができる。
第１の酸化物半導体膜１０２は実施の形態１で説明したものと同様のものを用いることが
できる。第１の酸化物半導体膜１０２を結晶化しやすいＺｎ−Ｏ系の酸化物半導体などに
するとよいが、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜などの結晶化しにくい多元系酸
化物半導体膜であっても、形成する膜厚を、容易に結晶化できる程度に薄くすることで第
１の酸化物半導体膜として用いることができる。該膜厚として具体的には１０ｎｍ未満が
好ましい。
また、第１の酸化物半導体膜１０２の形成方法は特に限定されず、スパッタリング法や、
真空蒸着法、電子ビーム蒸着法（ＥＢ蒸着法）、分子線エピタキシー法（ＭＢＥ法）、反
応堆積エピタキシー法（ＲＤＥ法）、レーザアブレーション法などを挙げることができる
。例えば、スパッタリング法であれば、酸素を含む雰囲気で成膜してもよいし、希ガス（
代表的にはアルゴン）雰囲気または、窒素雰囲気のような酸素を意図的に含ませない雰囲
気で形成する。
また、第１の酸化物半導体膜１０２の形成は基板を加熱しながら行ってもよいし、基板を
加熱せずに行っても良いが、基板を加熱しながら第１の酸化物半導体膜１０２を形成する
ほうが、基板からの熱エネルギーを結晶格子の配列に利用できるため好ましい。また、形
成時の基板加熱は高温で行うほうが好ましい。
次に、第１の酸化物半導体膜１０２に熱処理をして結晶化を行う。特に本実施の形態では
、結晶化させるため６００℃以上で熱処理をする。本熱処理は、不活性ガス雰囲気でも可
能であるが、大気中もしくは酸素を含むガス雰囲気中で行うのが好ましく、ここでは大気
雰囲気下で１時間の熱処理を行う。この工程により、結晶化した第１の酸化物半導体膜１
２１を得ることができる。なお、基板を加熱しながら形成した第１の酸化物半導体膜１０
２が、第２の酸化物半導体膜１０３の結晶化の種結晶として機能する程度に結晶化してい
れば、本熱処理は省略することができる。
熱処理に用いる熱処理装置は特に限定されず、実施の形態１で説明したものを用いること
ができる。
次に、結晶化した第１の酸化物半導体膜１２１の上層に第２の酸化物半導体膜１０３を形
成する。第２の酸化物半導体膜１０３は酸素を意図的に含ませない雰囲気で成膜する。ま
た、第２の酸化物半導体膜１０３として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜などの
結晶化しにくい多元系酸化物半導体を用いてもよい。
第２の酸化物半導体膜１０３は、結晶化した第１の酸化物半導体膜１２１と同一の結晶構
造を有するもので、さらには格子定数が近いものとするほうが第２の酸化物半導体膜１０
３を容易に結晶化させることができるため好ましい。
第２の酸化物半導体膜１０３を、酸素を意図的に含まない雰囲気で形成する方法は、実施
の形態１で示した方法で行うことができる。また、第２の酸化物半導体膜１０３を形成す
る際も、基板を加熱しながら行ってもよいし、基板を加熱せずに行っても良いが、基板を
加熱しながら第２の酸化物半導体膜１０３を形成するほうが、基板からの熱エネルギーを
結晶格子の配列に利用できるため好ましい。また、基板加熱は高温で行うほうがより良い
。
次に、結晶化した第１の酸化物半導体膜１２１の上に積層した第２の酸化物半導体膜１０
３に熱処理をして、第２の酸化物半導体膜１０３の結晶化を行う。特に本実施の形態では
、結晶化させるため６００℃以上で熱処理をする。この熱処理は、大気中もしくは酸素を
含むガス雰囲気中で行うのが好ましく、ここでは大気雰囲気下で１時間の熱処理を行う。
熱処理に用いる熱処理装置は特に限定されず、実施の形態１で説明したものを用いること
ができる。
上記熱処理によって、図１（Ｄ）に示したように結晶性の高い第２の酸化物半導体膜１０
４を得ることができる。
以上のように、結晶化した第１の酸化物半導体膜１２１の上に第２の酸化物半導体膜１０
３を、酸素を意図的に含ませない雰囲気で形成すること、すなわち、結晶化した第１の酸
化物半導体膜１２１の上に、酸素欠損した第２の酸化物半導体膜１０３を形成し、その後
に熱処理を行うと、第２の酸化物半導体膜１０３の結晶化が促進される。
結晶化した第１の酸化物半導体膜１２１の上に酸素を意図的に含ませない雰囲気で第２の
酸化物半導体膜１０３を形成すると、形成された第２の酸化物半導体膜１０３は、その膜
中で酸素欠損が生じ、酸化物半導体膜の原子密度は低下し、隙間の多い構造となると推測
される。そして、隙間の多い構造の酸化物半導体膜を熱処理すると、酸化物半導体膜の構
成原子は、基板面を動きやすくなるため、結晶格子が形成されやすくなり、結晶化が促進
されるものと推測される。
また、酸素を含む雰囲気中で、酸化物半導体膜を結晶化させる熱処理を行うことにより、
酸素が酸化物半導体膜に供給され、該酸化物半導体膜の酸素欠損を補填する。このことは
、視覚的にも確認される。酸素欠損が少なく、バンドギャップの広い酸化物半導体膜は無
色透明であるが、酸素を意図的に含ませない雰囲気で形成した酸化物半導体膜は可視光を
吸収し褐色となる。褐色の酸化物半導体膜は、酸素を含むガス雰囲気で熱処理を行うこと
で本来の透明な酸化物半導体膜となる。
本実施の形態においても、実施の形態１で記載したものと同じ方法で結晶性を評価できる
。Ｘ線回折結果から、結晶性の高い第２の酸化物半導体膜１０４は、基板面に対してｃ軸
配向しながら結晶化することを示すＸ線回折ピークが得られる。さらに、ホール効果測定
やＣＶ測定法（Ｃａｐａｃｉｔａｎｃｅ Ｖｏｌｔａｇｅ法）の結果より、キャリア密度
が１×１０１４／ｃｍ３未満であることが確認できる。
また、第２の酸化物半導体膜に熱処理をして結晶化させる工程において、上記では第２の
酸化物半導体膜のみが結晶化すると記載してある。しかし、結晶化した第１の酸化物半導
体膜１２１に非晶質な領域が含まれている場合は、第２の酸化物半導体膜に熱処理をして
結晶化させる工程で、第１の酸化物半導体膜はさらに結晶化され、それに引き続いて第２
の酸化物半導体膜が結晶化される。例えば、酸素を含む雰囲気にて形成され、結晶化させ
た第１の酸化物半導体膜は、酸素を意図的に含ませない雰囲気で第２の酸化物半導体膜を
形成し、その後、酸素を含む雰囲気で熱処理を行うことで、第１の酸化物半導体膜の結晶
性も向上させることができる。ゆえに、本発明の一態様には、第１の酸化物半導体膜およ
び第２の酸化物半導体膜が結晶化される構成を含む。
また、本実施の形態において、第１の酸化物半導体膜および第２の酸化物半導体膜を形成
した後に、第１の温度および第２の温度で加熱する熱処理で、第１の酸化物半導体膜およ
び第２の酸化物半導体膜を結晶化させることができる。その際、第１の酸化物半導体膜は
、第２の酸化物半導体膜より結晶化しやすい酸化物半導体膜とすることが必要である。例
えば、第１の酸化物半導体膜は、第２の酸化物半導体膜より低い温度で結晶化する酸化物
半導体膜である。
なお、本実施の形態では、結晶化した２層の酸化物半導体膜の作製方法について説明した
が、積層した酸化物半導体膜はこれに限らず、２層以上積層した酸化物半導体膜について
も、該積層した酸化物半導体膜のうち少なくとも１層を、酸素を意図的に含ませない雰囲
気で形成し、且つ、酸素を含む雰囲気で熱処理を行うことで、該積層した酸化物半導体膜
を結晶化させることができる。
本実施の形態に示す構成、方法などは、他の実施の形態および実施例に示す構成、方法な
どと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２で説明した酸化物半導体膜を含むト
ランジスタの作製方法について、図２を用いて説明する。
図２（Ａ）乃至図２（Ｅ）は、トランジスタの作製工程にかかる断面図である。なお、こ
こで示すトランジスタ１１０は、逆スタガ型トランジスタである。
以下、図２（Ａ）乃至図２（Ｅ）を用い、基板１０５上にトランジスタ１１０を作製する
工程を説明する。
まず、絶縁表面を有する基板１０５上にゲート電極１１１を形成する。
絶縁表面を有する基板１０５は、上記実施の形態で説明したように、少なくとも、後の熱
処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板１０５として
ガラス基板を用いる場合、歪み点が７３０℃以上のものを用いることが好ましい。ガラス
基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホ
ウケイ酸ガラスなどのガラス材料が用いられる。なお、酸化ホウ素（Ｂ２Ｏ３）と比較し
て酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。
このため、酸化ホウ素より酸化バリウムを多く含むガラス基板を用いることが好ましい。
また、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いることができる。他にも、結晶化ガラスなどを用いることができる
。さらには、シリコンウェハ等の半導体基板の表面や金属材料よりなる導電性の基板の表
面に絶縁性の膜を形成したものを用いることもできる。本実施の形態では基板１０５とし
てガラス基板を用いる。
なお、下地となる絶縁膜を基板１０５とゲート電極１１１との間に設けてもよい。該絶縁
層には、基板１０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸
化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などから選ばれた一または複数
の膜により形成することができる。
ゲート電極１１１は、以下に示す導電膜を形成した後、第１のフォトリソグラフィ工程お
よびエッチング工程により形成される。該導電膜としては、モリブデン、チタン、クロム
、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料ま
たはこれらを主成分とする合金材料を用いて形成することができる。さらに、リン等の不
純物元素をドーピングした多結晶シリコンに代表される半導体を用いてもよい。その構造
は、単層構造としても良いし、積層構造としても良い。また、該導電膜としてアルミニウ
ムまたは銅を用いる場合は、耐熱性や腐食性の問題を回避するために、高融点金属材料と
組み合わせて用いると良い。なお、該導電膜の形成にはスパッタリング法、真空蒸着法、
またはＣＶＤ法などを用いることができる。
さらに、第１のフォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。なお、ゲート電極１１１の端部をテーパ形状とする
と、後に形成されるゲート絶縁膜１０７の被覆性が向上するため好ましい。フォトリソグ
ラフィ工程を用いる場合は、レジストマスクを後退させつつエッチングすることでテーパ
形状とすることができる。
次いで、ゲート電極１１１上にゲート絶縁膜１０７を形成する。ゲート絶縁膜１０７は、
プラズマＣＶＤ法やスパッタリング法などを用いて形成することができる。また、酸化シ
リコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウ
ム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハ
フニウム膜、酸化タンタル膜、または酸化ガリウム膜などから選ばれた一または複数の膜
により単層または積層として形成することができる。本実施の形態では、ゲート絶縁膜１
０７として、酸化シリコン膜をスパッタリング法にて形成する。なお、該スパッタリング
法で酸化シリコンを形成する際は、基板を加熱しながら行うこともできる。
ゲート絶縁膜１０７に水素、水酸基および水分がなるべく含まれないようにするために、
ゲート絶縁膜１０７を形成する前処理として、ゲート電極１１１が形成された基板１０５
を予備加熱し、基板１０５に吸着している水素、水分などの不純物を脱離させることが好
ましい。また、予備加熱室に設ける排気手段は、後述する吸着型の真空ポンプとすること
が好ましい。また、該予備加熱は、ソース電極１１５ａおよびドレイン電極１１５ｂまで
形成した基板１０５に対して行っても良い。なお、この予備加熱の処理は省略することも
できる。
次いで、ゲート絶縁膜１０７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体膜１２９を形成する。
酸化物半導体膜１２９は、上記実施の形態で説明した方法で、上記実施の形態に示した一
元系酸化物半導体および多元系酸化物半導体を形成することができる。なお、本実施の形
態では、スパッタリング法を用いてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を形成する。
酸化物半導体膜１２９をスパッタリング法で作製するためのターゲットの一例としては、
組成比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］である酸化物ター
ゲットを用いることができる。また、このターゲットの材料および組成に限定されず、例
えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、またはＩｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有する酸化物ターゲットを
用いてもよい。
本実施の形態では、結晶化させる酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化
物ターゲットを用いるスパッタリング法により形成することとする。
金属酸化物ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、
さらに好ましくは９９．９％以上とする。相対密度の高い金属酸化物ターゲットを用いる
。
酸化物半導体膜１２９の形成雰囲気は、酸素を意図的に含ませない雰囲気、つまりアルゴ
ンに代表されるような希ガスのみのガス雰囲気とする。具体的には、例えば、水素、水、
水酸基、水素化物などの不純物が、濃度１ｐｐｍ以下（望ましくは濃度１０ｐｐｂ以下）
にまで除去された高純度ガス雰囲気を用いるのが好適である。
酸化物半導体膜１２９を形成する際には、減圧状態に保持された処理室内に基板１０５を
保持し、基板１０５の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４００
℃以下となるように基板１０５を加熱してもよいし、基板１０５の温度を室温（１５℃以
上３５℃以下）としてもよい。さらに、処理室内の水分を除去しつつ、水素や水などが除
去された高純度ガスを導入し、上記ターゲットを用いて酸化物半導体膜１２９を形成する
ことが好ましい。基板１０５を加熱しながら酸化物半導体膜１２９を形成することにより
、酸化物半導体膜に含まれる不純物を低減することができる。また、スパッタによる損傷
を軽減することができる。なお、処理室内の水素や水分を除去するためには、吸着型の真
空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブ
リメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップ
を加えたものを用いてもよい。クライオポンプなどを用いて排気することで、処理室から
水素や水などを除去することができるため、酸化物半導体膜１２９中の不純物濃度を低減
できる。
酸化物半導体膜１２９の形成条件としては、例えば、基板１０５とターゲットとの間の距
離が６０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気がアルゴン（
アルゴン１００％）雰囲気の条件である。なお、パルス直流（ＤＣ）電源を用いると、パ
ーティクルを低減でき、膜厚分布も均一となるため好ましい。酸化物半導体膜１２９の厚
さは、１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは１
ｎｍ以上１０ｎｍ以下とする。酸化物半導体膜１２９をこの厚さで形成することにより、
微細化に伴う短チャネル効果を抑制することが可能である。ただし、適用する酸化物半導
体材料や、半導体装置の用途などにより適切な厚さは異なるため、用いる材料や用途など
に応じて、酸化物半導体膜１２９の厚さは、適宜選択することもできる。
なお、酸化物半導体膜１２９をスパッタリング法により形成する前には、アルゴンガスを
導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜１０７の表面に付着して
いるパーティクルを除去することで、ゲート絶縁膜１０７と酸化物半導体膜１２９との界
面における抵抗を低減することができる。逆スパッタとは、アルゴン雰囲気下で基板にＲ
Ｆ電源を用いて電圧を印加し基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲
気に酸素、亜酸化窒素などを加えた雰囲気で行っても良い。さらに、アルゴン雰囲気に塩
素、四フッ化炭素などを加えた雰囲気で行っても良い。なお、上記実施の形態で説明した
ように、酸化物半導体膜を形成する際は、アルゴン雰囲気で行うことが好ましい。ここま
での工程を図２（Ａ）に示す。
次に、形成した酸化物半導体膜１２９に第１の熱処理を行い、結晶性の高い酸化物半導体
膜１３０を形成する。酸化物半導体膜１２９を結晶化させるために６００℃以上で熱処理
をする。この熱処理は、酸化物半導体膜１２９の酸素欠損に酸素を補填させながら結晶化
させるため、大気中もしくは酸素を含むガス雰囲気中で行うのが好ましく、ここでは大気
雰囲気下で６５０℃、１時間の熱処理を行う。
なお、本工程では酸化物半導体膜１２９を結晶化させると共に、酸化物半導体膜１２９中
の不純物（例えば、水素、水および水酸基など）を除去することができる。つまり、結晶
性の高い酸化物半導体膜１３０の水素濃度は、第１の熱処理によって低減し、結晶性の高
い酸化物半導体膜１３０のバンドギャップ中のドナー準位または欠陥準位を低減すること
ができる。
熱処理に用いる熱処理装置は限定されず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、熱処理をする装置であればよい。例えば、熱処理装置は、電気炉や、ＧＲ
ＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、
メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウム
ランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、熱処理をす
る装置である。ＧＲＴＡ装置は、高温のガスにより、熱処理をする装置である。また、エ
キシマレーザ等のレーザ照射により、熱処理をすることができる。上記熱処理工程により
、結晶性の高い酸化物半導体膜１３０を得ることができる。この工程を図２（Ｂ）に示す
。
第１の熱処理は、酸化物半導体膜１２９の不純物を低減し、ｉ型（真性半導体）またはｉ
型に限りなく近い酸化物半導体膜１３０を形成する。さらに、トランジスタにｉ型（真性
半導体）またはｉ型に限りなく近い酸化物半導体膜１３０を用いることで、該トランジス
タを特性の優れたトランジスタとすることができる。
なお、第１の熱処理は、後述する島状の酸化物半導体膜に加工した後に行ってもよいし、
さらに、第１の熱処理は、一回に限らず複数回行っても良い。
本実施の形態では、トランジスタのチャネル領域に用いる酸化物半導体膜を、結晶化した
単層の酸化物半導体膜１３０としているが、トランジスタのチャネル領域に用いる酸化物
半導体膜は、実施の形態２で説明した結晶化した積層の酸化物半導体膜とすることができ
る。
次いで、酸化物半導体膜１３０を第２のフォトリソグラフィ工程およびエッチング工程に
より島状の酸化物半導体膜１３１に加工する。なお、該フォトリソグラフィ工程に用いる
レジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェッ
ト法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、ゲート絶縁膜１０７にコンタクトホールを形成する場合、その工程は酸化物半導体
膜１３０の加工と同時に行うことができる。
酸化物半導体膜１３０のエッチング工程は、ドライエッチングでもウェットエッチングで
もよく、両方を用いてもよい。例えば、酸化物半導体膜１３０のウェットエッチングに用
いるエッチング液としては、燐酸と酢酸と硝酸とを混合させた溶液、アンモニア過水（３
１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２（体積比））などを用
いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
なお、第２の熱処理は、後述するソース電極およびドレイン電極を形成した後、または、
ソース電極およびドレイン電極上に絶縁膜を形成した後、などのタイミングにおいて行う
ことができる。
次いで、ゲート絶縁膜１０７および島状の酸化物半導体膜１３１上に、ソース電極１１５
ａおよびドレイン電極１１５ｂ（同時に形成できる配線を含む）となる導電膜を形成する
。ソース電極１１５ａおよびドレイン電極１１５ｂに用いる導電膜としては、ゲート電極
１１１で説明したものを用いることができる。本実施の形態では導電膜としてチタン膜を
用いる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極１１５ａおよびドレイン電極１１５ｂを形成した後、レジスト
マスクを除去する（図２（Ｃ）参照。）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いるとよい。なお、トランジスタのチャネル長は、ソース電
極層とドレイン電極層の間隔によって決定される。このため、チャネル長が２５ｎｍ未満
のトランジスタの作製に用いるマスク形成時の露光には、数ｎｍ〜数１０ｎｍと波長の短
い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ましい。超紫外
線による露光は、解像度が高く焦点深度も大きい。従って、トランジスタのチャネル長を
、１０ｎｍ以上１０００ｎｍ（１μｍ）以下とすることも可能であり、回路の動作速度を
高めることが可能である。また、微細化によって、半導体装置の消費電力を低減すること
も可能である。
また、フォトリソグラフィ工程で用いるフォトマスク数および工程数を削減するため、多
階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。
多階調マスクを用いて形成されたレジストマスクは異なる厚さの領域を有し、エッチング
を行うことでさらに形状を変形することができるため、異なるパターンに加工するための
複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少
なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる
。これにより、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も
削減できるため、工程の簡略化が可能となる。
なお、ソース電極１１５ａおよびドレイン電極１１５ｂとして機能する導電膜のエッチン
グの際には、島状の酸化物半導体膜１３１がエッチングにより分断されることのないよう
に、エッチング条件を最適化することが望まれる。しかしながら、該導電膜のみをエッチ
ングし、島状の酸化物半導体膜１３１を全くエッチングしないという条件を得ることは難
しく、該導電膜のエッチングの際に、島状の酸化物半導体膜１３１の一部がエッチングさ
れ溝部（凹部）が形成されることもある。
ソース電極１１５ａおよびドレイン電極１１５ｂとして機能する導電膜のエッチングには
、ウェットエッチング、ドライエッチングのいずれを用いても良い。なお、素子の微細化
という観点からはドライエッチングを用いるのが好適である。エッチングガスやエッチン
グ液については被エッチング材料に応じて適宜選択することができる。本実施の形態では
、導電膜としてチタン膜を用い、島状の酸化物半導体膜１３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ
系酸化物半導体を用いているため、例えばウェットエッチングを適用する場合には、エッ
チャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いること
ができる。
また、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出している
島状の酸化物半導体膜１３１の表面に付着した水素や水などを除去するのが望ましい。
次いで、ゲート絶縁膜１０７、島状の酸化物半導体膜１３１、ソース電極１１５ａおよび
ドレイン電極１１５ｂ上に絶縁膜１１６を形成する。絶縁膜１１６を形成する際、少なく
とも１ｎｍ以上の膜厚とし、絶縁膜１１６に水や水素等の不純物を混入させないように形
成することが望ましい。絶縁膜１１６の形成方法の一例として、スパッタリング法を大気
に触れない条件で行うことである。絶縁膜１１６に水素が含まれると、その水素が島状の
酸化物半導体膜１３１へ侵入することや、島状の酸化物半導体膜１３１中の酸素が水素に
よって引き抜かれるなど、島状の酸化物半導体膜１３１のバックチャネル領域が低抵抗化
（ｎ型化）して、島状の酸化物半導体膜１３１に寄生チャネル領域が形成されるおそれが
ある。そこで、絶縁膜１１６には、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニ
ウム膜、または酸化窒化アルミニウム膜など、酸素を含む絶縁膜を用いることが望ましい
。
本実施の形態では、絶縁膜１１６として膜厚２００ｎｍの酸化シリコン膜を、スパッタリ
ング法を用いて、基板の温度を１００℃として形成する。なお、基板を加熱しながら形成
することができ、該基板の温度は、室温（２５℃）以上３００℃以下とすることができる
。酸化シリコン膜の形成は、希ガス（代表的にはアルゴン）雰囲気下、酸素ガス雰囲気下
、または希ガスと酸素ガスの混合ガス雰囲気下において行うことが好ましく、ターゲット
としては、酸化シリコンターゲットまたはシリコンターゲットを用いることができる。さ
らに、酸化シリコン膜を形成する際に用いるガスは、水素や水などの不純物が除去された
高純度ガスであることが望ましい。
さらに、ゲート絶縁膜１０７および酸化物半導体膜１２９と同様に、絶縁膜１１６に含ま
れる不純物の濃度を低減するために、スパッタリング法で形成する際には、吸着型の真空
ポンプ（クライオポンプなど）を用いて、処理室内の残留水分を除去しておくことが好ま
しい。
次いで、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処理を行う。熱処理装置は
、第１の熱処理と同じ装置を用いることができる。また、加熱温度が高いほど、光照射ま
たはＢＴストレスが与えられることによるしきい値電圧（Ｖｔｈ）の変化量は抑制される
。しかし、加熱温度を３２０℃より高くするとオン特性の低下が生じるため、加熱温度は
、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下とする。例えば、窒
素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の熱処理を行うことによって
、トランジスタの電気的特性の変動（ばらつき）を抑えることができる。また、絶縁膜１
１６には酸素を含むことから、第１の熱処理と同様に絶縁膜１１６から酸化物半導体膜１
３１へ酸素が供給されることにより、島状の酸化物半導体膜１３１の酸素欠損を補填する
。
なお、本実施の形態では、絶縁膜１１６の形成後に第２の熱処理を行っているが、第２の
熱処理を酸素雰囲気下にて行うのであれば、第２の熱処理のタイミングはこれに限定され
ない。例えば、第１の熱処理に続けて第２の熱処理を行っても良い。さらに、第１の熱処
理に第２の熱処理を兼ねさせることで、第２の熱処理を省略することもできる。しかし、
第２の熱処理を不活性ガス雰囲気下で行うのであれば、絶縁膜１１６の形成後に行うこと
が必要である。
つまり、第１の熱処理および第２の熱処理によって、島状の酸化物半導体膜１３１を、そ
の主成分以外の不純物が極力含まれないように高純度化し、ｉ型（真性）化またはｉ型に
限りなく近い酸化物半導体膜とすることができる。
以上の工程でトランジスタ１１０が形成される（図２（Ｄ）参照。）。
なお、絶縁膜１１６上には、さらに保護絶縁膜１０６を形成するのが望ましい（図２（Ｅ
）参照。）。保護絶縁膜１０６は、水素や水などの、外部からの侵入を防止する。保護絶
縁膜１０６としては、例えば、窒化シリコン膜、窒化アルミニウム膜などを用いることが
できる。形成方法は特に限定されないが、ＲＦスパッタリング法は量産性優れているため
、保護絶縁膜１０６の形成方法として適している。
なお、保護絶縁膜１０６の形成後には、さらに、大気中、１００℃以上２００℃以下、１
時間以上３０時間以下の条件で、熱処理を行ってもよい。
このように、結晶性の高い酸化物半導体膜をトランジスタのチャネル領域として用いれば
、トランジスタ１１０における電界効果移動度の向上が可能である。
本実施の形態に示す構成、方法などは、他の実施の形態および実施例に示す構成、方法な
どと適宜組み合わせて用いることができる。
本実施例では、本発明の一態様の作製方法で形成した酸化物半導体膜の結晶性ついて説明
する。
まず、ガラス基板上に膜厚５００ｎｍでＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体（以後、Ｉ
ＧＺＯと記述。）を、基板加熱せずにスパッタリング法を用いて形成した。なお、ＩＧＺ
Ｏのターゲット組成はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］であ
り、形成時の印加電圧と印加圧力は０．５ｋｗと０．４Ｐａである。
このとき、形成中に供給する雰囲気ガス（アルゴンガスおよび酸素ガス）を条件１乃至条
件５の５通りとした。
（条件１）
アルゴン：酸素＝４５ｓｃｃｍ：０ｓｃｃｍ
（条件２）
アルゴン：酸素＝３５ｓｃｃｍ：１０ｓｃｃｍ
（条件３）
アルゴン：酸素＝２５ｓｃｃｍ：２０ｓｃｃｍ
（条件４）
アルゴン：酸素＝１５ｓｃｃｍ：３０ｓｃｃｍ
（条件５）
アルゴン：酸素＝５ｓｃｃｍ：４０ｓｃｃｍ
次に、条件１乃至条件５で形成したＩＧＺＯ膜に、大気雰囲気中で６５０℃、１時間の熱
処理を行った。
熱処理した試料の結晶性を評価するためにＸ線回折（ＸＲＤ）をｏｕｔ−ｏｆ−ｐｌａｎ
ｅ法にて測定した。図３に熱処理後のＸＲＤスペクトルのガス流量比依存性を示す。横軸
はＸ線回折角２θを表し、縦軸はＸ線回折強度を表している。ＸＲＤスペクトルは結晶格
子面からのＸ線反射強度を表し、スペクトルのピーク強度が大きく半値幅が狭いほど結晶
性が高いことを示す。なお、結晶格子面とＸ線回折角はそれぞれ対応しており、結晶構造
および結晶格子面が異なれば、ＸＲＤスペクトルが現れる位置（回折角２θ）は異なる。
図３から、酸素流量が０ｓｃｃｍの条件１（アルゴン：酸素＝４５ｓｃｃｍ：０ｓｃｃｍ
）で形成したＩＧＺＯ膜のＸＲＤスペクトルでは２θ＝２８〜３２°、４２°、４７°、
５７°付近に鋭いピークが観測されるが、条件２乃至条件５で形成したＩＧＺＯ膜のＸＲ
Ｄスペクトルではブロードなピークしか観測されないことが確認された。なお、図３の括
弧書きの数字は入射Ｘ線が反射した格子面を表す。これにより条件１のように酸素流量が
０ｓｃｃｍで酸素原子が欠乏する条件では結晶化が進んでいるが、酸素ガスを供給する条
件（条件２乃至条件５）で形成されたＩＧＺＯ膜は、結晶化が進んでいないと確認できた
。
また、上記Ｘ線回折の結果より、熱処理を行い結晶化させたＩＧＺＯ膜は、基板面に対し
てｃ軸配向しながら結晶成長していることが確認された。
以上のことから、酸素ガスを供給せず、アルゴンのみ供給したガス雰囲気で作製したＩＧ
ＺＯ膜を大気雰囲気中で熱処理することによって、結晶性の高いＩＧＺＯ膜を形成するこ
とができる。
本実施例では、本発明の一態様の作製方法で形成した結晶性の高い酸化物半導体膜につい
て説明する。本実施例では、積層した酸化物半導体膜の結晶性について説明する。
まず、石英基板上に第１の酸化物半導体膜（以後、１ｓｔ−ＩＧＺＯ膜と記述。）として
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を、基板加熱せずにスパッタリング法で５ｎｍ形成
した。なお、１ｓｔ−ＩＧＺＯのターゲット組成はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１
：１：１［ｍｏｌ数比］であり、印加電圧と印加圧力は０．５ｋｗと０．４Ｐａである。
また、形成中に供給したガス種および流量はアルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃ
ｍとした。
次に、１ｓｔ−ＩＧＺＯ膜を大気雰囲気中で７００℃１時間の熱処理を行い、１ｓｔ−Ｉ
ＧＺＯ膜を結晶化させた。
次に、結晶化した１ｓｔ−ＩＧＺＯ膜上に、第２の酸化物半導体膜（以後、２ｎｄ−ＩＧ
ＺＯ膜と記述。）としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を、基板加熱せずにスパッ
タリング法で５０ｎｍ形成した。また、２ｎｄ−ＩＧＺＯ膜を形成する際に供給するガス
種および流量を条件６乃至条件９の４通りとした。２ｎｄ−ＩＧＺＯのターゲットおよび
、印加電圧と印加圧力は１ｓｔ−ＩＧＺＯ膜の条件と同じである。以後、１ｓｔ−ＩＧＺ
Ｏ膜および２ｎｄ−ＩＧＺＯ膜を、「積層ＩＧＺＯ膜」と記載する。
（条件６）
アルゴン：酸素＝４５ｓｃｃｍ：０ｓｃｃｍ
（条件７）
アルゴン：酸素＝３５ｓｃｃｍ：１０ｓｃｃｍ
（条件８）
アルゴン：酸素＝２５ｓｃｃｍ：２０ｓｃｃｍ
（条件９）
アルゴン：酸素＝１５ｓｃｃｍ：３０ｓｃｃｍ
次に、条件６乃至条件９で形成した積層ＩＧＺＯ膜に、大気雰囲気中で１０００℃１時間
の熱処理を行った。
熱処理した試料の結晶性を評価するためにＸ線回折（ＸＲＤ）をｏｕｔ−ｏｆ−ｐｌａｎ
ｅ法にて測定した。図４にＸＲＤスペクトルのガス流量比依存性を示す。横軸はＸ線回折
角２θを表し、縦軸はＸ線回折強度を表している。ＸＲＤスペクトルは結晶格子面からの
Ｘ線反射強度を表し、スペクトルのピーク強度が大きく半値幅が狭いほど結晶性が高いこ
とを示す。なお、結晶格子面とＸ線回折角はそれぞれ対応しており、結晶構造および結晶
格子面が異なれば、ＸＲＤスペクトルが現れる位置（回折角２θ）は異なる。
図４から、条件６乃至条件９で作製した全ての積層ＩＧＺＯ膜においても、２θ＝３３°
付近に（００９）面に対応するピークが観察されることから、これらの積層ＩＧＺＯ膜は
結晶化していると確認された。さらに、酸素流量が０ｓｃｃｍの条件６（アルゴン：酸素
＝４５ｓｃｃｍ：０ｓｃｃｍ）で形成した積層ＩＧＺＯ膜のＸＲＤスペクトルは、条件７
乃至条件９で形成した積層ＩＧＺＯ膜のＸＲＤスペクトルのピークよりも強度が高いこと
が確認された。これは酸素流量が０ｓｃｃｍの条件６（アルゴン：酸素＝４５ｓｃｃｍ：
０ｓｃｃｍ）で形成したＩＧＺＯ膜が条件７乃至条件９で形成した積層ＩＧＺＯ膜よりも
結晶性が高いことを示している。
また、積層ＩＧＺＯ膜のＸ線回折の結果から、本実施例で示す積層ＩＧＺＯ膜は、基板に
対してｃ軸配向しながら結晶成長していることが確認された。
以上のことから、積層ＩＧＺＯ膜においても、条件６のように酸素ガスを供給せず、形成
した積層ＩＧＺＯ膜を大気雰囲気下で熱処理することによって、結晶性の高い積層ＩＧＺ
Ｏ膜を形成することができる。また、酸素を含む雰囲気にて形成した１ｓｔ−ＩＧＺＯ膜
は、酸素を意図的に含ませない雰囲気で２ｎｄ−ＩＧＺＯ膜を形成し、その後酸素を含む
雰囲気で熱処理を行うことで、該１ｓｔ−ＩＧＺＯ膜の結晶性も向上させることができる
。
１０１ 基板
１０２ 第１の酸化物半導体膜
１０３ 第２の酸化物半導体膜
１０４ 第２の酸化物半導体膜
１２１ 第１の酸化物半導体膜
１０５ 基板
１０６ 保護絶縁膜
１０７ ゲート絶縁膜
１１０ トランジスタ
１１１ ゲート電極
１１５ａ ソース電極
１１５ｂ ドレイン電極
１１６ 絶縁膜
１２９ 酸化物半導体膜
１３０ 酸化物半導体膜
１３１ 酸化物半導体膜

Claims (1)

  1. 第１の酸化物半導体膜と、第２の酸化物半導体膜との積層構造を有する酸化物半導体膜であって、
    前記第１の酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    前記第２の酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    前記積層構造を有する酸化物半導体膜は、基板上に設けられ、
    前記積層構造を有する酸化物半導体膜は、前記基板に対してｃ軸に配向した領域を有し、かつ、ｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いたＸ線回折測定において、（００９）面のピークのみを示すことを特徴とする積層構造を有する酸化物半導体膜。
JP2015075204A 2010-03-05 2015-04-01 酸化物半導体膜の作製方法 Active JP6126156B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015075204A JP6126156B2 (ja) 2010-03-05 2015-04-01 酸化物半導体膜の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010048604 2010-03-05
JP2010048604 2010-03-05
JP2015075204A JP6126156B2 (ja) 2010-03-05 2015-04-01 酸化物半導体膜の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011046681A Division JP2011205089A (ja) 2010-03-05 2011-03-03 酸化物半導体膜の作製方法、およびトランジスタの作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017075705A Division JP6506340B2 (ja) 2010-03-05 2017-04-06 酸化物半導体膜の作製方法及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2015181163A true JP2015181163A (ja) 2015-10-15
JP6126156B2 JP6126156B2 (ja) 2017-05-10

Family

ID=44531699

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2011046681A Withdrawn JP2011205089A (ja) 2010-03-05 2011-03-03 酸化物半導体膜の作製方法、およびトランジスタの作製方法
JP2013216213A Active JP5882283B2 (ja) 2010-03-05 2013-10-17 酸化物半導体膜
JP2015075204A Active JP6126156B2 (ja) 2010-03-05 2015-04-01 酸化物半導体膜の作製方法
JP2017075705A Active JP6506340B2 (ja) 2010-03-05 2017-04-06 酸化物半導体膜の作製方法及び半導体装置の作製方法
JP2019063565A Active JP6792017B2 (ja) 2010-03-05 2019-03-28 半導体装置の作製方法
JP2020184781A Active JP7101739B2 (ja) 2010-03-05 2020-11-05 酸化物半導体膜の作製方法及びトランジスタの作製方法
JP2022108291A Withdrawn JP2022137143A (ja) 2010-03-05 2022-07-05 酸化物半導体膜の作製方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011046681A Withdrawn JP2011205089A (ja) 2010-03-05 2011-03-03 酸化物半導体膜の作製方法、およびトランジスタの作製方法
JP2013216213A Active JP5882283B2 (ja) 2010-03-05 2013-10-17 酸化物半導体膜

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2017075705A Active JP6506340B2 (ja) 2010-03-05 2017-04-06 酸化物半導体膜の作製方法及び半導体装置の作製方法
JP2019063565A Active JP6792017B2 (ja) 2010-03-05 2019-03-28 半導体装置の作製方法
JP2020184781A Active JP7101739B2 (ja) 2010-03-05 2020-11-05 酸化物半導体膜の作製方法及びトランジスタの作製方法
JP2022108291A Withdrawn JP2022137143A (ja) 2010-03-05 2022-07-05 酸化物半導体膜の作製方法

Country Status (5)

Country Link
US (1) US8703531B2 (ja)
JP (7) JP2011205089A (ja)
KR (1) KR101878206B1 (ja)
TW (1) TWI512790B (ja)
WO (1) WO2011108346A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105336791B (zh) * 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
TWI557910B (zh) 2011-06-16 2016-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8969130B2 (en) 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
JP6143423B2 (ja) * 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9577107B2 (en) * 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US9722049B2 (en) 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
KR102283814B1 (ko) * 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20160181431A1 (en) * 2014-12-18 2016-06-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing Method of Crystalline Semiconductor Film and Semiconductor Device
TWI686874B (zh) * 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
WO2017158843A1 (ja) * 2016-03-18 2017-09-21 堺ディスプレイプロダクト株式会社 表示パネル及び表示パネルの製造方法
JP6827287B2 (ja) * 2016-09-28 2021-02-10 株式会社日立ハイテク プラズマ処理装置の運転方法
US11043599B2 (en) * 2017-03-14 2021-06-22 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
CN118763123A (zh) * 2019-09-24 2024-10-11 乐金显示有限公司 薄膜晶体管及其基板及包括该薄膜晶体管的显示设备
KR20220094734A (ko) 2020-12-29 2022-07-06 에이디알씨 주식회사 산화물 반도체의 결정화 방법, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 표시 패널 및 전자 장치

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006686A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
US20080308796A1 (en) * 2005-09-29 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009141341A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010027808A (ja) * 2008-07-17 2010-02-04 Ricoh Co Ltd 電界効果型トランジスタ及びその製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2011205089A (ja) * 2010-03-05 2011-10-13 Semiconductor Energy Lab Co Ltd 酸化物半導体膜の作製方法、およびトランジスタの作製方法

Family Cites Families (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04300292A (ja) 1991-03-26 1992-10-23 Sumitomo Electric Ind Ltd 複合酸化物超電導薄膜の成膜方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100532080B1 (ko) 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005086180A1 (ja) 2004-03-09 2005-09-15 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US20090090914A1 (en) * 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
CN101336485B (zh) 2005-12-02 2012-09-26 出光兴产株式会社 Tft基板及tft基板的制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
WO2008099863A1 (ja) 2007-02-16 2008-08-21 Idemitsu Kosan Co., Ltd. 半導体，半導体装置及び相補型トランジスタ回路装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
CN101680081B (zh) 2007-03-20 2012-10-31 出光兴产株式会社 溅射靶、氧化物半导体膜及半导体器件
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5465825B2 (ja) 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008261031A (ja) * 2007-04-13 2008-10-30 Toppan Printing Co Ltd マグネトロンスパッタリング装置、成膜方法及び有機電界発光素子の製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5515285B2 (ja) * 2008-07-25 2014-06-11 株式会社リコー Ｍｉｓ積層構造体の作製方法およびｍｉｓ積層構造体
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101513601B1 (ko) * 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5403390B2 (ja) * 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8021916B2 (en) * 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI659474B (zh) 2008-10-31 2019-05-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101034686B1 (ko) 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP5403464B2 (ja) 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
CN102484140B (zh) 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
KR102111264B1 (ko) 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
CN102549757A (zh) 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR102329497B1 (ko) 2009-11-13 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101945306B1 (ko) 2009-11-28 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102462239B1 (ko) 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI615920B (zh) 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006686A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20080308796A1 (en) * 2005-09-29 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009141341A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010027808A (ja) * 2008-07-17 2010-02-04 Ricoh Co Ltd 電界効果型トランジスタ及びその製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2011205089A (ja) * 2010-03-05 2011-10-13 Semiconductor Energy Lab Co Ltd 酸化物半導体膜の作製方法、およびトランジスタの作製方法

Also Published As

Publication number Publication date
WO2011108346A1 (en) 2011-09-09
KR20130045252A (ko) 2013-05-03
JP2014053628A (ja) 2014-03-20
TW201232613A (en) 2012-08-01
KR101878206B1 (ko) 2018-07-16
JP6126156B2 (ja) 2017-05-10
JP6792017B2 (ja) 2020-11-25
JP6506340B2 (ja) 2019-04-24
US8703531B2 (en) 2014-04-22
JP2011205089A (ja) 2011-10-13
TWI512790B (zh) 2015-12-11
JP2021044559A (ja) 2021-03-18
JP7101739B2 (ja) 2022-07-15
JP2019153794A (ja) 2019-09-12
US20110217815A1 (en) 2011-09-08
JP2017152717A (ja) 2017-08-31
JP5882283B2 (ja) 2016-03-09
JP2022137143A (ja) 2022-09-21

Similar Documents

Publication Publication Date Title
JP6126156B2 (ja) 酸化物半導体膜の作製方法
JP6568273B2 (ja) 半導体素子の作製方法
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
JP2024069258A (ja) 半導体装置
US9401407B2 (en) Transistor
KR20120102748A (ko) 전계 효과 트랜지스터
JP6143423B2 (ja) 半導体装置の製造方法
JP5809439B2 (ja) トランジスタの測定方法
US9196743B2 (en) Field effect device with oxide semiconductor layer
US8785926B2 (en) Semiconductor device
JP6087668B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170406

R150 Certificate of patent or registration of utility model

Ref document number: 6126156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250