JP2004006686A - ZnO半導体層の形成方法、半導体素子の製造方法及び半導体素子 - Google Patents
ZnO半導体層の形成方法、半導体素子の製造方法及び半導体素子 Download PDFInfo
- Publication number
- JP2004006686A JP2004006686A JP2003058611A JP2003058611A JP2004006686A JP 2004006686 A JP2004006686 A JP 2004006686A JP 2003058611 A JP2003058611 A JP 2003058611A JP 2003058611 A JP2003058611 A JP 2003058611A JP 2004006686 A JP2004006686 A JP 2004006686A
- Authority
- JP
- Japan
- Prior art keywords
- zno
- buffer layer
- semiconductor layer
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】結晶性が良好なZnO半導体層を安価に形成でき、また、結晶性が良好なZnO半導体層を有する半導体素子を安価に製造できる方法を提供する。
【解決手段】スパッタ法を用いて、基板1上に、1×10−10 S/cm以下の導電率を有するZnOバッファ層2、または、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク(例えば(103)または(112)のピーク)を有するZnOバッファ層2を形成し、ZnOバッファ層2上にZnO半導体層3を形成する。ZnOバッファ層2の形成時よりもスパッタガス中の酸素ガス流量が少ない条件でZnO半導体層3を形成する。
【選択図】 図1
【解決手段】スパッタ法を用いて、基板1上に、1×10−10 S/cm以下の導電率を有するZnOバッファ層2、または、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク(例えば(103)または(112)のピーク)を有するZnOバッファ層2を形成し、ZnOバッファ層2上にZnO半導体層3を形成する。ZnOバッファ層2の形成時よりもスパッタガス中の酸素ガス流量が少ない条件でZnO半導体層3を形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、酸化亜鉛(ZnO)からなるZnO半導体層を形成する方法、ZnO半導体層を備えた発光素子,受光素子または薄膜トランジスタ(TFT)等の半導体素子の製造方法、及び、ZnO半導体層を備えた半導体素子に関する。
【0002】
【従来の技術】
ZnO半導体は、直接遷移で禁制帯幅が大きい(〜3.4eV)という特徴を有していることから、青色から紫外領域の光を発光若しくは受光する発光/受光素子、またはTFT等の半導体素子への適用が検討されている。
【0003】
ZnO半導体層を形成する方法としてはMBE法、スパッタ法またはレーザアブレーション法等の方法が知られており、近年ZnO半導体層の結晶性向上のためにバッファ層を介してZnO半導体層を形成することが検討されている。
【0004】
Al,Mg等の不純物を含むZnOバッファ層を介してZnO発光層を形成することで、良好な結晶性を有するZnO発光層を形成できる旨が記載されている(例えば、特許文献1参照)。また、半導体層形成時の温度よりも低温で形成したZnOバッファ層を介してZnO半導体層を形成することで、良好な結晶性を有するZnO半導体層を形成できる旨が記載されている(例えば、特許文献2参照)。
【0005】
【特許文献1】
特開2000−244014号公報
【特許文献2】
特開2001−287998号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上述した不純物を含むバッファ層を用いる従来技術にあっては、Al,Mg等の不純物源を別途用意する必要があり、このために製造コストが増大するという課題がある。また、不純物を含むバッファ層をスパッタ法で形成した場合、形成室内の例えば壁面等にも不純物を含むZnO膜が形成される。このため、バッファ層とZnO発光層とを同じ形成室で形成すると、ZnO発光層形成時に壁面等に付着したZnO膜からAl,Mg等の不純物が形成室内に放出され、これらの不所望の不純物がZnO発光層中に取り込まれてしまう可能性がある。また、バッファ層中に含まれる上記不純物がZnO発光層中に拡散することによって、ZnO発光層での不所望の不純物の取り込みが生じる可能性がある。そして、これらの不所望の不純物の取り込みが生じる結果、発光層の発光特性が低下する虞れがある。また、斯かる不所望の不純物の取り込みを抑制するためにバッファ層形成用の形成室と発光層形成用の形成室とを別々に設けると、装置コストの増大を招き、製造コストの増大を招くという課題が生じる。
【0007】
一方、低温で形成したバッファ層を用いるという従来技術によれば、不所望の不純物の取り込みは抑制できるが、バッファ層形成時の温度と半導体層形成時の温度とが異なる。このため、ZnOバッファ層とZnO半導体層とを同じ形成室内で形成しようとした場合、バッファ層形成終了後から半導体層形成開始に至るまでの間に基板の昇温時間が必要となることから所要時間が長くなり、製造コストの増大を招くという課題が生じる。また、スループット向上のためにバッファ層形成用の形成室と、半導体層形成用の形成室とを別々に設けることも可能ではあるが、この場合にもやはり装置コストが増大するために、製造コストの増大を招くという課題がある。
【0008】
本発明は、斯かる事情に鑑みなされたものであって、結晶性の良好なZnO半導体層を安価に形成できる形成方法を提供することを目的とする。
【0009】
また、本発明は、結晶性の良好なZnO半導体層を有する半導体素子を安価に製造できる製造方法を提供することを目的とする。
【0010】更に、本発明は、結晶性の良好なZnO半導体層を備える半導体素子を提供することを目的とする。
【0011】
【課題を解決するための手段】
請求項1に係るZnO半導体層の形成方法は、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層を形成し、該ZnOバッファ層上にZnO半導体層を形成することを特徴とする。
【0012】
請求項2に係るZnO半導体層の形成方法は、基板上に、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するZnOバッファ層を形成し、該ZnOバッファ層上にZnO半導体層を形成することを特徴とする。
【0013】
請求項3に係るZnO半導体層の形成方法は、基板上に、スパッタ法を用いてZnO半導体層を形成する方法において、酸素を含むスパッタガスを用いて、前記基板上にZnOバッファ層を形成し、該ZnOバッファ層上に、該ZnOバッファ層の形成時よりもスパッタガス中の酸素ガス流量比が少ない条件でZnO半導体層を形成することを特徴とする。
【0014】
請求項4に係るZnO半導体層の形成方法は、請求項3において、導電率が1×10−9S/cm以下となるように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする。
【0015】
請求項5に係るZnO半導体層の形成方法は、請求項3において、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする。
【0016】
請求項6に係るZnO半導体層の形成方法は、請求項2または5において、前記(002)及び(004)以外のピークは、(103)または(112)のピークを含むことを特徴とする。
【0017】
請求項7に係るZnO半導体層の形成方法は、請求項3乃至6のいずれかにおいて、前記酸素ガス流量比を20%以上として前記ZnOバッファ層を形成することを特徴とする。
【0018】
請求項8に係るZnO半導体層の形成方法は、請求項1乃至7のいずれかにおいて、前記ZnOバッファ層の膜厚を500nm以上とすることを特徴とする。
【0019】
請求項9に係るZnO半導体層の形成方法は、請求項1乃至8のいずれかにおいて、前記ZnOバッファ層と前記ZnO半導体層とを連続的に形成することを特徴とする。
【0020】
請求項10に係るZnO半導体層の形成方法は、請求項3乃至8のいずれかにおいて、スパッタガス中の酸素ガス流量比を漸次低減させながら前記ZnOバッファ層とZnO半導体層とを連続的に形成することを特徴とする。
【0021】
請求項11に係るZnO半導体層の形成方法は、請求項9または10において、前記ZnOバッファ層とZnO半導体層とを同一の形成室内で形成することを特徴とする。
【0022】
請求項12に係る半導体素子の製造方法は、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層を形成する工程と、該ZnOバッファ層上にZnO半導体層を形成する工程とを備えることを特徴とする。
【0023】
請求項13に係る半導体素子の製造方法は、基板上に、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するZnOバッファ層を形成する工程と、該ZnOバッファ層上にZnO半導体層を形成する工程とを備えることを特徴とする。
【0024】
請求項14に係る半導体素子の製造方法は、スパッタ法により形成されたZnO半導体層を有する半導体素子の製造方法において、酸素を含むスパッタガスを用いて、基板上にZnOバッファ層を形成する工程と、該ZnOバッファ層上に、該ZnOバッファ層の形成時よりもスパッタガス中の酸素ガス流量比が少ない条件でZnO半導体層を形成する工程とを備えることを特徴とする。
【0025】
請求項15に係る半導体素子の製造方法は、請求項14において、導電率が1×10−9S/cm以下となるように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする。
【0026】
請求項16に係る半導体素子の製造方法は、請求項14において、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする。
【0027】
請求項17に係る半導体素子の製造方法は、請求項13または16において、前記(002)及び(004)以外のピークは、(103)または(112)のピークを含むことを特徴とする。
【0028】
請求項18に係る半導体素子の製造方法は、請求項14乃至17のいずれかにおいて、前記酸素ガス流量比を20%以上にして前記ZnOバッファ層を形成することを特徴とする。
【0029】
請求項19に係る半導体素子の製造方法は、請求項12乃至18のいずれかにおいて、前記ZnOバッファ層の膜厚を500nm以上とすることを特徴とする。
【0030】
請求項20に係る半導体素子は、基板と、該基板上に形成された1×10−9S/cm以下の導電率を有するZnO層と、該ZnO層上に形成されたZnO半導体層とを備えることを特徴とする。
【0031】
請求項21に係る半導体素子は、基板と、該基板上に形成されており、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するZnO層と、該ZnO層上に形成されたZnO半導体層とを備えることを特徴とする。
【0032】
請求項22に係る半導体素子は、請求項21において、前記(002)及び(004)以外のピークは、(103)または(112)のピークを含むことを特徴とする。
【0033】
本発明に係るZnO半導体層の形成方法は、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層を形成し、ZnOバッファ層上にZnO半導体層を形成するか、または、基板上に、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク、具体的には(103)または(112)のピークを有するZnOバッファ層を形成し、ZnOバッファ層上にZnO半導体層を形成する。
【0034】
本発明のZnO半導体層の形成方法では、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層、または、(002)及び(004)以外のピークを有するZnOバッファ層を形成し、このZnOバッファ層上にZnO半導体層を形成するので、良好な結晶性を有し、移動度が向上したZnO半導体層を形成することができる。この理由は以下のように考えられる。
【0035】
1×10−9S/cm以下の導電率を有するZnOバッファ層中、または、(002)及び(004)以外のピークを有するZnOバッファ層中においては、大径の結晶粒が存在し、且つ大径の結晶粒の夫々はある程度の距離を隔てて分散して存在している。そして、ZnO半導体層はZnOバッファ層中における大径の結晶粒を結晶核として結晶成長することとなるが、この際ZnOバッファ層中においてはこれらの大径の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなるので、結晶粒径の大きなZnO半導体が成長する。また、ZnOバッファ層はAl,Mg等不所望の不純物を含まないノンドープの層であるので、不所望の不純物の取込によるZnO半導体層の特性低下が生じることがない。更に、半導体層と同じ材料でバッファ層を形成するので、バッファ層と半導体層との間の接合がホモ接合となり、良好な格子整合が得られる。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層を形成することができる。
【0036】
また、本発明に係るZnO半導体層の形成方法は、基板上に、スパッタ法を用いてZnO半導体層を形成する方法において、酸素を含むスパッタガスを用いて基板上にZnOバッファ層を形成し、ZnOバッファ層上に、ZnOバッファ層の形成時よりもスパッタガス中の酸素ガス流量比が少ない条件でZnO半導体層を形成する。
【0037】
本発明のZnO半導体層の形成方法では、基板上にスパッタガス中の酸素ガス流量比が多い条件でZnOバッファ層を形成することから、ZnOバッファ層中に大径の結晶粒が形成され、加えて大径の結晶粒が近接することなくある程度の距離を隔てて分散して存在する。また、ZnOバッファ層形成時よりも酸素ガス流量比が少ない条件で形成するため、ZnOバッファ層よりも導電率が高く半導体として機能するZnO半導体層を形成することができる。そして、ZnO半導体層はZnOバッファ層中における大径の結晶粒を結晶核として結晶成長することとなるが、この際これらの大径の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなるので、結晶粒径の大きなZnO半導体が成長する。また、ZnOバッファ層はAl,Mg等不所望の不純物を含まないノンドープの層であるので、不所望の不純物の取込によるZnO半導体層の特性低下が生じることがない。更に、半導体層と同じ材料でバッファ層を形成するので、バッファ層と半導体層との間の接合がホモ接合となり、良好な格子整合が得られる。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層を形成することができる。
【0038】
このようなZnO半導体層の形成方法において、好ましくは導電率が1×10−9S/cm以下となるように、または、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク、具体的には(103)または(112)のピークを有するように、スパッタガス中の酸素ガス流量比を調整してZnOバッファ層を形成する。このようにすれば、径がより大きい結晶粒を有し、また隣合う結晶粒同士が十分な距離を隔てて分散したZnOバッファ層を形成することができるので、ZnO半導体層の結晶性,移動度を効果的に向上させることができる。この場合、酸素ガス流量比を20%以上としてZnOバッファ層を形成することが好ましい。このように酸素ガス流量比を20%以上とすることにより、導電率が1×10−9S/cm以下であるZnOバッファ層、または、(002)及び(004)以外のピークを有するZnOバッファ層を形成することができるので、良好な結晶性を有し、移動度が高いZnO半導体層を形成できる。また、ZnOバッファ層の膜厚は500nm以上とすることが好ましい。このように膜厚を500nm以上とすることにより、バッファ層として十分に機能させることができるので、良好な結晶性を有し、移動度が高いZnO半導体層を形成できる。更に、ZnOバッファ層とZnO半導体層とを連続的に形成すると良い。斯かる構成とすることにより、形成時間を短縮することができるので、製造コストを低減できる。また、この場合においては、スパッタガス中の酸素ガス流量比を漸次低減させながら連続的に形成すると良い。斯かる構成においても、形成時間の短縮を図ることができるので、製造コストを低減できる。加えて、ZnOバッファ層とZnO半導体層とを同一の形成室内で形成することが好ましい。斯かる構成とすることにより、形成室の数を減らすことができるので、装置コストを低減でき、製造コストの低減を図ることができる。
【0039】
本発明に係る半導体素子の製造方法は、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層を形成する工程と、ZnO層上にZnO半導体層を形成する工程とを備えるか、または、基板上に、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク、具体的には(103)または(112)のピークを有するZnOバッファ層を形成する工程と、ZnOバッファ層上にZnO半導体層を形成する工程とを備える。
【0040】
本発明の半導体素子の製造方法では、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層、または、(002)及び(004)以外のピークを有するZnOバッファ層を形成し、このZnOバッファ層上にZnO半導体層を形成するので、良好な結晶性を有し、移動度が向上したZnO半導体層を有する半導体素子を製造することができる。この理由は以下のように考えられる。
【0041】
1×10−9S/cm以下の導電率を有するZnOバッファ層中、または、(002)及び(004)以外のピークを有するZnOバッファ層中においては、大径の結晶粒が存在し、且つ大径の結晶粒の夫々はある程度の距離を隔てて分散して存在している。そして、ZnO半導体層はZnOバッファ層中における大径の結晶粒を結晶核として結晶成長することとなるが、この際これら大径の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなるので、結晶粒径の大きなZnO半導体が成長する。また、ZnOバッファ層はAl,Mg等不所望の不純物を含まないノンドープの層であるので、不所望の不純物の取込によるZnO半導体層の特性低下が生じることがない。更に、半導体層と同じ材料でバッファ層を形成するので、バッファ層と半導体層との間の接合がホモ接合となり、良好な格子整合が得られる。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層を有する半導体素子を製造することができる。
【0042】
本発明に係る半導体素子の製造方法は、スパッタ法により形成されたZnO半導体層を有する半導体素子の製造方法において、酸素を含むスパッタガスを用いて基板上にZnOバッファ層を形成する工程と、ZnOバッファ層上に、ZnOバッファ層の形成時よりもスパッタガス中の酸素ガス流量比が少ない条件でZnO半導体層を形成する工程とを備える。
【0043】
本発明に係る半導体素子の製造方法では、基板上にスパッタガス中の酸素ガス流量比が多い条件でZnOバッファ層を形成するので、ZnOバッファ層中に大径の結晶粒が形成され、加えて大径の結晶粒が近接することなくある程度の距離を隔てて分散して存在するようになる。また、ZnOバッファ層形成時よりも酸素ガス流量比が少ない条件で形成するため、ZnOバッファ層よりも導電率が高く半導体として機能するZnO半導体層を形成することができる。そして、ZnO半導体層はZnOバッファ層中における大径の結晶粒を結晶核として結晶成長することとなるが、この際これら大径の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなるので、結晶粒径の大きなZnO半導体が成長する。また、ZnOバッファ層はAl,Mg等不所望の不純物を含まないノンドープの層であるので、不所望の不純物の取込によるZnO半導体層の特性低下が生じることがない。更に、半導体層と同じ材料でバッファ層を形成するので、バッファ層と半導体層との間の接合がホモ接合となり、良好な格子整合が得られる。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層を有する半導体素子を製造することができる。
【0044】
このような半導体素子の製造方法において、好ましくは、導電率が1×10−9S/cm以下となるように、または、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク、具体的には(103)または(112)のピークを有するように、酸素ガス流量比を調整してZnOバッファ層を形成する。このようにすれば、径のより大きな結晶粒を有し、また隣合う結晶粒同士が十分な距離を隔てて分散したZnOバッファ層を形成することができるので、結晶性,移動度がより向上したZnO半導体層を有する半導体素子を効果的に製造できる。この場合、スパッタガス中における酸素ガス流量比が20%以上の条件でZnOバッファ層を形成することが好ましい。このように酸素ガス流量比を20%以上とすることにより、導電率が1×10−9S/cm以下であるZnOバッファ層、または、(002)及び(004)以外のピークを有するZnOバッファ層を形成することができるので、良好な結晶性を有し、移動度が高いZnO半導体層を有する半導体素子を製造できる。また、ZnOバッファ層の膜厚は500nm以上とすることが好ましい。このように膜厚は500nm以上とすることにより、バッファ層として十分に機能させることができるので、良好な結晶性を有し、移動度が高いZnO半導体層を有する半導体素子を製造できる。
【0045】
本発明に係る半導体素子は、基板と、基板上に形成された1×10−9S/cm以下の導電率を有するZnOバッファ層と、ZnOバッファ層上に形成されたZnO半導体層とを備えるか、または、基板と、基板上に形成されたX線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク、具体的には(103)または(112)のピークを有するZnOバッファ層と、ZnOバッファ層上に形成されたZnO半導体層とを備える。
【0046】
本発明の半導体素子では、1×10−9S/cm以下の導電率を有するZnOバッファ層上、または、(002)及び(004)以外のピークを有するZnOバッファ層上に形成されたZnO半導体層を有するので、素子特性が優れた半導体素子を提供することができる。この理由は以下のように考えられる。
【0047】
1×10−9S/cm以下の導電率を有するZnOバッファ層中、または、(002)及び(004)以外のピークを有するZnOバッファ層中においては、大径の結晶粒が存在し、且つ大径の結晶粒の夫々がある程度の距離を隔てて分散して存在している。そして、このZnOバッファ層上に形成されたZnO半導体層は、ZnOバッファ層中における大径の結晶粒を結晶核として結晶成長している。従って、これら大径の結晶粒がある程度の距離を隔てて分散して存在していることから、ZnO半導体層の結晶成長時には、隣合う結晶粒同士がぶつかり合って互いの結晶成長が阻害されることが抑制されているために、大径の結晶粒を有するZnO半導体層が形成されている。また、ZnO半導体層が同じ材料で構成されているバッファ層上に形成されているので、バッファ層と半導体層との間の接合がホモ接合となり良好な格子整合が得られている結果、粒径の向上したZnO半導体層が形成されている。従って、大径に形成された結果、結晶性,移動度が向上したZnO半導体層を有するので、素子特性が向上した半導体素子を提供することができる。
【0048】
【発明の実施の形態】
以下に、本発明の実施の形態について説明する。
【0049】
(第1実施形態)
図1は、本発明の第1実施形態に係るZnO半導体層の形成方法を説明するための構造断面図である。同図を参照して、1は基板であり、ガラス基板、サファイア基板、水晶基板、シリコン基板、溶融石英基板等を用いることができるが、これらに限定されるものではない。2はZnOバッファ層、3はZnO半導体層である。本実施形態にあっては、ZnOバッファ層2をスパッタ法により酸素ガス流量比が大きい条件で形成し、ZnO半導体層3をスパッタ法により酸素ガス流量比が小さい条件で形成している。
【0050】
ここで、スパッタガス中における酸素ガス流量比がZnO膜の結晶性に与える影響について以下に詳述する。
【0051】
図2,図3,図4は、ガラス基板上に、スパッタガス中における酸素ガスの流量比を種々変化させて形成した厚さ200nm,500nm,1000nmのZnO膜の導電率と、酸素ガス流量比との関係を示す特性図である。形成条件は表1に示す通りであり、スパッタガスとしてArガスとO2 ガスとの混合ガスを用いた。また、ZnO膜の形成にあたってはRFマグネトロンスパッタリング装置を用いた。
【0052】
【表1】
【0053】
図2〜図4に示すように、形成されるZnO膜の導電率はスパッタガス中における酸素ガス流量比に大きく依存し、酸素ガス流量比が大きくなるほど導電率が小さくなって、抵抗が高いZnO膜となることが分かる。これは、ZnO膜中に酸素が多く含まれた場合、酸素欠損に起因するドナーが減少して導電率が低下するためと考えられる。また、厚さ200nmのZnO膜では酸素ガス流量比をいくら大きくしても導電率は1×10−9S/cm以下とはならないが(図2)、厚さ500nmのZnO膜では酸素ガス流量比を20%以上(図3)、厚さ1000nmのZnO膜では酸素ガス流量比を10%以上(図4)とすることにより、1×10−9S/cm以下の導電率を実現できる。なお、本発明においてZnO半導体層とはn型またはp型の導電性を有するものを意味し、例えば導電率が略1×10−9S/cm以上のものである。斯かるZnO半導体層はスパッタガス中の酸素ガス流量比を極めて少なくした条件で形成することができる。なお、ホール効果測定の結果から、酸素ガス流量比を小さくして形成した導電率が高い膜は、n型の導電性を有することが分かっている。
【0054】
図5,図6,図7は、上述した厚さ200nm,500nm,1000nmのZnO膜に関して0%,25%,100%と形成時の酸素ガス流量比を変化させた場合の結晶性をX線回折(XRD)により評価した結果を示す特性図であり、XRDの測定スペクトルを示す。
【0055】
厚さ500nm及び1000nmのZnO膜については、酸素ガス流量比を高くする(25%,100%)ことにより、XRDにより評価したZnO結晶面の回折ピークにおいて、(002)及び(004)以外に、(103)または(112)のピークを有していることが分かる。
【0056】
また、図8,図9,図10は、このようなZnO膜における表面及び断面の2次電子像(SEM像)を表した写真である。更に、図11は、酸素ガス流量比0%,25%,100%で形成したZnO膜におけるSEM写真の結果を示す模式図である。図11においてAで示した領域は粒径が40nm以上の大粒径の結晶領域を示し、Bで示した領域は微小な結晶粒(粒径が20nm未満)の集合領域を示している。酸素ガス流量比が小さい場合には粒径の小さい結晶が互いに近接して多数存在し、酸素ガス流量比が大きい場合には粒径の大きな結晶がある程度の距離を隔てて分離して存在することが分かる。
【0057】
図12は、図2に示した膜厚200nmのZnO膜における結晶性を、XRDにより評価した結果を示す特性図であり、XRDの測定スペクトルを示す。なお、図中各スペクトルの横に示した値は、膜形成時におけるスパッタガス中の酸素ガス流量比を示している。図12から、いずれのZnO膜についても(002)面に起因するピークが観測され、酸素ガス流量比が大きくなるほどそのピーク高さが大きくなり、特に酸素ガス流量比を50%以上としたときにピーク高さが大幅に増大し、結晶性が向上することが分かる。
【0058】
酸素ガス流量比を変化させて得られる図12に示した各ZnO膜の結晶性及び結晶粒径の大きさを評価した結果を、表2にまとめて示す。なお、結晶性の評価は、酸素ガス流量比を100%としたときに得られたZnO膜における(002)面のピーク高さを100として、各サンプルにおける(002)面のピーク高さを相対値で示している。また、結晶粒径はSEM写真から求めた。
【0059】
【表2】
【0060】
以上のように、スパッタ法を用いてZnO膜を形成した場合にあっては、スパッタガス中の酸素ガス流量比を大きくするほど結晶粒径が大きく、また、その酸素ガス流量比を大きくすることにより(002)及び(004)以外に(103)または(112)でピークを有するX線回折パターンを呈する膜を得ることができ、更に、その酸素ガス流量比を大きくするほど(002)面のピーク高さが大きい膜が得られることが分かる。
【0061】
バッファ層としては、結晶粒径が大きく、また結晶粒が分散して存在する膜を用いることが好ましい。即ち、結晶粒が存在するバッファ層を用いることにより、バッファ層中の結晶粒を核として半導体層を結晶成長させることができる。このとき、結晶粒がある程度の距離を隔てて分散して存在するバッファ層を用いることにより、結晶成長の際に隣合う結晶同士がぶつかり合って結晶成長が阻害されることを抑制することができ、粒径が大きい結晶粒を有する半導体層を成長させることができる。一方、バッファ層中の結晶粒が密接して多数存在していると、結晶成長の際に隣合う結晶同士がぶつかってしまい、結晶成長が阻害されてしまうので、大粒径の結晶が成長し難い。また、結晶核となる結晶粒の径が大きいほど、これを核として成長する結晶の粒径を大きくできる。
【0062】
加えて、バッファ層として半導体層と同じ材料であるZnOを用いることにより、バッファ層からの不所望の不純物の拡散等の問題が生じることがなく、良好な特性を有するZnO半導体層を形成することができる。
【0063】
以上の次第から、スパッタガス中の酸素ガス流量比を大きくして形成することにより得られた、径の大きな結晶粒がある程度の距離を隔てて分散して存在するZnO膜をバッファ層として用い、この上にZnO半導体層を形成することで、大粒径で結晶性が優れたZnO半導体層を得ることができると考えられる。
【0064】
斯かる径の大きな結晶粒が分散して存在するZnOバッファ層としては、具体的には、導電率が1×10−9S/cm以下となるZnO膜、または、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク(例えば(103)または(112)のピーク)を有するZnO膜が好ましいと考えられる。
【0065】
導電率が1×10−9S/cm以下となるZnO膜は、図12に示す如く結晶性が高く、且つ図11に示す如く径の大きな結晶粒がある程度の距離を隔てて分散して存在している。また、(002)及び(004)以外のピーク(例えば(103)または(112)のピーク)を有するZnO膜は、図5〜図10の結果から分かるように、(002)及び(004)のみのピークを有するZnO膜と比較して、膜中に存在する残留応力が大きく、径の大きな結晶粒がある程度の距離を隔てて分散して存在している。
【0066】従って、導電率が1×10−9S/cm以下となるZnO膜、または、(002)及び(004)以外のピークを有するZnO膜が、バッファ層として好ましい。導電率が1×10−9S/cm以下となるZnO膜は、例えばスパッタ法を用いて酸素ガス流量比が20%以上の条件で形成することができる。なお、このように酸素ガス流量比を調整して形成するZnOバッファ層の導電率の下限は、酸素ガス流量比を100%とした場合の1×10−12 S/cm程度である。また、(002)及び(004)以外の(103)または(112)のピークを有するZnO膜は、例えばスパッタ法を用いて酸素ガス流量比が25%以上の条件で形成することができる。但し、上述した構成のZnOバッファ層は、これに限らず、投入電力、圧力等の他の条件、またはこれらの条件を組合せて制御することにより形成することができる。
【0067】
(実施例1)
実施例1として、ガラス製の基板1上に表3に示す条件を用いてZnOバッファ層2、ZnO半導体層3をスパッタ法により形成した。
【0068】
【表3】
【0069】
ZnOバッファ層2とZnO半導体層3とを、同じスパッタ室内で、基板温度は300℃と一定のまま、放電を止めることなくスパッタガスを切替えることにより連続的に形成した。また、ZnOバッファ層2形成時にはスパッタガスとしてArガスとO2 ガスとの混合ガスを用い、スパッタガスの総流量を15sccmと一定にして酸素ガス流量比を25%,50%,100%と変化させると共に、膜厚を500nm,800nmと変化させて複数種類のZnOバッファ層2を形成した。そして、これら複数種類のZnOバッファ層2上に同一条件(酸素ガス流量比:0%、膜厚200nm)でZnO半導体層3を形成した。
【0070】
一方、比較例として、ZnOバッファ層2を設けずにZnO半導体層3を表3と同一の条件で基板1上に直接形成したものを作製した。
【0071】
このようにして作製した本発明のサンプル1(酸素ガス流量比:25%、膜厚800nm)とサンプル2(酸素ガス流量比:100%、膜厚500nm)とにおける結晶性の評価結果、並びに表面及び断面のSEM像を表した写真を、図13並びに図14に示す。また、上記した比較例における結晶性の評価結果も図13に併せて示す。
【0072】
また、本発明のサンプル3(酸素ガス流量比:25%、膜厚500nm)、サンプル4(酸素ガス流量比:50%、膜厚500nm)及びサンプル5(酸素ガス流量比:100%、膜厚500nm)と、上記した比較例とについて、電子移動度を測定した。その測定結果を表4に示す。なお、ZnO半導体層3はn型となるので、電子移動度を測定している。
【0073】
【表4】
【0074】
表4から明らかに、本発明のサンプルによれば比較例に比べて高い電子移動度を得ることができた。また、特に酸素ガス流量比を50%以上としてZnOバッファ層を形成したサンプル4及びサンプル5によれば、72cm2 /V・s以上の高い電子移動度を得ることができた。従って、ZnOバッファ層を形成する際の酸素ガス流量比は50%以上とすることが好ましい。
【0075】
このように本発明のサンプルが比較例よりも高い電子移動度を得ることができた理由は、本発明のサンプルにおけるZnO半導体層3がZnOバッファ層2中に存在する結晶粒を核として結晶成長したために、比較例よりも結晶粒径が大きくなったことによるものと考えられる。
【0076】
図15は、本発明における結晶成長の状態を示す模式図、図16は、比較例における結晶成長の状態を示す模式図である。比較例にあっては、結晶が柱状に成長し、その粒径も小さい。本発明では、ある程度の距離を隔ててZnOバッファ層2中に分散する大きな結晶粒Cを核として大径の結晶Dが成長して、ZnO半導体層3が形成される。
【0077】
また、酸素ガス流量比を大きくして形成したZnOバッファ層2によれば、前述の図12に示した如く結晶性が良好であり、ZnOバッファ層2中の結晶粒の径が大きく、且つ夫々の結晶粒が十分な距離を隔てて分散して存在している。または、酸素ガス流量比を20%以上として形成することにより、導電率が1×10−9S/cmのZnOバッファ層2を得ることができ、酸素ガス流量比を25%以上として形成することにより、(002)及び(004)以外のピークを有するZnOバッファ層2を得ることができる。このようなZnOバッファ層2中の結晶粒の径は大きく、且つ夫々の結晶粒が十分な距離を隔てて分散して存在している。そして、斯かるZnOバッファ層2上にZnO半導体層3を形成することにより、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長が阻害されることを抑制でき、大粒径の結晶が成長するので、高い電子移動度を得ることができる。
【0078】
また、バッファ層として不所望の不純物を含有しないノンドープのZnOを用いたので、形成室内の例えば壁面等に不所望の不純物を含有するZnO膜が形成されることがない。従って、壁面等に付着したZnO膜またはZnOバッファ層2からの不純物がZnO半導体層3中に混入することがなく、高品質のZnO半導体層3が得られる。
【0079】
更に、バッファ層として上述の通りノンドープのZnOを用いたので、ZnOバッファ層2とZnO半導体層3とを同じスパッタ形成室を用いて形成することができる。従って、バッファ層形成用の形成室と半導体層形成用の形成室とを別々に設ける必要がないので装置コストを低減することができ、製造コストの低減を図れる。加えて、基板温度を変化させることなくZnOバッファ層2とZnO半導体層3とを連続的に形成するので、製造時間の短縮が可能となり、製造コストの低減を図ることができる。
【0080】
(実施例2)
次に、実施例2として、ガラス製の基板1上に表5に示す条件を用いてZnOバッファ層2、ZnO半導体層3をスパッタ法により形成し、得られた積層膜の移動度及びキャリア密度をホール効果測定により求めた。
【0081】
【表5】
【0082】
実施例2において実施例1と異なる点は、ZnOバッファ層2形成時におけるスパッタガス中の酸素ガス流量比を100%と一定にすると共に、ZnOバッファ層2の膜厚を100nm〜2000nmの範囲で変化させた点である。得られたガラス製の基板1/ZnOバッファ層2/ZnO半導体層3の積層膜の移動度と、ZnOバッファ層2の膜厚との関係を図17に、また上記積層膜中のキャリア密度とZnOバッファ層2の膜厚との関係を図18に示す。なお、本実施例においてもZnO半導体層3はn型となるので、移動度は電子移動度について測定した。
【0083】
図17に示す通り、ZnOバッファ層2の膜厚を500nm以上とすることで、積層膜の電子移動度を70cm2 /V・s以上と向上することができる。また、ZnOバッファ層2の膜厚を1000nm以上とすることで、積層膜の電子移動度を80cm2 /V・s以上と向上することができる。
【0084】
また、図18に示す通り、積層膜中のキャリア密度はZnOバッファ層2の膜厚に依存せず、5×1017cm−3程度で略一定である。
【0085】
これらの結果から、ZnOバッファ層2の膜厚は500nm以上とすることが好ましく、1000nm以上とすることがより好ましい。この理由は、ZnOバッファ層2の膜厚を500nm以上、好ましくは1000nm以上とすることにより、ZnOバッファ層2中の結晶粒の径が十分大きくなった結果、これらの結晶粒を結晶核として成長するZnO半導体層3中の結晶粒が大きくなったからであると考えられる。
【0086】
なお、ZnOバッファ層2の膜厚が5000nmを越えるとZnOバッファ層2の表面に凹凸が生じ、平坦性が失われてしまう。斯かる表面形状を有するZnOバッファ層2上にZnO半導体層3を形成すると、ZnO半導体層3の表面にも同様に凹凸が生じることとなり、この結果半導体素子を形成した際にデバイス特性が低下してしまう。従って、斯かるデバイス特性の低下を抑制するために、ZnOバッファ層2の膜厚は5000nm以下とすることが好ましい。
【0087】
(第2実施形態)
次に、本発明の半導体素子の製造方法に係る実施形態について説明する。
【0088】
図19は、第2実施形態に係る半導体素子の製造方法を説明するための工程図である。なお、本実施形態においては半導体素子としてTFTを製造する場合について説明する。
【0089】
まず、図19(a)に示す工程においては、予め洗浄したガラス製の基板11上に、スパッタ法を用いて酸素ガス流量比が20%以上の条件で膜厚500nm以上のZnOバッファ層12を形成し、スパッタガスとしてArガスのみを用い、膜厚200nm程度のZnO半導体層13を連続して形成する。このとき、ZnOバッファ層12及びZnO半導体層13の形成は同じ基板温度で連続的に行う。このとき、放電を止めることなくスパッタガスを切替えることによりZnOバッファ層12とZnO半導体層13とを連続的に形成しても良いし、ZnOバッファ層12形成後、一旦放電を止めてスパッタガスを切替え、ZnO半導体層13を形成するようにしても良い。また、ZnOバッファ層12とZnO半導体層13とは同じスパッタ形成室内で形成する。その後、フォトリソグラフィ等によりZnOバッファ層12及びZnO半導体層13の積層膜をパターニングし、島状に加工する。
【0090】
次いで、図19(b)に示す工程においては、RFプラズマCVD法によりゲート絶縁膜として膜厚約500nmのSiN膜14を形成する。次に、図19(c)に示す工程においては、SiN膜14におけるZnO半導体層13のソース,ドレイン領域上の部分をエッチング除去する。最後に、図19(d)に示す工程においては、蒸着法を用いてAlからなるソース電極,ドレイン電極及びゲート電極15S,15D及び15Gを形成して本実施形態に係るTFTを製造する。
【0091】
以上のように、本実施形態に係る半導体素子の製造方法によれば、基板11上にスパッタガス中の酸素ガス流量比が多い条件でZnOバッファ層12を形成し、次いでZnOバッファ層12上に、このZnOバッファ層12形成時よりも酸素ガス流量比が少ない条件でZnO半導体層13を形成する工程を有している。
【0092】
上記のように酸素ガス流量比が20%以上の条件でZnOバッファ層12を形成することによって、ZnOバッファ層12中の結晶粒の径が大きくなり、加えて隣合う結晶粒が近接することなくある程度の距離を隔てて分散して存在するようになる。上記のように酸素ガス流量比を20%以上の条件とすることにより、導電率が1×10−9S/cm以下のZnOバッファ層12、または、(002)及び(004)以外のピークを有するZnOバッファ層12を形成することができるので、ZnOバッファ層12中の結晶粒の径が大きくなり、加えて隣合う結晶粒が近接することなくある程度の距離を隔てて分散して存在するようになる。
【0093】
そして、これらの結晶粒が結晶核として作用してZnO半導体層13の結晶成長が生じるが、この際ZnOバッファ層12中の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなり、この結果結晶粒径の大きなZnO半導体層13が成長する。また、ZnO半導体層13と同じ材料でZnOバッファ層12を形成するので、ZnOバッファ層12とZnO半導体層13との間の接合がホモ接合となり、良好な格子整合が得られる結果、粒径の向上したZnO半導体層13が成長する。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層13を有する半導体素子(TFT)を製造することができる。
【0094】
更に、ZnOバッファ層12として不所望の不純物を含有しないノンドープのZnOを用いたので、形成室内の例えば壁面等に不所望の不純物を含有するZnO膜が形成されることがない。従って、壁面等に付着したZnO膜またはZnOバッファ層12からの不純物がZnO半導体層13中に混入することがなく、高品質のZnO半導体層13が得られる。
【0095】
また、ZnOバッファ層12として上述の通りノンドープのZnOを用いたので、ZnOバッファ層とZnO半導体層13とを同じスパッタ形成室を用いて形成することができる。従って、バッファ層形成用の形成室と半導体層形成用の形成室とを別々に設ける必要がないので装置コストを低減することができ、製造コストの低減を図れる。
【0096】
加えて、基板温度を変化させることなくZnOバッファ層12とZnO半導体層13とを連続的に形成するので、製造時間の短縮が可能となり、製造コストの低減を図ることができる。
【0097】
以上のことから、本実施形態によれば、結晶性が良好で高い移動度を有するZnO半導体層13をチャネルとしたTFTを製造することが可能となり、特性の良好なTFTを得ることができる。
【0098】
(実施例3)
本実施形態の実施例として、表6に示す条件を用いてZnOバッファ層12及びZnO半導体層13を形成してTFTを製造した。本実施例においても形成装置としてはRFマグネトロンスパッタリング装置を用い、同一の形成室内でZnOバッファ層12とZnO半導体層13とを同じ基板温度(300℃)で形成している。また、スパッタガスとしてはArガスとO2 ガスとの混合ガスを用い、ZnOバッファ層12形成時には酸素ガス流量比を100%、ZnO半導体層13形成時には酸素ガス流量比を0%とした。また、比較例としてZnOバッファ層12を備えない以外は実施例と同一の条件でTFTを製造した。
【0099】
【表6】
【0100】
その結果、実施例のTFTによれば約2cm2 /V・sの電界効果移動度を得ることができたのに対し、比較例のTFTの場合には約0.2cm2 /V・sの電界効果移動度しか得ることができなかった。これは、上述の通り本実施例におけるZnO半導体層の方が、比較例におけるZnO半導体層よりも結晶性が良好であることに起因するものと考えられる。
【0101】
(第3実施形態)
次に、本発明の半導体素子の製造方法に係る他の実施形態について説明する。
【0102】
図20は、本実施形態に係る半導体素子の製造方法を説明するための工程図である。なお、本実施形態においては半導体素子として発光ダイオードを製造する場合について説明する。
【0103】
まず、図20(a)に示す工程においては、予め洗浄したサファイア製の基板21上に、スパッタ法を用いて酸素ガス流量比が20%以上の条件で、膜厚1μmのZnOバッファ層22を形成する。次いで、スパッタガスとしてArガスのみを用い、膜厚1μmのZnO半導体層23を連続して形成する。このとき、ZnO半導体層23は前述の通りn型となる。
【0104】
また、ZnOバッファ層22とZnO半導体層23とは同じスパッタ形成室を用いて形成する。このとき、ZnOバッファ層22及びZnO半導体層23の形成は基板温度が一定のまま放電を止めることなくスパッタガスの切替だけで連続的に行っても良いし、ZnOバッファ層22形成後、一旦放電を止めてスパッタガスを切替え、ZnO半導体層23を形成するようにしても良い。
【0105】
次いで、図20(b)に示す工程においては、n型のZnO半導体層23上に、厚さ約0.2μmのZnO活性層24を形成する。ZnO活性層24の形成にはMBE法を用い、GaがドープされたZnO活性層24を形成する。このとき、ZnO活性層24中のGaのドーピング量は、1×1017cm−3〜1×1015cm−3の範囲とすることが好ましい。なお、Gaの代わりにAl等他の13族元素をドーピングしても良い。そして、ZnO活性層24上に、MBE法を用いてNがドープされたp型ZnO層25を形成する。
【0106】
更に、図20(c)に示す工程においては、p型ZnO層25及びZnO活性層24の一部をエッチング除去し、n型ZnO層23の一部を露出させることによりn電極形成領域23Aを形成する。最後に、図20(d)に示す工程においては、n型ZnO層23におけるn電極形成領域23A上及びp型ZnO層25上に、蒸着法を用いてAlからなる電極26を形成することにより、発光ダイオードが製造される。
【0107】
本実施形態においても、基板21上にスパッタガス中の酸素ガス流量比が多い条件でZnOバッファ層22を形成し、次いでZnOバッファ層22上に、ZnOバッファ層22形成時よりも酸素ガス流量比が少ない条件でZnO半導体層23を形成する工程を有している。
【0108】
上記のように酸素ガス流量比が20%以上の条件でZnOバッファ層22を形成することによって、ZnOバッファ層22中の結晶粒の径が大きくなり、加えて隣合う結晶粒が近接することなくある程度の距離を隔てて分散して存在するようになる。上記のように酸素ガス流量比を20%以上の条件とすることにより、導電率が1×10−9S/cmのZnOバッファ層22、または、(002)及び(004)以外のピークを有するZnOバッファ層22を形成することができるので、ZnOバッファ層22中の結晶粒の径が大きくなり、加えて隣合う結晶粒が近接することなくある程度の距離を隔てて分散して存在するようになる。
【0109】
そして、これらの結晶粒が結晶核として作用してZnO半導体層23の結晶成長が生じるが、この際ZnOバッファ層22中の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなり、この結果結晶粒径の大きなZnO半導体層23が成長する。また、ZnO半導体層23と同じ材料でZnOバッファ層22を形成するので、ZnOバッファ層22とZnO半導体層23との間の接合がホモ接合となり、良好な格子整合が得られる結果、粒径の向上したZnO半導体層23が成長する。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層23を有する半導体素子(発光ダイオード)を製造することができる。
【0110】
更に、ZnOバッファ層22として不所望の不純物を含有しないノンドープのZnOを用いたので、形成室内の例えば壁面等に不所望の不純物を含有するZnO膜が形成されることがない。従って、これら壁面等に付着したZnO膜またはZnOバッファ層22からの不純物がZnO半導体層23中に混入することがなく、高品質のZnO半導体層23が得られる。
【0111】
以上のように、粒径が大きく且つ不所望の不純物が混入していないn型のZnO半導体層23上に、ZnO活性層24,p型ZnO半導体層25が形成されるので、これらZnO活性層24及びp型ZnO半導体層25の特性も向上する。従って、本実施形態によれば、素子特性の優れた発光ダイオードを提供することができる。
【0112】
更に、ZnOバッファ層22として上述の通りノンドープのZnOを用いたので、ZnOバッファ層22とZnO半導体層23とを同じスパッタ形成室を用いて形成することができる。従って、バッファ層形成用の形成室と半導体層形成用の形成室とを別々に設ける必要がないので装置コストを低減することができ、製造コストの低減を図れる。加えて、基板温度を変化させることなくZnOバッファ層22とZnO半導体層23とを連続的に形成するので、製造時間の短縮が可能となり、製造コストの低減を図ることができる。
【0113】
なお、第2実施形態及び第3実施形態においては半導体素子の例としてTFT及び発光ダイオードについて説明したが、本発明に係る半導体素子はこれらに限定されるものではなく、光センサ等他の半導体素子にも適用することができる。
【0114】
また、上述した実施形態では、RFスパッタリング装置を用い、スパッタガスとしてO2 ガスとArガスとを用いたが、DCスパッタリング装置、ECRスパッタリング装置、またはヘリコンプラズマ波スパッタリング装置等を用い、スパッタガスとして、O2 ガスとHeガス,Neガス,またはKrガス等の不活性ガスとを用いても良い。
【0115】
【発明の効果】
以上説明した如く、本発明に係るZnO半導体層の形成方法によれば、粒径が大きく移動度が向上したZnO半導体層を形成することができると共に、その製造コストの低減も図ることができる。
【0116】
また、本発明に係る半導体素子の製造方法によれば、粒径が大きく移動度が向上したZnO半導体層を有する半導体素子を製造することが可能となるので、素子特性の向上を図ることができる。また、その製造コストの低減も図ることができる。
【0117】
更に、本発明に係る半導体素子によれば、粒径が大きく移動度が向上したZnO半導体層を備えるので、素子特性が向上した半導体素子を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るZnO半導体層の形成方法を説明するための構造断面図である。
【図2】ZnO膜(膜厚:200nm)の導電率と酸素ガス流量比との関係を示す特性図である。
【図3】ZnO膜(膜厚:500nm)の導電率と酸素ガス流量比との関係を示す特性図である。
【図4】ZnO膜(膜厚:1000nm)の導電率と酸素ガス流量比との関係を示す特性図である。
【図5】ZnO膜(膜厚:200nm)のX線回折の評価結果を示す特性図である。
【図6】ZnO膜(膜厚:500nm)のX線回折の評価結果を示す特性図である。
【図7】ZnO膜(膜厚:1000nm)のX線回折の評価結果を示す特性図である。
【図8】ZnO膜(酸素ガス流量比:0%)のSEM像を表した写真である。
【図9】ZnO膜(酸素ガス流量比:25%)のSEM像を表した写真である。
【図10】ZnO膜(酸素ガス流量比:100%)のSEM像を表した写真である。
【図11】ZnO膜の表面SEM写真の模式図である。
【図12】ZnO膜の結晶性をX線回折により評価した結果を示す特性図である。
【図13】ガラス/ZnOバッファ層/ZnO半導体層の積層膜のX線回折の評価結果を示す特性図である。
【図14】ガラス/ZnOバッファ層/ZnO半導体層の積層膜のSEM像を表した写真である。
【図15】本発明における結晶成長の状態を示す模式図である。
【図16】比較例における結晶成長の状態を示す模式図である。
【図17】ガラス/ZnOバッファ層/ZnO半導体層の積層膜の移動度とZnOバッファ層の膜厚との関係を示す特性図である。
【図18】ガラス/ZnOバッファ層/ZnO半導体層の積層膜中のキャリア密度とZnOバッファ層の膜厚との関係を示す特性図である。
【図19】本発明に係る半導体素子(FET)の製造方法の工程図である。
【図20】本発明に係る半導体素子(発光ダイオード)の製造方法の工程図である。
【符号の説明】
1,11,21 基板
2,12,22 ZnOバッファ層
3,13,23 ZnO半導体層
【発明の属する技術分野】
本発明は、酸化亜鉛(ZnO)からなるZnO半導体層を形成する方法、ZnO半導体層を備えた発光素子,受光素子または薄膜トランジスタ(TFT)等の半導体素子の製造方法、及び、ZnO半導体層を備えた半導体素子に関する。
【0002】
【従来の技術】
ZnO半導体は、直接遷移で禁制帯幅が大きい(〜3.4eV)という特徴を有していることから、青色から紫外領域の光を発光若しくは受光する発光/受光素子、またはTFT等の半導体素子への適用が検討されている。
【0003】
ZnO半導体層を形成する方法としてはMBE法、スパッタ法またはレーザアブレーション法等の方法が知られており、近年ZnO半導体層の結晶性向上のためにバッファ層を介してZnO半導体層を形成することが検討されている。
【0004】
Al,Mg等の不純物を含むZnOバッファ層を介してZnO発光層を形成することで、良好な結晶性を有するZnO発光層を形成できる旨が記載されている(例えば、特許文献1参照)。また、半導体層形成時の温度よりも低温で形成したZnOバッファ層を介してZnO半導体層を形成することで、良好な結晶性を有するZnO半導体層を形成できる旨が記載されている(例えば、特許文献2参照)。
【0005】
【特許文献1】
特開2000−244014号公報
【特許文献2】
特開2001−287998号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上述した不純物を含むバッファ層を用いる従来技術にあっては、Al,Mg等の不純物源を別途用意する必要があり、このために製造コストが増大するという課題がある。また、不純物を含むバッファ層をスパッタ法で形成した場合、形成室内の例えば壁面等にも不純物を含むZnO膜が形成される。このため、バッファ層とZnO発光層とを同じ形成室で形成すると、ZnO発光層形成時に壁面等に付着したZnO膜からAl,Mg等の不純物が形成室内に放出され、これらの不所望の不純物がZnO発光層中に取り込まれてしまう可能性がある。また、バッファ層中に含まれる上記不純物がZnO発光層中に拡散することによって、ZnO発光層での不所望の不純物の取り込みが生じる可能性がある。そして、これらの不所望の不純物の取り込みが生じる結果、発光層の発光特性が低下する虞れがある。また、斯かる不所望の不純物の取り込みを抑制するためにバッファ層形成用の形成室と発光層形成用の形成室とを別々に設けると、装置コストの増大を招き、製造コストの増大を招くという課題が生じる。
【0007】
一方、低温で形成したバッファ層を用いるという従来技術によれば、不所望の不純物の取り込みは抑制できるが、バッファ層形成時の温度と半導体層形成時の温度とが異なる。このため、ZnOバッファ層とZnO半導体層とを同じ形成室内で形成しようとした場合、バッファ層形成終了後から半導体層形成開始に至るまでの間に基板の昇温時間が必要となることから所要時間が長くなり、製造コストの増大を招くという課題が生じる。また、スループット向上のためにバッファ層形成用の形成室と、半導体層形成用の形成室とを別々に設けることも可能ではあるが、この場合にもやはり装置コストが増大するために、製造コストの増大を招くという課題がある。
【0008】
本発明は、斯かる事情に鑑みなされたものであって、結晶性の良好なZnO半導体層を安価に形成できる形成方法を提供することを目的とする。
【0009】
また、本発明は、結晶性の良好なZnO半導体層を有する半導体素子を安価に製造できる製造方法を提供することを目的とする。
【0010】更に、本発明は、結晶性の良好なZnO半導体層を備える半導体素子を提供することを目的とする。
【0011】
【課題を解決するための手段】
請求項1に係るZnO半導体層の形成方法は、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層を形成し、該ZnOバッファ層上にZnO半導体層を形成することを特徴とする。
【0012】
請求項2に係るZnO半導体層の形成方法は、基板上に、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するZnOバッファ層を形成し、該ZnOバッファ層上にZnO半導体層を形成することを特徴とする。
【0013】
請求項3に係るZnO半導体層の形成方法は、基板上に、スパッタ法を用いてZnO半導体層を形成する方法において、酸素を含むスパッタガスを用いて、前記基板上にZnOバッファ層を形成し、該ZnOバッファ層上に、該ZnOバッファ層の形成時よりもスパッタガス中の酸素ガス流量比が少ない条件でZnO半導体層を形成することを特徴とする。
【0014】
請求項4に係るZnO半導体層の形成方法は、請求項3において、導電率が1×10−9S/cm以下となるように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする。
【0015】
請求項5に係るZnO半導体層の形成方法は、請求項3において、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする。
【0016】
請求項6に係るZnO半導体層の形成方法は、請求項2または5において、前記(002)及び(004)以外のピークは、(103)または(112)のピークを含むことを特徴とする。
【0017】
請求項7に係るZnO半導体層の形成方法は、請求項3乃至6のいずれかにおいて、前記酸素ガス流量比を20%以上として前記ZnOバッファ層を形成することを特徴とする。
【0018】
請求項8に係るZnO半導体層の形成方法は、請求項1乃至7のいずれかにおいて、前記ZnOバッファ層の膜厚を500nm以上とすることを特徴とする。
【0019】
請求項9に係るZnO半導体層の形成方法は、請求項1乃至8のいずれかにおいて、前記ZnOバッファ層と前記ZnO半導体層とを連続的に形成することを特徴とする。
【0020】
請求項10に係るZnO半導体層の形成方法は、請求項3乃至8のいずれかにおいて、スパッタガス中の酸素ガス流量比を漸次低減させながら前記ZnOバッファ層とZnO半導体層とを連続的に形成することを特徴とする。
【0021】
請求項11に係るZnO半導体層の形成方法は、請求項9または10において、前記ZnOバッファ層とZnO半導体層とを同一の形成室内で形成することを特徴とする。
【0022】
請求項12に係る半導体素子の製造方法は、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層を形成する工程と、該ZnOバッファ層上にZnO半導体層を形成する工程とを備えることを特徴とする。
【0023】
請求項13に係る半導体素子の製造方法は、基板上に、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するZnOバッファ層を形成する工程と、該ZnOバッファ層上にZnO半導体層を形成する工程とを備えることを特徴とする。
【0024】
請求項14に係る半導体素子の製造方法は、スパッタ法により形成されたZnO半導体層を有する半導体素子の製造方法において、酸素を含むスパッタガスを用いて、基板上にZnOバッファ層を形成する工程と、該ZnOバッファ層上に、該ZnOバッファ層の形成時よりもスパッタガス中の酸素ガス流量比が少ない条件でZnO半導体層を形成する工程とを備えることを特徴とする。
【0025】
請求項15に係る半導体素子の製造方法は、請求項14において、導電率が1×10−9S/cm以下となるように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする。
【0026】
請求項16に係る半導体素子の製造方法は、請求項14において、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする。
【0027】
請求項17に係る半導体素子の製造方法は、請求項13または16において、前記(002)及び(004)以外のピークは、(103)または(112)のピークを含むことを特徴とする。
【0028】
請求項18に係る半導体素子の製造方法は、請求項14乃至17のいずれかにおいて、前記酸素ガス流量比を20%以上にして前記ZnOバッファ層を形成することを特徴とする。
【0029】
請求項19に係る半導体素子の製造方法は、請求項12乃至18のいずれかにおいて、前記ZnOバッファ層の膜厚を500nm以上とすることを特徴とする。
【0030】
請求項20に係る半導体素子は、基板と、該基板上に形成された1×10−9S/cm以下の導電率を有するZnO層と、該ZnO層上に形成されたZnO半導体層とを備えることを特徴とする。
【0031】
請求項21に係る半導体素子は、基板と、該基板上に形成されており、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するZnO層と、該ZnO層上に形成されたZnO半導体層とを備えることを特徴とする。
【0032】
請求項22に係る半導体素子は、請求項21において、前記(002)及び(004)以外のピークは、(103)または(112)のピークを含むことを特徴とする。
【0033】
本発明に係るZnO半導体層の形成方法は、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層を形成し、ZnOバッファ層上にZnO半導体層を形成するか、または、基板上に、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク、具体的には(103)または(112)のピークを有するZnOバッファ層を形成し、ZnOバッファ層上にZnO半導体層を形成する。
【0034】
本発明のZnO半導体層の形成方法では、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層、または、(002)及び(004)以外のピークを有するZnOバッファ層を形成し、このZnOバッファ層上にZnO半導体層を形成するので、良好な結晶性を有し、移動度が向上したZnO半導体層を形成することができる。この理由は以下のように考えられる。
【0035】
1×10−9S/cm以下の導電率を有するZnOバッファ層中、または、(002)及び(004)以外のピークを有するZnOバッファ層中においては、大径の結晶粒が存在し、且つ大径の結晶粒の夫々はある程度の距離を隔てて分散して存在している。そして、ZnO半導体層はZnOバッファ層中における大径の結晶粒を結晶核として結晶成長することとなるが、この際ZnOバッファ層中においてはこれらの大径の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなるので、結晶粒径の大きなZnO半導体が成長する。また、ZnOバッファ層はAl,Mg等不所望の不純物を含まないノンドープの層であるので、不所望の不純物の取込によるZnO半導体層の特性低下が生じることがない。更に、半導体層と同じ材料でバッファ層を形成するので、バッファ層と半導体層との間の接合がホモ接合となり、良好な格子整合が得られる。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層を形成することができる。
【0036】
また、本発明に係るZnO半導体層の形成方法は、基板上に、スパッタ法を用いてZnO半導体層を形成する方法において、酸素を含むスパッタガスを用いて基板上にZnOバッファ層を形成し、ZnOバッファ層上に、ZnOバッファ層の形成時よりもスパッタガス中の酸素ガス流量比が少ない条件でZnO半導体層を形成する。
【0037】
本発明のZnO半導体層の形成方法では、基板上にスパッタガス中の酸素ガス流量比が多い条件でZnOバッファ層を形成することから、ZnOバッファ層中に大径の結晶粒が形成され、加えて大径の結晶粒が近接することなくある程度の距離を隔てて分散して存在する。また、ZnOバッファ層形成時よりも酸素ガス流量比が少ない条件で形成するため、ZnOバッファ層よりも導電率が高く半導体として機能するZnO半導体層を形成することができる。そして、ZnO半導体層はZnOバッファ層中における大径の結晶粒を結晶核として結晶成長することとなるが、この際これらの大径の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなるので、結晶粒径の大きなZnO半導体が成長する。また、ZnOバッファ層はAl,Mg等不所望の不純物を含まないノンドープの層であるので、不所望の不純物の取込によるZnO半導体層の特性低下が生じることがない。更に、半導体層と同じ材料でバッファ層を形成するので、バッファ層と半導体層との間の接合がホモ接合となり、良好な格子整合が得られる。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層を形成することができる。
【0038】
このようなZnO半導体層の形成方法において、好ましくは導電率が1×10−9S/cm以下となるように、または、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク、具体的には(103)または(112)のピークを有するように、スパッタガス中の酸素ガス流量比を調整してZnOバッファ層を形成する。このようにすれば、径がより大きい結晶粒を有し、また隣合う結晶粒同士が十分な距離を隔てて分散したZnOバッファ層を形成することができるので、ZnO半導体層の結晶性,移動度を効果的に向上させることができる。この場合、酸素ガス流量比を20%以上としてZnOバッファ層を形成することが好ましい。このように酸素ガス流量比を20%以上とすることにより、導電率が1×10−9S/cm以下であるZnOバッファ層、または、(002)及び(004)以外のピークを有するZnOバッファ層を形成することができるので、良好な結晶性を有し、移動度が高いZnO半導体層を形成できる。また、ZnOバッファ層の膜厚は500nm以上とすることが好ましい。このように膜厚を500nm以上とすることにより、バッファ層として十分に機能させることができるので、良好な結晶性を有し、移動度が高いZnO半導体層を形成できる。更に、ZnOバッファ層とZnO半導体層とを連続的に形成すると良い。斯かる構成とすることにより、形成時間を短縮することができるので、製造コストを低減できる。また、この場合においては、スパッタガス中の酸素ガス流量比を漸次低減させながら連続的に形成すると良い。斯かる構成においても、形成時間の短縮を図ることができるので、製造コストを低減できる。加えて、ZnOバッファ層とZnO半導体層とを同一の形成室内で形成することが好ましい。斯かる構成とすることにより、形成室の数を減らすことができるので、装置コストを低減でき、製造コストの低減を図ることができる。
【0039】
本発明に係る半導体素子の製造方法は、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層を形成する工程と、ZnO層上にZnO半導体層を形成する工程とを備えるか、または、基板上に、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク、具体的には(103)または(112)のピークを有するZnOバッファ層を形成する工程と、ZnOバッファ層上にZnO半導体層を形成する工程とを備える。
【0040】
本発明の半導体素子の製造方法では、基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層、または、(002)及び(004)以外のピークを有するZnOバッファ層を形成し、このZnOバッファ層上にZnO半導体層を形成するので、良好な結晶性を有し、移動度が向上したZnO半導体層を有する半導体素子を製造することができる。この理由は以下のように考えられる。
【0041】
1×10−9S/cm以下の導電率を有するZnOバッファ層中、または、(002)及び(004)以外のピークを有するZnOバッファ層中においては、大径の結晶粒が存在し、且つ大径の結晶粒の夫々はある程度の距離を隔てて分散して存在している。そして、ZnO半導体層はZnOバッファ層中における大径の結晶粒を結晶核として結晶成長することとなるが、この際これら大径の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなるので、結晶粒径の大きなZnO半導体が成長する。また、ZnOバッファ層はAl,Mg等不所望の不純物を含まないノンドープの層であるので、不所望の不純物の取込によるZnO半導体層の特性低下が生じることがない。更に、半導体層と同じ材料でバッファ層を形成するので、バッファ層と半導体層との間の接合がホモ接合となり、良好な格子整合が得られる。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層を有する半導体素子を製造することができる。
【0042】
本発明に係る半導体素子の製造方法は、スパッタ法により形成されたZnO半導体層を有する半導体素子の製造方法において、酸素を含むスパッタガスを用いて基板上にZnOバッファ層を形成する工程と、ZnOバッファ層上に、ZnOバッファ層の形成時よりもスパッタガス中の酸素ガス流量比が少ない条件でZnO半導体層を形成する工程とを備える。
【0043】
本発明に係る半導体素子の製造方法では、基板上にスパッタガス中の酸素ガス流量比が多い条件でZnOバッファ層を形成するので、ZnOバッファ層中に大径の結晶粒が形成され、加えて大径の結晶粒が近接することなくある程度の距離を隔てて分散して存在するようになる。また、ZnOバッファ層形成時よりも酸素ガス流量比が少ない条件で形成するため、ZnOバッファ層よりも導電率が高く半導体として機能するZnO半導体層を形成することができる。そして、ZnO半導体層はZnOバッファ層中における大径の結晶粒を結晶核として結晶成長することとなるが、この際これら大径の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなるので、結晶粒径の大きなZnO半導体が成長する。また、ZnOバッファ層はAl,Mg等不所望の不純物を含まないノンドープの層であるので、不所望の不純物の取込によるZnO半導体層の特性低下が生じることがない。更に、半導体層と同じ材料でバッファ層を形成するので、バッファ層と半導体層との間の接合がホモ接合となり、良好な格子整合が得られる。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層を有する半導体素子を製造することができる。
【0044】
このような半導体素子の製造方法において、好ましくは、導電率が1×10−9S/cm以下となるように、または、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク、具体的には(103)または(112)のピークを有するように、酸素ガス流量比を調整してZnOバッファ層を形成する。このようにすれば、径のより大きな結晶粒を有し、また隣合う結晶粒同士が十分な距離を隔てて分散したZnOバッファ層を形成することができるので、結晶性,移動度がより向上したZnO半導体層を有する半導体素子を効果的に製造できる。この場合、スパッタガス中における酸素ガス流量比が20%以上の条件でZnOバッファ層を形成することが好ましい。このように酸素ガス流量比を20%以上とすることにより、導電率が1×10−9S/cm以下であるZnOバッファ層、または、(002)及び(004)以外のピークを有するZnOバッファ層を形成することができるので、良好な結晶性を有し、移動度が高いZnO半導体層を有する半導体素子を製造できる。また、ZnOバッファ層の膜厚は500nm以上とすることが好ましい。このように膜厚は500nm以上とすることにより、バッファ層として十分に機能させることができるので、良好な結晶性を有し、移動度が高いZnO半導体層を有する半導体素子を製造できる。
【0045】
本発明に係る半導体素子は、基板と、基板上に形成された1×10−9S/cm以下の導電率を有するZnOバッファ層と、ZnOバッファ層上に形成されたZnO半導体層とを備えるか、または、基板と、基板上に形成されたX線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク、具体的には(103)または(112)のピークを有するZnOバッファ層と、ZnOバッファ層上に形成されたZnO半導体層とを備える。
【0046】
本発明の半導体素子では、1×10−9S/cm以下の導電率を有するZnOバッファ層上、または、(002)及び(004)以外のピークを有するZnOバッファ層上に形成されたZnO半導体層を有するので、素子特性が優れた半導体素子を提供することができる。この理由は以下のように考えられる。
【0047】
1×10−9S/cm以下の導電率を有するZnOバッファ層中、または、(002)及び(004)以外のピークを有するZnOバッファ層中においては、大径の結晶粒が存在し、且つ大径の結晶粒の夫々がある程度の距離を隔てて分散して存在している。そして、このZnOバッファ層上に形成されたZnO半導体層は、ZnOバッファ層中における大径の結晶粒を結晶核として結晶成長している。従って、これら大径の結晶粒がある程度の距離を隔てて分散して存在していることから、ZnO半導体層の結晶成長時には、隣合う結晶粒同士がぶつかり合って互いの結晶成長が阻害されることが抑制されているために、大径の結晶粒を有するZnO半導体層が形成されている。また、ZnO半導体層が同じ材料で構成されているバッファ層上に形成されているので、バッファ層と半導体層との間の接合がホモ接合となり良好な格子整合が得られている結果、粒径の向上したZnO半導体層が形成されている。従って、大径に形成された結果、結晶性,移動度が向上したZnO半導体層を有するので、素子特性が向上した半導体素子を提供することができる。
【0048】
【発明の実施の形態】
以下に、本発明の実施の形態について説明する。
【0049】
(第1実施形態)
図1は、本発明の第1実施形態に係るZnO半導体層の形成方法を説明するための構造断面図である。同図を参照して、1は基板であり、ガラス基板、サファイア基板、水晶基板、シリコン基板、溶融石英基板等を用いることができるが、これらに限定されるものではない。2はZnOバッファ層、3はZnO半導体層である。本実施形態にあっては、ZnOバッファ層2をスパッタ法により酸素ガス流量比が大きい条件で形成し、ZnO半導体層3をスパッタ法により酸素ガス流量比が小さい条件で形成している。
【0050】
ここで、スパッタガス中における酸素ガス流量比がZnO膜の結晶性に与える影響について以下に詳述する。
【0051】
図2,図3,図4は、ガラス基板上に、スパッタガス中における酸素ガスの流量比を種々変化させて形成した厚さ200nm,500nm,1000nmのZnO膜の導電率と、酸素ガス流量比との関係を示す特性図である。形成条件は表1に示す通りであり、スパッタガスとしてArガスとO2 ガスとの混合ガスを用いた。また、ZnO膜の形成にあたってはRFマグネトロンスパッタリング装置を用いた。
【0052】
【表1】
【0053】
図2〜図4に示すように、形成されるZnO膜の導電率はスパッタガス中における酸素ガス流量比に大きく依存し、酸素ガス流量比が大きくなるほど導電率が小さくなって、抵抗が高いZnO膜となることが分かる。これは、ZnO膜中に酸素が多く含まれた場合、酸素欠損に起因するドナーが減少して導電率が低下するためと考えられる。また、厚さ200nmのZnO膜では酸素ガス流量比をいくら大きくしても導電率は1×10−9S/cm以下とはならないが(図2)、厚さ500nmのZnO膜では酸素ガス流量比を20%以上(図3)、厚さ1000nmのZnO膜では酸素ガス流量比を10%以上(図4)とすることにより、1×10−9S/cm以下の導電率を実現できる。なお、本発明においてZnO半導体層とはn型またはp型の導電性を有するものを意味し、例えば導電率が略1×10−9S/cm以上のものである。斯かるZnO半導体層はスパッタガス中の酸素ガス流量比を極めて少なくした条件で形成することができる。なお、ホール効果測定の結果から、酸素ガス流量比を小さくして形成した導電率が高い膜は、n型の導電性を有することが分かっている。
【0054】
図5,図6,図7は、上述した厚さ200nm,500nm,1000nmのZnO膜に関して0%,25%,100%と形成時の酸素ガス流量比を変化させた場合の結晶性をX線回折(XRD)により評価した結果を示す特性図であり、XRDの測定スペクトルを示す。
【0055】
厚さ500nm及び1000nmのZnO膜については、酸素ガス流量比を高くする(25%,100%)ことにより、XRDにより評価したZnO結晶面の回折ピークにおいて、(002)及び(004)以外に、(103)または(112)のピークを有していることが分かる。
【0056】
また、図8,図9,図10は、このようなZnO膜における表面及び断面の2次電子像(SEM像)を表した写真である。更に、図11は、酸素ガス流量比0%,25%,100%で形成したZnO膜におけるSEM写真の結果を示す模式図である。図11においてAで示した領域は粒径が40nm以上の大粒径の結晶領域を示し、Bで示した領域は微小な結晶粒(粒径が20nm未満)の集合領域を示している。酸素ガス流量比が小さい場合には粒径の小さい結晶が互いに近接して多数存在し、酸素ガス流量比が大きい場合には粒径の大きな結晶がある程度の距離を隔てて分離して存在することが分かる。
【0057】
図12は、図2に示した膜厚200nmのZnO膜における結晶性を、XRDにより評価した結果を示す特性図であり、XRDの測定スペクトルを示す。なお、図中各スペクトルの横に示した値は、膜形成時におけるスパッタガス中の酸素ガス流量比を示している。図12から、いずれのZnO膜についても(002)面に起因するピークが観測され、酸素ガス流量比が大きくなるほどそのピーク高さが大きくなり、特に酸素ガス流量比を50%以上としたときにピーク高さが大幅に増大し、結晶性が向上することが分かる。
【0058】
酸素ガス流量比を変化させて得られる図12に示した各ZnO膜の結晶性及び結晶粒径の大きさを評価した結果を、表2にまとめて示す。なお、結晶性の評価は、酸素ガス流量比を100%としたときに得られたZnO膜における(002)面のピーク高さを100として、各サンプルにおける(002)面のピーク高さを相対値で示している。また、結晶粒径はSEM写真から求めた。
【0059】
【表2】
【0060】
以上のように、スパッタ法を用いてZnO膜を形成した場合にあっては、スパッタガス中の酸素ガス流量比を大きくするほど結晶粒径が大きく、また、その酸素ガス流量比を大きくすることにより(002)及び(004)以外に(103)または(112)でピークを有するX線回折パターンを呈する膜を得ることができ、更に、その酸素ガス流量比を大きくするほど(002)面のピーク高さが大きい膜が得られることが分かる。
【0061】
バッファ層としては、結晶粒径が大きく、また結晶粒が分散して存在する膜を用いることが好ましい。即ち、結晶粒が存在するバッファ層を用いることにより、バッファ層中の結晶粒を核として半導体層を結晶成長させることができる。このとき、結晶粒がある程度の距離を隔てて分散して存在するバッファ層を用いることにより、結晶成長の際に隣合う結晶同士がぶつかり合って結晶成長が阻害されることを抑制することができ、粒径が大きい結晶粒を有する半導体層を成長させることができる。一方、バッファ層中の結晶粒が密接して多数存在していると、結晶成長の際に隣合う結晶同士がぶつかってしまい、結晶成長が阻害されてしまうので、大粒径の結晶が成長し難い。また、結晶核となる結晶粒の径が大きいほど、これを核として成長する結晶の粒径を大きくできる。
【0062】
加えて、バッファ層として半導体層と同じ材料であるZnOを用いることにより、バッファ層からの不所望の不純物の拡散等の問題が生じることがなく、良好な特性を有するZnO半導体層を形成することができる。
【0063】
以上の次第から、スパッタガス中の酸素ガス流量比を大きくして形成することにより得られた、径の大きな結晶粒がある程度の距離を隔てて分散して存在するZnO膜をバッファ層として用い、この上にZnO半導体層を形成することで、大粒径で結晶性が優れたZnO半導体層を得ることができると考えられる。
【0064】
斯かる径の大きな結晶粒が分散して存在するZnOバッファ層としては、具体的には、導電率が1×10−9S/cm以下となるZnO膜、または、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピーク(例えば(103)または(112)のピーク)を有するZnO膜が好ましいと考えられる。
【0065】
導電率が1×10−9S/cm以下となるZnO膜は、図12に示す如く結晶性が高く、且つ図11に示す如く径の大きな結晶粒がある程度の距離を隔てて分散して存在している。また、(002)及び(004)以外のピーク(例えば(103)または(112)のピーク)を有するZnO膜は、図5〜図10の結果から分かるように、(002)及び(004)のみのピークを有するZnO膜と比較して、膜中に存在する残留応力が大きく、径の大きな結晶粒がある程度の距離を隔てて分散して存在している。
【0066】従って、導電率が1×10−9S/cm以下となるZnO膜、または、(002)及び(004)以外のピークを有するZnO膜が、バッファ層として好ましい。導電率が1×10−9S/cm以下となるZnO膜は、例えばスパッタ法を用いて酸素ガス流量比が20%以上の条件で形成することができる。なお、このように酸素ガス流量比を調整して形成するZnOバッファ層の導電率の下限は、酸素ガス流量比を100%とした場合の1×10−12 S/cm程度である。また、(002)及び(004)以外の(103)または(112)のピークを有するZnO膜は、例えばスパッタ法を用いて酸素ガス流量比が25%以上の条件で形成することができる。但し、上述した構成のZnOバッファ層は、これに限らず、投入電力、圧力等の他の条件、またはこれらの条件を組合せて制御することにより形成することができる。
【0067】
(実施例1)
実施例1として、ガラス製の基板1上に表3に示す条件を用いてZnOバッファ層2、ZnO半導体層3をスパッタ法により形成した。
【0068】
【表3】
【0069】
ZnOバッファ層2とZnO半導体層3とを、同じスパッタ室内で、基板温度は300℃と一定のまま、放電を止めることなくスパッタガスを切替えることにより連続的に形成した。また、ZnOバッファ層2形成時にはスパッタガスとしてArガスとO2 ガスとの混合ガスを用い、スパッタガスの総流量を15sccmと一定にして酸素ガス流量比を25%,50%,100%と変化させると共に、膜厚を500nm,800nmと変化させて複数種類のZnOバッファ層2を形成した。そして、これら複数種類のZnOバッファ層2上に同一条件(酸素ガス流量比:0%、膜厚200nm)でZnO半導体層3を形成した。
【0070】
一方、比較例として、ZnOバッファ層2を設けずにZnO半導体層3を表3と同一の条件で基板1上に直接形成したものを作製した。
【0071】
このようにして作製した本発明のサンプル1(酸素ガス流量比:25%、膜厚800nm)とサンプル2(酸素ガス流量比:100%、膜厚500nm)とにおける結晶性の評価結果、並びに表面及び断面のSEM像を表した写真を、図13並びに図14に示す。また、上記した比較例における結晶性の評価結果も図13に併せて示す。
【0072】
また、本発明のサンプル3(酸素ガス流量比:25%、膜厚500nm)、サンプル4(酸素ガス流量比:50%、膜厚500nm)及びサンプル5(酸素ガス流量比:100%、膜厚500nm)と、上記した比較例とについて、電子移動度を測定した。その測定結果を表4に示す。なお、ZnO半導体層3はn型となるので、電子移動度を測定している。
【0073】
【表4】
【0074】
表4から明らかに、本発明のサンプルによれば比較例に比べて高い電子移動度を得ることができた。また、特に酸素ガス流量比を50%以上としてZnOバッファ層を形成したサンプル4及びサンプル5によれば、72cm2 /V・s以上の高い電子移動度を得ることができた。従って、ZnOバッファ層を形成する際の酸素ガス流量比は50%以上とすることが好ましい。
【0075】
このように本発明のサンプルが比較例よりも高い電子移動度を得ることができた理由は、本発明のサンプルにおけるZnO半導体層3がZnOバッファ層2中に存在する結晶粒を核として結晶成長したために、比較例よりも結晶粒径が大きくなったことによるものと考えられる。
【0076】
図15は、本発明における結晶成長の状態を示す模式図、図16は、比較例における結晶成長の状態を示す模式図である。比較例にあっては、結晶が柱状に成長し、その粒径も小さい。本発明では、ある程度の距離を隔ててZnOバッファ層2中に分散する大きな結晶粒Cを核として大径の結晶Dが成長して、ZnO半導体層3が形成される。
【0077】
また、酸素ガス流量比を大きくして形成したZnOバッファ層2によれば、前述の図12に示した如く結晶性が良好であり、ZnOバッファ層2中の結晶粒の径が大きく、且つ夫々の結晶粒が十分な距離を隔てて分散して存在している。または、酸素ガス流量比を20%以上として形成することにより、導電率が1×10−9S/cmのZnOバッファ層2を得ることができ、酸素ガス流量比を25%以上として形成することにより、(002)及び(004)以外のピークを有するZnOバッファ層2を得ることができる。このようなZnOバッファ層2中の結晶粒の径は大きく、且つ夫々の結晶粒が十分な距離を隔てて分散して存在している。そして、斯かるZnOバッファ層2上にZnO半導体層3を形成することにより、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長が阻害されることを抑制でき、大粒径の結晶が成長するので、高い電子移動度を得ることができる。
【0078】
また、バッファ層として不所望の不純物を含有しないノンドープのZnOを用いたので、形成室内の例えば壁面等に不所望の不純物を含有するZnO膜が形成されることがない。従って、壁面等に付着したZnO膜またはZnOバッファ層2からの不純物がZnO半導体層3中に混入することがなく、高品質のZnO半導体層3が得られる。
【0079】
更に、バッファ層として上述の通りノンドープのZnOを用いたので、ZnOバッファ層2とZnO半導体層3とを同じスパッタ形成室を用いて形成することができる。従って、バッファ層形成用の形成室と半導体層形成用の形成室とを別々に設ける必要がないので装置コストを低減することができ、製造コストの低減を図れる。加えて、基板温度を変化させることなくZnOバッファ層2とZnO半導体層3とを連続的に形成するので、製造時間の短縮が可能となり、製造コストの低減を図ることができる。
【0080】
(実施例2)
次に、実施例2として、ガラス製の基板1上に表5に示す条件を用いてZnOバッファ層2、ZnO半導体層3をスパッタ法により形成し、得られた積層膜の移動度及びキャリア密度をホール効果測定により求めた。
【0081】
【表5】
【0082】
実施例2において実施例1と異なる点は、ZnOバッファ層2形成時におけるスパッタガス中の酸素ガス流量比を100%と一定にすると共に、ZnOバッファ層2の膜厚を100nm〜2000nmの範囲で変化させた点である。得られたガラス製の基板1/ZnOバッファ層2/ZnO半導体層3の積層膜の移動度と、ZnOバッファ層2の膜厚との関係を図17に、また上記積層膜中のキャリア密度とZnOバッファ層2の膜厚との関係を図18に示す。なお、本実施例においてもZnO半導体層3はn型となるので、移動度は電子移動度について測定した。
【0083】
図17に示す通り、ZnOバッファ層2の膜厚を500nm以上とすることで、積層膜の電子移動度を70cm2 /V・s以上と向上することができる。また、ZnOバッファ層2の膜厚を1000nm以上とすることで、積層膜の電子移動度を80cm2 /V・s以上と向上することができる。
【0084】
また、図18に示す通り、積層膜中のキャリア密度はZnOバッファ層2の膜厚に依存せず、5×1017cm−3程度で略一定である。
【0085】
これらの結果から、ZnOバッファ層2の膜厚は500nm以上とすることが好ましく、1000nm以上とすることがより好ましい。この理由は、ZnOバッファ層2の膜厚を500nm以上、好ましくは1000nm以上とすることにより、ZnOバッファ層2中の結晶粒の径が十分大きくなった結果、これらの結晶粒を結晶核として成長するZnO半導体層3中の結晶粒が大きくなったからであると考えられる。
【0086】
なお、ZnOバッファ層2の膜厚が5000nmを越えるとZnOバッファ層2の表面に凹凸が生じ、平坦性が失われてしまう。斯かる表面形状を有するZnOバッファ層2上にZnO半導体層3を形成すると、ZnO半導体層3の表面にも同様に凹凸が生じることとなり、この結果半導体素子を形成した際にデバイス特性が低下してしまう。従って、斯かるデバイス特性の低下を抑制するために、ZnOバッファ層2の膜厚は5000nm以下とすることが好ましい。
【0087】
(第2実施形態)
次に、本発明の半導体素子の製造方法に係る実施形態について説明する。
【0088】
図19は、第2実施形態に係る半導体素子の製造方法を説明するための工程図である。なお、本実施形態においては半導体素子としてTFTを製造する場合について説明する。
【0089】
まず、図19(a)に示す工程においては、予め洗浄したガラス製の基板11上に、スパッタ法を用いて酸素ガス流量比が20%以上の条件で膜厚500nm以上のZnOバッファ層12を形成し、スパッタガスとしてArガスのみを用い、膜厚200nm程度のZnO半導体層13を連続して形成する。このとき、ZnOバッファ層12及びZnO半導体層13の形成は同じ基板温度で連続的に行う。このとき、放電を止めることなくスパッタガスを切替えることによりZnOバッファ層12とZnO半導体層13とを連続的に形成しても良いし、ZnOバッファ層12形成後、一旦放電を止めてスパッタガスを切替え、ZnO半導体層13を形成するようにしても良い。また、ZnOバッファ層12とZnO半導体層13とは同じスパッタ形成室内で形成する。その後、フォトリソグラフィ等によりZnOバッファ層12及びZnO半導体層13の積層膜をパターニングし、島状に加工する。
【0090】
次いで、図19(b)に示す工程においては、RFプラズマCVD法によりゲート絶縁膜として膜厚約500nmのSiN膜14を形成する。次に、図19(c)に示す工程においては、SiN膜14におけるZnO半導体層13のソース,ドレイン領域上の部分をエッチング除去する。最後に、図19(d)に示す工程においては、蒸着法を用いてAlからなるソース電極,ドレイン電極及びゲート電極15S,15D及び15Gを形成して本実施形態に係るTFTを製造する。
【0091】
以上のように、本実施形態に係る半導体素子の製造方法によれば、基板11上にスパッタガス中の酸素ガス流量比が多い条件でZnOバッファ層12を形成し、次いでZnOバッファ層12上に、このZnOバッファ層12形成時よりも酸素ガス流量比が少ない条件でZnO半導体層13を形成する工程を有している。
【0092】
上記のように酸素ガス流量比が20%以上の条件でZnOバッファ層12を形成することによって、ZnOバッファ層12中の結晶粒の径が大きくなり、加えて隣合う結晶粒が近接することなくある程度の距離を隔てて分散して存在するようになる。上記のように酸素ガス流量比を20%以上の条件とすることにより、導電率が1×10−9S/cm以下のZnOバッファ層12、または、(002)及び(004)以外のピークを有するZnOバッファ層12を形成することができるので、ZnOバッファ層12中の結晶粒の径が大きくなり、加えて隣合う結晶粒が近接することなくある程度の距離を隔てて分散して存在するようになる。
【0093】
そして、これらの結晶粒が結晶核として作用してZnO半導体層13の結晶成長が生じるが、この際ZnOバッファ層12中の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなり、この結果結晶粒径の大きなZnO半導体層13が成長する。また、ZnO半導体層13と同じ材料でZnOバッファ層12を形成するので、ZnOバッファ層12とZnO半導体層13との間の接合がホモ接合となり、良好な格子整合が得られる結果、粒径の向上したZnO半導体層13が成長する。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層13を有する半導体素子(TFT)を製造することができる。
【0094】
更に、ZnOバッファ層12として不所望の不純物を含有しないノンドープのZnOを用いたので、形成室内の例えば壁面等に不所望の不純物を含有するZnO膜が形成されることがない。従って、壁面等に付着したZnO膜またはZnOバッファ層12からの不純物がZnO半導体層13中に混入することがなく、高品質のZnO半導体層13が得られる。
【0095】
また、ZnOバッファ層12として上述の通りノンドープのZnOを用いたので、ZnOバッファ層とZnO半導体層13とを同じスパッタ形成室を用いて形成することができる。従って、バッファ層形成用の形成室と半導体層形成用の形成室とを別々に設ける必要がないので装置コストを低減することができ、製造コストの低減を図れる。
【0096】
加えて、基板温度を変化させることなくZnOバッファ層12とZnO半導体層13とを連続的に形成するので、製造時間の短縮が可能となり、製造コストの低減を図ることができる。
【0097】
以上のことから、本実施形態によれば、結晶性が良好で高い移動度を有するZnO半導体層13をチャネルとしたTFTを製造することが可能となり、特性の良好なTFTを得ることができる。
【0098】
(実施例3)
本実施形態の実施例として、表6に示す条件を用いてZnOバッファ層12及びZnO半導体層13を形成してTFTを製造した。本実施例においても形成装置としてはRFマグネトロンスパッタリング装置を用い、同一の形成室内でZnOバッファ層12とZnO半導体層13とを同じ基板温度(300℃)で形成している。また、スパッタガスとしてはArガスとO2 ガスとの混合ガスを用い、ZnOバッファ層12形成時には酸素ガス流量比を100%、ZnO半導体層13形成時には酸素ガス流量比を0%とした。また、比較例としてZnOバッファ層12を備えない以外は実施例と同一の条件でTFTを製造した。
【0099】
【表6】
【0100】
その結果、実施例のTFTによれば約2cm2 /V・sの電界効果移動度を得ることができたのに対し、比較例のTFTの場合には約0.2cm2 /V・sの電界効果移動度しか得ることができなかった。これは、上述の通り本実施例におけるZnO半導体層の方が、比較例におけるZnO半導体層よりも結晶性が良好であることに起因するものと考えられる。
【0101】
(第3実施形態)
次に、本発明の半導体素子の製造方法に係る他の実施形態について説明する。
【0102】
図20は、本実施形態に係る半導体素子の製造方法を説明するための工程図である。なお、本実施形態においては半導体素子として発光ダイオードを製造する場合について説明する。
【0103】
まず、図20(a)に示す工程においては、予め洗浄したサファイア製の基板21上に、スパッタ法を用いて酸素ガス流量比が20%以上の条件で、膜厚1μmのZnOバッファ層22を形成する。次いで、スパッタガスとしてArガスのみを用い、膜厚1μmのZnO半導体層23を連続して形成する。このとき、ZnO半導体層23は前述の通りn型となる。
【0104】
また、ZnOバッファ層22とZnO半導体層23とは同じスパッタ形成室を用いて形成する。このとき、ZnOバッファ層22及びZnO半導体層23の形成は基板温度が一定のまま放電を止めることなくスパッタガスの切替だけで連続的に行っても良いし、ZnOバッファ層22形成後、一旦放電を止めてスパッタガスを切替え、ZnO半導体層23を形成するようにしても良い。
【0105】
次いで、図20(b)に示す工程においては、n型のZnO半導体層23上に、厚さ約0.2μmのZnO活性層24を形成する。ZnO活性層24の形成にはMBE法を用い、GaがドープされたZnO活性層24を形成する。このとき、ZnO活性層24中のGaのドーピング量は、1×1017cm−3〜1×1015cm−3の範囲とすることが好ましい。なお、Gaの代わりにAl等他の13族元素をドーピングしても良い。そして、ZnO活性層24上に、MBE法を用いてNがドープされたp型ZnO層25を形成する。
【0106】
更に、図20(c)に示す工程においては、p型ZnO層25及びZnO活性層24の一部をエッチング除去し、n型ZnO層23の一部を露出させることによりn電極形成領域23Aを形成する。最後に、図20(d)に示す工程においては、n型ZnO層23におけるn電極形成領域23A上及びp型ZnO層25上に、蒸着法を用いてAlからなる電極26を形成することにより、発光ダイオードが製造される。
【0107】
本実施形態においても、基板21上にスパッタガス中の酸素ガス流量比が多い条件でZnOバッファ層22を形成し、次いでZnOバッファ層22上に、ZnOバッファ層22形成時よりも酸素ガス流量比が少ない条件でZnO半導体層23を形成する工程を有している。
【0108】
上記のように酸素ガス流量比が20%以上の条件でZnOバッファ層22を形成することによって、ZnOバッファ層22中の結晶粒の径が大きくなり、加えて隣合う結晶粒が近接することなくある程度の距離を隔てて分散して存在するようになる。上記のように酸素ガス流量比を20%以上の条件とすることにより、導電率が1×10−9S/cmのZnOバッファ層22、または、(002)及び(004)以外のピークを有するZnOバッファ層22を形成することができるので、ZnOバッファ層22中の結晶粒の径が大きくなり、加えて隣合う結晶粒が近接することなくある程度の距離を隔てて分散して存在するようになる。
【0109】
そして、これらの結晶粒が結晶核として作用してZnO半導体層23の結晶成長が生じるが、この際ZnOバッファ層22中の結晶粒がある程度の距離を隔てて分散して存在していることから、結晶成長時に隣合う結晶粒同士がぶつかり合って互いの結晶成長を阻害することが少なくなり、この結果結晶粒径の大きなZnO半導体層23が成長する。また、ZnO半導体層23と同じ材料でZnOバッファ層22を形成するので、ZnOバッファ層22とZnO半導体層23との間の接合がホモ接合となり、良好な格子整合が得られる結果、粒径の向上したZnO半導体層23が成長する。これらの結果、良好な結晶性を有し、移動度が向上したZnO半導体層23を有する半導体素子(発光ダイオード)を製造することができる。
【0110】
更に、ZnOバッファ層22として不所望の不純物を含有しないノンドープのZnOを用いたので、形成室内の例えば壁面等に不所望の不純物を含有するZnO膜が形成されることがない。従って、これら壁面等に付着したZnO膜またはZnOバッファ層22からの不純物がZnO半導体層23中に混入することがなく、高品質のZnO半導体層23が得られる。
【0111】
以上のように、粒径が大きく且つ不所望の不純物が混入していないn型のZnO半導体層23上に、ZnO活性層24,p型ZnO半導体層25が形成されるので、これらZnO活性層24及びp型ZnO半導体層25の特性も向上する。従って、本実施形態によれば、素子特性の優れた発光ダイオードを提供することができる。
【0112】
更に、ZnOバッファ層22として上述の通りノンドープのZnOを用いたので、ZnOバッファ層22とZnO半導体層23とを同じスパッタ形成室を用いて形成することができる。従って、バッファ層形成用の形成室と半導体層形成用の形成室とを別々に設ける必要がないので装置コストを低減することができ、製造コストの低減を図れる。加えて、基板温度を変化させることなくZnOバッファ層22とZnO半導体層23とを連続的に形成するので、製造時間の短縮が可能となり、製造コストの低減を図ることができる。
【0113】
なお、第2実施形態及び第3実施形態においては半導体素子の例としてTFT及び発光ダイオードについて説明したが、本発明に係る半導体素子はこれらに限定されるものではなく、光センサ等他の半導体素子にも適用することができる。
【0114】
また、上述した実施形態では、RFスパッタリング装置を用い、スパッタガスとしてO2 ガスとArガスとを用いたが、DCスパッタリング装置、ECRスパッタリング装置、またはヘリコンプラズマ波スパッタリング装置等を用い、スパッタガスとして、O2 ガスとHeガス,Neガス,またはKrガス等の不活性ガスとを用いても良い。
【0115】
【発明の効果】
以上説明した如く、本発明に係るZnO半導体層の形成方法によれば、粒径が大きく移動度が向上したZnO半導体層を形成することができると共に、その製造コストの低減も図ることができる。
【0116】
また、本発明に係る半導体素子の製造方法によれば、粒径が大きく移動度が向上したZnO半導体層を有する半導体素子を製造することが可能となるので、素子特性の向上を図ることができる。また、その製造コストの低減も図ることができる。
【0117】
更に、本発明に係る半導体素子によれば、粒径が大きく移動度が向上したZnO半導体層を備えるので、素子特性が向上した半導体素子を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るZnO半導体層の形成方法を説明するための構造断面図である。
【図2】ZnO膜(膜厚:200nm)の導電率と酸素ガス流量比との関係を示す特性図である。
【図3】ZnO膜(膜厚:500nm)の導電率と酸素ガス流量比との関係を示す特性図である。
【図4】ZnO膜(膜厚:1000nm)の導電率と酸素ガス流量比との関係を示す特性図である。
【図5】ZnO膜(膜厚:200nm)のX線回折の評価結果を示す特性図である。
【図6】ZnO膜(膜厚:500nm)のX線回折の評価結果を示す特性図である。
【図7】ZnO膜(膜厚:1000nm)のX線回折の評価結果を示す特性図である。
【図8】ZnO膜(酸素ガス流量比:0%)のSEM像を表した写真である。
【図9】ZnO膜(酸素ガス流量比:25%)のSEM像を表した写真である。
【図10】ZnO膜(酸素ガス流量比:100%)のSEM像を表した写真である。
【図11】ZnO膜の表面SEM写真の模式図である。
【図12】ZnO膜の結晶性をX線回折により評価した結果を示す特性図である。
【図13】ガラス/ZnOバッファ層/ZnO半導体層の積層膜のX線回折の評価結果を示す特性図である。
【図14】ガラス/ZnOバッファ層/ZnO半導体層の積層膜のSEM像を表した写真である。
【図15】本発明における結晶成長の状態を示す模式図である。
【図16】比較例における結晶成長の状態を示す模式図である。
【図17】ガラス/ZnOバッファ層/ZnO半導体層の積層膜の移動度とZnOバッファ層の膜厚との関係を示す特性図である。
【図18】ガラス/ZnOバッファ層/ZnO半導体層の積層膜中のキャリア密度とZnOバッファ層の膜厚との関係を示す特性図である。
【図19】本発明に係る半導体素子(FET)の製造方法の工程図である。
【図20】本発明に係る半導体素子(発光ダイオード)の製造方法の工程図である。
【符号の説明】
1,11,21 基板
2,12,22 ZnOバッファ層
3,13,23 ZnO半導体層
Claims (22)
- 基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層を形成し、該ZnOバッファ層上にZnO半導体層を形成することを特徴とするZnO半導体層の形成方法。
- 基板上に、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するZnOバッファ層を形成し、該ZnOバッファ層上にZnO半導体層を形成することを特徴とするZnO半導体層の形成方法。
- 基板上に、スパッタ法を用いてZnO半導体層を形成する方法において、酸素を含むスパッタガスを用いて、前記基板上にZnOバッファ層を形成し、該ZnOバッファ層上に、該ZnOバッファ層の形成時よりもスパッタガス中の酸素ガス流量比が少ない条件でZnO半導体層を形成することを特徴とするZnO半導体層の形成方法。
- 導電率が1×10−9S/cm以下となるように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする請求項3記載のZnO半導体層の形成方法。
- X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする請求項3記載のZnO半導体層の形成方法。
- 前記(002)及び(004)以外のピークは、(103)または(112)のピークを含むことを特徴とする請求項2または5記載のZnO半導体層の形成方法。
- 前記酸素ガス流量比を20%以上として前記ZnOバッファ層を形成することを特徴とする請求項3乃至6のいずれかに記載のZnO半導体層の形成方法。
- 前記ZnOバッファ層の膜厚を500nm以上とすることを特徴とする請求項1乃至7のいずれかに記載のZnO半導体層の形成方法。
- 前記ZnOバッファ層と前記ZnO半導体層とを連続的に形成することを特徴とする請求項1乃至8のいずれかに記載のZnO半導体層の形成方法。
- スパッタガス中の酸素ガス流量比を漸次低減させながら前記ZnOバッファ層とZnO半導体層とを連続的に形成することを特徴とする請求項3乃至8のいずれかに記載のZnO半導体層の形成方法。
- 前記ZnOバッファ層とZnO半導体層とを同一の形成室内で形成することを特徴とする請求項9または10に記載のZnO半導体層の形成方法。
- 基板上に、1×10−9S/cm以下の導電率を有するZnOバッファ層を形成する工程と、該ZnOバッファ層上にZnO半導体層を形成する工程とを備えることを特徴とする半導体素子の製造方法。
- 基板上に、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するZnOバッファ層を形成する工程と、該ZnOバッファ層上にZnO半導体層を形成する工程とを備えることを特徴とする半導体素子の製造方法。
- スパッタ法により形成されたZnO半導体層を有する半導体素子の製造方法において、酸素を含むスパッタガスを用いて、基板上にZnOバッファ層を形成する工程と、該ZnOバッファ層上に、該ZnOバッファ層の形成時よりもスパッタガス中の酸素ガス流量比が少ない条件でZnO半導体層を形成する工程とを備えることを特徴とする半導体素子の製造方法。
- 導電率が1×10−9S/cm以下となるように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする請求項14記載の半導体素子の製造方法。
- X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するように酸素ガス流量比を調整して前記ZnOバッファ層を形成することを特徴とする請求項14記載の半導体素子の製造方法。
- 前記(002)及び(004)以外のピークは、(103)または(112)のピークを含むことを特徴とする請求項13または16記載の半導体素子の製造方法。
- 前記酸素ガス流量比を20%以上にして前記ZnOバッファ層を形成することを特徴とする請求項14乃至17のいずれかに記載の半導体素子の製造方法。
- 前記ZnOバッファ層の膜厚を500nm以上とすることを特徴とする請求項12乃至18のいずれかに記載の半導体素子の製造方法。
- 基板と、該基板上に形成された1×10−9S/cm以下の導電率を有するZnO層と、該ZnO層上に形成されたZnO半導体層とを備えることを特徴とする半導体素子。
- 基板と、該基板上に形成されており、X線回折法による結晶面の回折ピークにおいて(002)及び(004)以外のピークを有するZnO層と、該ZnO層上に形成されたZnO半導体層とを備えることを特徴とする半導体素子。
- 前記(002)及び(004)以外のピークは、(103)または(112)のピークを含むことを特徴とする請求項21記載の半導体素子。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058611A JP2004006686A (ja) | 2002-03-26 | 2003-03-05 | ZnO半導体層の形成方法、半導体素子の製造方法及び半導体素子 |
US10/390,563 US7049190B2 (en) | 2002-03-15 | 2003-03-17 | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
CN03120453.8A CN1445821A (zh) | 2002-03-15 | 2003-03-17 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002084770 | 2002-03-26 | ||
JP2003058611A JP2004006686A (ja) | 2002-03-26 | 2003-03-05 | ZnO半導体層の形成方法、半導体素子の製造方法及び半導体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004006686A true JP2004006686A (ja) | 2004-01-08 |
Family
ID=30445959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003058611A Pending JP2004006686A (ja) | 2002-03-15 | 2003-03-05 | ZnO半導体層の形成方法、半導体素子の製造方法及び半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004006686A (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067378A (ja) * | 2005-08-31 | 2007-03-15 | Sharp Corp | Msm電流制限素子および抵抗メモリ素子、ならびにその製造方法および操作方法 |
JP2007073703A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 薄膜トランジスタ及び薄膜ダイオード |
JP2008533693A (ja) * | 2006-02-15 | 2008-08-21 | 財団法人高知県産業振興センター | 半導体素子及びその製法 |
JP2008205469A (ja) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2008277716A (ja) * | 2007-03-30 | 2008-11-13 | Tdk Corp | バリスタ及び発光装置 |
WO2009028453A1 (ja) * | 2007-08-31 | 2009-03-05 | Konica Minolta Holdings, Inc. | 薄膜トランジスタ |
JP2010016126A (ja) * | 2008-07-02 | 2010-01-21 | Fujifilm Corp | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 |
JP2010206190A (ja) * | 2009-02-05 | 2010-09-16 | Semiconductor Energy Lab Co Ltd | トランジスタ及び当該トランジスタの作製方法 |
US7863607B2 (en) | 2007-06-14 | 2011-01-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
WO2012039264A1 (ja) * | 2010-09-21 | 2012-03-29 | 独立行政法人物質・材料研究機構 | 低摩擦ZnOコーティング及びその作製方法 |
JP2012188711A (ja) * | 2011-03-11 | 2012-10-04 | Mitsubishi Materials Corp | 太陽電池用透明導電膜およびその製造方法 |
JP2013128105A (ja) * | 2011-11-18 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 半導体素子、及び半導体素子の作製方法、並びに半導体素子を用いた半導体装置 |
JP2014075591A (ja) * | 2005-09-29 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014075601A (ja) * | 2005-12-20 | 2014-04-24 | Palo Alto Research Center Inc | 半導体デバイスの製造方法 |
JP2015156505A (ja) * | 2009-10-21 | 2015-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015181163A (ja) * | 2010-03-05 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 酸化物半導体膜の作製方法 |
JP2019057719A (ja) * | 2008-11-28 | 2019-04-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2003
- 2003-03-05 JP JP2003058611A patent/JP2004006686A/ja active Pending
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067378A (ja) * | 2005-08-31 | 2007-03-15 | Sharp Corp | Msm電流制限素子および抵抗メモリ素子、ならびにその製造方法および操作方法 |
JP2007073703A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 薄膜トランジスタ及び薄膜ダイオード |
JP2017073563A (ja) * | 2005-09-29 | 2017-04-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10304962B2 (en) | 2005-09-29 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2014075591A (ja) * | 2005-09-29 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9099562B2 (en) | 2005-09-29 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2014075601A (ja) * | 2005-12-20 | 2014-04-24 | Palo Alto Research Center Inc | 半導体デバイスの製造方法 |
JP2008533693A (ja) * | 2006-02-15 | 2008-08-21 | 財団法人高知県産業振興センター | 半導体素子及びその製法 |
JP2008205469A (ja) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
US8614442B2 (en) | 2007-02-16 | 2013-12-24 | Samsung Electronics Co., Ltd. | Thin film transistor and method of forming the same |
JP2008277716A (ja) * | 2007-03-30 | 2008-11-13 | Tdk Corp | バリスタ及び発光装置 |
US7863607B2 (en) | 2007-06-14 | 2011-01-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
WO2009028453A1 (ja) * | 2007-08-31 | 2009-03-05 | Konica Minolta Holdings, Inc. | 薄膜トランジスタ |
JP2010016126A (ja) * | 2008-07-02 | 2010-01-21 | Fujifilm Corp | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 |
JP2019057719A (ja) * | 2008-11-28 | 2019-04-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8822991B2 (en) | 2009-02-05 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
JP2010206190A (ja) * | 2009-02-05 | 2010-09-16 | Semiconductor Energy Lab Co Ltd | トランジスタ及び当該トランジスタの作製方法 |
US9929281B2 (en) | 2009-10-21 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Transisitor comprising oxide semiconductor |
US9431546B2 (en) | 2009-10-21 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor material transistor having reduced off current |
JP2015156505A (ja) * | 2009-10-21 | 2015-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015181163A (ja) * | 2010-03-05 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 酸化物半導体膜の作製方法 |
US9447286B2 (en) | 2010-09-21 | 2016-09-20 | National Institute For Materials Science | Low-friction ZnO coating and method for preparing the same |
WO2012039264A1 (ja) * | 2010-09-21 | 2012-03-29 | 独立行政法人物質・材料研究機構 | 低摩擦ZnOコーティング及びその作製方法 |
JP2012188711A (ja) * | 2011-03-11 | 2012-10-04 | Mitsubishi Materials Corp | 太陽電池用透明導電膜およびその製造方法 |
JP2017152720A (ja) * | 2011-11-18 | 2017-08-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2013128105A (ja) * | 2011-11-18 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 半導体素子、及び半導体素子の作製方法、並びに半導体素子を用いた半導体装置 |
US10026847B2 (en) | 2011-11-18 | 2018-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7049190B2 (en) | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device | |
TWI447959B (zh) | 製造氮化物半導體晶體層的方法 | |
JP2004006686A (ja) | ZnO半導体層の形成方法、半導体素子の製造方法及び半導体素子 | |
EP0607435B1 (en) | Nitride based semiconductor device and manufacture thereof | |
US7221025B2 (en) | Semiconductor on insulator substrate and devices formed therefrom | |
EP1296363A1 (en) | Method of manufacturing group-iii nitride compound semiconductor device | |
US20080134959A1 (en) | Diamond semiconductor element and process for producing the same | |
US8866161B2 (en) | Light-emitting semiconductor device having sub-structures for reducing defects of dislocation therein | |
TWI414005B (zh) | 磊晶基板、使用該磊晶基板之半導體發光元件及其製程 | |
JP5933188B2 (ja) | 微結晶シリコン膜及びその作製方法、並びに半導体装置 | |
US8426295B2 (en) | Manufacturing method of microcrystalline silicon film and manufacturing method of semiconductor device | |
EP1587150A2 (en) | Silicon light emitting device and method of manufacturing the same | |
CN102651435A (zh) | 利用图案化晶格缓冲层的氮化物基发光器件及其制造方法 | |
US11881404B2 (en) | Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources | |
CN109563638B (zh) | 适用于三维半导体元件外延生长的成核结构 | |
CN109786526A (zh) | 一种发光二极管外延片及其制造方法 | |
US9315920B2 (en) | Growth substrate and light emitting device comprising the same | |
JP2005268507A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP6034046B2 (ja) | 半導体装置の作製方法及びプラズマ酸化処理方法 | |
US9312436B2 (en) | Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer | |
JP2011216864A (ja) | 半導体装置とその製造方法 | |
JPWO2017221863A1 (ja) | Iii族窒化物積層体、及び該積層体を備えた縦型半導体デバイス | |
RU2371806C1 (ru) | Способ изготовления нитридного полупроводника и нитридного полупроводникового устройства р-типа | |
JP7338045B2 (ja) | 発光ダイオードおよび発光ダイオードの形成方法 | |
JP2004014674A (ja) | 半導体構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |