CN109563638B - 适用于三维半导体元件外延生长的成核结构 - Google Patents

适用于三维半导体元件外延生长的成核结构 Download PDF

Info

Publication number
CN109563638B
CN109563638B CN201780047846.2A CN201780047846A CN109563638B CN 109563638 B CN109563638 B CN 109563638B CN 201780047846 A CN201780047846 A CN 201780047846A CN 109563638 B CN109563638 B CN 109563638B
Authority
CN
China
Prior art keywords
nucleation
crystal
growth
nitride
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780047846.2A
Other languages
English (en)
Other versions
CN109563638A (zh
Inventor
伯努瓦·阿姆施塔特
弗洛里安·杜邦
埃文·赫纳夫
贝朗杰·霍伊特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Aledia
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Aledia
Publication of CN109563638A publication Critical patent/CN109563638A/zh
Application granted granted Critical
Publication of CN109563638B publication Critical patent/CN109563638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/602—Nanotubes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/66—Crystals of complex geometrical shape, e.g. tubes, cylinders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种适用于三维半导体元件(31)的外延生长的成核结构(10)，所述成核结构(10)包含：衬底(11)，其包含形成生长表面(13)的单晶材料；多个中间部分(14)，其由从所述生长表面(13)外延生长的中间晶体材料制成并限定中间部分上表面(15)；多个成核部分(16)，其由包含形成晶体成核材料的过渡金属的材料制成，每个成核部分从中间部分上表面(15)外延并限定适用于三维半导体元件的外延生长的成核表面(17)。

Description

适用于三维半导体元件外延生长的成核结构
技术领域
本发明的领域是包含三维半导体元件(例如纳米线或微米线)的光电子器件的领域，并且特别涉及包含至少一个成核部分的成核结构，该成核部分由包含过渡金属的材料制成且适用于这种三维元件的外延生长。
背景技术
存在包含纳米线型或微米线型的形成例如发光二极管的一部分的三维半导体元件的光电子器件。因此，纳米线或微米线可以形成第一掺杂部分，例如n型第一掺杂部分，其一部分被包含例如至少一个量子阱的有源区覆盖，并且被具有相反导电性的第二掺杂部分覆盖，例如被p型第二掺杂部分覆盖。
纳米线或微米线可以以轴向构型制造，其中有源区和第二p型掺杂部分基本上在第一n型掺杂部分的延长部分中沿着外延生长的纵轴延伸，而非围绕后者的外周延伸。它们可以例如以核/壳构型制造，在此也称为径向构型，其中有源区和第二p型掺杂部分包围第一n型掺杂部分的至少一部分的外周。
线的成核以及它们的外延生长可以使用成核部分来进行，例如由氮化铝AlN制成或由过渡金属氮化物制成，其形成在半导体衬底上，例如由晶体硅制成。
文献WO2011/162715描述了由氮化钛制成的成核部分的实例。该成核层可以通过低压化学气相沉积(LPCVD)或大气压化学气相沉积(APCVD)来沉积。
然而，需要具有例如由过渡金属氮化物制成的成核部分的成核结构，其适用于三维半导体元件的成核和外延生长且能够改善所述三维半导体元件的光学性质和/或电子性质的均匀性。
发明内容
本发明的目的是至少部分地克服现有技术的缺点，更具体地，提供具有成核层的成核结构，该成核层由包含过渡金属的材料制成，该成核结构适用于三维半导体元件的成核和外延生长，其光学性质和/或电子性质具有改善的均匀性。
为此，本发明的一个主题是适用于三维半导体元件的外延生长的成核结构，该成核结构包含衬底，该衬底包含形成生长表面的单晶材料，在该生长表面上具有由包含过渡金属的材料制成的多个成核部分。根据本发明，该成核结构还包含多个中间部分，每个中间部分由从所述生长表面外延的中间晶体材料制成，并在生长表面的相对侧上限定中间部分上表面；每个成核部分由包含形成成核晶体材料的过渡金属的材料制成，该成核晶体材料从中间部分上表面外延，并限定与中间部分上表面相对且适用于三维半导体元件的外延生长的成核表面。
中间晶体材料从生长表面外延。因此，中间晶体材料的晶格的晶体取向在材料平面中的至少一个方向上和与材料平面正交的至少一个方向上与衬底的晶体材料的晶格的晶体取向对齐。材料的平面在此是中间晶体材料的生长平面。此外，成核晶体材料从中间部分上表面外延。因此，成核晶体材料的晶格的晶体取向在材料平面中的至少一个方向上和与材料平面正交的至少一个方向上与中间材料的晶格的晶体取向对齐。材料的平面在此是成核晶体材料的生长平面。
因此，只要中间部分都是从由单晶材料形成的相同生长表面外延，它们在中间部分上表面的任何点处以及从一个中间部分到下一个中间部分都具有相同的晶体取向。对于成核部分也是如此，成核部分在成核表面的任何点处以及从一个成核部分到下一个成核部分也都具有相同的晶体取向。
该成核结构的某些优选但非限制性方面如下：
中间部分可以形成彼此分开的块，并且成核部分可以至少部分地由注入部分界定并与注入部分接触，该注入部分由包含过渡金属的材料制成，该注入部分与生长表面接触。注入部分随后被织构化并且不外延，条件是它们从生长表面形成而不是从中间部分上表面形成。因此，它们在正交于其材料平面的方向上具有单一的有利晶体取向。其材料的平面在此是注入部分的材料的生长平面，且在此平行于衬底的平面。
中间材料可以选自氮化铝、III-V族化合物以及铝的氧化物、钛的氧化物、铪的氧化物、镁的氧化物和锆的氧化物，并且可以具有六方晶体结构、面心立方晶体结构或斜方晶体结构。
成核材料可选自钛、钒、铬、锆、铌、钼、铪、钽和钨、或选自钛、钒、铬、锆、铌、钼、铪、钽和钨的氮化物或碳化物，并且可以具有六方晶体结构或面心立方晶体结构。
衬底的单晶材料可以选自III-V族化合物、II-VI族化合物或IV族元素或化合物，并且可以具有六方晶体结构或面心立方晶体结构。
衬底的材料可以是导电的。
成核结构可以包含至少一个下注入部分，该下注入部分由包含过渡金属的材料制成，且被定位成与生长表面接触并且被与成核部分一体成型且由与成核部分相同的材料形成的注入部分覆盖。下注入部分被织构化并且不外延，条件是其从生长表面形成而不是从中间部分上表面形成。因此，其在正交于其材料平面的方向上具有单一的有利晶体取向。其材料的平面在此是下注入部分的材料的生长平面，且在此平行于衬底的平面。
成核结构可包含至少一个上注入部分，该上注入部分由包含过渡金属的材料制成，且定位成与成核部分接触并部分地覆盖成核表面。
本发明还涉及一种光电子器件，其包含根据前述特征中任一项所述的成核结构以及各自从相应的成核表面外延的多个三维半导体元件。因此，三维半导体元件的晶格的晶体取向在材料平面中的至少一个方向上和与材料平面正交的至少一个方向上与成核材料的晶格的晶体取向对齐。材料的平面是三维半导体元件的材料的生长平面。只要各成核部分的成核材料在成核表面的任何点和从一个成核部分到下一个成核部分具有相同的晶体取向，三维半导体元件从一个三维元件到下一个三维元件也具有相同的晶体取向。
每个三维半导体元件可以由选自III-V族化合物、II-VI族化合物、IV族元素或化合物的半导体材料制成。
每个三维半导体元件的半导体材料可以主要包含由来自第III族的第一元素和来自第V族的第二元素形成的III-V族化合物，该三维半导体元件具有第一元素的极性。
本发明还涉及用于制备根据前述特征中任一项的成核结构的方法，其包括通过在环境温度至500℃的生长温度下的溅射来进行成核部分的外延生长的步骤。
该方法可包括形成至少一个上注入部分的步骤，该上注入部分被定位成与成核部分接触并部分地覆盖成核表面，其包括以下子步骤：
-使由覆盖成核表面、包含过渡金属的第二材料制成的层外延生长；
-沉积覆盖由第二材料制成的层的介电材料层；
-相对于第二材料对所述介电材料进行局部和选择性干法蚀刻，以形成面向成核表面并通向第二材料的第一开口；
-通过第一开口，相对于成核材料对所述第二材料进行局部和选择性湿法蚀刻，以形成通向成核表面的开口。
该方法可包括在600℃至1200℃的温度下使成核部分结晶退火的步骤。
本发明还涉及一种用于制备根据前述特征中任一项的光电子器件的方法，其包括：
-产生根据前述特征中任一项的成核结构；
-使从成核表面外延的多个三维半导体元件生长，使得成核部分在制备步骤和生长步骤之间不经历氮化退火。
在制备成核结构的步骤和使多个三维半导体元件生长的步骤之间，成核表面可以不同时经历温度大于或等于800℃的退火和氨流。
附图说明
通过阅读下面非限制性实例给出的优选实施方案的详细描述并参考附图，本发明的其他方面、目的、优点和特征将变得更加明显，其中：
图1A和图1B是根据一个实施方案的成核结构的横截面的局部示意图(图1A)和具有包含图1A中所示的成核结构的发光二极管的光电子器件的横截面的局部示意图(图1B)；
图2A和图2B分别是缺乏中间部分的生长表面和成核表面的分解透视图和俯视图，且图2C是从成核表面外延的线的透视图。
图3A和图3B分别是生长表面、中间部分上表面和成核表面(从底部到顶部排列)的分解透视图和俯视图，且图3C是从成核表面外延的线的透视图；
图4A至图4F是成核结构的各种变体的横截面的局部示意图。
具体实施方式
在附图和说明书的其余部分中，相同的附图标记表示相同或相似的元件。此外，各种元件并未按比例表示以便使图更清楚。此外，各种实施方案和变体不是相互排斥的并且可以组合在一起。除非另有说明，否则术语“基本上”，“约”，“大约”指“在10％以内”，或者当涉及取向时，指“在10°以内”。
本发明涉及适用于旨在形成发光二极管或光电二极管的三维半导体元件的成核和外延生长的成核结构。
三维半导体元件可以沿纵轴Δ具有细长形状，也就是说沿纵轴Δ的纵向尺寸大于横向尺寸。然后将三维元件称为“线”、“纳米线”或“微米线”。线的横向尺寸，即它们在正交于纵轴Δ的平面中的尺寸，可以为10nm至10μm，例如100nm至10μm，优选100nm至5μm。线的高度，即它们沿纵轴Δ的纵向尺寸大于横向尺寸，例如大2倍、大5倍、优选大至少10倍。
在正交于纵轴Δ的平面中，线的横截面可以具有各种形状，例如圆形、椭圆形、多边形，例如三角形、正方形、矩形或甚至六边形的形状。在此将直径定义为与线在横截面处的周长相关联的量。它可以是具有与线的横截面相同的表面积的盘的直径。局部直径是沿着纵轴Δ在给定高度处的线的直径。平均直径是沿着线或其一部分的局部直径的平均值，例如算术平均值。
成核结构包含多个堆叠，其位于由衬底的同一单晶材料限定的生长表面上，每个堆叠由成核部分形成，该成核部分由包含过渡金属的材料制成，所述过渡金属从由晶体材料制成的中间部分外延，该材料也从衬底的生长表面外延。
外延应理解为表示外延的晶体材料包含与由成核材料外延的晶格或晶体结构成外延关系的晶格或晶体结构。外延关系应理解为表示外延材料的晶格的晶体取向在材料平面中的至少一个方向上和与材料平面正交的至少一个方向上与成核材料的晶格的晶体取向对齐。外延材料的平面在此是平行于成核表面的材料的生长平面。优选地在30°内，或甚至在10°内实现对齐。这表现为以下事实：在外延材料的晶格和成核材料的晶格之间存在取向和晶体位置的完全匹配。优选地，外延晶体材料具有小于或者等于20％的晶格参数a2，其在生长平面中测量且使得与晶格参数为a1的成核材料的晶格失配m＝(a2-a1)/a1＝Δa/a1。
通常，晶体(单晶或多晶)材料具有晶格，其晶胞尤其由一组晶轴或原始矢量限定，随后通过图示a、b、c表示(然而，晶胞可以使用多于三个晶轴来限定，特别是当晶格是六方晶型时)。仅以实例说明，晶体材料可具有各种类型的结构，例如面心立方晶型，其生长方向例如沿方向[111](或如果考虑全族的方向，则为<111>)取向；或六方晶型，其生长方向例如沿方向[0001]取向。多晶材料应理解为表示由通过晶界彼此分开的若干晶体形成的材料。
因此，当晶体材料从晶体成核材料外延时，也就是说通过外延生长形成时，这两种晶体材料之间的外延关系表现为以下事实：在外延材料的平面中取向的外延材料的晶格的至少一个晶轴例如ae和/或be、以及正交于该平面取向的至少一个晶轴例如ce基本上分别平行于成核材料的晶格的晶轴an和/或bn、和cn。
此外，在本发明的成核材料是单晶的情况下，轴an、bn、cn在成核表面的任何点处基本上分别彼此平行，换句话说，轴an基本上在成核表面的任何点处彼此平行，就像轴bn、cn一样。因此，在平行于成核表面的外延材料的平面中，外延材料的晶轴ae、be、ce基本上分别彼此平行。
在织构材料具有与材料平面正交取向的优先晶向，但不具有在材料平面中取向的优先晶向的意义上，外延材料是织构材料的特定情况。此外，与织构材料的平面正交的优先晶向不依赖于或不非常依赖于成核材料的结晶性质。
因此，织构材料具有单个有利的晶向，例如轴c的晶向而不是三个有利的方向。然后，织构材料的晶格具有多晶结构，其各个晶畴由晶界分开且都沿着相同的有利晶轴c取向。另一方面，它们在生长平面中彼此之间没有平行关系。换句话说，晶畴的轴c彼此平行，但与轴b相同的是，轴a彼此不平行并且基本上随机地取向。这种有利的晶向不依赖于或不非常依赖于成核材料的结晶性质。因此，可以由具有单晶、多晶或甚至非晶结构的成核材料获得织构材料。
图1A是根据一个实施方案的成核结构10的横截面示意图。
在此以及对于本说明书的其余部分定义的是三维方向标志(X,Y,Z)，其中轴X和轴Y形成平行于衬底11的主平面的平面，并且其中轴Z以基本正交于衬底11的平面取向。在说明书的其余部分中，术语“垂直”应理解为指基本平行于轴Z的取向，术语“水平”指基本平行于平面(X,Y)的取向。此外，术语“下”和“上”应理解为指沿着方向+Z远离衬底11移动时增加的位置。
成核结构10包含：
-衬底11，其包含由单晶材料形成的生长表面13；
-多个中间部分14，其由从衬底11的生长表面13外延的中间材料制成，并具有称为中间部分上表面15的相对表面；
-多个成核部分16，其由包含过渡金属的材料制成，所述过渡金属从中间部分上表面15外延，并且每个成核部分16具有称为成核表面17的相对表面。
衬底11包含上面，其至少一部分形成生长表面13，该生长表面13是旨在形成线的表面。它可以是单块结构，或者由诸如SOI(绝缘体上硅)类型的衬底11的堆叠形成。
衬底11至少在生长表面13处包含单晶生长材料。因此，在生长表面13处，生长材料由单晶形成，因此不包含由晶界彼此分开的若干晶体。单晶材料的晶格具有特别通过其晶轴限定的晶胞，在此其晶轴仅以实例表示为as、bs、cs。晶轴as、bs、cs在生长表面13的任何点处基本上分别彼此平行。换句话说，晶轴as在生长表面13的任何点处基本上彼此平行。分别地，对于晶轴bs和cs也是如此。
就晶格参数和结构类型而言，生长材料具有适用于中间部分14的晶体材料的外延生长的结晶性质。因此，生长材料优选具有沿方向[111]取向的面心立方晶型的晶体结构或沿方向[0001]取向的六方晶型的晶体结构。同样优选地，生长材料具有小于或等于20％的晶格参数as，从而使得与中间部分14的材料的晶格失配m＝Δa/as。
生长材料可以是半导体单晶材料，其可以选自包含至少一种来自周期表第III族的元素和至少一种来自周期表第V族的元素的III-V族化合物、II-VI族化合物或IV族元素或化合物。举例来说，生长材料可以是硅、锗、碳化硅。其有利地是导电的并且有利地具有与金属类似的电阻率，优选地小于或等于几个兆欧·厘米(mohm.cm)。衬底11的材料可以是高度掺杂的，例如掺杂剂浓度为5×1016个原子/cm3至2×1020个原子/cm3。
在这个实例中，衬底11的生长材料是具有面心立方晶体结构的n型高度掺杂单晶硅，其生长平面沿着方向[111]取向且其晶格参数as为约
Figure BDA0001964868780000081
成核结构10包含多个中间部分14。每个中间部分14从生长表面13外延。更具体地，中间部分14由从生长表面13外延的中间晶体材料制成。中间材料界定称为中间部分上表面15的相对表面。
中间材料包含与生长材料的晶格具有外延关系的晶格。中间材料的晶格具有特别通过其晶轴来限定的晶胞，在此其晶轴仅以实例表示为ai、bi、ci。因此，晶格在材料平面中取向的至少一个晶轴ai、bi和与材料平面正交取向的至少一个晶轴ci分别与生长材料的晶轴as、bs和cs对齐。这表现为以下事实：晶轴ai在中间部分上表面15的任何点处基本上平行于晶轴as，如同晶轴bi和ci分别平行于晶轴bs和cs一样。此外，无论中间材料是单晶还是多晶，由于其与生长表面的单晶材料具有外延关系，因此每个晶轴ai、bi、ci在中间部分上表面15的任何点处基本相同。换句话说，晶轴ai在中间部分上表面15的任何点处基本上相同，即彼此平行，如同晶轴bi和ci一样。
就晶格参数和晶体结构的类型而言，中间材料具有使得其适用于从衬底11的生长材料外延的结晶性质。此外，中间材料还适用于使由包含过渡金属的材料制成的成核部分16从中间部分上表面15外延生长。优选地，中间材料具有使得与生长材料的晶格失配小于或等于20％的晶格参数。此外，晶体结构的类型使得其晶轴ai、bi、ci可以分别平行于生长材料的轴as、bs、cs。晶体结构可以是沿方向[111]取向的面心立方晶型、或者是沿方向[0001]取向的六方晶型、或甚至是沿方向[111]取向的斜方晶型。
中间材料可以是选自III-V族化合物例如氮化铝AlN、氮化镓GaN、氮化铝镓AlGaN；IV-V族化合物例如氮化硅SiN；II-VI族化合物例如ZnO；或IV族元素或化合物例如SiC的材料。其也可以是选自氧化镁MgO、氧化铪HfO2、氧化锆ZrO2、氧化钛TiO2或氧化铝Al2O3的材料。其也可以是氮化镁，例如Mg3N2。有利地，其是导电的。
在该实例中，中间材料是具有约
Figure BDA0001964868780000091
的晶格参数、六方晶型晶体结构、和沿方向[0001]取向的生长平面的氮化铝AlN。
中间部分14在此是彼此分开的块。作为变体，它们可以是由同一中间晶体材料制成的同一连续层的区域。层应理解为指沿轴Z的厚度例如小于其平面(X,Y)中的纵向宽度和长度尺寸10倍或甚至20倍的晶体材料面积。块应理解为指厚度小于、等于或甚至大于其纵向宽度和长度尺寸且纵向尺寸小于层的纵向尺寸的晶体材料体积。
中间部分14在平面(X,Y)中的平均尺寸为几十纳米至几微米，例如20nm至20μm，优选200nm至10μm，且优选800nm至5μm，例如约1μm或1.5μm。有利地，其大于在与成核部分16的界面处的线的局部直径。它们另外具有约几纳米至几百纳米的厚度，例如5nm至500nm，优选10nm至100nm，例如约20nm。
成核结构10包含多个成核部分16。每个成核部分16旨在使至少一根线成核和外延生长，优选使单根线成核和外延生长。每个成核部分16从中间部分上表面15外延。更具体地，其由从中间部分上表面15外延的成核晶体材料制成。其在与中间部分上表面15相对的一侧形成称为成核表面17的表面。
成核材料包含与中间材料的晶格具有外延关系的晶格。成核材料的晶格具有特别是通过其晶轴来限定的晶胞，在此其晶轴仅以实例表示为an、bn、cn。因此，晶格在材料平面中取向的至少一个晶轴an、bn和与材料平面正交取向的至少一个晶轴cn分别与在中间部分上表面15处的中间材料的晶轴ai、bi和ci对齐。这表现为以下事实：晶轴an在成核表面17的任何点处基本上平行于中间部分上表面15的晶轴ai，如同晶轴bn和cn分别平行于晶轴bi和ci一样。此外，无论成核材料是单晶还是多晶，每个晶轴an、bn、cn在成核表面17的任何点都是相同的。换句话说，晶轴an在成核表面17的任何点处相同，即彼此平行，如同晶轴bn和cn一样。
就晶格参数和结构类型而言，成核材料具有使得其可以从中间材料外延的结晶性质。此外，成核材料适用于从成核表面17开始的线的外延生长。优选地，成核材料因此具有使得与中间材料的晶格失配小于或等于20％的晶格参数。此外，晶体结构的类型使得其晶轴an、bn、cn可以分别平行于中间材料的轴ai、bi、ci。晶体结构可以是沿方向[111]取向的面心立方晶型、或者是沿方向[0001]取向的六方晶型、或甚至是沿方向[111]取向的斜方晶型。
成核材料包含过渡金属，也就是说其可以由过渡金属制成或由包含过渡金属的化合物例如过渡金属的氮化物或碳化物制成。过渡金属以及其氮化物和碳化物特别具有与金属及其氮化物和碳化物类似的良好导电性的优点。成核材料可选自钛Ti、锆Zr、铪Hf、钒V、铌Nb、钽Ta、铬Cr、钼Mo和钨W；这些元素的氮化物TiN、ZrN、HfN、VN、NbN、TaN、CrN、MoN或WN；或这些元素的碳化物TiC、ZrC、HfC、VC、NbC、TaC、CrC、MoC、WC。过渡金属氮化物和碳化物可以包含除50％以外的过渡金属的原子比例。优选地，成核材料选自钛的氮化物TiN、锆的氮化物ZrN、铪的氮化物HfN、钒的氮化物VN、铌的氮化物NbN、钽的氮化物TaN、铬的氮化物CrN、钼的氮化物MoN或钨的氮化物WN；或钛的碳化物TiC、锆的碳化物ZrC、铪的碳化物HfC、钒的碳化物VC、铌的碳化物NbC或钽的碳化物TaC。优选地，成核材料选自钛的氮化物或碳化物TiN、TiC，锆的氮化物或碳化物ZrN、ZrC，铪的氮化物或碳化物HfN、HfC，钒的氮化物或碳化物VN、VC，铌的氮化物或碳化物NbN、NbC，或钽的氮化物或碳化物TaN、TaC。优选地，成核材料选自钛的氮化物TiN、锆的氮化物ZrN、铪的氮化物HfN、铌的氮化物NbN或钽的氮化物TaN。优选地，成核材料选自铪的氮化物HfN或铌的氮化物NbN。
成核部分16在平面(X,Y)中的平均尺寸为几十纳米至几微米，例如20nm至20μm，优选200nm至10μm，且优选800nm至5μm，例如约1μm至3μm。有利地，其大于在与成核部分16的界面处的线的局部直径。它们另外具有几纳米至几百纳米的厚度，例如5nm至500nm，优选10nm至100nm，例如约20nm。
成核部分16在此是由相同晶体成核材料制成的同一连续层的区域。作为变体，成核部分16可以是彼此分开的块。
在此，成核部分16与中间部分14接触并且在中间部分上表面15处覆盖中间部分14。连续层还包含与衬底11的生长表面13接触的注入部分20。注入部分20与成核部分16接触。在该实例中，每个注入部分20与相邻的成核部分16接触。作为变体，每个成核部分16可以与注入部分20接触，例如与外周的注入部分20接触，与生长表面13接触，而这些部分不属于同一连续层。
当中间材料是电绝缘的或具有大于成核材料带隙的带隙时，与注入部分20接触的成核部分16的这种构型是特别有利的。因此，电荷载流子可以穿过注入部分20从衬底11注入成核部分16中。这种情况特别是出现在当衬底11由硅制成，其优选地是高度掺杂的，并且当中间部分14由AlN制成时。
成核结构10可以另外包含覆盖成核表面16的介电层，并形成允许线从局部通向成核表面的开口19外延生长的生长掩模18。介电层由电绝缘材料构成，例如由氧化硅(例如SiO2)或氮化硅(例如Si3N4或SiN)或甚至氧氮化硅、氧化铝或氧化铪构成。
成核结构10还可以包含与衬底11接触的第一极化电极3A，其在此是导电的，例如在其背面是导电的。其可以由铝或任何其他合适的材料制成。
图1B是在此具有径向构型的发光二极管2、包含成核结构10的光电子器件1的横截面示意图，发光二极管2的三维半导体元件(本文中的线)从成核结构10通过外延生长形成。
每个发光二极管2包含第一三维半导体元件(本文中的线)，其从成核部分16沿着基本上与生长表面13的平面(X,Y)正交取向的纵轴Δ延伸。每个二极管2还包含有源区32和第二掺杂部分33、以及与第二掺杂部分33接触的第二极化电极3B的层。
线位于衬底11上并与成核部分16接触。其沿纵轴Δ延伸并以核/壳构型形成发光二极管2的核心。
线由从成核表面17外延的晶体材料制成。线的材料包含与成核材料的晶格具有外延关系的晶格。线材料的晶格具有通过其晶轴来限定的晶胞，其晶轴在此仅以实例表示为af、bf、cf。线材料的晶轴af、bf、cf基本上分别平行于成核表面17处的成核材料的晶轴an、bn、cn。换句话说，晶轴af平行于成核表面17的晶轴an。如同晶轴bf和cf平行于晶轴bn和cn一样。此外，从一个成核表面17到下一个成核表面的晶轴an、bn、cn分别是相同的，从一根线到下一根线的每个晶轴af、bf、cf是相同的。换句话说，从一根线到下一根线的晶轴af是相同的，即彼此平行。晶轴bn和cn也是如此。因此，就晶格的取向和位置而言，线具有基本相同的结晶性质。因此，光电子器件1在线中具有基本上均匀的结晶性质，这有助于均化发光二极管2的电学性质和/或光学性质。
就晶格参数和结构类型而言，线材料具有使得其可以从成核材料外延的结晶性质。线材料因此具有使得与成核材料的晶格失配小于或等于20％的晶格参数。此外，晶体结构的类型使得其晶轴af、bf、cf可以分别平行于成核材料的轴an、bn、cn。晶体结构可以是沿方向[111]取向的面心立方晶型、或者是沿方向[0001]取向的六方晶型、或甚至是沿方向[111]取向的斜方晶型。
线的材料由第一半导体化合物制成，该第一半导体化合物可选自III-V族化合物，特别是选自III族-N化合物、II-VI族化合物或IV族化合物或元素。举例来说，III-V族化合物可以是例如GaN、InGaN、AlGaN、AlN、InN或AlInGaN的化合物、或者甚至是例如AsGa或InP的化合物。II-VI族化合物可以是CdTe、HgTe、CdHgTe、ZnO、ZnMgO、CdZnO、CdZnMgO。IV族元素或化合物可以是Si、C、Ge、SiC、SiGe、GeC。线根据第一类导电性(在此为n型)形成第一掺杂部分31。
在该实例中，线由n型掺杂的GaN制成，特别是由硅制成。其具有沿方向[0001]取向的六方晶体结构。其晶格参数为约
Figure BDA0001964868780000121
在此，其平均直径为10nm至10μm，例如500nm至5μm，并且在此基本上等于500nm。线的高度可以为100nm至10μm，例如500nm至5μm，并且在此基本上等于5μm。
有源区32是二极管2的一部分，其中大部分光辐射从二极管2发出。有源区32可以包含至少一个由半导体化合物制成的量子阱，有源区32的带隙低于线31和第二掺杂部分33的带隙。在此，有源区32覆盖了线的上边缘和侧边缘。有源区32可以包含单个量子阱或插入阻挡层之间的层或盒形式的多个量子阱。或者，有源区32可以不包含任何量子阱。其带隙可以基本上等于线31和第二掺杂部分33的带隙。其可以由非有意掺杂的半导体化合物制成。
第二掺杂部分33形成覆盖并至少部分包围有源区32的层。第二掺杂部分33由根据与第一类相反的第二类导电性掺杂的第二半导体化合物制成，也就是说在此为p型。第二半导体化合物可以与线的第一半导体化合物相同，或者可以包含第一半导体化合物且另外包含一种或多于一种补充元素。在该实例中，第二掺杂部分33可以是p型掺杂的，特别是通过镁的p型掺杂的GaN或InGaN。第二掺杂部分33的厚度可以为20nm至500nm，并且可以等于约150nm。当然，第一部分31和第二部分33的导电性类型可以颠倒。
第二掺杂部分33可另外包含位于与有源区32的界面处的电子阻挡中间层(未示出)。在此，电子阻挡层可以由III-N三元化合物，例如AlGaN或AlInN形成，有利地其是p型掺杂的。这使得能够增加有源区32中的辐射复合水平。
在此，第二极化电极3B覆盖第二掺杂部分33，并且适用于将电极化施加至二极管2。第二极化电极3B由对二极管2发射的光辐射基本上透明的材料制成，例如氧化铟锡(ITO)或ZnO。其厚度为约几纳米至几十或几百纳米。
因此，当借助于两个极化电极3A、3B在正向上向二极管2施加电位差时，二极管2发射光辐射，其发射光谱在给定波长处具有强度峰值。此外，当相同的电位差被施加到光电子器件1的发光二极管2时，由于成核结构10而使线具有基本上均匀的结晶性质，从而发射光谱在各个二极管2之间基本上是均匀的。
图2A是生长衬底11的透视和分解图，在该生长衬底11上直接形成由包含过渡金属的材料制成的成核部分16。图2B是生长表面13和成核表面17的俯视图。图2C是从成核表面17外延的线的实例。
发明人已经证明，由包含过渡金属的材料制成的成核部分16是织构的而非外延的，该成核部分16通过直接从生长表面13而非从外延的中间部分14生长而形成。
如图2A和图2B所示，衬底11在生长表面13处包含单晶材料，例如沿方向[111]取向的面心立方结构的硅。该材料是单晶的，使得晶轴as、bs、cs分别在生长表面13的任何点处以相同的方式取向。
由包含过渡金属的材料制成的成核部分16通过从生长表面13生长而形成，例如通过金属有机化学气相沉积(MOCVD)型工艺或溅射型工艺形成。成核材料似乎是织构的而非外延的。因此，其具有与材料平面正交取向的有利方向，即在此为在成核表面17的任何点处相同取向的晶轴cn。另一方面，晶轴an和bn分别在成核表面17的任何点处不平行。晶轴cn不依赖于或不非常依赖于衬底11的单晶材料的晶体结构。
如图2C所示，在此由MOCVD外延的GaN制成的线都具有同一生长方向，该方向基本上平行于晶轴cn。另一方面，线的六边形形状似乎不是以相同的方式从一根线到下一根线取向，这表明了晶轴af和bf不是分别以相同的方式从一根线到下一根线取向的事实。然后，线从一根线到下一根线具有不同的结晶特性，这可以导致发光二极管2的电学性质和/或光学性质的某种不均匀性。
图3A是生长衬底11的透视和分解图，在其上外延的是中间部分14，然后是由包含过渡金属的材料制成的外延成核部分16。图3B是生长表面13、中间部分上表面15和成核表面17的俯视图。图3C是从成核表面17外延的线的实例。
因此，本发明人出人意料地证明，当由包含过渡金属的材料制成的成核部分16由外延的中间层形成而不是直接由衬底11的单晶生长表面13形成时，该成核部分16是外延的而不仅是织构的。
如图3A和图3B所示，衬底11在生长表面13处包含单晶材料，例如沿方向[111]取向的面心立方结构的硅。该材料是单晶的，使得晶轴as、bs、cs分别在生长表面13的任何点处以相同的方式取向。
中间部分14通过从生长表面13外延生长形成，例如通过MOCVD或溅射形成。然后，中间材料的晶格具有分别在中间部分上表面15的任何点以相同方式取向的晶轴ai、bi、ci。
与图2A至图2C中所示的实例不同，由包含过渡金属的材料制成并例如通过MOCVD或溅射形成的成核部分16随后是外延的而不仅是织构的。因此，晶轴an、bn、cn分别在成核表面17的任何点处以相同的方式取向。
如图3C所示，在此由MOCVD外延的GaN制成的线都具有同一生长方向，该方向基本上平行于晶轴cn。此外，似乎对于所有线，线的六边形形状在此取向相同，这表明了晶轴af和bf从一根线到下一根线分别以相同的方式取向的事实。然后，线从一根线到下一根线具有基本相同的结晶性质，这可以导致发光二极管2的电学性质和/或光学性质的更好均匀性。
成核部分16实际上是外延的事实可以借助于X射线图通过扫描
Figure BDA0001964868780000141
角来验证，以便在晶畴(在多晶部分16的情况下)的成核表面处或表面的各个区域(在单晶部分16的情况下)的成核表面处鉴别晶体排列的存在。
沿
Figure BDA0001964868780000151
轴的x射线衍射图以具有不对称线(也就是对应于不正交于成核表面的晶向的线)的衍射峰实现。沿
Figure BDA0001964868780000152
轴的x射线衍射扫描可以以下列方式进行。角度2θ和ω是固定的，以便将感兴趣的平面置于衍射位置。沿
Figure BDA0001964868780000153
角进行扫描，该角可以在0°至360°之间变化。在外延材料的情况下，晶畴在成核表面的平面中具有优先的晶向。然后
Figure BDA0001964868780000154
扫描具有几个衍射峰。衍射峰的数量与平面中晶体的对称性有关。另一方面，在织构多晶材料的情况下，晶畴在平面中不具有优先的晶向。然后
Figure BDA0001964868780000155
扫描不具有衍射峰。
现在描述用于制备如图1A所示的成核结构10的方法的实例。在该实例中，成核结构10适用于通过MOCVD实现由n型掺杂的GaN制成的线的成核和外延生长。
在第一步骤期间，提供生长衬底11，其材料至少在生长表面13处是单晶的。在该实例中，衬底11由硅制成，其结构是面心立方晶型并且沿方向[111]取向。其在生长表面13的平面中的晶格参数为约
Figure BDA0001964868780000156
在第二步骤期间，多个中间部分14以块形状形成，这些块彼此分开并从生长表面13外延。
为此，首先在生长衬底11的上面上进行中间材料层的外延生长。中间材料是晶体材料，该晶体材料可以是单晶的或多晶的且该晶体材料的晶格与衬底11的晶格具有外延关系。
中间材料可以通过化学气相沉积(CVD)型工艺例如金属有机化学气相沉积(MOCVD)型工艺来沉积、或通过分子束外延(MBE)型工艺沉积来沉积、通过混合气相外延(HVPE)型工艺来沉积、通过原子层外延(ALE)型工艺来沉积、或通过原子层沉积(ALD)型工艺来沉积、或甚至通过蒸发或溅射来沉积。
在该实例中，中间材料是氮化铝，其晶体结构是六方晶型并且沿方向[0001]取向。其在平面(X,Y)中的晶格参数为约
Figure BDA0001964868780000157
中间层的厚度例如为0.5nm至100nm、或甚至1nm至100nm，优选2nm至50nm，且可以等于约25nm。
在该实例中，通过MOCVD沉积中间材料。标称V/III比(定义为V族元素的摩尔流量与III族元素的摩尔流量之比，即此处的N/Al比)为200至1000。压力为约75托。在衬底11处测量的生长温度T对于成核阶段可以是例如大于或等于750℃，然后对于生长阶段为约950℃。
接下来，通过传统的光刻和蚀刻技术进行中间材料的连续层的蚀刻，以便形成单独块形式的多个中间部分14。中间部分14在平面(X,Y)中的横向尺寸可以为100nm至10μm，例如约1μm。
因此，中间材料的晶轴ai、bi、ci在中间部分上表面15处分别平行于晶轴as、bs、cs。由于生长材料是单晶的，因此每个晶轴ai、bi、ci在中间部分上表面15的任何点处是平行的。
在第三步骤期间，进行成核部分16从中间部分14的中间部分上表面15的外延生长。
在该实例中，中间部分14是同一连续层的区域。成核层可以通过溅射沉积技术形成，该成核层的生长温度有利地为环境温度如20℃至1000℃。出人意料的是，当成核层通过溅射沉积时其也是外延的，其中生长温度为环境温度如20℃至500℃，例如基本上等于400℃的温度。功率可以是约400W。压力可以为约8×10-3托，以便不改变中间部分14的结晶性质。成核材料包含过渡金属，并且可以是例如钛、锆、铪、钒、铌、钽、铬、钼或钨的氮化物。成核部分16的厚度例如为0.5nm至100nm，或甚至1nm至100nm，优选2nm至50nm，且可以等于约25nm。
因此，获得由包含过渡金属的材料制成的成核层，其由从中间部分上表面15外延的成核部分16和由生长表面13形成的注入部分20形成。注入部分20通常是织构的而不是外延的，这不会对工艺质量产生不利影响。
因此，成核材料的晶轴an、bn、cn在成核表面17处分别平行于中间部分上表面15处的晶轴ai、bi、ci，并且平行于生长表面13处的晶轴as、bs、cs。由于生长材料是单晶的，因此每个晶轴an、bn、cn在成核表面17的任何点处是平行的。另一方面，每个晶轴bn、cn在注入部分20处不一定相同，即不一定是平行的。
有利地，在成核部分16由多晶材料制成的情况下，可以进行结晶退火步骤以获得单晶成核材料。可以在基本上对应于成核材料的结晶温度的退火温度下进行退火，即在过渡金属氮化物的情况下为约1620℃。然而，出人意料的是成核材料的结晶也可以在低于结晶温度的退火温度下实现，例如在600℃至1620℃，优选800℃至1200℃的温度范围内实现，例如在等于约1000℃下实现。退火可以持续进行，例如持续大于1分钟，优选大于5分钟，或甚至大于10分钟，例如20分钟。退火可以在氮气(N2)流和氨气(NH3)流下进行。压力可以为约75托。
在该实例中，该方法包括沉积生长掩模18的额外步骤。为此，沉积介电材料层以覆盖成核层，然后形成开口19以局部通向成核表面17。介电材料例如是氧化硅(例如SiO2)或氮化硅(例如Si3N4)，或者甚至是两种不同介电材料的堆叠。其可以相对于成核部分16的材料选择性地蚀刻。介电层的厚度例如为50nm至200nm，例如100nm，开口19在平面(X,Y)中的横向尺寸例如为100nm至10μm且可以等于约500nm。优选地，开口19的横向尺寸小于成核部分16的横向尺寸，例如小至少两倍。
因此，获得如图1A所示的成核结构10，其适用于实现如图1B所示的发光二极管2的线的成核和外延生长。
现在描述用于制备如图1B所示的多个发光二极管2的方法的实例。
在第一步骤期间，首先通过生长掩模18的开口19从成核表面外延生长来形成线。
使生长温度达到第一值T1，例如950℃至1100℃，特别是990℃至1060℃。标称V/III比(在此为N/Ga比)具有约10至100，例如大致上等于30的第一值(V/III)1。来自III族和V族的元素衍生自被注入外延反应器中的前体，例如对于镓为三甲基镓(TMGa)或三乙基镓(TEGa)，对于氮为氨(NH3)。H2/N2比具有大于或等于60/40的第一值(H2/N2)1，优选大于或等于70/30，或甚至更大，例如大致上等于90/10。压力可以设定在约100毫巴。
因此，获得第一掺杂部分31，其具有从成核表面17沿纵轴Δ延伸的线的形状。第一掺杂部分31的第一半导体化合物，即此处的GaN，是由硅掺杂的n型。在此，第一n型掺杂部分31具有约5μm的高度和约500nm的平均直径。
根据与文献WO2012/136665中描述的方法相同或相似的方法，可以在形成第一掺杂部分31的同时形成覆盖第一n型掺杂部分31的侧边缘的介电层。为此，额外元素的前体(例如在硅的情况下为硅烷(SiH4))与上述前体一起注入，其中镓前体与硅前体的摩尔流量比优选为约500至约5000。因此，获得厚度为约1nm的氮化硅层例如Si3N4层，其覆盖第一n型掺杂部分31的侧边缘，在此覆盖其整个高度。
在此获得了从成核表面外延的多根线，只要从具有基本相同的结晶特性的成核表面进行线的成核，则该多根线的结晶性质便基本相同。
在第二步骤期间，通过从线的暴露表面外延生长，即从未被横向介电层覆盖的表面外延生长来形成有源区32。
更具体地，形成阻挡层和构成量子阱的至少一个层的堆叠，所述层在外延生长的方向上交替。形成量子阱的层和阻挡层可以由InGaN制成，其中量子阱层和阻挡层具有不同的原子比例。举例来说，阻挡层由InxGa(1-x)N制成，其中x等于约18原子％，量子阱层也由InyGa(1-y)N制成，其中y大于x，例如为约25原子％，以改善量子阱中电荷载流子的量子限制。
阻挡层和量子阱层的形成可以在基本上等于值T2的生长温度值T3(即在此为750℃)下进行。V/III比具有基本上等于(V/III)2值的(V/III)3值。在形成阻挡层期间，H2/N2比具有基本上等于(H2/N2)2值的值，并且在形成量子阱层期间，H2/N2比具有基本上低于(H2/N2)2值的值，例如1/99。压力可以保持不变。因此，获得由具有约18原子％的铟的InGaN制成的阻挡层以及由具有约25原子％的铟的InGaN制成的量子阱层。
在第三步骤期间，通过外延生长形成第二p型掺杂部分33，以便至少部分地覆盖并包围有源区32。
为此，可以使生长温度达到高于值T3的第四值T4，例如约885℃。V/III比可以达到大于(V/III)3值的第四值(V/III)4，例如约4000。H2/N2比达到大于(H2/N2)2值的第四值(H2/N2)4，例如约15/85。最后，压力可以降低至约300毫巴的值。
因此获得例如由p型掺杂的GaN或InGaN制成的第二p型掺杂部分33，其在此连续地覆盖并包围有源区32。因此，第二p型掺杂部分33和有源区32形成核/壳构型的二极管2的壳。
最后，可以沉积第二极化电极3B以便与第二p型掺杂部分33的至少一部分接触。第二电极3B由导电材料制成，该导电材料对于由线发射的光辐射是透明的。因此，通过两个极化电极3A、3B对线施加直接电位差导致光辐射的发射，其发射光谱性质取决于有源区32中的量子阱的组成。
因此，获得了具有有线的发光二极管2的光电子器件1，该有线的发光二极管2改善了各二极管2的光学性质和/或电子性质的均匀性。
图4A至图4C是图1A中所示的成核结构10的各种变体的横截面的局部示意图。
参考图4A，根据该变体的成核结构10与图1A中所示的成核结构10的不同之处主要在于成核部分16是彼此分开的块而非同一连续层的各个区域。在该实例中，每个成核部分16包含注入部分20，该注入部分20有利地相对于成核部分16处于外周，与成核部分16邻接并且与生长表面13接触。
参考图4B，根据该变体的成核结构10与图1A中所示的成核结构10的不同之处主要在于成核部分16和中间部分14的堆叠形成彼此分开的块。此外，该结构不包含注入部分，例如上述的部分20。成核结构10不包含由介电材料制成的特定层形式的生长掩模18。然而，为了确保线从成核表面以局部方式成核和外延生长，衬底包含在暴露的生长表面13处的介电区域4，即未被中间部分14和成核部分覆盖的介电区域4。更具体地，介电区域4从暴露的生长表面13延伸到衬底11，并且将每个中间部分14连接到相邻的中间部分14。
可以使用文献WO2014/064395中描述的方法，即通过氮化或氧化生长材料来获得介电区域。在硅衬底11的情况下，介电区域由氧化硅(例如SiO2)或氮化硅(例如Si3N4)制成。在该实例中，中间部分14有利地由导电材料制成，例如由有利地掺杂的GaN制成。
参考图4C，根据该变体的成核结构10与图1A中所示的成核结构10的不同之处主要在于中间部分14是同一连续层23的各个区域。成核部分16也是同一连续层24的区域。成核表面17由生长掩模18的开口19界定。在该实例中，中间层23有利地由导电材料制成，例如由有利地掺杂的GaN制成。
图4D至图4F是图1A中所示的成核结构10的其他变体的横截面的局部示意图，其中成核结构10包括由包含过渡金属的材料制成的其他注入部分。
参考图4D，根据该变体的成核结构10与图1A中所示的成核结构10的不同之处主要在于其还包括上注入部分21，用来改善电荷载流子向线中的注入。
在此，上注入部分21覆盖注入部分20并覆盖成核部分16的一部分。因此，它们在平面(X,Y)中界定成核表面，并且有助于利用生长掩模18界定开口19。换句话说，第二注入部分在开口19处开口并且部分地界定开口的外周边缘。因此，在线的成核和外延生长期间，每根线占据开口19的体积，使得其在其侧边缘处与上注入部分21接触。一方面，以这种方式增加了由包含过渡金属的材料制成的部分的局部厚度，从而改善了电荷载流子的循环，另一方面，增加了线与由包含过渡金属的材料制成的部分之间的接触界面。然后改善电荷载流子从导电衬底11向线中的注入。
上注入部分21在此是同一连续层的区域，但是，可选择地，它们可以采用彼此分开的块的形式。它们可以由包含过渡金属的同一种材料形成，或者由包含过渡金属的几种相同或不同的材料的堆叠形成。
上注入部分21在此由包含过渡金属的第二材料制成，也就是说其可以由过渡金属制成或由包含过渡金属的化合物例如过渡金属的氮化物或碳化物制成。包含过渡金属的第二材料可以与成核部分16的材料相同或不同，并且有利地具有低于该材料的电阻率。举例来说，成核材料可选自氮化钽TaN、氮化铪HfN、氮化铌NbN、氮化锆ZrN、氮化钛TiN和上注入部分21的材料，即包含过渡金属的第二材料，其可以是氮化钛。
上注入部分21的厚度可以为1nm至100nm，优选1nm至50nm，例如25nm。
上注入部分21可以通过沉积包含过渡金属的材料的连续层来制备，以便覆盖成核部分16和注入部分。然后其可以被用来形成生长掩模18的介电材料层覆盖。
然后，开口19有利地分两步制成。首先，例如通过反应离子蚀刻(RIE)型的干法蚀刻，相对于上注入部分21的材料进行介电材料的选择性蚀刻步骤。因此，包含过渡金属的第二材料的连续层形成了蚀刻停止层。因此，获得面向成核表面17的第一开口，其通向第二材料。其次，例如通过湿法蚀刻，从第一开口相对于成核材料进行第二材料的选择性蚀刻步骤，其蚀刻剂例如是氢氟酸。因此，形成通向成核表面17的开口19。因此，保护成核表面17免遭与干法蚀刻步骤相关的任何潜在的降解。
参考图4E，根据该变体的成核结构10与图1A中所示的成核结构10的不同之处主要在于其还包含下注入部分22，用来改善电荷载流子向线中的注入。
在此，下注入部分22在中间部分14之间与生长表面13接触，并且有利地与这些中间部分接触。它们因此被注入部分20覆盖并与这些部分接触。注入部分20和成核部分16在此是同一连续层24的不同区域。
下注入部分22在此由包含过渡金属的第三材料制成，也就是说其可以由过渡金属制成或由包含过渡金属的化合物例如过渡金属的氮化物或碳化物制成。包含过渡金属的第三材料可以与成核部分16的材料相同或不同，并且有利地具有低于该材料的电阻率。举例来说，成核材料可选自氮化钽TaN、氮化铪HfN、氮化铌NbN、氮化锆ZrN、氮化钛TiN和下注入部分22的材料，即包含过渡金属的第三材料，其可以是氮化钛。
下注入部分22的厚度可以为1nm至100nm，优选1nm至50nm，例如25nm。它们的厚度可以基本上等于中间部分14的厚度。
因此，由包含过渡金属的材料制成的部分的厚度被局部增加，这改善了电荷载流子的循环，并改善了电荷载流子从导电衬底11向线中的注入。
参考图4F，根据该变体的成核结构10与图1A中所示的成核结构的不同之处主要在于其包含下注入部分22和上注入部分21。
下注入部分22与生长表面13接触并被注入部分20覆盖。它们有利地与中间部分14接触。它们在此是彼此分开的块，但是可以作为变体形成连续层的区域。
上注入部分21与注入部分的上面接触并部分地覆盖成核部分16以界定成核表面。它们通向开口19。在该实例中，它们还与生长表面13接触并覆盖下注入部分22和注入部分的垂直侧壁。它们在此是彼此分开的块，但是可以作为变体形成连续层的区域。
上注入部分21的第二材料和下注入部分22的第三材料是包含过渡金属的材料，也就是说它们可以由过渡金属或包含过渡金属的化合物例如过渡金属的氮化物或碳化物制成。第二和第三过渡金属氮化物可以彼此相同或不同，并且可以与成核部分16的材料相同或不同。它们可以彼此相同，并且与成核材料不同，并且有利地具有低于该材料的电阻率。举例来说，成核材料可选自氮化钽TaN、氮化铪HfN、氮化铌NbN、氮化锆ZrN、氮化钛TiN，且第二和第三过渡金属氮化物可以是氮化钛。
因此，尤其通过局部形成与成核部分16接触的注入部分的堆叠来增加由包含过渡金属的材料制成的部分的厚度，这改善了电荷载流子的循环和注入。此外，增加了线与由包含过渡金属的材料制成的部分之间的接触界面。然后改善了电荷载流子从导电衬底11向线中的注入。
此外，根据III族元素例如镓的极性而非根据V族元素例如氮的极性，进行由主要包含III-V族化合物的半导体材料制成的，例如由GaN制成的线的生长可能是有利的。
具体地，这种线可以具有改善的光学性质和/或电子性质，在氮极性线的情况下可能出现的反相畴界趋于减小或甚至消除，并且可能具有的线的平面c，即基本上与生长轴c正交取向的线的上表面的粗糙度得以降低。
通常，由III-V族化合物制成的线可以根据III族元素的极性或者根据V族元素的极性沿着有利的生长方向生长。如果沿正交于生长方向的平面切割线，则在分别根据III族元素和V族元素的极性生长的情况下，暴露面基本上分别具有III族元素的原子和V族元素的原子。
似乎由III-V族化合物制成(例如由GaN制成)并由根据氮极性的生长而获得的线具有反相畴界，其中线局部地具有镓极性。此外，似乎线的平面c具有表面粗糙度。氮极性线的这些特性可能导致线的光学性质和/或电子性质的退化。
发明人已经观察到，一方面当线由上述成核结构制成时，另一方面，当在线生长之前不对成核部分16施加氮化退火时，可以获得根据III族元素的极性(即根据GaN情况下的镓极性)的线的外延生长。具体地，成核部分16，特别是成核表面17，不同时经历大于或等于800℃的温度，特别是大于或等于1000℃的温度，或氨NH3流。独立于氨流，成核表面17可以经历分子氮N2流，而不会根据这种极性而改变线的生长。
因此，发明人已经观察到并以实例说明，当在线生长之前成核表面17不经历氮化退火时，特别是当它们不同时经历大于或等于800℃的温度和氨流时，获得从由氮化铌NbN制成的成核部分16开始的根据镓极性由氮化镓GaN制成的线的生长。当成核表面17经历氨流但不经历大于或等于800℃的温度时，也获得了根据镓极性的线的生长。并且当成核表面17经历大于或等于800℃的温度例如1000℃但不经历氨流时，也获得了根据镓极性的线的生长。另一方面，当对成核部分16施加氮化退火时，也就是说当成核表面17经历例如1000℃的温度和氨流时，获得根据氮极性的生长。
在线的生长阶段开始期间，特别是在从成核表面的线的III-V族化合物的成核阶段期间，成核表面经历氨流。然后优选的温度低于800℃。随后，当III-V族化合物连续地覆盖成核表面17时，温度可以升高到800℃以上并保持氨流，而不会根据III族元素的极性不利地影响线的生长。
优选地，成核部分16的材料选自钛的氮化物TiN、锆的氮化物ZrN、铪的氮化物HfN、钒的氮化物VN、铌的氮化物NbN、钽的氮化物TaN、铬的氮化物CrN、钼的氮化物MoN或钨的氮化物WN；或钛的碳化物TiC、锆的碳化物ZrC、铪的碳化物HfC、钒的碳化物VC、铌的碳化物NbC或钽的碳化物TaC。优选地，成核材料选自钛的氮化物TiN、锆的氮化物ZrN、铪的氮化物HfN、铌的氮化物NbN或钽的氮化物TaN。优选地，成核材料是铌的氮化物NbN。
已经描述了特定实施方案。各种变体和修改对于本领域技术人员而言是显而易见的。
关于第二掺杂部分至少部分地包围并覆盖有源区和线的末端，已经描述了径向构型或核/壳构型。作为变体，发光二极管可以具有轴向构型，其中线、有源区和第二掺杂部分沿着纵轴Δ彼此在顶部堆叠，而线的侧边缘不被有源区和第二掺杂部分覆盖。侧边缘应理解为指基本上平行于纵轴Δ延伸的线的一部分的表面。
已经描述了线形式的三维半导体元件。作为变体，三维元件可以具有金字塔形状，例如基于多边形的锥形或截头圆锥形状。
还描述了一种包含能够发射电磁辐射的发光二极管的光电子器件。作为变体，光电子器件能够接收和检测电磁辐射，以便将其转换成电信号。

Claims (16)

1.一种适用于三维半导体元件(31)的外延生长的成核结构(10)，其包含衬底(11)，所述衬底(11)包含形成生长表面(13)的单晶材料，在所述生长表面(13)上有由包含过渡金属的材料制成的多个成核部分(16)，其特征在于：
-所述成核结构(10)还包含多个中间部分(14)，每个中间部分(14)由从所述生长表面(13)外延的中间晶体材料制成，因此中间晶体材料的晶格的晶体取向在中间晶体材料的平面中的至少一个方向上和与所述材料的平面正交的至少一个方向上与所述衬底(11)的晶体材料的晶格的晶体取向对齐，并且中间部分(14)限定在所述生长表面(13)的相对侧的中间部分上表面(15)；
-每个成核部分(16)由包含从所述中间部分上表面(15)外延形成成核晶体材料的过渡金属的材料制成，因此成核晶体材料的晶格的晶体取向在成核晶体材料的平面中的至少一个方向上和与所述材料的平面正交的至少一个方向上与所述中间晶体材料的晶格的晶体取向对齐，并且成核部分(16)限定在所述中间部分上表面(15)的相对侧并且适用于所述三维半导体元件(31)的外延生长的成核表面(17)。
2.根据权利要求1所述的成核结构(10)，其中所述中间部分(14)形成彼此分开的块，并且所述成核部分(16)至少部分地由注入部分(20)界定并与所述注入部分(20)接触，所述注入部分(20)由包含过渡金属的材料制成且与所述生长表面(13)接触，然后所述注入部分从所述生长表面(13)织构化并因此在正交于其材料的平面的方向上具有单一有利的晶体取向。
3.根据权利要求1所述的成核结构(10)，其中所述中间晶体材料选自氮化铝、III-V族化合物以及铝的氧化物、钛的氧化物、铪的氧化物、镁的氧化物和锆的氧化物，且具有六方晶体结构、面心立方晶体结构或斜方晶体结构。
4.根据权利要求1所述的成核结构(10)，其中所述成核晶体材料选自钛、钒、铬、锆、铌、钼、铪、钽和钨，或选自钛的氮化物或碳化物、钒的氮化物或碳化物、铬的氮化物或碳化物、锆的氮化物或碳化物、铌的氮化物或碳化物、钼的氮化物或碳化物、铪的氮化物或碳化物、钽的氮化物或碳化物和钨的氮化物或碳化物，且具有六方晶体结构或面心立方晶体结构。
5.根据权利要求1所述的成核结构(10)，其中所述衬底的单晶材料选自III-V族化合物、II-VI族化合物或IV族元素或化合物，且具有六方晶体结构或面心立方晶体结构。
6.根据权利要求5所述的成核结构(10)，其中所述衬底(11)的材料是导电的。
7.根据权利要求1所述的成核结构(10)，其包含至少一个下注入部分(22)，所述下注入部分(22)由包含过渡金属的材料制成，且定位成与所述生长表面(13)接触并且被注入部分(20)覆盖，所述注入部分(20)与所述成核部分(16)一体成型并由与所述成核部分(16)相同的材料形成，然后所述下注入部分(22)从所述生长表面(13)织构化并因此在正交于其材料的平面的方向上具有单一有利的晶体取向。
8.根据权利要求1所述的成核结构(10)，其包含至少一个上注入部分(21)，所述上注入部分(21)由包含过渡金属的材料制成且定位成与所述成核部分(16)接触并部分地覆盖所述成核表面(17)。
9.一种光电子器件(1)，其包含根据前述权利要求中任一项所述的成核结构(10)以及各自从相应的成核表面(17)外延的多个三维半导体元件(31)，因此所述三维半导体元件(31)的晶格的晶体取向在三维元件的材料平面中的至少一个方向上和与材料平面正交的至少一个方向上与所述成核晶体材料的晶格的晶体取向对齐。
10.根据权利要求9所述的光电子器件(1)，其中每个三维半导体元件(31)由选自III-V族化合物、II-VI族化合物、IV族元素或化合物的半导体材料制备。
11.根据权利要求9所述的光电子器件(1)，其中每个三维半导体元件(31)的半导体材料主要包含由来自第III族的第一元素和来自第V族的第二元素形成的III-V族化合物，所述三维半导体元件(31)具有所述第一元素的极性。
12.一种用于制备根据权利要求1所述的成核结构(10)的方法，其包括通过在环境温度至500℃的生长温度下的溅射来进行成核部分(16)的外延生长的步骤。
13.根据权利要求12所述的用于制备成核结构(10)的方法，其包括形成至少一个上注入部分(21)的步骤，所述上注入部分(21)被定位成与成核部分(16)接触并部分地覆盖成核表面(17)，其包括以下子步骤：
-使由覆盖成核表面(17)的包含过渡金属的第二材料制成的层外延生长；
-沉积覆盖由所述第二材料制成的层的介电材料层；
-相对于所述第二材料对所述介电材料进行局部和选择性干法蚀刻，以形成面向所述成核表面(17)并通向第二材料的第一开口；
-通过所述第一开口，相对于所述成核晶体材料对所述第二材料进行局部和选择性湿法蚀刻，以形成通向所述成核表面(17)的开口(19)。
14.根据权利要求12所述的用于制备成核结构(10)的方法，其还包括在600℃至1200℃的温度下使所述成核部分(16)结晶退火的步骤。
15.一种用于制备根据权利要求9所述的光电子器件(1)的方法，其包括：
-制备根据权利要求1至8中任一项所述的成核结构；
-使各自从成核表面(17)外延的多个三维半导体元件(31)生长，使得成核部分(16)在制备步骤和生长步骤之间不经历氮化退火。
16.根据权利要求15所述的制备方法，其中在制备步骤和生长步骤之间，所述成核表面(17)不同时经历温度大于或等于800℃的退火和氨流。
CN201780047846.2A 2016-06-28 2017-06-26 适用于三维半导体元件外延生长的成核结构 Active CN109563638B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1656008A FR3053054B1 (fr) 2016-06-28 2016-06-28 Structure de nucleation adaptee a la croissance epitaxiale d’elements semiconducteurs tridimensionnels
FR1656008 2016-06-28
PCT/FR2017/051692 WO2018002497A1 (fr) 2016-06-28 2017-06-26 Structure de nucleation adaptee a la croissance epitaxiale d'elements semiconducteurs tridimensionnels

Publications (2)

Publication Number Publication Date
CN109563638A CN109563638A (zh) 2019-04-02
CN109563638B true CN109563638B (zh) 2021-03-19

Family

ID=57583139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780047846.2A Active CN109563638B (zh) 2016-06-28 2017-06-26 适用于三维半导体元件外延生长的成核结构

Country Status (8)

Country Link
US (1) US10801129B2 (zh)
EP (1) EP3475471A1 (zh)
JP (1) JP6931366B2 (zh)
KR (1) KR102409783B1 (zh)
CN (1) CN109563638B (zh)
FR (1) FR3053054B1 (zh)
TW (1) TWI742101B (zh)
WO (1) WO2018002497A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3076078B1 (fr) 2017-12-27 2021-11-26 Aledia Dispositif optoelectronique a matrice de diodes tridimensionnelles
WO2020047814A1 (zh) * 2018-09-07 2020-03-12 苏州晶湛半导体有限公司 半导体结构及其制备方法
FR3130072A1 (fr) * 2021-12-07 2023-06-09 Aledia Procédé de fabrication d’un dispositif optoélectronique
FR3141282A1 (fr) * 2022-10-25 2024-04-26 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de fabrication d’un dispositif électronique de puissance, et dispositif obtenu par ce procédé

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
TW201019376A (en) * 2008-10-02 2010-05-16 Sumitomo Chemical Co Semiconductor wafer, electronic device and manufacturing method of semiconductor wafer
US20110180903A1 (en) * 2008-10-02 2011-07-28 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
KR20130138657A (ko) 2010-06-24 2013-12-19 글로 에이비 배향된 나노와이어 성장을 위해 버퍼 층을 갖는 기판
FR2973936B1 (fr) 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
FR2984599B1 (fr) * 2011-12-20 2014-01-17 Commissariat Energie Atomique Procede de fabrication d'un micro- ou nano- fil semiconducteur, structure semiconductrice comportant un tel micro- ou nano- fil et procede de fabrication d'une structure semiconductrice
CN103377876B (zh) * 2012-04-25 2016-12-14 清华大学 外延结构体的制备方法
FR2995729B1 (fr) * 2012-09-18 2016-01-01 Aledia Dispositif opto-electrique a microfils ou nanofils semiconducteurs et son procede de fabrication
US9537044B2 (en) * 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
FR2997557B1 (fr) * 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
FR3007580B1 (fr) 2013-06-25 2016-10-21 Commissariat Energie Atomique Dispositif optoelectronique a reflectivite amelioree
FR3029015B1 (fr) * 2014-11-24 2018-03-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a elements semiconducteurs tridimensionnels et son procede de fabrication
FR3032064B1 (fr) * 2015-01-22 2018-03-09 Aledia Dispositif optoelectronique et son procede de fabrication

Also Published As

Publication number Publication date
FR3053054B1 (fr) 2021-04-02
JP2019527470A (ja) 2019-09-26
TWI742101B (zh) 2021-10-11
CN109563638A (zh) 2019-04-02
US10801129B2 (en) 2020-10-13
KR20190094143A (ko) 2019-08-12
KR102409783B1 (ko) 2022-06-16
WO2018002497A1 (fr) 2018-01-04
JP6931366B2 (ja) 2021-09-01
US20190153619A1 (en) 2019-05-23
FR3053054A1 (fr) 2017-12-29
TW201804632A (zh) 2018-02-01
EP3475471A1 (fr) 2019-05-01

Similar Documents

Publication Publication Date Title
US9728679B2 (en) Optoelectronic device and method for manufacturing same
KR102080686B1 (ko) 반도체 마이크로와이어 또는 나노와이어를 가진 광전기 장치 및 이를 제조하는 방법
US9537044B2 (en) Optoelectric device and method for manufacturing the same
CN109563638B (zh) 适用于三维半导体元件外延生长的成核结构
US10651341B2 (en) Optoelectronic device and method for manufacturing same
EP2997605B1 (fr) Dispositif optoélectronique et son procédé de fabrication
US10886427B2 (en) Optoelectronic device comprising three-dimensional diodes
US20220238753A1 (en) Method for producing an optoelectronic device comprising axial light-emitting diodes
US10153399B2 (en) Optoelectronic device comprising semiconductor elements and its fabrication process
US11049997B2 (en) Optoelectronic device comprising three-dimensional semiconductor structures with a wider single-crystal portion
KR20170062480A (ko) 3차원 반도체 소자를 구비한 광전자 장치
US20220262977A1 (en) Light-emitting diode and manufacturing method
KR20220025818A (ko) 3차원 반도체 구성요소를 구비하는 광전자 장치와 상기 장치를 제조하는 방법
CN114127891A (zh) 用于生产微米线或纳米线的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant