JP6034046B2 - 半導体装置の作製方法及びプラズマ酸化処理方法 - Google Patents

半導体装置の作製方法及びプラズマ酸化処理方法 Download PDF

Info

Publication number
JP6034046B2
JP6034046B2 JP2012093301A JP2012093301A JP6034046B2 JP 6034046 B2 JP6034046 B2 JP 6034046B2 JP 2012093301 A JP2012093301 A JP 2012093301A JP 2012093301 A JP2012093301 A JP 2012093301A JP 6034046 B2 JP6034046 B2 JP 6034046B2
Authority
JP
Japan
Prior art keywords
film
plasma
oxidizing gas
silicon
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012093301A
Other languages
English (en)
Other versions
JP2012235097A (ja
Inventor
寛太 安部
寛太 安部
宮入　秀和
秀和 宮入
哲弘 田中
哲弘 田中
隆史 家永
隆史 家永
山元　良高
良高 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012093301A priority Critical patent/JP6034046B2/ja
Publication of JP2012235097A publication Critical patent/JP2012235097A/ja
Application granted granted Critical
Publication of JP6034046B2 publication Critical patent/JP6034046B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置の作製方法及びプラズマ酸化処理方法等に関する。
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成されたシリコン膜を用いてチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタのチャネル領域に用いられるシリコン膜に、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いる技術が開示されている（特許文献１乃至５参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
図１３は、逆スタガー型ボトムゲート構造の薄膜トランジスタを示す断面図である。
この薄膜トランジスタは、ガラス基板１０上に形成された積層構造を有するゲート電極４と、ゲート電極４を覆うように形成されたＳｉＮＸ膜からなるゲート絶縁膜２と、ゲート絶縁膜２上に形成された微結晶シリコン膜１とシリコン膜３と一対の不純物シリコン膜５ａ，５ｂを積層した積層膜と、不純物シリコン膜５ａ，５ｂ上に形成された積層構造を有し且つソース電極及びドレイン電極として機能する配線６ａ，６ｂと、配線６ａ，６ｂを覆うように形成された絶縁膜７と、絶縁膜７上に形成されたゲート電極（以下、「バックゲート電極」と呼ぶ。）８とを有している。
ゲート絶縁膜２にＳｉＮＸ膜などの窒素を含む絶縁膜を用いると、ゲート絶縁膜２中の窒素がその直上部分２ａに成膜される微結晶シリコン膜１の成膜時における結晶化を阻害し、ゲート絶縁膜２の直上にアモルファスなシリコン領域（所謂インキュベーション層）ができてしまう。このシリコン領域は薄膜トランジスタの特性を阻害する要因となることがある。
また、微結晶シリコン膜１上のシリコン膜３をドライエッチングにより除去してシリコン膜３のバックチャネル側の部分３ａを露出させた直後は、バックチャネルが形成される部分３ａの表面のシリコン領域にエッチングでのダメージが入っており、薄膜トランジスタの特性が低下することがある。なお、バックチャネルとは、微結晶シリコン膜１またはシリコン膜３においてバックゲート電極と対向する領域をいう。
特開２００１−０５３２８３号公報 特開平５−１２９６０８号公報 特開２００５−０４９８３２号公報 特開平７−１３１０３０号公報 特開２００５−１９１５４６号公報
本発明の一態様は、窒素を含むゲート絶縁膜にプラズマ酸化処理を行うことで、薄膜トランジスタの特性の低下を抑制できる半導体装置の作製方法を提供することを課題とする。
また、本発明の一態様は、半導体膜のバックチャネル側にプラズマ酸化処理を行うことで、薄膜トランジスタの特性の低下を抑制できる半導体装置の作製方法を提供することを課題とする。
また、本発明の一態様は、酸化力を向上させたプラズマ酸化処理方法を提供することを課題とする。
本発明の一態様は、ゲート電極、窒素を含むゲート絶縁膜、微結晶半導体膜によって形成されたチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、前記ゲート絶縁膜を、酸素原子を含む酸化ガスと水素とを有する酸化ガス雰囲気のプラズマに曝すプラズマ処理を行い、前記ゲート絶縁膜上に前記微結晶半導体膜を形成し、前記酸化ガス雰囲気における前記水素の量をａとし、前記酸化ガスの量をｂとした場合に下記式（１）、（２）、好ましくは下記式（２）、（３）、さらに好ましくは（２）、（４）、さらに好ましくは（２）、（５）を満たすことを特徴とする半導体装置の作製方法である。
ａ／ｂ≧２ ・・・（１）
ｂ＞０ ・・・（２）
ａ／ｂ＞２ ・・・（３）
ａ／ｂ≧３ ・・・（４）
ａ／ｂ≧４ ・・・（５）
本発明の一態様は、ゲート電極、窒素を含むゲート絶縁膜、微結晶半導体膜によって形成されたチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、前記微結晶半導体膜を、酸素原子を含む酸化ガスと水素とを有する酸化ガス雰囲気のプラズマに曝すプラズマ処理を行い、前記微結晶半導体膜上に絶縁膜を形成し、前記絶縁膜上にバックゲート電極を形成し、前記酸化ガス雰囲気における前記水素の量をｃとし、前記酸化ガスの量をｄとした場合に下記式（６）、（７）、好ましくは下記式（７）、（８）、さらに好ましくは（７）、（９）、さらに好ましくは（７）、（１０）を満たすことを特徴とする半導体装置の作製方法である。
ｃ／ｄ≧２ ・・・（６）
ｄ＞０ ・・・（７）
ｃ／ｄ＞２ ・・・（８）
ｃ／ｄ≧３ ・・・（９）
ｃ／ｄ≧４ ・・・（１０）
本発明の一態様は、ゲート電極、窒素を含むゲート絶縁膜、微結晶半導体膜によって形成されたチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、前記ゲート絶縁膜上に前記微結晶半導体膜を形成した後に、前記微結晶半導体膜上に非晶質半導体膜を形成し、前記非晶質半導体膜を、酸素原子を含む酸化ガスと水素とを有する酸化ガス雰囲気のプラズマに曝すプラズマ処理を行い、前記非晶質半導体膜上に絶縁膜を形成し、前記絶縁膜上にバックゲート電極を形成し、前記酸化ガス雰囲気における前記水素の量をｃとし、前記酸化ガスの量をｄとした場合に下記式（６）、（７）、好ましくは下記式（７）、（８）、さらに好ましくは（７）、（９）、さらに好ましくは（７）、（１０）を満たすことを特徴とする半導体装置の作製方法である。
ｃ／ｄ≧２ ・・・（６）
ｄ＞０ ・・・（７）
ｃ／ｄ＞２ ・・・（８）
ｃ／ｄ≧３ ・・・（９）
ｃ／ｄ≧４ ・・・（１０）
また、本発明の一態様において、前記酸化ガスは、酸素、ＮＯ２及びＮ２Ｏの一以上であることが好ましい。
本発明の一態様は、絶縁膜または半導体膜を、酸素原子を含む酸化ガスと水素とを有する酸化ガス雰囲気のプラズマに曝すプラズマ酸化処理方法であって、前記酸化ガス雰囲気における前記水素の量をｅとし、前記酸化ガスの量をｆとした場合に下記式（１１）、（１２）、好ましくは下記式（１２）、（１３）、さらに好ましくは（１２）、（１４）、さらに好ましくは（１２）、（１５）を満たすことを特徴とするプラズマ酸化処理方法である。
ｅ／ｆ≧２ ・・・（１１）
ｆ＞０ ・・・（１２）
ｅ／ｆ＞２ ・・・（１３）
ｅ／ｆ≧３ ・・・（１４）
ｅ／ｆ≧４ ・・・（１５）
また、本発明の一態様において、前記酸化ガスは、酸素、ＮＯ２及びＮ２Ｏの一以上であることが好ましい。
本発明の一態様によれば、窒素を含むゲート絶縁膜にプラズマ酸化処理を行うことで、薄膜トランジスタの特性の低下を抑制することができる。
また、本発明の一態様によれば、半導体膜のバックチャネル側にプラズマ酸化処理を行うことで、薄膜トランジスタの特性の低下を抑制することができる。
また、本発明の一態様によれば、酸化力を向上させたプラズマ酸化処理方法を提供することができる。
（Ａ）〜（Ｄ）は本発明の一態様の半導体装置の作製方法を説明する断面図。 （Ａ），（Ｂ）は本発明の一態様の半導体装置の作製方法を説明する断面図。 （Ａ）〜（Ｃ）は本発明の一態様の半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法を説明する断面図。 実施例１の実験結果を示すものであってＨ２／Ｏ２の流量比とＳｉウェハー上の酸化シリコン膜の膜厚の関係を示す図。 実施例２の実験結果を示すものであってＨ２／Ｏ２の流量比とＳｉウェハー上の酸化シリコン膜の膜厚の関係を示す図。 実施例３の実験結果を示すものであってＨ２／Ｏ２の流量比とＳｉウェハー上の酸化シリコン膜の膜厚の関係を示す図。 実施例４のゲートＢＴ試験を行った結果を示す図。 実施例５のゲートＢＴ試験を行った結果を示す図。 実施例６の実験結果を示すものであってＨ２／Ｎ２Ｏの流量比とＳｉウェハー上の酸化シリコン膜の膜厚の関係を示す図。 Ｈ２、Ｏ２、およびこれらの混合ガスでのプラズマ放電時の分光スペクトルを観察した結果を示す図。 Ｈ２、Ｎ２Ｏおよびこれらの混合ガスでのプラズマ放電時の分光スペクトルを観察した結果を示す図。 逆スタガー型ボトムゲート構造の薄膜トランジスタを示す断面図。
以下では、本発明の実施形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図１乃至図３を参照して説明する。なお、薄膜トランジスタは、ｐ型よりもｎ型の方が、キャリアの移動度が高い。本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
図１（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３（以下、「第１のゲート電極」ともいう。）を覆い且つ窒素を含むゲート絶縁膜１０５を形成する。次いで、ゲート絶縁膜１０５の表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行い、その後、ゲート絶縁膜１０５上に第１の微結晶シリコン膜１０７を形成する。これらのプラズマ酸化処理、第１の微結晶シリコン膜１０７の形成をプラズマＣＶＤ装置により連続して行うことが好ましい。これにより、ゲート絶縁膜１０５の表面が汚染されることを防止できる。
ゲート絶縁膜１０５にプラズマ処理を行う際は、酸化ガス雰囲気における水素量をａとし、酸素量をｂとした場合に下記式（１）、（２）、好ましくは下記式（２）、（３）、さらに好ましくは（２）、（４）、さらに好ましくは（２）、（５）を満たす。これにより、プラズマ処理の酸化力を飛躍的の向上させることができ、その結果、このプラズマ酸化処理をより短時間で行うことができる。
ａ／ｂ≧２ ・・・（１）
ｂ＞０ ・・・（２）
ａ／ｂ＞２ ・・・（３）
ａ／ｂ≧３ ・・・（４）
ａ／ｂ≧４ ・・・（５）
このようにゲート絶縁膜１０５の表面を酸化ガス雰囲気のプラズマに曝すプラズマ酸化処理を行うことにより、薄膜トランジスタのしきい値電圧がマイナスシフトするのを抑制することができる。なお、当該プラズマ酸化処理により、ノーマリーオフの薄膜トランジスタを作製することができる。
本明細書では、ｎチャネル型薄膜トランジスタにおいて、しきい値電圧の値が正であるトランジスタをノーマリーオフの薄膜トランジスタと定義する。ｐチャネル型薄膜トランジスタにおいて、しきい値電圧の値が負である薄膜トランジスタをノーマリーオフの薄膜トランジスタと定義する。また、ｎチャネル型薄膜トランジスタにおいて、しきい値電圧の値が負である薄膜トランジスタをノーマリーオンの薄膜トランジスタと定義する。ｐチャネル型薄膜トランジスタにおいて、しきい値電圧の値が正である薄膜トランジスタをノーマリーオンの薄膜トランジスタと定義する。
基板１０１としては、ガラス基板、セラミック基板等を用いることができる。なお、基板１０１のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第３世代乃至第１０世代のガラス基板を用いることができる。
ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ及びＮｉのいずれかの金属材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。なお、ゲート電極１０３と、基板１０１との密着性向上を目的として、上記の金属材料の窒化物膜を、基板１０１と、ゲート電極１０３との間に設けてもよい。ここでは、基板１０１上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極１０３上に形成される絶縁膜、シリコン膜及び配線が、ゲート電極１０３の段差箇所において切断されないようにするためである。ゲート電極１０３の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。
ゲート絶縁膜１０５は、ＣＶＤ法を用いて、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜を、単層でまたは積層して形成することができる。
第１の微結晶シリコン膜１０７は、混相粒を有し、混相粒の粒密度（面内における混相粒の存在割合）が低く、混相粒の粒径の均一性が高く、且つ混相粒の結晶性が高いことが好ましい。このため、第１の微結晶シリコン膜１０７は、混相粒が隣接せず、隣り合う混相粒の間に隙間を有するものも含まれる。第１の微結晶シリコン膜１０７の厚さは、１ｎｍ以上１０ｎｍ以下であることが好ましく、混相粒が隣接せず、隣り合う混相粒の間に隙間を有する部分は、隣接しない混相粒の最も低い高さが１ｎｍ以上であり且つ最も高い高さが１０ｎｍ以下であることが好ましい。なお、混相粒は、アモルファスシリコン領域と、シリコン単結晶とみなせる微小結晶であるシリコン結晶子を複数有する。また、混相粒は双晶を有する場合もある。
第１の微結晶シリコン膜１０７は、プラズマＣＶＤ装置の処理室内において、核となる混相粒を形成し、且つ混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第１の条件を用いて、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、処理室内の圧力を６７Ｐａ以上５００００Ｐａ以下（０．５Ｔｏｒｒ以上３７５Ｔｏｒｒ以下）とする第１の条件により、微結晶シリコンを形成する。
第１の条件における原料ガスの供給方法は、シリコンを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスを供給する方法である。
なお、堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、プラズマＣＶＤ装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。
シリコンを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６等がある。
第１の微結晶シリコン膜１０７の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１の微結晶シリコン膜１０７の成膜速度が高まる。また、成膜速度が高まることで、第１の微結晶シリコン膜１０７に混入される不純物量が低減するため、第１の微結晶シリコン膜１０７の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度を高めると共に、スループットを高めることができる。
第１の微結晶シリコン膜１０７を形成する際のグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。なお、プラズマを生成させるパワーは、シリコンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好ましい。
次に、図１（Ｂ）に示すように、第１の微結晶シリコン膜１０７上に第２の微結晶シリコン膜１０９を形成する。第２の微結晶シリコン膜１０９は、シリコン結晶子及びアモルファスシリコンを含む混相粒を有し、第１の微結晶シリコン膜１０７の混相粒の隙間を埋めつつ、且つ結晶成長を促す条件で形成することが好ましい。なお、第２の微結晶シリコン膜１０９の厚さは、３０ｎｍ以上１００ｎｍ以下が好ましい。
第２の微結晶シリコン膜１０９は、プラズマＣＶＤ装置の処理室内において、第２の条件により、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第２の条件により、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を１００倍以上３０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を１３３３Ｐａ以上５００００Ｐａ以下（１０Ｔｏｒｒ以上３７５Ｔｏｒｒ以下）とする第２の条件により、微結晶シリコンを形成する。この結果、第２の微結晶シリコン膜１０９は、非晶質半導体に対する結晶領域の割合が増加し、結晶性が高まる。このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、プラズマＣＶＤ装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。また、第１の微結晶シリコン膜の混相粒の隙間に、新たに第２の微結晶シリコン膜の混相粒が発生することで、混相粒の大きさが小さくなってしまうため、第１の微結晶シリコン膜の混相粒の発生頻度に対して、第２の微結晶シリコン膜の混相粒の発生頻度は少ない方が好ましい。
第２の微結晶シリコン膜１０９の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１の微結晶シリコン膜１０７と同様に、第２の微結晶シリコン膜１０９の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。
第２の微結晶シリコン膜１０９を形成する際の、グロー放電プラズマの生成は、第１の微結晶シリコン膜１０７の条件を適宜用いることができる。なお、第１の微結晶シリコン膜１０７及び第２の微結晶シリコン膜１０９のグロー放電プラズマの生成は、同じ条件であることでスループットを向上させることができるが、異なっていてもよい。
微結晶シリコンとは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。微結晶シリコンは、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、混相粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下、さらに好ましくは２５ｎｍ以上３３ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、粒界が形成される場合もある。なお、ここでの混相粒径は、基板表面に対して平行な面における混相粒の最大直径をいう。
微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶シリコンが得られる。このような微結晶シリコンに関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
本実施の形態により、混相粒の隙間を低減することで結晶性を高めた微結晶シリコン膜を作製することができる。
また、第１の微結晶シリコン膜１０７上に第２の微結晶シリコン膜１０９を積層する２ステップの成膜法を用いることで、混相粒と混相粒の隙間を効果的に埋めることが可能であり、この結果高い膜密度を保ちつつ、粒径が大きく結晶性の高い微結晶シリコン膜を作製することができる。その結果、電界効果移動度を向上させることができ、より良いデバイスを実現することが可能となる。
なお、本実施の形態では、第１の微結晶シリコン膜１０７上に第２の微結晶シリコン膜１０９を積層する２ステップの成膜法により微結晶シリコン膜を形成しているが、この２ステップの成膜法は必須ではなく、１ステップまたは複数のステップの成膜法により微結晶シリコン膜を形成しても良い。
また、本実施の形態による第１の条件および第２の条件の少なくとも一方における原料ガスの供給方法を以下のようなサイクルフローに変更して実施することも可能である。なお、以下には第１の条件における原料ガスの供給方法をサイクルフローにする場合について説明するが、第２の条件における原料ガスの供給方法をサイクルフローにする場合も以下の説明と同様である。
第１の条件における原料ガスの供給方法は、シリコンを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスを供給と、当該ガスの堆積性気体の流量より低く、且つゲート絶縁膜１０５上へのシリコンの堆積よりゲート絶縁膜１０５上に堆積したシリコンのエッチングが優位となる堆積性気体の流量にしたガスの供給を交互に行うものである。なお、エッチングが優位となる堆積性気体の流量は０ｓｃｃｍを含む。
このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、プラズマＣＶＤ装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。
第１の条件における原料ガスの供給方法は、グロー放電プラズマの生成中、シリコンを含む堆積性気体を高流量と低流量に交互に変化させる方法である。堆積性気体が低流量で供給される期間は、ゲート絶縁膜１０５上へのシリコンの堆積よりゲート絶縁膜１０５上に堆積したシリコンのエッチングが優位となるのに対し、堆積性気体が高流量で供給される期間は、ゲート絶縁膜１０５上に堆積したシリコンのエッチングよりゲート絶縁膜１０５上へのシリコンの堆積が優位となる。従って、堆積性気体が低流量で供給される期間に、水素ガスによってアモルファスシリコン成分を選択的にエッチングしつつ、堆積性気体が高流量で供給される期間に混相粒を成長させる。この繰り返しにより、アモルファスシリコン成分が少なく、結晶性の高い第１の微結晶シリコン膜を得ることができる。
また、堆積性気体を高流量で供給することで、新たな混相粒がゲート絶縁膜１０５上に発生し、既にゲート絶縁膜１０５上に堆積している混相粒はより大きくなる。堆積性気体を低流量で供給することで、発生したばかりの小さな混相粒がエッチングされて除去されるが、既にゲート絶縁膜１０５上に堆積していてやや大きな混相粒は残される。この繰り返しにより、粒径の小さい混相粒が少なくなり、粒径が大きくて粒径が揃い、粒径の均一性が高い混相粒を多く有する第１の微結晶シリコン膜を得ることができる。
このように第１の条件を用いて形成することで、結晶成長が促進され、混相粒の結晶性が高まる。即ち、混相粒に含まれる結晶子の大きさが増大する。また、隣り合う混相粒の間に隙間ができ、混相粒の粒密度が低下する。
また、上記の堆積性気体を高流量と低流量に交互に変化させる原料ガスの供給方法を用いることにより、堆積性気体の流量を変化させずに一定流量で供給する場合に比べて、ゲート絶縁膜１０５上に堆積される混相粒の粒径が大きくなり、混相粒の均一性が高く、混相粒の結晶性がより高くなる。
また、前述したように、第１の微結晶シリコン膜１０７を形成する際に、堆積性気体を高流量と低流量に交互に変化させる原料ガスの供給方法を用いることで、堆積性気体の流量を変化させずに一定流量で供給する場合に比べて、ゲート絶縁膜１０５上に堆積される混相粒の粒径が大きくなり、混相粒の結晶性がより高くなる。そして、第１の微結晶シリコン膜１０７上に第２の微結晶シリコン膜１０９を積層する２ステップの成膜法を用いることで、混相粒と混相粒の隙間を効果的に埋めて高い膜密度を保ちつつ、粒径が大きく結晶性の高い微結晶シリコン膜を作製することができる。その結果、電界効果移動度を向上させることができ、より良いデバイスを実現することが可能となる。
次に、図１（Ｃ）に示すように、第２の微結晶シリコン膜１０９上にシリコン膜１１１を形成する。シリコン膜１１１は、微結晶シリコン領域１１１ａ及びアモルファスシリコン領域１１１ｂで構成される。次に、シリコン膜１１１上に、不純物シリコン膜１１３を形成する。次に、不純物シリコン膜１１３上にレジストで形成されるマスク１１５を形成する。
第２の微結晶シリコン膜１０９を種結晶として、部分的に結晶成長させる条件（結晶成長を低減させる条件）で、微結晶シリコン領域１１１ａ及びアモルファスシリコン領域１１１ｂを有するシリコン膜１１１を形成することができる。
シリコン膜１１１は、プラズマＣＶＤ装置の処理室内において、シリコンを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素等がある。グロー放電プラズマの生成は、第１の微結晶シリコン膜１０７と同様にすることができる。
このとき、シリコンを含む堆積性気体と、水素との流量比は、第１の微結晶シリコン膜１０７または第２の微結晶シリコン膜１０９と同様に微結晶シリコン膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、第１の微結晶シリコン膜１０７及び第２の微結晶シリコン膜１０９の堆積条件よりも、結晶成長を低減することができる。具体的には、シリコン膜１１１の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶シリコン領域が成長すると共に、アモルファスシリコン領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶シリコン領域の結晶成長が停止し、アモルファスシリコン領域のみが堆積される。この結果、シリコン膜１１１において、微結晶シリコン領域１１１ａ、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高いシリコン膜で形成されるアモルファスシリコン領域１１１ｂを形成することができる。
ここでは、シリコン膜１１１を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは１０〜２００倍である。なお、通常のアモルファスシリコン膜を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量は０〜５倍である。
また、シリコン膜１１１の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。
シリコン膜１１１の厚さは、５０〜３５０ｎｍとすることが好ましく、さらに好ましくは１２０〜２５０ｎｍとする。
ここで、図１（Ｃ）に示すゲート絶縁膜１０５と、不純物シリコン膜１１３との間の拡大図を、図２に示す。
図２（Ａ）に示すように、シリコン膜１１１の微結晶シリコン領域１１１ａは凹凸状であり、凸部は第２の微結晶シリコン膜１０９からアモルファスシリコン領域１１１ｂに向かって、先端が狭まる（凸部の先端が鋭角である）凸状（錐形状）である。なお、微結晶シリコン領域１１１ａの形状は、第２の微結晶シリコン膜１０９からアモルファスシリコン領域１１１ｂに向かって幅が広がる凸状（逆錐形状）であってもよい。
第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、及び微結晶シリコン領域１１１ａの厚さ、即ち、第１の微結晶シリコン膜１０７とゲート絶縁膜１０５との界面から微結晶シリコン領域１１１ａの突起（凸部）の先端までの距離を、５ｎｍ以上１５０ｎｍ以下とすることで、薄膜トランジスタのオン電流を増加することができる。
また、シリコン膜１１１に含まれる酸素の二次イオン質量分析法によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、微結晶シリコン領域１１１ａの結晶性を高めることができるため好ましい。
アモルファスシリコン領域１１１ｂは、窒素を有する非晶質半導体で形成されることが好ましい。窒素を有する非晶質半導体に含まれる窒素は、例えばＮＨ基またはＮＨ２基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いることができる。
窒素を含むアモルファスシリコンは、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含むアモルファスシリコンは、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。窒素を含むアモルファスシリコンは、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含むアモルファスシリコンを微結晶シリコン領域１１１ａ及び不純物シリコン膜１１３の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含むアモルファスシリコンを設けることで、オン電流と電界効果移動度を高めることが可能である。
さらに、窒素を含むアモルファスシリコンは、低温フォトルミネッセンス分光によるスペクトルのピークが、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピークは、０．９８ｅＶ以上１．０２ｅＶ以下であり、窒素を含むアモルファスシリコンは、微結晶シリコンとは異なるものである。
また、アモルファスシリコン領域１１１ｂの他に、微結晶シリコン領域１１１ａにも、ＮＨ基またはＮＨ２基を有してもよい。
また、図２（Ｂ）に示すように、アモルファスシリコン領域１１１ｂに、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下のシリコン結晶粒１１１ｃを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。
第２の微結晶シリコン膜１０９からアモルファスシリコン領域１１１ｂに向かって、先端が狭まる凸状（錐形状）の微結晶シリコンは、微結晶シリコンが堆積する条件で第２の微結晶シリコン膜を形成した後、結晶成長を低減する条件で結晶成長させると共に、アモルファスシリコンを堆積することで、このような構造となる。
シリコン膜１１１の微結晶シリコン領域１１１ａは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、シリコン膜１１１の抵抗を下げることが可能である。また、微結晶シリコン領域１１１ａと不純物シリコン膜１１３との間に、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い、窒素を含むアモルファスシリコンを有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。
不純物シリコン膜１１３は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成する。また、リンが添加されたアモルファスシリコン及びリンが添加された微結晶シリコンの積層構造とすることもできる。なお、薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを形成する場合は、不純物シリコン膜１１３は、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。
不純物シリコン膜１１３は、プラズマＣＶＤ装置の処理室内において、原料ガスとしてシリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。なお、ｐ型の薄膜トランジスタを作製する場合は、不純物シリコン膜１１３として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。
レジストで形成されるマスク１１５はフォトリソグラフィ工程により形成することができる。
次に、図１（Ｄ）に示すように、レジストで形成されるマスク１１５を用いて、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、シリコン膜１１１、及び不純物シリコン膜１１３をエッチングする。この工程により、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、シリコン膜１１１、及び不純物シリコン膜１１３を素子毎に分離し、シリコン積層体１１７、及び不純物シリコン膜１２１を形成する。なお、シリコン積層体１１７は、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、及びシリコン膜１１１それぞれの一部であり、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、及びシリコン膜１１１の微結晶シリコン領域それぞれ一部を含む微結晶シリコン領域１１７ａと、シリコン膜１１１のアモルファスシリコン領域の一部を含むアモルファスシリコン領域１１７ｂとを有する。この後、レジストで形成されるマスク１１５を除去する。
次に、図３（Ａ）に示すように、不純物シリコン膜１２１上に導電膜１２７を形成する。導電膜１２７は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。
次に、図３（Ｂ）に示すように、フォトリソグラフィ工程によりレジストで形成されるマスク（図示せず）を形成し、当該レジストで形成されるマスクを用いて導電膜１２７をエッチングして、ソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂを形成する。導電膜１２７のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線１２９ａ、１２９ｂの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
次に、不純物シリコン膜１２１及びシリコン積層体１１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物シリコン膜１３１ａ、１３１ｂを形成する。また、微結晶シリコン領域１３３ａ及び一対のアモルファスシリコン領域１３３ｂを有するシリコン積層体１３３を形成する。このとき、微結晶シリコン領域１３３ａが露出されるようにシリコン積層体１１７をエッチングすることで、配線１２９ａ、１２９ｂで覆われる領域では微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂが積層され、配線１２９ａ、１２９ｂで覆われず、かつゲート電極と重なる領域においては、微結晶シリコン領域１３３ａが露出するシリコン積層体１３３となる。
次に、シリコン積層体１３３にドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂにダメージが入らず、且つ微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂに対するエッチングレートが低い条件を用いる。エッチングガスとしては、代表的にはＣｌ２、ＣＦ４、またはＮ２等を用いる。
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジスタを生産性高く作製することができる。
なお、本実施の形態では、本発明の一態様に係る半導体装置としてゲート電極がチャネル領域の下方に位置する薄膜トランジスタについて説明しているが、本発明の他の一態様に係る半導体装置としてチャネル領域の上方に後述するバックゲート電極が位置するデュアルゲート型の薄膜トランジスタに適用しても良い。この場合は、上記の工程に続けて、以下の工程を実施することによりデュアルゲート型の薄膜トランジスタを作製することができる。
図３（Ｂ）に示す微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂの表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行い、その後、図３（Ｃ）に示すように、シリコン積層体１３３及び配線１２９ａ，１２９ｂの上に絶縁膜１３７を形成する。絶縁膜１３７は、ゲート絶縁膜１０５と同様に形成することができる。これらのプラズマ酸化処理、絶縁膜１３７の形成をプラズマＣＶＤ装置により連続して行うことが好ましい。これにより、微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂそれぞれの表面、例えばバックチャネル表面が汚染されることを低減できる。
微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂにプラズマ処理を行う際は、酸化ガス雰囲気における水素量をｃとし、酸素量をｄとした場合に下記式（６）、（７）、好ましくは下記式（７）、（８）、さらに好ましくは（７）、（９）、さらに好ましくは（７）、（１０）を満たす。これにより、プラズマ処理の酸化力を飛躍的の向上させることができ、その結果、このプラズマ酸化処理をより短時間で行うことができる。
ｃ／ｄ≧２ ・・・（６）
ｄ＞０ ・・・（７）
ｃ／ｄ＞２ ・・・（８）
ｃ／ｄ≧３ ・・・（９）
ｃ／ｄ≧４ ・・・（１０）
次に、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて絶縁膜１３７に開口部（図示せず）を形成する。次に、絶縁膜１３７上にバックゲート電極１３９を形成する（図３（Ｃ）参照）。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。
バックゲート電極１３９は、配線１２９ａ、１２９ｂと同様に形成することができる。また、バックゲート電極１３９は、透光性を有する導電性材料を用いて形成することができる。
バックゲート電極１３９は、ゲート電極１０３と平行に形成することができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０３に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
また、バックゲート電極１３９は、ゲート電極１０３に接続させることができる。即ち、ゲート絶縁膜１０５及び絶縁膜１３７に形成した開口部（図示せず）において、ゲート電極１０３及びバックゲート電極１３９が接続する構造とすることができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０３に印加する電位とは、等しい。この結果、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
また、バックゲート電極１３９は、ゲート電極１０３と接続せず、フローティングでもよい。バックゲート電極１３９に電位を印加せずとも、チャネル領域が、微結晶シリコン領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
さらには、バックゲート電極１３９は、絶縁膜１３７を介して配線１２９ａ、１２９ｂと重畳してもよい。
以上の工程により、オン電流及び電界効果移動度が高く、オフ電流を低減し、バラツキの少ないシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタを作製することができる。また、ゲート絶縁膜を酸素プラズマに曝した後、実施の形態１に示すような微結晶シリコン膜をチャネル領域に形成することで、上記効果を有し、更にノーマリーオフの薄膜トランジスタを作製することができる。
本実施の形態によれば、ゲート絶縁膜１０５に窒素を含む絶縁膜を用いても、ゲート絶縁膜１０５の表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行うことで、ゲート絶縁膜１０５の表面を酸化することができる。このため、ゲート絶縁膜１０５上に微結晶シリコン膜を成膜する時に、ゲート絶縁膜１０５中の窒素によって微結晶シリコン膜の結晶化が阻害されることを抑制でき、ゲート絶縁膜１０５の直上にアモルファスなシリコン領域（所謂インキュベーション層）ができるのを抑制することができる。従って、薄膜トランジスタの特性が低下するのを抑制することができる。
また、本実施の形態によれば、不純物シリコン膜１２１及びシリコン積層体１１７の一部をエッチングした際に微結晶シリコン膜のバックチャネル側の部分にエッチングによるダメージが入っても、微結晶シリコン膜の表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行うことで、微結晶シリコン膜のダメージが入った部分を酸化することができる。このようにバックチャネル表面に酸化膜を形成することで、薄膜トランジスタの特性が低下するのを抑制することができる。
（実施の形態２）
本実施の形態は、以下の点を除いて、実施の形態１と同様である。
実施の形態１では、図１（Ａ）に示すゲート絶縁膜１０５の表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行っているが、本実施の形態では、水素とＮ２Ｏを含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行う。
ゲート絶縁膜１０５にプラズマ処理を行う際は、酸化ガス雰囲気における水素量をｅとし、Ｎ２Ｏ量をｆとした場合に下記式（１１）、（１２）、好ましくは下記式（１２）、（１３）、さらに好ましくは（１２）、（１４）、さらに好ましくは（１２）、（１５）を満たす。これにより、プラズマ処理の酸化力を飛躍的の向上させることができ、その結果、このプラズマ酸化処理をより短時間で行うことができる。
ｅ／ｆ≧２ ・・・（１１）
ｆ＞０ ・・・（１２）
ｅ／ｆ＞２ ・・・（１３）
ｅ／ｆ≧３ ・・・（１４）
ｅ／ｆ≧４ ・・・（１５）
また、実施の形態１では、図３（Ｂ）に示す微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂの表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行っているが、本実施の形態では、水素とＮ２Ｏを含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行う。
微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂにプラズマ処理を行う際は、酸化ガス雰囲気における水素量をｇとし、Ｎ２Ｏ量をｈとした場合に下記式（１６）、（１７））、好ましくは下記式（１７）、（１８）、さらに好ましくは（１７）、（１９）、さらに好ましくは（１７）、（２０）を満たす。これにより、プラズマ処理の酸化力を飛躍的の向上させることができ、その結果、このプラズマ酸化処理をより短時間で行うことができる。
ｇ／ｈ≧２ ・・・（１６）
ｈ＞０ ・・・（１７）
ｇ／ｈ＞２ ・・・（１８）
ｇ／ｈ≧３ ・・・（１９）
ｇ／ｈ≧４ ・・・（２０）
本実施の形態においても実施の形態１と同様の効果を得ることができる。
（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図４を参照して説明する。図４は、図３（Ｂ）に示す工程に対応する工程である。
実施の形態１と同様に、図１（Ａ）〜（Ｄ）及び図３（Ａ）の工程を経て、導電膜１２７を形成する。
次に、図４に示すように、実施の形態１と同様に、配線１２９ａ、１２９ｂを形成し、不純物シリコン膜１２１及びシリコン積層体１１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物シリコン膜１３１ａ、１３１ｂを形成する。また、微結晶シリコン領域１４３ａ及びアモルファスシリコン領域１４３ｂを有するシリコン積層体１４３を形成する。このとき、アモルファスシリコン領域１４３ｂが露出されるようにシリコン積層体１１７をエッチングすることで、配線１２９ａ、１２９ｂで覆われる領域では微結晶シリコン領域１４３ａ及びアモルファスシリコン領域１４３ｂが積層され、配線１２９ａ、１２９ｂで覆われず、かつゲート電極と重なる領域においては、微結晶シリコン領域１４３ａが露出せず、アモルファスシリコン領域１４３ｂが露出するシリコン積層体１４３となる。なお、ここでのシリコン積層体１１７のエッチング量は図３（Ｂ）より少ないものとする。
この後の工程は、実施の形態１と同様である。
ただし、実施の形態１では、図３（Ｂ）に示す微結晶シリコン領域１３３ａの表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行っているが、本実施の形態では、図４に示すアモルファスシリコン領域１４３ｂの表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行う点が異なる。
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。この薄膜トランジスタは、バックチャネル側が非晶質であるため、図３（Ｂ）に示す薄膜トランジスタに比べてオフ電流を低減することができる。
また、本実施の形態では、図４に示す工程の後に、図３（Ｃ）に示す工程と同様に、絶縁膜１３７を介してバックゲート電極１３９を形成しても良いし、バックゲート電極１３９を形成しなくても良い。
本実施の形態においても実施の形態１と同様の効果を得ることができる。
（実施の形態４）
本実施の形態は、以下の点を除いて、実施の形態３と同様である。
実施の形態３では、図１（Ａ）に示すゲート絶縁膜１０５の表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行っているが、本実施の形態では、水素とＮ２Ｏを含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行う。
ゲート絶縁膜１０５にプラズマ処理を行う際は、酸化ガス雰囲気における水素量をｅとし、Ｎ２Ｏ量をｆとした場合に下記式（１１）、（１２）、好ましくは下記式（１２）、（１３）、さらに好ましくは（１２）、（１４）、さらに好ましくは（１２）、（１５）を満たす。これにより、プラズマ処理の酸化力を飛躍的の向上させることができ、その結果、このプラズマ酸化処理をより短時間で行うことができる。
ｅ／ｆ≧２ ・・・（１１）
ｆ＞０ ・・・（１２）
ｅ／ｆ＞２ ・・・（１３）
ｅ／ｆ≧３ ・・・（１４）
ｅ／ｆ≧４ ・・・（１５）
また、実施の形態３では、図４に示すアモルファスシリコン領域１４３ｂの表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行っているが、本実施の形態では、水素とＮ２Ｏを含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行う。
アモルファスシリコン領域１４３ｂにプラズマ処理を行う際は、酸化ガス雰囲気における水素量をｇとし、Ｎ２Ｏ量をｈとした場合に下記式（１６）、（１７）、好ましくは下記式（１７）、（１８）、さらに好ましくは（１７）、（１９）、さらに好ましくは（１７）、（２０）を満たす。これにより、プラズマ処理の酸化力を飛躍的の向上させることができ、その結果、このプラズマ酸化処理をより短時間で行うことができる。
ｇ／ｈ≧２ ・・・（１６）
ｈ＞０ ・・・（１７）
ｇ／ｈ＞２ ・・・（１８）
ｇ／ｈ≧３ ・・・（１９）
ｇ／ｈ≧４ ・・・（２０）
本実施の形態においても実施の形態３と同様の効果を得ることができる。
（実施例１）
本実施例では、実施の形態１における図３（Ｂ）に示す微結晶シリコン膜の表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行う工程を確認する実験を行ったので、その実験方法及び実験結果を説明する。
実験方法は次のとおりである。
まず、ＳｉウェハーをＨＦで９０秒間処理することによりＳｉウェハー表面の酸化膜を除去した。次に、プラズマＣＶＤ装置内にＳｉウェハーを導入し、このプラズマＣＶＤ装置によってＳｉウェハーの表面を、水素と酸素の酸化ガス雰囲気のプラズマに曝すプラズマ処理を行うことにより、Ｓｉウェハー上に酸化シリコン膜を形成した。この際のプラズマ処理条件は、プラズマを発生させるための電極に平行平板型を用い、電極間のギャップを１５ｍｍとし、電極に供給する高周波電力を３００Ｗまたは６００Ｗとし、処理圧力を１２５０Ｐａとし、処理温度については上部電極を２５０℃、下部電極を２９０℃とし、処理時間を１８０秒とし、水素と酸素のガスの総流量を１０００ｓｃｃｍとし、水素と酸素のガスの比率を種々変更させた。
次いで、Ｓｉウェハー上の酸化シリコン膜の膜厚を分光エリプソメータにて測定する。測定点は、Ｓｉウェハーの面内の９点である。
図５は、実施例１の実験結果を示すグラフであり、Ｈ２／Ｏ２の流量比とＳｉウェハー上の酸化シリコン膜の膜厚の関係を示す図である。破線は高周波電力が３００Ｗの場合、実線は高周波電力が６００Ｗの場合、それぞれの測定結果を示す。
図５によれば、高周波電力が３００Ｗの場合と６００Ｗの場合のいずれにおいても、Ｈ２／Ｏ２＝２／１（６６７ｓｃｃｍ／３３３ｓｃｃｍ）より大の割合で水素が増えると（即ちＨ２／Ｏ２の流量比が２以上であると）、好ましくは、Ｈ２／Ｏ２が３以上では、酸化膜の膜厚が急激に厚くなることがわかり、Ｓｉウェハー上の酸化が促進されることが確認できた。
（実施例２）
本実施例では、実施の形態１における図３（Ｂ）に示す微結晶シリコン膜の表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行う工程を確認する実験を行ったので、その実験方法及び実験結果を説明する。
実験方法は、プラズマＣＶＤ装置の電極に供給する高周波電力を６００Ｗとしたこと、水素と酸素のガスの総流量を１０００ｓｃｃｍまたは２０００ｓｃｃｍとし、水素と酸素のガスの比率は実施例１よりも水素で高希釈に種々変更させたこと以外については、実施例１と同様である。破線はガスの総流量を１０００ｓｃｃｍとした場合、実線はガスの総流量を２０００ｓｃｃｍとした場合、それぞれの測定結果を示す。
図６は、実施例２の実験結果を示すグラフであり、Ｈ２／Ｏ２の流量比とＳｉウェハー上の酸化シリコン膜の膜厚の関係を示す図である。
図６によれば、図５に示す実験結果よりも水素の濃度を更に増やしても、Ｓｉウェハー上の酸化が促進されることが確認できた。
（実施例３）
本実施例では、実施の形態１における図３（Ｂ）に示す微結晶シリコン膜の表面を、水素と酸素を含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行う工程を確認する実験を行ったので、その実験方法及び実験結果を説明する。
実験方法は、処理ガスを酸化ガスの全く入っていない水素のみの場合と水素希釈を全く行ってない酸素のみの場合についても行ったこと、処理ガスが水素のみの場合と酸素のみの場合についてはプラズマＣＶＤ装置の電極に供給する高周波電力を６５０Ｗとし、その他の場合についてはプラズマＣＶＤ装置の電極に供給する高周波電力を６００Ｗとしたこと以外については、実施例１と同様である。
図７は、実施例３の実験結果を示すグラフであり、Ｈ２／Ｏ２の流量比とＳｉウェハー上の酸化シリコン膜の膜厚の関係を示す図である。
図７によれば、処理ガスを酸素のみとしたＯ２プラズマに関しては、Ｈ２での希釈が少ない処理ガスを用いた場合と酸化膜がほぼ同じ膜厚を示した。処理ガスを酸素のみとした場合の方が、酸化膜の膜厚が若干厚くなっているのは高周波電力が５０Ｗほど高いためであると考えられる。
また、図７によれば、処理ガスを酸素のみとしたＯ２プラズマに関しては、Ｈ２で希釈した処理ガスを用いた場合に比べて酸化膜の膜厚にばらつきが生じた。従って、Ｈ２で希釈することによりＳｉウェハーの表面に形成される酸化膜の膜厚ばらつきを低減できることが確認された。
また、図７によれば、処理ガスを水素のみとしたＨ２プラズマに関しては、面内で大きなばらつきが見られ、Ｓｉウェハー端の方が厚く、Ｓｉウェハー中央の方が薄い分布が見られた。また、図７には示していないが、分光エリプソメータでのフィッティング値もＳｉＯＮのｎｋ値で概算した波形と重なっておらず、別の組成の膜が形成されていると考えられる。
（実施例４）
本実施例では、実施の形態１のデュアルゲート型の薄膜トランジスタを下記の成膜条件で作製し、その際に図３（Ｂ）に示す微結晶シリコン膜の表面にプラズマ処理を行う工程を、実施例１と同様の方法を用いたものと、Ｈ２Ｏの酸化ガス雰囲気のプラズマに曝すプラズマ処理を行った比較例とを準備した。
＜成膜条件＞
（１）ゲート絶縁膜１０５の成膜
ゲート絶縁膜：ＳｉＮ
成膜装置：プラズマＣＶＤ装置
原料ガス及びガス流量：ＳｉＨ４／ＮＨ３／Ｎ２／Ｈ２＝１５／５００／１８０／２００ｓｃｃｍ
成膜圧力：１００Ｐａ
高周波電力：２００Ｗ
平行平板型の上部電極と下部電極のギャップ：３０ｍｍ
成膜温度：上部電極２５０℃／下部電極２９０℃
膜厚：３００ｎｍ
（２）ゲート絶縁膜１０５の表面のプラズマ処理
処理装置：プラズマＣＶＤ装置（ゲート絶縁膜の成膜から連続処理）
原料ガス及びガス流量：Ｎ２Ｏ＝４００ｓｃｃｍ
処理圧力：６０Ｐａ
高周波電力：３００Ｗ
平行平板型の上部電極と下部電極のギャップ：３０ｍｍ
処理温度：上部電極２５０℃／下部電極２９０℃
処理時間：１８０ｓｅｃ
（３）第１の微結晶シリコン膜１０７の成膜
成膜装置：プラズマＣＶＤ装置（ゲート絶縁膜のプラズマ処理から連続成膜）
原料ガス及びガス流量：ＳｉＨ４／Ｈ２／Ａｒ＝４／７５０／７５０ｓｃｃｍ
成膜圧力：５３２Ｐａ
高周波電力：１５０Ｗ
平行平板型の上部電極と下部電極のギャップ：１５ｍｍ
成膜温度：上部電極２５０℃／下部電極２９０℃
成膜時間：２７ｓｅｃ
（４）第２の微結晶シリコン膜１０９の成膜
成膜装置：プラズマＣＶＤ装置（第１の微結晶シリコン膜の成膜から連続成膜）
原料ガス及びガス流量：ＳｉＨ４／Ｈ２／Ａｒ＝１．８／７５０／７５０ｓｃｃｍ
成膜圧力：５０００Ｐａ
高周波電力：１２５Ｗ
平行平板型の上部電極と下部電極のギャップ：７ｍｍ
成膜温度：上部電極２５０℃／下部電極２９０℃
膜厚：６５ｎｍ
（５）シリコン膜１１１の成膜
成膜装置：プラズマＣＶＤ装置（第２の微結晶シリコン膜の成膜から連続成膜）
原料ガス及びガス流量：ＳｉＨ４／（１０００ｐｐｍＮＨ３／Ｈ２）／Ｈ２／Ａｒ＝２０／５０／７００／７５０ｓｃｃｍ
成膜圧力：３５０Ｐａ
高周波電力：６０Ｗ（１３．５６ＭＨｚ）
平行平板型の上部電極と下部電極のギャップ：２５ｍｍ
成膜温度：上部電極２５０℃／下部電極２９０℃
膜厚：８０ｎｍ
（６）不純物シリコン膜１１３の成膜
成膜装置：プラズマＣＶＤ装置（シリコン膜の成膜から連続成膜）
原料ガス及びガス流量：ＳｉＨ４／（０．５％ＰＨ３／Ｈ２）／Ｈ２＝８０／１５０／７５０ｓｃｃｍ
成膜圧力：３５０Ｐａ
高周波電力：３０Ｗ
平行平板型の上部電極と下部電極のギャップ：１５ｍｍ
成膜温度：上部電極２５０℃／下部電極２９０℃
膜厚：５０ｎｍ
（７）絶縁膜１３７の成膜
絶縁膜：ＳｉＮ
成膜装置：プラズマＣＶＤ装置
原料ガス及びガス流量：ＳｉＨ４／ＮＨ３／Ｎ２／Ｈ２＝１５／５００／１８０／２００ｓｃｃｍ
成膜圧力：１００Ｐａ
高周波電力：２００Ｗ
平行平板型の上部電極と下部電極のギャップ：３０ｍｍ
成膜温度：上部電極２５０℃／下部電極２９０℃
膜厚：３００ｎｍ
（８）微結晶シリコン領域１３３ａの表面のプラズマ処理
（８−１）実施例
処理装置：プラズマＣＶＤ装置
処理ガス及びガス流量：Ｈ２／Ｏ２＝５００ｓｃｃｍ／５００ｓｃｃｍ、６６７ｓｃｃｍ／３３３ｓｃｃｍ、８００ｓｃｃｍ／２００ｓｃｃｍ、９２５ｓｃｃｍ／７５ｓｃｃｍ、９７０ｓｃｃｍ／３０ｓｃｃｍ
処理圧力：１２５０Ｐａ
高周波電力：６００Ｗ
平行平板型の上部電極と下部電極のギャップ：１５ｍｍ
処理温度：上部電極２５０℃／下部電極２９０℃
処理時間：１８０ｓｅｃ
（８−２）比較例
処理装置：プラズマ処理装置
処理ガス及びガス流量：Ｈ２Ｏ＝３００ｓｃｃｍ
処理圧力：６７Ｐａ
高周波電力：１８００Ｗ
処理時間：１８０ｓｅｃ
次に、上記の実施例の薄膜トランジスタ及び比較例の薄膜トランジスタそれぞれについて、初期特性の測定及び加熱状態でのゲートＢＴ試験を行った。その結果、初期特性はあまり差がみられなかったが、加熱条件でのゲートＢＴ試験での信頼性においては図８に示すような差がみられた。
＜ゲートＢＴ試験＞
ゲートＢＴ試験とは、トランジスタの信頼性を調べるための手法の一つであり、バイアス−熱ストレス試験である。ゲートＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ゲートＢＴ試験前後におけるトランジスタのしきい値電圧（Ｖｔｈとも示す）の変化量は、信頼性を調べるための重要な指標となる。ゲートＢＴ試験前後において、しきい値電圧の変化量が少ないほど信頼性が高い。
具体的には、トランジスタが形成されている基板温度を一定（８５℃）に維持し、トランジスタのソースおよびドレインをほぼ同電位とし、ゲートにソースおよびドレインとは異なる電位を一定時間与える。なお、ゲートに与える電位がソースおよびドレインの電位よりも高い場合を＋ゲートＢＴ試験といい、ゲートに与える電位がソースおよびドレインの電位よりも低い場合を−ゲートＢＴ試験という。
図８によれば、Ｈ２／Ｏ２＝２／１（６６７ｓｃｃｍ／３３３ｓｃｃｍ）より大、好ましくはＨ２／Ｏ２が４以上の割合で水素が増えると、＋ゲートＢＴ試験時の劣化量である薄膜トランジスタのΔＳｈｉｆｔ及びΔＶｔｈがともに低減する。これは、バックチャネル表面のダメージがプラズマ酸化処理によって回復しているためであると考えられる。なお、ΔＳｈｉｆｔは、シフト値の変化量を示す。また、ΔＶｔｈは、しきい値電圧の変化量を示す。また、ここでは、シフト値を、ゲート電圧を横軸、ドレイン電流の対数を縦軸にプロットした曲線において、該曲線の最大傾きの直線と、ドレイン電流が１×１０−１２Ａの直線との交点におけるゲート電圧と定義する。
（実施例５）
本実施例では、実施の形態１のシングルゲート型の薄膜トランジスタを下記の成膜条件で作製し、その際に図１（Ａ）に示すゲート絶縁膜１０５の表面にプラズマ処理を行う工程を、実施例１と同様の方法を用いたものと、Ｎ２ＯまたはＯ２の酸化ガス雰囲気のプラズマに曝すプラズマ処理を行った比較例１，２とを準備した。
＜成膜条件＞
（１）ゲート絶縁膜１０５の成膜（実施例と比較例共通）
ゲート絶縁膜：ＳｉＮ
成膜装置：プラズマＣＶＤ装置
原料ガス及びガス流量：ＳｉＨ４／ＮＨ３／Ｎ２／Ｈ２＝１５／５００／１８０／２００ｓｃｃｍ
成膜圧力：１００Ｐａ
高周波電力：２００Ｗ
平行平板型の上部電極と下部電極のギャップ：３０ｍｍ
成膜温度：上部電極２５０℃／下部電極２９０℃
膜厚：３００ｎｍ
（２）ゲート絶縁膜１０５の表面のプラズマ処理
（２−１）実施例
処理装置：プラズマＣＶＤ装置（ゲート絶縁膜の成膜から連続処理）
処理ガス及びガス流量：Ｈ２／Ｏ２＝８００ｓｃｃｍ／２００ｓｃｃｍ、
処理圧力：１２５０Ｐａ
高周波電力：９００Ｗ
平行平板型の上部電極と下部電極のギャップ：１５ｍｍ
処理温度：上部電極２５０℃／下部電極２９０℃
処理時間：１８０ｓｅｃ
（２−２）比較例１
処理装置：プラズマＣＶＤ装置（ゲート絶縁膜の成膜から連続処理）
処理ガス及びガス流量：Ｎ２Ｏ＝４００ｓｃｃｍ
処理圧力：６０Ｐａ
高周波電力：３００Ｗ
平行平板型の上部電極と下部電極のギャップ：３０ｍｍ
処理温度：上部電極２５０℃／下部電極２９０℃
処理時間：１８０ｓｅｃ
（２−３）比較例２
処理装置：プラズマＣＶＤ装置（ゲート絶縁膜の成膜から連続処理）
処理ガス及びガス流量：Ｏ２＝１０００ｓｃｃｍ
処理圧力：１２５０Ｐａ
高周波電力：９００Ｗ
平行平板型の上部電極と下部電極のギャップ：１５ｍｍ
処理温度：上部電極２５０℃／下部電極２９０℃
処理時間：１８０ｓｅｃ
（３）第１の微結晶シリコン膜の成膜（実施例と比較例共通）
成膜装置：プラズマＣＶＤ装置（ゲート絶縁膜のプラズマ処理から連続成膜）
原料ガス及びガス流量：ＳｉＨ４／Ｈ２／Ａｒ＝３／７５０／７５０ｓｃｃｍ
成膜圧力：１２５０Ｐａ
高周波電力：１００Ｗ
平行平板型の上部電極と下部電極のギャップ：１５ｍｍ
成膜温度：上部電極２５０℃／下部電極２９０℃
成膜時間：４０ｓｅｃ
（４）第２の微結晶シリコン膜の成膜（実施例と比較例共通）
成膜装置：プラズマＣＶＤ装置（第１の微結晶シリコン膜の成膜から連続成膜）
原料ガス及びガス流量：ＳｉＨ４／Ｈ２／Ａｒ＝２．０／１５００／１５００ｓｃｃｍ
成膜圧力：１００００Ｐａ
高周波電力：３５０Ｗ
平行平板型の上部電極と下部電極のギャップ：７ｍｍ
成膜温度：上部電極２５０℃／下部電極２９０℃
膜厚：６５ｎｍ
（５）第３の微結晶シリコン膜の成膜（ＳｉＨ４の流量を増減させるサイクロフロー処理を行う。）
成膜装置：プラズマＣＶＤ装置（第２の微結晶シリコン膜の成膜から連続成膜）
原料ガスのガス流量及び時間：ＳｉＨ４（Ｈｉｇｈ／Ｌｏｗ＝１／０．１ｓｃｃｍ、Ｈｉｇｈ／Ｌｏｗ＝１０／５ｓｅｃ）
Ｈ２／Ａｒ＝１５００ｓｃｃｍ／１５００ｓｃｃｍ
成膜圧力：１００００Ｐａ
高周波電力：３５０Ｗ
平行平板型の上部電極と下部電極のギャップ：２５ｍｍ
成膜温度：上部基板２５０℃／下部電極２９０℃
膜厚：２５ｎｍ
（６）シリコン膜１１１の成膜（実施例と比較例共通）
成膜装置：プラズマＣＶＤ装置（第２の微結晶シリコン膜の成膜から連続成膜）
原料ガス及びガス流量：ＳｉＨ４／（１０００ｐｐｍＮＨ３／Ｈ２）／Ｈ２／Ａｒ＝２０／５０／７００／７５０ｓｃｃｍ
成膜圧力：３５０Ｐａ
高周波電力：６０Ｗ（１３．５６ＭＨｚ）
平行平板型の上部電極と下部電極のギャップ：２５ｍｍ
成膜温度：上部電極２５０℃／下部電極２９０℃
膜厚：８０ｎｍ
（７）不純物シリコン膜１１３の成膜（実施例と比較例共通）
成膜装置：プラズマＣＶＤ装置（シリコン膜の成膜から連続成膜）
原料ガス及びガス流量：ＳｉＨ４／（０．５％ＰＨ３／Ｈ２）／Ｈ２＝９９／１８０／１２２１ｓｃｃｍ
成膜圧力：１０５０Ｐａ
高周波電力：６０Ｗ（パルス放電，１０ｋＨｚ，ＯＮ３０％，ＯＦＦ７０％）
平行平板型の上部電極と下部電極のギャップ：１５ｍｍ
成膜温度：上部電極２５０℃／下部電極２９０℃
膜厚：５０ｎｍ
次に、上記の実施例の薄膜トランジスタ及び比較例１，２の薄膜トランジスタそれぞれについて、実施例４と同様に初期特性の測定及び加熱状態でのゲートＢＴ試験を行った。その結果、図９に示すように、ゲート絶縁膜１０５の表面のプラズマ処理にＮ２ＯまたはＯ２の酸化ガス雰囲気のプラズマに曝すプラズマ処理を用いた比較例１，２に比べて、酸化の促進されるプラズマ処理を用いた実施例の方が、初期特性及び信頼性ともに向上することが確認された。つまり、酸素を水素で希釈した混合ガスをプラズマ処理に用いることにより、水素によって酸化が促進され、薄膜トランジスタの特性を改善させることができる。
（実施例６）
本実施例では、実施の形態２における図１（Ａ）に示すゲート絶縁膜１０５の表面を、水素とＮ２Ｏを含む酸化ガス雰囲気のプラズマに曝すプラズマ処理を行う工程を確認する実験を行ったので、その実験方法及び実験結果を説明する。
実験方法は次のとおりである。
まず、ＳｉウェハーをＨＦで９０秒間処理することによりＳｉウェハー表面の酸化膜を除去した。次に、プラズマＣＶＤ装置内にＳｉウェハーを導入し、このプラズマＣＶＤ装置によってＳｉウェハーの表面を、水素とＮ２Ｏの酸化ガス雰囲気のプラズマに曝すプラズマ処理を行うことにより、Ｓｉウェハー上に酸化シリコン膜を形成した。この際のプラズマ処理条件は、プラズマを発生させるための電極に平行平板型を用い、電極間のギャップを１５ｍｍとし、電極に供給する高周波電力を３００Ｗまたは６００Ｗまたは９００Ｗとし、処理圧力を１２５０Ｐａとし、処理温度については上部電極を２５０℃、下部電極を２９０℃とし、処理時間を１８０秒とし、水素とＮ２Ｏのガスの総流量を１０００ｓｃｃｍとし、水素と酸素のガスの比率を種々変更させた。
次いで、Ｓｉウェハー上の酸化シリコン膜の膜厚を分光エリプソメータにて測定する。測定点は、Ｓｉウェハーの面内の９点である。
図１０は、実施例６の実験結果を示すグラフであり、Ｈ２／Ｎ２Ｏの流量比とＳｉウェハー上の酸化シリコン膜の膜厚の関係を示す図である。
図１０によれば、高周波電力が３００Ｗの場合と６００Ｗと９００Ｗの場合のいずれにおいても、Ｈ２／Ｎ２Ｏ＝２／１（６６７ｓｃｃｍ／３３３ｓｃｃｍ）より大の割合で水素が増えると（即ちＨ２／Ｎ２Ｏの流量比が２以上であると）、酸化膜の膜厚が急激に厚くなることがわかり、Ｓｉウェハー上の酸化が促進されることが確認できた。
実施例１，６によれば、水素ガス／酸化ガスの流量比が２以上であると、Ｓｉウェハー上の酸化が促進されることが分かる。つまり、酸化ガスに水素ガスを添加することにより、プラズマ処理での酸化が促進されることが確認できた。
（実施例１〜６の考察）
Ｈ２を酸化ガスに多量に添加することで、なぜ酸化が促進されるのかについて考察する。実施例１〜６でプラズマ処理を行ったＨ２＋Ｏ２やＨ２＋Ｎ２Ｏの混合系では、プラズマ放電中にＯＨラジカルが発生し、その作用によって酸化が行われていると考えられる。
実際に、Ｈ２、Ｏ２、Ｎ２Ｏおよびこれらの混合ガスでのプラズマ放電時の分光スペクトルを観察したものを図１１及び図１２に示す。図１１において、破線は、流量１０００ｓｃｃｍのＨ２を流したとき、太実線は流量８００ｓｃｃｍのＨ２及び流量２００ｓｃｃｍのＯ２の混合ガスを流したとき、細実線は流量１０００ｓｃｃｍのＯ２を流したとき、それぞれにおいて発生するプラズマ放電時の分光スペクトルである。図１２において、破線は、流量１０００ｓｃｃｍのＨ２を流したとき、太実線は流量８００ｓｃｃｍのＨ２及び流量２００ｓｃｃｍのＮ２Ｏの混合ガスを流したとき、細実線は流量１０００ｓｃｃｍのＮ２Ｏを流したとき、それぞれにおいて発生するプラズマ放電時の分光スペクトルである。このスペクトルを見ると、分光スペクトルで言うところの３０９〜３１０ｎｍ付近にピーク（Ｏ−Ｈ結合由来の発光）が、Ｈ２＋Ｏ２やＨ２＋Ｎ２Ｏの混合ガスでは見られているが、Ｈ２、Ｏ２、またはＮ２Ｏの単ガスの時には見られていない。これはＨ２ガスと酸化ガスを混合してプラズマ放電をすることで、ＯＨラジカルが発生している事を示していると考えられる。
上記の系においてＨ２の量を増やしていくと、ある割合を超したところでＨ２ガスに対してＯ２やＮ２Ｏが少なくなるために、ＯＨラジカルを形成しようとした場合にＯ原子に対してＨ原子が余剰することになる。この余剰したＨ原子は、プラズマ放電中にはＨラジカルとなって基板表面の結合、単結晶シリコン表面やシリコン膜表面ではＳｉ−Ｓｉ結合、ＳｉＮＸ表面ではＳｉ−Ｎ結合を切断することで、ＯＨラジカルが結合へ作用しやすくなり、結果として膜表面の酸化を促進させる作用をしているのではないかと考えられる。
１０１ 基板
１０３ ゲート電極
１０５ ゲート絶縁膜
１０７ 第１の微結晶シリコン膜
１０９ 第２の微結晶シリコン膜
１１１ シリコン膜
１１１ａ 微結晶シリコン領域
１１１ｂ アモルファスシリコン領域
１１１ｃ シリコン結晶粒
１１３ 不純物シリコン膜
１１５ マスク
１１７ シリコン積層体
１１７ａ 微結晶シリコン領域
１１７ｂ アモルファスシリコン領域
１２１ 不純物シリコン膜
１２７ 導電膜
１２９ａ 配線
１２９ｂ 配線
１３１ａ 不純物シリコン膜
１３１ｂ 不純物シリコン膜
１３３ シリコン積層体
１３３ａ 微結晶シリコン領域
１３３ｂ アモルファスシリコン領域
１３７ 絶縁膜
１３９ バックゲート電極
１４３ シリコン積層体
１４３ａ 微結晶シリコン領域
１４３ｂ アモルファスシリコン領域
１ 微結晶シリコン膜
２ ゲート絶縁膜
２ａ 直上部分
３ シリコン膜
３ａ 部分
４ ゲート電極
５ａ 不純物シリコン膜
６ａ 配線
７ 絶縁膜
５５ 絶縁膜

Claims (6)

  1. ゲート電極、窒素を含むゲート絶縁膜、微結晶半導体膜によって形成されたチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、
    前記ゲート絶縁膜を、酸素原子を含む酸化ガスと水素とを有する酸化ガス雰囲気のプラズマに曝すプラズマ処理を行い、
    前記ゲート絶縁膜上に前記微結晶半導体膜を形成し、
    前記酸化ガス雰囲気における前記水素の量をａとし、前記酸化ガスの量をｂとした場合に下記式（１）、（２）を満たし、
    前記酸化ガスは、ＮＯ ２ 及びＮ ２ Ｏの少なくとも一を含むことを特徴とする半導体装置の作製方法。
    ａ／ｂ≧２ ・・・（１）
    ｂ＞０ ・・・（２）
  2. ゲート電極、窒素を含むゲート絶縁膜、微結晶半導体膜によって形成されたチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、
    前記微結晶半導体膜を、酸素原子を含む酸化ガスと水素とを有する酸化ガス雰囲気のプラズマに曝すプラズマ処理を行い、
    前記微結晶半導体膜上に絶縁膜を形成し、
    前記絶縁膜上にバックゲート電極を形成し、
    前記酸化ガス雰囲気における前記水素の量をｃとし、前記酸化ガスの量をｄとした場合に下記式（６）、（７）を満たし、
    前記酸化ガスは、ＮＯ ２ 及びＮ ２ Ｏの少なくとも一を含むことを特徴とする半導体装置の作製方法。
    ｃ／ｄ≧２ ・・・（６）
    ｄ＞０ ・・・（７）
  3. ゲート電極、窒素を含むゲート絶縁膜、微結晶半導体膜によって形成されたチャネル領
    域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、
    前記ゲート絶縁膜上に前記微結晶半導体膜を形成した後に、前記微結晶半導体膜上に非晶質半導体膜を形成し、
    前記微結晶半導体膜が露出せず、前記非晶質半導体膜が残るように、前記非晶質半導体膜の一部をエッチングし、
    前記非晶質半導体膜を、酸素原子を含む酸化ガスと水素とを有する酸化ガス雰囲気のプラズマに曝すプラズマ処理を行い、
    前記非晶質半導体膜上に絶縁膜を形成し、
    前記絶縁膜上にバックゲート電極を形成し、
    前記酸化ガス雰囲気における前記水素の量をｃとし、前記酸化ガスの量をｄとした場合に下記式（６）、（７）を満たすことを特徴とする半導体装置の作製方法。
    ｃ／ｄ≧２ ・・・（６）
    ｄ＞０ ・・・（７）
  4. 請求項３において、
    前記酸化ガスは、酸素、ＮＯ２及びＮ２Ｏの一以上であることを特徴とする半導体装置の作製方法。
  5. 絶縁膜または半導体膜を、酸素原子を含む酸化ガスと水素とを有する酸化ガス雰囲気のプラズマに曝すプラズマ酸化処理方法であって、
    前記酸化ガス雰囲気における前記水素の量をｅとし、前記酸化ガスの量をｆとした場合に下記式（１１）、（１２）を満たし、
    前記酸化ガスは、ＮＯ ２ 及びＮ ２ Ｏの少なくとも一を含むことを特徴とするプラズマ酸化処理方法。
    ｅ／ｆ≧２ ・・・（１１）
    ｆ＞０ ・・・（１２）
  6. 請求項５において、
    前記絶縁膜は窒素を含むことを特徴とするプラズマ酸化処理方法。
JP2012093301A 2011-04-19 2012-04-16 半導体装置の作製方法及びプラズマ酸化処理方法 Expired - Fee Related JP6034046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012093301A JP6034046B2 (ja) 2011-04-19 2012-04-16 半導体装置の作製方法及びプラズマ酸化処理方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011093226 2011-04-19
JP2011093226 2011-04-19
JP2012093301A JP6034046B2 (ja) 2011-04-19 2012-04-16 半導体装置の作製方法及びプラズマ酸化処理方法

Publications (2)

Publication Number Publication Date
JP2012235097A JP2012235097A (ja) 2012-11-29
JP6034046B2 true JP6034046B2 (ja) 2016-11-30

Family

ID=47021653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012093301A Expired - Fee Related JP6034046B2 (ja) 2011-04-19 2012-04-16 半導体装置の作製方法及びプラズマ酸化処理方法

Country Status (3)

Country Link
US (1) US9401396B2 (ja)
JP (1) JP6034046B2 (ja)
CN (1) CN102751194B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160118244A1 (en) * 2013-06-04 2016-04-28 Joled Inc. Thin film transistor element, production method for same, and display device
CN106972034B (zh) * 2017-05-27 2018-12-14 福州京东方光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板
US10319827B2 (en) * 2017-07-12 2019-06-11 Globalfoundries Inc. High voltage transistor using buried insulating layer as gate dielectric

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3672639B2 (ja) 1995-09-16 2005-07-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW371796B (en) 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
JP3416472B2 (ja) 1997-07-15 2003-06-16 シャープ株式会社 半導体素子
JP4101340B2 (ja) 1997-12-12 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI372463B (en) 2003-12-02 2012-09-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2005083795A1 (ja) 2004-03-01 2005-09-09 Tokyo Electron Limited 半導体装置の製造方法及びプラズマ酸化処理方法
US7214628B2 (en) * 2005-02-02 2007-05-08 Applied Materials, Inc. Plasma gate oxidation process using pulsed RF source power
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5084169B2 (ja) 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993938B2 (ja) 2005-04-28 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7625783B2 (en) * 2005-11-23 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
US7696562B2 (en) * 2006-04-28 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
KR101432766B1 (ko) * 2006-05-26 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
US8895388B2 (en) 2006-07-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and a non-volatile semiconductor storage device including the formation of an insulating layer using a plasma treatment
JP2008047884A (ja) 2006-07-21 2008-02-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び不揮発性半導体記憶装置の作製方法
US20100295047A1 (en) 2008-01-25 2010-11-25 Masao Moriguchi Semiconductor element and method for manufacturing the same
JP5411528B2 (ja) 2008-03-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及び表示装置
JP5595003B2 (ja) 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
TWI538218B (zh) * 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
JP5961391B2 (ja) 2011-01-26 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
CN102751194B (zh) 2016-03-30
CN102751194A (zh) 2012-10-24
US9401396B2 (en) 2016-07-26
JP2012235097A (ja) 2012-11-29
US20120270383A1 (en) 2012-10-25

Similar Documents

Publication Publication Date Title
JP5933188B2 (ja) 微結晶シリコン膜及びその作製方法、並びに半導体装置
US8426295B2 (en) Manufacturing method of microcrystalline silicon film and manufacturing method of semiconductor device
US20200357895A1 (en) Nanosheet transistor
JP5864053B2 (ja) 表示装置
US9954077B2 (en) Apparatus and method for multiple gate transistors
US7411274B2 (en) Silicon semiconductor substrate and its manufacturing method
JP5948031B2 (ja) 半導体装置
JP6034046B2 (ja) 半導体装置の作製方法及びプラズマ酸化処理方法
JP2004006686A (ja) ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子
US8394685B2 (en) Etching method and manufacturing method of thin film transistor
JP6092528B2 (ja) 半導体装置およびその作製方法
JP5916311B2 (ja) 微結晶シリコン膜の作製方法および薄膜トランジスタの作製方法
JP5832780B2 (ja) 半導体装置の製造方法
TWI726004B (zh) 鑽石電子元件
JP2007234986A (ja) ＡｌＮ障壁層を有するＧａＮ系電界効果トランジスタ、及びそのような電界効果トランジスタの製造方法
JP2011216864A (ja) 半導体装置とその製造方法
JP2011119575A (ja) 薄膜トランジスタ及びその製造方法
JP4550916B2 (ja) ナノシリコン半導体基板を用いた半導体回路装置の製造方法
JP2024148522A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013251382A (ja) 半導体装置及びその製造方法
JP2013084951A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161027

R150 Certificate of patent or registration of utility model

Ref document number: 6034046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees