JP5926052B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5926052B2
JP5926052B2 JP2011518841A JP2011518841A JP5926052B2 JP 5926052 B2 JP5926052 B2 JP 5926052B2 JP 2011518841 A JP2011518841 A JP 2011518841A JP 2011518841 A JP2011518841 A JP 2011518841A JP 5926052 B2 JP5926052 B2 JP 5926052B2
Authority
JP
Japan
Prior art keywords
metal oxide
interaction
active layer
controlling
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011518841A
Other languages
English (en)
Other versions
JP2011528510A (ja
Inventor
シェ,チャンロン
ユ,ガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBRITE Inc
Original Assignee
CBRITE Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CBRITE Inc filed Critical CBRITE Inc
Publication of JP2011528510A publication Critical patent/JP2011528510A/ja
Application granted granted Critical
Publication of JP5926052B2 publication Critical patent/JP5926052B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

本発明は、一般に、TFT内の金属酸化物半導体フィルムに関し、より詳しくは、金属酸化物フィルムのキャリヤ密度に関する。
金属酸化物半導体は、高いキャリヤ移動度、光透過性、および低い堆積温度を有することから、強い関心が持たれている。高いキャリヤ移動度によって、より高い周波数またはより高い電流が要求されるような、より高い性能領域への応用が広がる。光透明性によって、ディスプレイおよびセンサ・アクティブ・マトリックス内での光遮蔽の必要が無くなる。低い堆積温度によって、プラスチック基板上のフレキシブルなエレクトロニクスへの応用が可能になる。
金属酸化物半導体のユニークな特徴は次のとおりである。(1)キャリヤ移動度は、フィルムの粒子の大きさにそれほど依存しない。すなわち、高い移動度のアモルファス金属酸化物が可能である。(2)表面準位の密度が低く、TFTのための容易な電界効果を可能にする。これは、表面準位が水素によってパッシベートされなければならない共有結合の半導体(例えば、Siまたはa−Si)とは逆である。(3)移動度は、体積キャリヤ密度(volume carrier density)に強く依存する。高性能な応用のために高い移動度を達成するためには、金属酸化物チャネルの体積キャリヤ密度は高くなければならず、また、金属酸化物フィルムの厚さは薄くされなければならない(例えば、<100nm、好ましくは、<50nm)。
伝統的に、金属酸化物中の体積キャリヤ濃度は、酸素空孔(oxygen vacancy)によって制御される。酸素空孔は、(a)堆積中の酸素の分圧、(b)高温処理、および、(c)原子価ドーピングによって制御される。しかしながら、チャネルの厚さが非常に薄くなったとき、バルク・キャリア制御は、もはや十分でも有効でもない。
従って、先行技術に内在する、前述のような欠陥および他の欠陥を改善することは、非常に有益であろう。
簡潔に述べると、好適な実施例に従って本発明が希求する目的を達成するために、厚さ100nm未満の金属酸化物活性層を有する半導体装置の製造に用いられる方法が提供され、その上部主要表面および下部主要表面は、下部界面(underlying interface)および上部界面(overlying interface)を形成するための接合する材料(material in abutting engagement)を有する。その製造方法は、金属酸化物活性層のために金属酸化物を選択することにより、および、接合する材料のために特定の材料を選択することにより、下部界面と上部界面における界面相互作用(interfacial interaction)を制御することを含む。さらに、本方法は、下部界面の成分を形成する下部材料の表面処理によって下部界面内の相互作用を制御する段階、および、金属酸化物層上の材料の堆積に先立って実行される金属酸化物フィルムの表面処理によって上部界面における相互作用を制御する段階、の一方または両方の段階を含む。用語「界面相互作用を制御する」および「界面相互作用」は、本開示において使用されるとき、隣接する半導体材料(金属酸化物)中のキャリヤ密度を制御または調整する行為または相互作用として定義される。
さらに、本発明が希求する目的は、その好適な実施例に従って達成される。フレキシブルな基板上の新規な金属酸化物半導体装置は、厚さ100nm未満の金属酸化物活性層を含み、その上部主要表面および下部主要表面は、下部界面および上部界面を形成するための接合する材料を有する。さらに、新規の金属酸化物半導体装置は、下部界面内の相互作用を制御するために下部界面の成分を形成する下部材料の処理された表面、および、上部界面内の相互作用を制御するために金属酸化物層上の材料の堆積に先立って実行される金属酸化物フィルムの処理された表面の一方または両方を含む。
本発明の上述された目的および利点、および、さらなる特定の目的および利点は、好適な実施例に関する以下の詳細な記述および図面によって、当業者には容易に明白になるであろう。
本発明に従って、上部ゲートおよび下部ソース/ドレインを有するTFTの単純化した層を示す。 本発明に従って、上部ゲートおよび上部ソース/ドレインを有するTFTの単純化した層を示す。 本発明に従って、下部ゲートおよび下部ソース/ドレインを有するTFTの単純化した層を示す。 本発明に従って、下部ゲートおよび上部ソース/ドレインを有するTFTの単純化した層を示す。
薄膜トランジスタ(TFT:Thin Film Transistor)の性能指数は、μV/Lによって定義される。ここで、μは移動度、Vは電圧、Lはゲート長である。主要な問題点は、最近の金属酸化物半導体材料の進歩によって部分的に改善され、80cm/V−secと同じくらい高い移動度が実証された。金属酸化物半導体のユニークな特徴のうちの1つは、キャリヤ移動度がフィルムの粒子の大きさにそれほど依存せず、すなわち、高い移動度のアモルファス金属酸化物が可能であるということである。しかしながら、高性能な応用のために必要な高い移動度を達成するために、金属酸化物チャネルの体積キャリヤ密度を高くしなければならず、また、金属酸化物フィルムの厚さを薄くしなければならない(例えば、<100nm、好ましくは、<50nm)。しかしながら、これらの非常に薄いチャネルにとって、下部および上部材料を有する金属酸化物の界面相互作用は、もはや無視できないことが分かった。
界面相互作用の制御は、2つの方法、すなわち、(1)下部構造との相互作用、および、(2)上部構造との相互作用、の一方または両方によって実行することができる。一般に、相互作用は、酸素含有量を有益に変えるために、つまり、キャリヤ密度を有益に変えるために、金属酸化物中の酸素と反応するようにデザインされる。この点に関して、用語「強い相互作用」は、隣接する半導体材料内において、酸素含有量を減少させるか、あるいは、酸素空孔を増加させる、すなわち、キャリヤ密度を増加させるための相互作用として定義される。さらに、好適な実施例では、当該用語は、キャリヤが、cm当り1018キャリヤを越えるまで増加するように、過度に酸素空孔を増加させる相互作用を意味する。この数は、一般に、例えばソースおよびドレイン端子でのオーム接触を作るために十分であると考えられる。用語「弱い相互作用」は、より少量(cm当り1018未満のキャリヤ)によって、隣接する半導体材料内において、酸素含有量を増加または減少させる(従って、酸素空孔を減少または増加させる)相互作用として定義され、すなわち、キャリヤ密度を(1018/cm未満によって)制御する。
TFTを製造するために、上部および下部構造に関する下記の機能のいずれかまたは全てを使用することができる。例えば、異なる機能が、TFTの異なる部分あるいは表面上で使用される。異なる機能を使用する例として、弱い相互作用はTFTの閾値を調整するために使用され、また、強い相互作用は、ソース/ドレイン領域の良好なオーム接触のために選択される。上部構造に関して、考えられ得るいくつかの機能は、(1)パッシベーション:弱い相互作用を提供するか、あるいは、相互作用を提供しない;(2)ゲート:弱い相互作用を提供するか、あるいは、相互作用を提供しない;および、(3)ソース/ドレイン:強い相互作用を提供する;を含む。さらに、下部構造に関して、考えられ得るいくつかの機能は、(1)パッシベーション:弱い相互作用を提供するか、あるいは、相互作用を提供しない;(2)ゲート:弱い相互作用を提供するか、あるいは、相互作用を提供しない;および、(3)ソース/ドレイン:強い相互作用を提供する;を含む。TFTの特定の実施例に必要とされる上部および下部構造の機能は、TFTの構成に依存する。複数の機能が、上部または下部構造のいずれかに必要とされる場合もある。
一般に、様々な上部または下部界面を形成するため、あるいは、界面相互作用の制御を金属酸化物活性層に提供するために選択される材料のタイプは、最終的な装置の特性を決定するための一つの手段である。例えば、不活性材料は、より弱い相互作用のために選択され、一方、活性材料は、金属酸化物から酸素を奪う(すななち、強い相互作用の)ために選択される。不活性材料の例としては、Al,SiO,SiN,ポリイミド,BCB,フォトレジスト,およびこれらに類似の材料がある。活性材料の例としては、Al,Ti,Ta,ITO,Li,Mgなどがある。さらに、活性層内で使用される特定の金属酸化物が、特定の特性を提供するために選択される。使用される金属酸化物の例としては、酸化亜鉛(ZnO),インジウム酸化亜鉛(InZnO),インジウム亜鉛ガリウム酸化物(InZnGaO),および,これらに類似の材料、または、これらの組合せが含まれる。
様々な下部成分内で使用される材料の選択に加えて、あるいは、材料の選択に替えて、界面での下部材料の表面処理が、金属酸化物フィルムの堆積の直前に実行される。実行可能ないくつかの典型的な表面処理は、(a)酸素が豊富な、または、酸素が不足した表面を生成するための下部材料のイオン・スパッタリングを含む。酸素を濃縮する処理の例は、O(酸素イオン)を用いた表面処理であり、また、酸素を還元する処理の例は、低エネルギーArまたは水素イオンである。表面処理は、(b)ガス処理を含み、それは、Hのような還元ガスを使用するか、あるいは、Oのような酸化ガスを使用するかのいずれかである。表面処理は、(c)液体処理を含み、それは、亜鉛化(zincation)プロセスが、ソース/ドレイン領域の下の金属酸化物を用いて表面の反応度を増強するために使用されるか、あるいは、Hのような酸化液が、酸素が豊富な表面を準備するために使用されるか、あるいは、酸素不足または酸素を引きつけるような溶液が、酸素が貧しい表面を準備するために使用されるかである。上記の各例において、処理は、キャリヤ濃度を減少することができるような酸素の豊富な環境、あるいは、酸素を除去し、かつ、金属酸化物内のキャリヤ濃度を増強するような還元環境を生成するためにデザインされる。
上部構造に関する様々なオプションあるいは決定には、上部構造のための材料の選択が含まれる。この選択過程において、不活性材料の例としては、Al,SiO,SiN,TaO,MgF,ポリイミド,BCB,フォトレジスト、およびこれらに類似の材料が含まれ、また、活性材料の例としては、Al,Zn,Ti,Mg,Ta,ITOなどが含まれる。使用される材料選択に加えて、または、材料選択に替えて、金属酸化物フィルムの表面処理が、金属酸化物層上の任意の成分の堆積の直前に実行される。実行可能な典型的な表面処理のいくつかには、ArまたはHを用いて還元する、あるいは、Oあるいは他の酸化ガスを用いて酸化するような、スパッタ・エッチング法を含む。使用される材料の選択および/または金属酸化物フィルムの表面処理に加えて、あるいは、それに替えて、上部材料の堆積方法は効果を有する。使用可能な典型的な堆積方法としては、蒸着、低損傷スパッタリング、溶液に基づく処理(例えば、スピン・コーティング、ディッピング、プリンティング等)のようなパッシブな方法、および、高温CVD、PECVD等のようなアクティブな方法が含まれる。上記の各オペレーションにおいて、処理または隣接する材料は、金属酸化物内の酸素を増加させるためにデザインされ、従って、キャリヤ濃度を減少させ、あるいは、金属酸化物内の酸素を減少させ、従って、金属酸化物内のキャリヤ濃度を増強させる。
このように、薄膜金属酸化物活性層を有する半導体装置の製造において、界面相互作用の制御は、(1)下部構造との相互作用、および、(2)上部構造との相互作用、の2つの方法のいずれか一方または両方によって実行することができる。金属酸化物層の下部表面との界面相互作用の制御は、様々な下部成分(さらに、使用される金属酸化物)内で使用される材料の選択、および、下部材料の表面処理の少なくとも1つによって実行することができる。金属酸化物層の上部表面との界面相互作用の制御は、上部構造(さらに、使用される金属酸化物)のための材料選択、金属酸化物層上の任意の成分への堆積の直前に実行される金属酸化物フィルムの表面処理、および、上部材料のための堆積方法の選択、のうちの少なくとも1つによって実行することができる。従って、金属酸化物内の酸素含有量は、変更され、また、キャリヤ濃度は、希望する機能(例えば、オーム接触、ショトキー接触、チャネル伝導など)に従って変更される。
さて、図面に移り、図1は、本発明に従って、TFT10の一実施例における単純化した層を示す。TFT10は、基板12を含み、それは、プラスチックのような可撓性材料、または他の適切な材料である。下部構造の機能に関する上記の記述によれば、基板12はパッシベーション材料であると考えられるが、もし必要であれば、追加または代替のパッシベーションとして、緩衝材をオプションとして含んでもよい(これが存在する場合は、基板12の一部であると考えられる)。ソース13およびドレイン14は、任意の周知の方法を用いて、間隔を空けた配置で、基板12の上部表面内または上部表面上(ここでは、一般的に「上部表面上」と称する。)に形成される。金属酸化物フィルム16は、ソース13およびドレイン14の両方およびそれらの間のスペースの上に部分的に重なるような関係で形成される。金属酸化物フィルム16は、ソース/ドレインの成分間にキャリヤを導く活性層であることが理解されるであろう。さらに、金属酸化物層16は、100nm未満、好ましくは、50nm未満の厚さである。薄いゲート誘電層17は、金属酸化物フィルム16の上に重なるような関係で形成され、また、ゲート・スタック18は、ソース13とドレイン14との間のスペースの上に重なるような関係で、ゲート誘電層17上に配置される。従って、TFT10は、上部ゲート、下部ソース/ドレイン型の装置である。
図2は、本発明に従って、TFT20の他の実施例における単純化した層を示す。TFT20は、基板22を含み、それは、プラスチックのような可撓性材料、または、他の適切な材料である。下部構造の機能に関する上記の記述によれば、基板22はパッシベーション材料であると考えられるが、もし必要であれば、追加または代替のパッシベーションとして緩衝材をオプションとして含んでもよい(これが存在する場合は、基板22の一部であると考えられる)。金属酸化物フィルム26は、基板22上に堆積され、また、ソース23およびドレイン24は、上部表面上で間隔を空けた配置を形成するように、金属酸化物フィルム26の上部表面の上に部分的に重なるような関係で形成される。薄いゲート誘電性層27は、ゲート23とドレイン24との間のスペース内の金属酸化物フィルム26、および、そのスペースに隣接するゲート23およびゲート24の部分の上に重なるような関係で形成される。ゲート・スタック28は、ソース23とドレイン24との間のスペースの上に重なるような関係で、ゲート誘電層27上に配置される。従って、TFT20は、上部ゲート、上部ソース/ドレイン型の装置である。
図3は、本発明に従って、TFT30の他の実施例における単純化した層を示す。TFT30は、基板32を含み、それは、プラスチックのような可撓性材料、または他の適切な材料である。下部構造の機能に関する上記の記述によれば、基板32はパッシベーション材料であると考えられる。ゲート・スタック38は、任意の適切かつ確立された方法によって、基板32内に形成される。薄いゲート誘電層37は、ゲート・スタック38およびそれを包囲する基板32の領域の上に重なるような関係で形成される。ソース33およびドレイン34は、任意の周知の方法を用いて、間隔を空けた配置で、ゲート誘電層37の上部表面内または上部表面上(ここでは一般に「上部表面上」と称する。)に形成される。金属酸化物フィルム36は、ソース33およびドレイン34の両方およびそれらの間のスペースの上に部分的に重なるような関係で形成される。パッシベーション層39は、本発明に従って、金属酸化物フィルム36上に形成される。従って、TFT30は、下部ゲート、下部ソース/ドレイン型の装置である。
図4は、本発明に従って、TFT40の他の実施例における単純化した層を示す。TFT40は基板42を含み、それは、プラスチックのような可撓性材料または他の適切な材料である。下部構造の機能に関する上記の記述によれば、基板42はパッシベーション材料であると考えられる。ゲート・スタック48は、任意の適切かつ確立された方法によって、基板42内に形成される。薄いゲート誘電層47は、ゲート・スタック48およびそれを包囲する基板42の領域の上に重なるような関係で形成される。金属酸化物フィルム46は、ゲート・スタック48およびその包囲領域の上に重なるような関係でゲート誘電層47上に形成される。ソース43およびドレイン44は、ゲート・スタック48の上に重なる上部表面上にそれらの間隔を画定するために、金属酸化物フィルム46の上部表面の上に部分的に重なるような関係で形成される。パッシベーション層49は、本発明に従って、金属酸化物フィルム46の露出部分、およびソース43およびドレイン44の周囲部分上に形成される。従って、TFT40は下部ゲート、上部ソース/ドレイン型の装置である。
図1−図4に示されたTFTの4つの実施例は、選択可能な異なる配置の例である。各実施例において、半導体装置は、100nm未満の厚さ、好ましくは50nm未満の厚さの金属酸化物活性層を有し、それは、上部主要表面および下部主要表面を有し、上部主要表面および下部主要表面は、下部界面および上部界面を形成するための接合する材料を有する。各実施例あるいは構成において、金属酸化物活性層内の界面相互作用を制御するために、製造中に様々な選択および手順を用いることができる。一般に、製造方法は、金属酸化物活性層のために金属酸化物を選択することにより、また、接合する材料のために特定の材料を選択することにより、下部界面と上部界面との界面相互作用を制御することを含む。さらに、本方法は、下部界面の成分を形成する下部材料の表面処理によって下部界面内の相互作用を制御すること、あるいは、金属酸化物層上の材料の堆積に先立って実行される金属酸化物フィルムの表面処理によって上部界面内の相互作用を制御すること、のいずれか一方または両方を実行することを含む。
さらに、本発明に従って構築された最終装置は、製造された構造が界面相互作用を制御し、非常に薄い金属酸化物活性層の動作、ひいては最終装置の特性および動作を改善するので、斬新である。従って、より高い体積キャリヤ濃度を有する金属酸化物半導体装置を製造するための新規かつ改善された方法が開示された。さらに、新規かつ改善された金属酸化物半導体装置が開示され、そこでは、金属酸化物チャネルのキャリヤ密度が高く、そして、金属酸化物の厚さは小さく、100nm未満の厚さ、好ましくは50nm未満の厚さである。
例示目的のためにここで選択された実施例に対して、当業者であれば、様々な変更および修正を容易に想起することができるであろう。そのような修正およびバリエーションは、本発明の精神から逸脱しない限り、本発明の範囲内に包含されるとみなされ、以下の請求項の公平な解釈によってのみ評価される。
本発明は、当業者が理解および実施することができるような明瞭かつ簡潔な用語によって、完全に記述された。

Claims (6)

  1. 100nm未満の厚さの金属酸化物活性層を有する半導体装置の製造方法であって、上部主要表面および下部主要表面を具備する前記金属酸化物活性層は、酸化亜鉛(ZnO),インジウム酸化亜鉛(InZnO),および,インジウム亜鉛ガリウム酸化物(InZnGaO)のうちの1つを含み、前記下部主要表面および前記上部主要表面は、それぞれ複数の下部および上部界面を形成するための接合状態にある材料を有し、前記複数の下部および上部界面は、ソースおよびドレイン接触領域、および、チャネル領域を含み、隣接する金属酸化物活性層内のキャリヤ密度を調整するために界面相互作用を制御する段階を含む製造方法において、
    前記金属酸化物活性層のために金属酸化物を選択することにより、および、前記接合状態にある材料のそれぞれのために特定の材料を選択することにより、前記下部界面および前記上部界面内への相互作用を制御する段階であって、前記特定の材料は、Al,SiO,SiN,TaO,MgF,ポリイミド,BCB,フォトレジストのうちの1つから選択された不活性材料、および、Al,Zn,Ti,Ta,ITO,Li,Mgのうちの1つから選択された活性材料のうちの1つを含む、段階と、
    前記金属酸化物活性層の堆積の直前に実行される、前記接合状態にある材料を形成する下部材料の表面処理によって前記下部界面内への相互作用を制御すること、および、前記金属酸化物活性層上への前記接合状態にある材料の堆積に先立って実行される前記金属酸化物活性層の前記上部主要表面の表面処理によって前記上部界面内への相互作用を制御すること、のうちの1つを実行する段階と、
    から構成され、
    前記相互作用を制御する段階は、前記ソースおよびドレイン接触領域内の酸素空孔をcm当り1018キャリヤを越えて増加させるために前記キャリヤ密度を調整する段階、および、前記チャネル領域内の酸素空孔をcm当り1018キャリヤ未満に減少させるために前記キャリヤ密度を調整することにより半導体装置の閾値を調整する段階を含む、
    ことを特徴とする方法。
  2. 前記下部材料の表面処理によって前記下部界面内への相互作用を制御する段階は、前記下部材料のイオン・スパッタリング、還元ガスおよび酸化ガスのうちの1つを使用するガス処理、ならびに、液体処理のうちの1つを含むことを特徴とする請求項1記載の方法。
  3. 前記金属酸化物活性層の前記上部主要表面の表面処理によって前記上部界面内への相互作用を制御する段階は、還元材料および酸化材料のうちの1つを使用するスパッタ・エッチング法を含むことを特徴とする請求項1記載の方法。
  4. 前記上部界面内への相互作用を制御する段階は、前記金属酸化物活性層上への前記接合状態にある材料の堆積方法を選択する段階をさらに含み、前記選択する段階は、パッシブ方法およびアクティブ方法のうちの1つから選択する段階を含み、前記パッシブ方法は、蒸着、低損傷スパッタリング、溶液に基づく処理、スピン・コーティング、ディッピング、および、プリンティングのうちの1つから選択され、また、前記アクティブ方法は、高温CVDおよびPECVDのうちの1つから選択されることを特徴とする請求項1記載の方法。
  5. 前記金属酸化物活性層は、厚さ50nm未満であることを特徴とする請求項1記載の方法。
  6. 半導体装置の製造方法において、
    フレキシブルな基板を提供する段階と、
    前記フレキシブルな基板によって支持される100nm未満の厚さの金属酸化物活性層を形成する段階であって、上部主要表面および下部主要表面を有する前記金属酸化物活性層は、酸化亜鉛(ZnO),インジウム酸化亜鉛(InZnO),および,インジウム亜鉛ガリウム酸化物(InZnGaO)のうちの1つを含み、前記下部主要表面および前記上部主要表面は、それぞれ複数の下部および上部界面を形成するための接合状態にある材料を有し、前記複数の下部および上部界面は、ソースおよびドレイン接触領域、および、チャネル領域を含み、前記製造方法は、隣接する金属酸化物活性層内のキャリヤ密度を調整するために界面相互作用を制御する段階を含む、段階と、
    前記金属酸化物活性層のために金属酸化物を選択することにより、および、前記接合状態にある材料のために特定の材料を選択することにより、前記下部界面および前記上部界面内への相互作用を制御する段階であって、前記接合状態にある材料のための特定の材料は、Al,SiO,SiN,TaO,MgF,ポリイミド,BCB,フォトレジストのうちの1つから選択された不活性材料、および、Al,Zn,Ti,Ta,ITO,Li,Mgのうちの1つから選択された活性材料のうちの1つを含む、段階と、
    前記金属酸化物活性層の堆積の直前に実行される、前記接合状態にある材料を形成する下部材料の表面処理によって前記下部界面内への相互作用を制御すること、および、前記金属酸化物活性層上への前記接合状態にある材料の堆積に先立って実行される前記金属酸化物活性層の前記上部主要表面の表面処理によって前記上部界面内への相互作用を制御すること、のうちの1つを実行する段階であって、前記下部材料の表面処理によって前記下部界面内への相互作用を制御する段階は、前記下部材料のイオン・スパッタリング、還元ガスおよび酸化ガスのうちの1つを使用するガス処理、および、液体処理のうちの1つを含み、前記金属酸化物活性層の前記上部主要表面の表面処理によって前記上部界面内への相互作用を制御する段階は、還元材料および酸化材料のうちの1つを使用するスパッタ・エッチング法を含む、段階と、
    から構成され、
    前記相互作用を制御する段階は、前記ソースおよびドレイン接触領域内の酸素空孔をcm当り1018キャリヤを越えて増加させるために前記キャリヤ密度を調整する段階、および、前記チャネル領域内の酸素空孔をcm当り1018キャリヤ未満に減少させるために前記キャリヤ密度を調整することにより前記半導体装置の閾値を調整する段階を含む、
    ことを特徴とする方法。
JP2011518841A 2008-07-16 2009-07-14 半導体装置の製造方法 Expired - Fee Related JP5926052B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/173,995 2008-07-16
US12/173,995 US7812346B2 (en) 2008-07-16 2008-07-16 Metal oxide TFT with improved carrier mobility
PCT/US2009/050542 WO2010009128A1 (en) 2008-07-16 2009-07-14 Metal oxide tft with improved carrier mobility

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016019636A Division JP6306069B2 (ja) 2008-07-16 2016-02-04 金属酸化物半導体装置および半導体装置を製造する方法

Publications (2)

Publication Number Publication Date
JP2011528510A JP2011528510A (ja) 2011-11-17
JP5926052B2 true JP5926052B2 (ja) 2016-06-01

Family

ID=41529496

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011518841A Expired - Fee Related JP5926052B2 (ja) 2008-07-16 2009-07-14 半導体装置の製造方法
JP2016019636A Expired - Fee Related JP6306069B2 (ja) 2008-07-16 2016-02-04 金属酸化物半導体装置および半導体装置を製造する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016019636A Expired - Fee Related JP6306069B2 (ja) 2008-07-16 2016-02-04 金属酸化物半導体装置および半導体装置を製造する方法

Country Status (6)

Country Link
US (1) US7812346B2 (ja)
EP (2) EP2308110A4 (ja)
JP (2) JP5926052B2 (ja)
KR (1) KR20110053961A (ja)
CN (2) CN102099938B (ja)
WO (1) WO2010009128A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101645061B1 (ko) 2009-06-30 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
CN102460713B (zh) 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20210131462A (ko) 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
CN102598285B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
CN106449649B (zh) * 2010-03-08 2019-09-27 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8906756B2 (en) 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CA2807139A1 (en) 2010-07-31 2012-02-09 The Scripps Research Institute Liposome targeting compounds and related uses
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8841665B2 (en) 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN104979406B (zh) * 2015-07-31 2018-05-25 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
CN105609564B (zh) * 2016-03-14 2018-12-25 京东方科技集团股份有限公司 一种薄膜晶体管制造方法及薄膜晶体管
KR101914835B1 (ko) * 2016-11-18 2018-11-02 아주대학교산학협력단 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
US10224432B2 (en) * 2017-03-10 2019-03-05 Applied Materials, Inc. Surface treatment process performed on devices for TFT applications

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US7271458B2 (en) * 2002-04-15 2007-09-18 The Board Of Trustees Of The Leland Stanford Junior University High-k dielectric for thermodynamically-stable substrate-type materials
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
CN100392861C (zh) * 2003-01-08 2008-06-04 株式会社半导体能源研究所 半导体器件及其制作方法
JP2004335804A (ja) 2003-05-08 2004-11-25 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP4724585B2 (ja) 2006-03-31 2011-07-13 キヤノン株式会社 有機電界発光素子及び発光装置
WO2007125671A1 (ja) * 2006-03-31 2007-11-08 Nippon Kayaku Kabushiki Kaisha 電界効果トランジスタ
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
US7898042B2 (en) 2006-11-07 2011-03-01 Cbrite Inc. Two-terminal switching devices and their methods of fabrication

Also Published As

Publication number Publication date
CN104037087A (zh) 2014-09-10
EP2308110A1 (en) 2011-04-13
EP2308110A4 (en) 2011-08-03
EP3012869A1 (en) 2016-04-27
JP2011528510A (ja) 2011-11-17
US20100012932A1 (en) 2010-01-21
CN104037087B (zh) 2017-08-08
JP2016105502A (ja) 2016-06-09
US7812346B2 (en) 2010-10-12
JP6306069B2 (ja) 2018-04-04
WO2010009128A1 (en) 2010-01-21
KR20110053961A (ko) 2011-05-24
CN102099938A (zh) 2011-06-15
CN102099938B (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
JP6306069B2 (ja) 金属酸化物半導体装置および半導体装置を製造する方法
TWI459474B (zh) 金屬氮氧化物薄膜電晶體之覆蓋層
KR101206033B1 (ko) ZnO 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
US8779478B2 (en) Thin film transistor
WO2018054122A1 (en) Thin-film transistor, manufacturing method thereof, and array substrate
KR20110109885A (ko) 박막 트랜지스터 및 그 제조 방법과 디스플레이 장치
KR20080079906A (ko) 박막 트랜지스터 및 그 제조 방법
US9070779B2 (en) Metal oxide TFT with improved temperature stability
KR101748787B1 (ko) 박막 트랜지스터 및 그 제조 방법
US9991389B2 (en) Thin film transistor, a thin film transistor array panel including the same, and a method of manufacturing the same
US11217610B2 (en) Method of manufacturing active matrix substrate
KR101993383B1 (ko) 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20120910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131128

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131205

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140901

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141002

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141007

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141031

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160421

R150 Certificate of patent or registration of utility model

Ref document number: 5926052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees