CN104037087A - 在衬底上制造半导体器件的方法以及半导体器件 - Google Patents

在衬底上制造半导体器件的方法以及半导体器件 Download PDF

Info

Publication number
CN104037087A
CN104037087A CN201410187523.1A CN201410187523A CN104037087A CN 104037087 A CN104037087 A CN 104037087A CN 201410187523 A CN201410187523 A CN 201410187523A CN 104037087 A CN104037087 A CN 104037087A
Authority
CN
China
Prior art keywords
metal oxide
adjacent
electrical insulator
adjacent metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410187523.1A
Other languages
English (en)
Other versions
CN104037087B (zh
Inventor
谢泉隆
俞钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fantasy Shine Co ltd
ABC Services Group Inc
Original Assignee
CBRITE Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CBRITE Inc filed Critical CBRITE Inc
Publication of CN104037087A publication Critical patent/CN104037087A/zh
Application granted granted Critical
Publication of CN104037087B publication Critical patent/CN104037087B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及在衬底上制造半导体器件的方法以及半导体器件。该制造方法包括通过选择用于金属氧化物活性层的金属氧化物和选择用于毗邻接合的材料的特定材料来控制下层界面和上覆界面中的界面相互作用以调整相邻金属氧化物中的载流子密度。所述方法还包括通过形成下层界面的成分的下层材料的表面处理来控制下层界面中的相互作用并通过在金属氧化物层上的材料沉积之前执行的金属氧化物膜的表面处理来控制上覆界面中的相互作用的一个或两个步骤。

Description

在衬底上制造半导体器件的方法以及半导体器件
本申请是申请日为2009年7月14日、国际申请号为PCT/US2009/050542、中国申请号为200980127697.6、发明名称为“具有改进载流子迁移率的金属氧化物TFT”中国专利申请的分案申请。
技术领域
本发明一般地涉及TFT中的金属氧化物半导体膜,并且更具体而言,涉及金属氧化物膜的载流子密度。
背景技术
金属氧化物半导体由于其高载流子迁移率、光透明性和低沉积温度而引起强烈的兴趣。高载流子迁移率将应用扩展至要求较高频率和较高电流的较高性能领域。光透明性消除了对显示器中的光屏蔽和传感器活性基质的需要。低沉积温度使得能够应用于塑料衬底上的柔性电子装置。
金属氧化物半导体的独有特征是:(1)载流子迁移率不那么取决于膜的颗粒尺寸,也就是说,高迁移率无定形金属氧化物是可以的;(2)表面态的密度低,并使得对于TFT而言能够容易实现场效应,这与必须通过氢对表面态进行钝化的共价半导体(诸如Si或a-Si)相反;以及(3)迁移率大大地取决于体积载流子密度。为了实现用于高性能应用的高迁移率,金属氧化物沟道的体积载流子密度应该是高的,并且金属氧化物膜的厚度应该是小的(例如,<100nm且优选地<50nm)。
传统上,由氧空位来控制金属氧化物中的体积载流子浓度。可以由:(a)沉积期间的氧分压;(b)高温处理;以及(c)化合价掺杂来控制氧空位。但是当沟道厚度变得非常小时,体载流子不再充足且有效。
因此,补救现有技术中固有的前述及其他固有不足将是非常有利的。
发明内容
简要地,为了根据本发明的优选实施例来实现本发明的期望目的,提供一种与具有小于100nm厚的金属氧化物活性层的半导体器件的制造相结合地使用的方法,并且上主表面和下主表面具有毗邻接合的材料以形成下层界面和上覆界面的材料。所述制造方法包括通过选择用于金属氧化物活性层的金属氧化物和通过选择用于毗邻接合的材料的特定材料来控制下层界面和上覆界面中的界面相互作用。所述方法还包括通过形成下层界面的成分的下层材料的表面处理来控制下层界面中的相互作用以及通过在金属氧化物层上的材料沉积之前执行的金属氧化物膜的表面处理来控制上覆界面中的相互作用的一个或两个步骤。本公开中所使用的术语“控制界面相互作用”和“界面相互作用”被限定为控制或调整相邻半导体材料(金属氧化物)中的载流子密度的动作或相互作用。
还根据本发明的优选实施例来实现本发明的期望目的,其中,柔性衬底上的新型金属氧化物半导体器件包括小于100nm厚的金属氧化物活性层且上主表面和下主表面具有毗邻接合的材料以形成下层界面和上覆界面的材料。所述新型金属氧化物半导体器件还包括控制下层界面中的相互作用的形成下层界面的成分的下层材料的已处理表面以及控制上覆界面中的相互作用的在金属氧化物层上的材料沉淀之前执行的金氧氧化物膜的已处理表面中的一者或两者。
附图说明
通过结合附图进行的本发明的优选实施例的以下详细说明,本发明的前述及其他和更具体目的和优点将变得对于本领域的技术人员显而易见,其中:
图1是根据本发明的具有上覆栅极和下层源/漏的TFT的简化层示意图;
图2是根据本发明的具有上覆栅极和上覆源/漏的TFT的简化层示意图;
图3是根据本发明的具有下层栅极和下层源/漏的TFT的简化层示意图;以及
图4是根据本发明的具有下层栅极和上覆源/漏的TFT的简化层示意图。
具体实施方式
由μV/L2来限定薄膜晶体管(TFT)中优值系数,其中,μ是迁移率,V是电压且L是栅极长度。部分地由金属氧化物半导体材料中的新发展来补救主要问题,其中已经展示出高达80cm2/V-秒的迁移率。金属氧化物半导体的独有特征之一是载流子迁移率不那么取决于膜的颗粒尺寸,也就是说,高迁移率无定形金属氧化物是可以的。然而,为了实现高性能应用所需的高迁移率,金属氧化物沟道的体积载流子密度应该是高的,并且金属氧化物膜的厚度应该是小的(例如,<100nm且优选地<50nm)。然而,已经发现对于这些非常薄的沟道而言,具有下层和上覆材料的金属氧化物的界面相互作用不再是可忽略的。
可以以以下两种方式中的任一者或两者来实现界面相互作用的控制:(1)与下层结构的相互作用;以及(2)与上覆结构的相互作用。通常,相互作用被设计为与金属氧化物中的氧起反应以有益地改变氧含量并因此改变载流子密度。在这方面,术语“强相互作用”被限定为在相邻半导体材料中减少氧含量并增加氧空位且因此增加载流子密度的相互作用。此外,在优选实施例中,该术语指的是过多地增加氧空位、使得载流子增加至大于1018载流子每立方厘米的相互作用。通常认为此数目对于例如在源极和漏极端子处用于制作欧姆接触而言是足够的。术语“弱相互作用”被限定为在相邻半导体材料中将氧含量增加或减少(因此增加或减少氧空位)小得多的量(小于1018载流子每立方厘米)并因此控制载流子密度(小于1018/cm3)的相互作用。
为了制造TFT,可以使用用于上覆结构和下层结构的任何或全部以下功能。例如,可以在TFT的不同部分或表面上使用不同的功能。作为使用不同功能的示例,可以使用弱相互作用来调整TFT的阈值且对于源/漏区的良好欧姆接触而言优选强相互作用。上覆结构的一些可能功能包括:(1)钝化—提供弱相互作用或不提供相互作用;(2)栅极—提供弱相互作用或不提供相互作用;以及(3)源/漏—提供强相互作用。此外,下层结构的一些可能功能包括:(1)钝化—提供弱相互作用或不提供相互作用;(2)栅极—提供弱相互作用或不提供相互作用;以及(3)源/漏—提供强相互作用。TFT的任何特定实施例所需的上覆结构和下层结构的功能取决于TFT的构造。多个功能可以是上覆结构或下层结构所需的。
通常,被选择用于形成各种上和下界面或提供与金属氧化物活性层的界面相互作用的控制的材料类型是确定最终器件的特性的一种方式。例如,对于较少的相互作用选择惰性材料,同时选择活性材料来耗尽来自金属氧化物的氧,即强相互作用。惰性材料的示例是Al2O3、SiO2、SiN、聚酰亚胺、BCB、光致抗蚀剂和类似材料。活性材料的示例是Al、Ti、Ta、ITO、Li、Mg等。此外,能够选择在活性层中使用的特定金属氧化物以提供特定特性。能够使用的金属氧化物的示例包括氧化锌(ZnO)、氧化铟锌(InZnO)、氧化铟锌镓(InZnGaO)和类似材料或其组合。
除了在各种下层成分中使用的材料的选择之外或作为其替代,可以恰好在沉积金属氧化物膜之前执行界面处的下层材料的表面处理。能够执行的一些典型表面处理包括(a)下层材料的离子溅射以产生富氧或缺氧表面。富氧处理的一些示例是用O(氧离子)来处理表面且氧还原处理的一些示例是低能Ar或氢离子。表面处理(b)包括其中使用诸如H2的还原气体或使用诸如O2的氧化气体的气体处理。表面处理(c)包括其中可以使用锌化工艺来增强与源/漏区域下方的金属氧化物的表面反应性,可以使用诸如H2O2的氧化溶液来制备富氧表面,或者可以使用诸如缺氧或氧吸引溶液的还原溶液来制备贫氧表面。在每种上述情况下,处理被设计为在金属氧化物中产生能够降低载流子浓度的富氧环境或去除氧并提高载流子浓度的还原环境。
关于上覆结构的各种选择或确定包括用于上覆结构的材料选择。在此选择过程中,惰性材料的示例包括Al2O3、SiO2、SiN、TaO、MgF2、聚酰亚胺、BCB、光致抗蚀剂和类似材料,并且活性材料的示例包括Al、Zn、Ti、Mg、Ta、ITO等。除所使用的材料选择之外或作为其的替代,可以恰好在金属氧化物层上的任何成分的沉积之前执行金属氧化物膜的表面处理。可以执行的一些典型表面处理包括溅射蚀刻,诸如用Ar或H还原或用O或其他氧化气体来氧化。除了所使用的材料选择和/或金氧氧化物膜的表面处理之外或作为其替代,用于上覆材料的沉积方法可以具有一定的效果。可以使用的一些典型沉积方法包括:不发生化学反应的(passive)方法,诸如蒸发、低损坏溅射、基于溶液的处理(例如,旋涂、浸渍、印刷等);以及发生化学反应(active)的方法,诸如高温CVD、PECVD等。在每个上述操作中,处理或相邻材料被设计为增加金属氧化物中的氧,并因此降低金属氧化物中的载流子浓度或减少氧,因此提高金属氧化物中的载流子浓度。
因此,在用薄膜金属氧化物活性层来制造半导体器件时,可以以两种方式中的任一者或两者来实现界面相互作用的控制:(1)与下层结构的相互作用;以及(2)与上覆结构的相互作用。可以通过在各种下层成分(还有所使用的金属氧化物)中所使用的材料选择和下层材料的表面处理中的至少一个来实现与在金属氧化物层下面的表面的界面相互作用的控制。可以通过用于上覆结构(还有所使用的金属氧化物)的材料选择、恰好在金属氧化物层上的任何成分的沉积之前执行的金属氧化物膜的表面处理、以及用于上覆材料的沉积方法的选择中的至少一个来实现与在金属氧化物层上覆盖的表面的界面相互作用的控制。因此,根据例如欧姆接触、肖特基接触、沟道传导性等期望功能来改变金属氧化物中的氧含量并改变载流子浓度。
现在转到图1,图示了根据本发明的TFT10的一个实施例的简化层示意图。TFT10包括衬底12,其可以是诸如塑料的柔性材料或任何其他方便材料。根据下层结构的功能的以上说明,衬底12被视为钝化材料且如果需要的话可以可选地包括缓冲层(如果存在,被视为衬底22的一部分)作为附加或替选的钝化。使用任何众所周知的方法,以间隔开的取向在衬底12的上表面中或上(在下文中统称为“上”)形成源极13和漏极14。以对源极13和漏极14这两者及其之间的空间的部分地上覆关系来形成金属氧化物膜16。应当理解的是金属氧化物膜16是在源/漏成分之间传导载流子的活性层。此外,金属氧化物层16小于100nm厚并优选地小于50nm。以对金属氧化物膜16的上覆关系来形成薄栅电介质层17且栅堆叠18以对源极13和漏极14之间的空间的上覆关系而位于栅极电介质层17上。因此,TFT10是顶部栅极、底部源/漏型器件。
现在转到图2,图示了根据本发明的TFT20的另一实施例的简化层示意图。TFT20包括衬底22,其可以是诸如塑料的柔性材料或任何其他方便材料。根据下层结构的功能的以上说明,衬底22被视为钝化材料且如果需要的话可以可选地包括缓冲层(如果存在,被视为衬底22的一部分)作为附加或替选的钝化。在衬底22上沉积金属氧化物膜26并在金属氧化物膜26的上表面上以部分上覆关系来形成源极23和漏极24,以便在上表面上形成间隔开的取向。以对栅极23与栅极24之间的空间中的金属氧化物膜26以及与该空间相邻的那部分栅极23和栅极24的上覆关系来形成薄栅电介质层27。栅堆叠28以对源极23和漏极24之间的空间的上覆关系而位于栅极电介质层27上。因此,TFT20是顶部栅极、顶部源/漏型器件。
现在转到图3,图示了根据本发明的TFT30的另一实施例的简化层示意图。TFT30包括衬底32,其可以是诸如塑料的柔性材料或任何其他方便材料。根据下层结构的功能的以上描述,衬底32被视为钝化材料。用任何方便和已建立的方法在衬底32中形成栅堆叠38。以对栅堆叠38和衬底32的周围区域的上覆关系来形成薄栅电介质层37。使用任何众所周知的方法,以间隔开的取向,在栅极电介质层37的上表面中或上(在下文中统称为“上”)形成源极33和漏极34。以对源极33和漏极34及其之间的空间的部分上覆关系来形成金属氧化物膜36。根据本发明,在金属氧化物膜36上形成钝化层39。因此,TFT10是底部栅极、底部源/漏型器件。
现在转到图4,图示了根据本发明的TFT40的另一实施例的简化层示意图。TFT40包括衬底42,其可以是诸如塑料的柔性材料或任何其他方便材料。根据下层结构的功能的以上描述,衬底42被视为钝化材料。用任何方便和已建立的方法在衬底42中形成栅堆叠48。以对栅堆叠48以及衬底42的周围区域的上覆关系来形成薄栅电介质层47。以对栅堆叠48和周围区域的上覆关系,在栅极电介质层47上形成金属氧化物膜46。以部分上覆关系在金属氧化物膜46的上表面上形成源极43和漏极44,以便在上覆栅堆叠48的上表面上限定其之间的空间。根据本发明,在金属氧化物膜46的暴露部分及源极43和漏极44的周围部分上,形成钝化层49。因此,TFT40是底部栅极、顶部源/漏型器件。
图1-4所示的TFT的四个实施例是可以选择的不同构造的示例。在每个实施例中,半导体器件具有小于100nm厚并优选地小于50nm厚的金属氧化物活性层,具有上主表面和下主表面,并且上主表面和下主表面具有毗邻接合的材料以形成下层界面和上覆界面的材料。在每个实施例或构造中,可以在制造期间使用各种选择和程序来控制金属氧化物活性层中的界面相互作用。通常,所述制造方法包括通过选择用于金属氧化物活性层的金属氧化物和通过选择用于毗邻接合的材料的特定材料来控制下层界面和上覆界面中的界面相互作用。此外,所述方法包括通过形成下层界面的成分的下层材料的表面处理来控制下层界面中的相互作用以及通过在金属氧化物层上沉积材料之前执行的金属氧化物膜的表面处理来控制上覆界面中的相互作用的功能中的任一者或两者。
此外,根据本发明构造的最终器件是新型的,因为所制造的结构控制界面相互作用以改善非常薄的金属氧化物活性层的操作,并因此改善最终器件的特性和操作。因此,公开了一种制造具有较高体积载流子浓度的金属氧化物半导体器件的新的且改进的方法。此外,公开了一种新的且改进的金属氧化物半导体器件,其中,金属氧化物沟道的载流子密度高且金属氧化物膜的厚度小,小于100nm厚,并优选地小于50nm厚。
本领域的技术人员将很容易想到对在本文中出于图示的目的所选择的实施例的各种变更和修改。在此类修改和变更不脱离本发明的精神的程度上,其意图被包括在仅仅由以下权利要求的公正解释来评定的本发明的范围内。
已经以此类明确且简练的术语全面地描述了本发明,以使得本领域的技术人员能够理解并实施本发明,要求保护的发明参见权利要求书。

Claims (17)

1.一种在衬底上制造半导体器件的方法,所述半导体器件具有小于100nm厚的金属氧化物活性层以及在源极和漏极之间的所述金属氧化物活性层中限定的沟道区域,具有与在下层毗邻接合中的第一电绝缘体层相邻的第一界面和相邻金属氧化物、与在上覆毗邻接合中的第二电绝缘体层相邻的第二界面和相邻金属氧化物、以及布置在所述第一界面和相邻金属氧化物以及所述第二界面和相邻金属氧化物之间的体材料,所述方法包括控制界面相互作用以调整所述相邻金属氧化物中的载流子密度,并且包括以下步骤:
通过选择用于金属氧化物活性层的金属氧化物和通过从一组钝性/惰性材料或活性材料中选择特定材料用于毗邻接合中的第一电绝缘体层和毗邻接合中的第二电绝缘体层,控制在所述第一界面和相邻金属氧化物以及所述第二界面和相邻金属氧化物中的界面相互作用;以及
通过所述第一电绝缘体层的表面处理控制在所述第一界面和相邻金属氧化物中的界面相互作用,以及通过在沉积与所述金属氧化物活性层的上覆毗邻接合中的第二电绝缘体层之前执行的金属氧化物膜的表面处理,或通过选择用于沉积与所述金属氧化物活性层的上覆毗邻接合中的第二电绝缘体层的钝性或活性沉积方法,控制在所述第二界面和相邻金属氧化物中的界面相互作用;以及
以以下方式控制在所述第一界面和相邻金属氧化物以及所述第二界面和相邻金属氧化物中的界面相互作用,所述方式为在所述源极和漏极之间的所述金属氧化物活性层的沟道区域具有跨其厚度不同的载流子分布,其中与所述第一电绝缘体层相邻的所述第一界面和相邻金属氧化物具有第一预期载流子密度,并且与所述第二电绝缘体层相邻的所述第二界面和相邻金属氧化物具有第二预期载流子密度,并且所述体材料具有在所述第一预期载流子密度和所述第二预期载流子密度之间的载流子密度。
2.如权利要求1所述的方法,其中,所述金属氧化物活性层包括氧化锌(ZnO)、氧化铟锌(IZO)和氧化铟锌镓(IGZO)中的一个,并且选择用于毗邻接合中的材料的特定材料的步骤包括选择来自Al2O3、SiO2、SiN、TaO、MgF2、聚酰亚胺、BCB和光致抗蚀剂中的一个的钝性/惰性材料和来自Al、Zn、Ti、Ta、ITO、Li和Mg中的一个的活性材料。
3.如权利要求1所述的方法,其中,控制界面相互作用的步骤在所述第一或第二界面和相邻金属氧化物中通过在所述金属氧化物活性层下面的表面的表面处理来执行,所述表面处理包括下层材料的离子溅射、使用还原气体和氧化气体之一进行气体处理以及液体处理中的一个。
4.如权利要求1所述的方法,其中,控制界面相互作用的步骤在所述第一或第二界面层中通过修改在所述金属氧化物活性层上覆盖的表面来执行,所述修改包括在所述金属氧化物层的顶部上的材料的沉积之前,使用还原材料和氧化材料之一的溅射蚀刻。
5.如权利要求1所述的方法,其中,控制界面相互作用的步骤在所述第一或第二界面层中通过修改在所述金属氧化物活性层上覆盖的表面来执行,所述修改包括从蒸发、低损坏溅射、基于溶液的处理、旋涂、浸渍以及印刷中的一个来选择钝性沉积方法,以及从高温CVD和PECVD等中的一个来选择活性沉积方法中的一个。
6.如权利要求1所述的方法,其中,所述金属氧化物活性层小于50nm厚。
7.如权利要求1所述的方法,其中,所述衬底是柔性的。
8.如权利要求1所述的方法,其中,所述第一电绝缘体包括栅极介电层。
9.如权利要求1所述的方法,其中,所述第二电绝缘体包括钝化层。
10.如权利要求1所述的方法,其中,以以下方式控制在所述第一界面和相邻金属氧化物以及所述第二界面和相邻金属氧化物中的界面相互作用,所述方式为在所述源极和漏极之间的所述金属氧化物活性层的沟道区域具有跨其厚度的单调减少的载流子分布,其中与所述第一电绝缘体层相邻的所述第一界面和相邻金属氧化物具有最高的载流子密度,并且与所述第二电绝缘体层相邻的所述第二界面和相邻金属氧化物具有最低的载流子密度,并且所述体材料具有中间的载流子浓度。
11.一种半导体器件,所述半导体器件具有小于100nm厚的金属氧化物活性层以及在源极和漏极之间的所述金属氧化物活性层中限定的沟道区域,具有在与下层毗邻接合中的第一电绝缘体层相邻的第一界面和相邻金属氧化物、在与上覆毗邻接合中的第二电绝缘体层相邻的第二界面和相邻金属氧化物、以及布置在第一界面和相邻金属氧化物以及第二界面和相邻金属氧化物之间的体材料,所述方法包括控制界面相互作用以调整所述相邻金属氧化物中的载流子密度,所述半导体器件包括:
选择的用于金属氧化物活性层的金属氧化物和从一组钝性/惰性材料或活性材料中选择的用于毗邻接合中的第一电绝缘体层和毗邻接合中的第二电绝缘体层的特定材料,使得控制在所述第一界面和相邻金属氧化物以及所述第二界面和相邻金属氧化物中的界面相互作用;以及
通过所述第一电绝缘体层的表面处理控制的在所述第一界面和相邻金属氧化物中的界面相互作用,以及通过在沉积与所述金属氧化物活性层的上覆毗邻接合中的第二电绝缘体层之前执行的金属氧化物膜的表面处理,或通过选择用于沉积与所述金属氧化物活性层的上覆毗邻接合中的第二电绝缘体层的钝性或活性沉积方法,控制的在所述第二界面和相邻金属氧化物中的界面相互作用;以及
以以下方式控制的在所述第一界面和相邻金属氧化物以及所述第二界面和相邻金属氧化物中的界面相互作用,所述方式为在所述源极和漏极之间的所述金属氧化物活性层的沟道区域具有跨其厚度不同的载流子分布,其中与所述第一电绝缘体层相邻的所述第一界面和相邻金属氧化物具有第一预期载流子密度,并且与所述第二电绝缘体层相邻的所述第二界面和相邻金属氧化物具有第二预期载流子密度,并且所述体材料具有在所述第一预期载流子密度和所述第二预期载流子密度之间的载流子密度。
12.如权利要求11所述的半导体器件,其中,控制的在所述第一界面和相邻金属氧化物以及所述第二界面和相邻金属氧化物中的界面相互作用将在所述源极和漏极之间的所述金属氧化物活性层的沟道区域改变成:跨其厚度的单调减少的载流子分布,其中与所述第一电绝缘体层相邻的所述第一界面和相邻金属氧化物具有最高的载流子密度,并且与所述第二电绝缘体层相邻的所述第二界面和相邻金属氧化物具有最低的载流子密度,并且所述体材料具有中间的载流子浓度。
13.如权利要求11所述的半导体器件,其中,所述金属氧化物活性层包括氧化锌(ZnO)、氧化铟锌(IZO)和氧化铟锌镓(IGZO)中的一个,并且选择用于毗邻接合中的材料的特定材料的步骤包括选择来自Al2O3、SiO2、SiN、TaO、MgF2、聚酰亚胺、BCB和光致抗蚀剂中的一个的钝性/惰性材料和来自Al、Zn、Ti、Ta、ITO、Li和Mg中的一个的活性材料。
14.如权利要求11所述的半导体器件,其中,所述金属氧化物活性层小于50nm厚。
15.如权利要求11所述的半导体器件,其中,所述衬底是柔性的。
16.如权利要求11所述的半导体器件,其中,所述第一电绝缘体包括栅极介电层。
17.如权利要求11所述的半导体器件,其中,所述第二电绝缘体包括钝化层。
CN201410187523.1A 2008-07-16 2009-07-14 在衬底上制造半导体器件的方法以及半导体器件 Expired - Fee Related CN104037087B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/173,995 2008-07-16
US12/173,995 US7812346B2 (en) 2008-07-16 2008-07-16 Metal oxide TFT with improved carrier mobility
CN200980127697.6A CN102099938B (zh) 2008-07-16 2009-07-14 具有改进载流子迁移率的金属氧化物tft

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200980127697.6A Division CN102099938B (zh) 2008-07-16 2009-07-14 具有改进载流子迁移率的金属氧化物tft

Publications (2)

Publication Number Publication Date
CN104037087A true CN104037087A (zh) 2014-09-10
CN104037087B CN104037087B (zh) 2017-08-08

Family

ID=41529496

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410187523.1A Expired - Fee Related CN104037087B (zh) 2008-07-16 2009-07-14 在衬底上制造半导体器件的方法以及半导体器件
CN200980127697.6A Expired - Fee Related CN102099938B (zh) 2008-07-16 2009-07-14 具有改进载流子迁移率的金属氧化物tft

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200980127697.6A Expired - Fee Related CN102099938B (zh) 2008-07-16 2009-07-14 具有改进载流子迁移率的金属氧化物tft

Country Status (6)

Country Link
US (1) US7812346B2 (zh)
EP (2) EP2308110A4 (zh)
JP (2) JP5926052B2 (zh)
KR (1) KR20110053961A (zh)
CN (2) CN104037087B (zh)
WO (1) WO2010009128A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679832A (zh) * 2014-12-05 2016-06-15 三星显示有限公司 薄膜晶体管基板及其制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
EP3236504A1 (en) 2009-06-30 2017-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102460713B (zh) 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
CN104835850B (zh) 2009-07-10 2018-10-26 株式会社半导体能源研究所 半导体器件
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011111503A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101808198B1 (ko) 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012018377A2 (en) 2010-07-31 2012-02-09 The Scripps Research Institute Liposome targeting compounds and related uses
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8841665B2 (en) 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
CN104979406B (zh) * 2015-07-31 2018-05-25 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
CN105609564B (zh) * 2016-03-14 2018-12-25 京东方科技集团股份有限公司 一种薄膜晶体管制造方法及薄膜晶体管
KR101914835B1 (ko) * 2016-11-18 2018-11-02 아주대학교산학협력단 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
US10224432B2 (en) * 2017-03-10 2019-03-05 Applied Materials, Inc. Surface treatment process performed on devices for TFT applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133073A (en) * 1996-02-23 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor and method for manufacturing the same, semiconductor device and method for manufacturing the same
CN1516288A (zh) * 2002-12-27 2004-07-28 株式会社半导体能源研究所 半导体器件及其制造方法、层离方法、以及转移方法
CN1735968A (zh) * 2003-01-08 2006-02-15 株式会社半导体能源研究所 半导体器件及其制作方法
WO2008023553A1 (en) * 2006-08-23 2008-02-28 Canon Kabushiki Kaisha Production method of thin film transistor using amorphous oxide semiconductor film

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271458B2 (en) * 2002-04-15 2007-09-18 The Board Of Trustees Of The Leland Stanford Junior University High-k dielectric for thermodynamically-stable substrate-type materials
JP2004335804A (ja) 2003-05-08 2004-11-25 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP4724585B2 (ja) 2006-03-31 2011-07-13 キヤノン株式会社 有機電界発光素子及び発光装置
JP5167560B2 (ja) * 2006-03-31 2013-03-21 日本化薬株式会社 電界効果トランジスタ
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
US7898042B2 (en) 2006-11-07 2011-03-01 Cbrite Inc. Two-terminal switching devices and their methods of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133073A (en) * 1996-02-23 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor and method for manufacturing the same, semiconductor device and method for manufacturing the same
CN1516288A (zh) * 2002-12-27 2004-07-28 株式会社半导体能源研究所 半导体器件及其制造方法、层离方法、以及转移方法
CN1735968A (zh) * 2003-01-08 2006-02-15 株式会社半导体能源研究所 半导体器件及其制作方法
WO2008023553A1 (en) * 2006-08-23 2008-02-28 Canon Kabushiki Kaisha Production method of thin film transistor using amorphous oxide semiconductor film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679832A (zh) * 2014-12-05 2016-06-15 三星显示有限公司 薄膜晶体管基板及其制造方法
CN105679832B (zh) * 2014-12-05 2021-07-06 三星显示有限公司 薄膜晶体管基板及其制造方法

Also Published As

Publication number Publication date
US20100012932A1 (en) 2010-01-21
WO2010009128A1 (en) 2010-01-21
EP3012869A1 (en) 2016-04-27
CN102099938B (zh) 2014-05-21
JP2016105502A (ja) 2016-06-09
US7812346B2 (en) 2010-10-12
JP6306069B2 (ja) 2018-04-04
CN104037087B (zh) 2017-08-08
CN102099938A (zh) 2011-06-15
JP2011528510A (ja) 2011-11-17
EP2308110A1 (en) 2011-04-13
KR20110053961A (ko) 2011-05-24
EP2308110A4 (en) 2011-08-03
JP5926052B2 (ja) 2016-06-01

Similar Documents

Publication Publication Date Title
CN102099938B (zh) 具有改进载流子迁移率的金属氧化物tft
TWI459474B (zh) 金屬氮氧化物薄膜電晶體之覆蓋層
US7943985B2 (en) Oxide semiconductor thin film transistors and fabrication methods thereof
KR101345377B1 (ko) 비정질 ZnO계 TFT의 제조방법
TW201248783A (en) Wiring structure and sputtering target
Lu et al. A comparative study on fluorination and oxidation of indium–gallium–zinc oxide thin-film transistors
US11054707B2 (en) Method of manufacturing via hole, method of manufacturing array substrate, and array substrate
CN110061064B (zh) 一种薄膜晶体管及其制作方法、显示基板、面板、装置
KR101760839B1 (ko) 박막 전극 및 박막 스택을 증착하기 위한 방법
Wang et al. Synergistically enhanced performance and reliability of abrupt metal‐oxide heterojunction transistor
KR101802054B1 (ko) 산화물 박막 트랜지스터 및 그의 제조 방법
US9070779B2 (en) Metal oxide TFT with improved temperature stability
CN110323277B (zh) 场效应晶体管及其制备方法
Wang et al. 24‐2: Distinguished Student Paper: Fluorination for Enhancing the Resistance of Indium‐Gallium‐Zinc Oxide Thin‐Film Transistor against Hydrogen‐Induced Degradation
US11985835B2 (en) Film structure, element, and multilevel element
CN115020242A (zh) 一种增强型晶体管及其制造方法
CN116636014A (zh) 碲基半导体器件的制造方法、由此制造的碲基半导体器件以及薄膜晶体管
CN114759095A (zh) 一种同型异质结复合沟道tft器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191030

Address after: Tortola Island, British Virgin Islands

Patentee after: Fantasy Shine Co.,Ltd.

Address before: California, USA

Patentee before: ABC Services Group Co.

Effective date of registration: 20191030

Address after: California, USA

Patentee after: ABC Services Group Co.

Address before: California, USA

Patentee before: CBRITE Inc.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170808

Termination date: 20210714

CF01 Termination of patent right due to non-payment of annual fee