CN1516288A - 半导体器件及其制造方法、层离方法、以及转移方法 - Google Patents

半导体器件及其制造方法、层离方法、以及转移方法 Download PDF

Info

Publication number
CN1516288A
CN1516288A CNA2003101242423A CN200310124242A CN1516288A CN 1516288 A CN1516288 A CN 1516288A CN A2003101242423 A CNA2003101242423 A CN A2003101242423A CN 200310124242 A CN200310124242 A CN 200310124242A CN 1516288 A CN1516288 A CN 1516288A
Authority
CN
China
Prior art keywords
film
coating
oxide skin
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101242423A
Other languages
English (en)
Other versions
CN100539190C (zh
Inventor
丸山纯矢
美子
高山彻
平
大野由美子
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1516288A publication Critical patent/CN1516288A/zh
Application granted granted Critical
Publication of CN100539190C publication Critical patent/CN100539190C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Abstract

试验了一种用来在典型为柔性塑料膜的具有柔性的衬底上制作TFT元件的技术。当结构中用光阻挡层或反射层来防止对层离层的损伤时，难以制造透射型液晶显示器件或向下发光的发光器件。在金属膜形成在衬底上的状态下，用物理方法或机械方法分离了衬底与层离膜，且提供了包含包括金属的氧化物膜的层离层和形成在金属膜上的包含硅的膜。具体地说，制作了一种TFT，此TFT借助于在金属膜上形成包括金属的氧化物层；用热处理方法晶化氧化物层；以及在氧化物层中或在氧化物层的二个界面处进行分离而得到。

Description

半导体器件及其制造方法、层离方法、以及转移方法
技术领域
本发明涉及到功能薄膜的层离方法，确切地说是涉及到各配备有各种元件的薄膜或层的层离方法。此外，本发明涉及到用于将分离的薄膜粘合到薄膜衬底的转移方法。还涉及到包含根据转移方法制作的薄膜晶体管(以下成为TFT)的半导体器件及其制造方法。
背景技术
新近，利用制作在配备有绝缘表面的衬底上的半导体薄膜(厚度约为几十nm到几百nm)来制作TFT的技术正受到注意。TFT被广泛地应用于诸如集成电路或电光器件之类的电子器件，且特别被开发作为显示器件的开关元件或驱动电路。
借助于执行切片来得到多个平板，能够大规模生产这种显示器件。多半采用玻璃衬底和石英衬底；但玻璃衬底和石英衬底的缺点是易碎且增大重量。因此，正在试验在典型为柔性塑料膜的柔性衬底上制作TFT元件。
然而，当复杂的多晶硅薄膜被用作TFT的有源层时，在制造工艺中，几百℃高温下的工艺是必须的，致使多晶硅薄膜无法直接形成在塑料膜上。
因此，提出了一种利用其间的分离层将层离层从衬底分离的方法。例如，提供了包含诸如非晶硅、半导体、氮化物陶瓷、或有机聚合物的分离层，并通过衬底将其暴露于激光束；衬底在分离层中被层离等分离(参考文献1：日本专利公开No.10-125929)。此外，有参考文献描述了一种借助于将层离层(称为待要转移的层)粘贴到塑料膜而完成液晶显示器件的例子(参考文献2：  日本专利公开No.10-125930)。在有关柔性显示器的论文中，介绍了各个公司的技术(参考文献3：Nikkei Microdevices，Nikkei Bussiness Publications，pp.71-72，July 1，2002)。
然而，在上述文献所述的方法中，要求采用对光高度透明的衬底。而且，为了赋予足够的能量以通过衬底释放包含在非晶硅中的氢，必须有能量相当高的激光束。这就引起损伤层离层的问题。而且，上述文献描述的结构中，为了防止对层离层的损伤而提供了抗光层或反射层；但在此情况下，就难以制造向下发光的透射液晶显示器件或发光器件。还有，利用上述方法难以分离大面积的层离层。
发明内容
考虑到上述各种问题，提出了本发明，且本发明的目的是提供一种技术，在提供被形成在衬底上的金属膜，且提供形成在金属膜上包含包括上述金属的氧化物膜的层离层和包含硅的薄膜的状态下，利用物理方法或机械方法来执行衬底与层离层之间的分离。具体地说，制作了借助于在金属膜上形成包括上述金属的氧化物层，用热处理方法对上述氧化物层进行晶化，以及在氧化物层的层中或在上述氧化物层二个表面的界面处执行分离而得到的TFT。
根据本发明制作的TFT能够被应用于顶部发射型或底部发射型的任何发光器件，或透射型、反射型、或半透射型的任何液晶显示器件等。
附图说明
图1A-1E示出了根据本发明的层离工艺。
图2示出了本发明的实验样品。
图3A和3B示出了本发明的实验样品A的TEM照片和框架格式。
图4A和4B示出了本发明的实验样品B的TEM照片和框架格式。
图5A和5B示出了本发明的实验样品C的TEM照片和框架格式。
图6A和6B示出了本发明的实验样品D的TEM照片和框架格式。
图7A和7B示出了本发明的实验样品E的TEM照片和框架格式。
图8A和8B示出了本发明的实验样品A的EDX光谱和定量结果。
图9A和9B示出了本发明的实验样品B的EDX光谱和定量结果。
图10A和10B示出了本发明的实验样品C的EDX光谱和定量结果。
图11A-11D示出了本发明的实验样品。
图12A和12B示出了本发明的实验样品1的TEM照片和框架格式。
图13A和13B示出了本发明的实验样品2的TEM照片和框架格式。
图14A和14B示出了本发明的实验样品3的TEM照片和框架格式。
图15 A和15B示出了本发明的实验样品4的TEM照片和框架格式。
图16A-16C示出了本发明的实验样品A-C的XPS测量。
图17A-17F是其中图16A-16C所示XPS测量被标准化的图。
图18A-18C示出了本发明的实验样品A-C的XPS测量。
图19A和19B示出了根据本发明分离之后的衬底侧的TEM照片和框架格式。
图20A和20B示出了根据本发明分离之后的半导体薄膜侧的TEM照片和框架格式。
图21示出了本发明的样品A的SIMS。
图22示出了本发明的样品B的SIMS。
图23示出了本发明的样品C的SIMS。
图24A和24B示出了根据本发明分离之后的XPS测量。
图25A和25B示出了图24A和24B所示XPS测量的波形分析。
图26A和26B示出了根据本发明制作的发光器件。
图27A和27B示出了根据本发明制作的液晶显示器件。
图28示出了根据本发明制作的CPU。
图29A-29E示出了根据本发明制作的电子器件。
图30A和30B示出了本发明的实验结果。
图31示出了本发明的实验结果。
图32示出了本发明的实验结果。
具体实施方式
参照附图来解释根据本发明的实施方案模式。
实施方案模式1
首先，如图1A所示，金属膜11被形成在第一衬底10上。然后注意，具有承受叠层工艺的刚性的任何衬底，例如玻璃衬底、石英衬底、陶瓷衬底、硅衬底、金属衬底、或不锈钢衬底，能够被用作第一衬底。选自W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir的元素；主要包含其合金材料或化合物材料的单层；或其叠层，能够被用作金属膜。可以用溅射方法，以金属作为靶，将金属膜形成在第一衬底上。注意，金属膜的膜厚度为10-200nm，最好为50-75nm。
可以用被氮化的金属膜(金属氮化物膜)来代替金属膜。还可以将氮和氧掺入到金属膜。例如，可以对金属膜进行氮或氧的离子注入，或者可以在氮或氧气氛的成膜工作室中用溅射方法来形成金属膜。而且，氮化物金属可以被用作靶。
于是，当上述金属的金属合金(例如W和Mo的合金WxMo1-x)被用作金属膜时，诸如第一金属(W)和第二金属(Mo)的多个靶，或第一金属(W)与第二金属(Mo)的合金靶，被排列在成膜工作室中，从而用溅射方法形成金属膜。
当用溅射方法形成金属膜时，衬底外围的膜厚度有时变得不均匀。因此，最好用干法腐蚀方法清除外围部分的膜；此时，可以在第一衬底10与金属膜11之间形成大致100nm的诸如SiON膜或SiNO膜的绝缘膜，使第一衬底不被腐蚀。
借助于如上所述恰当地设定金属膜的形成，层离过程能够被控制，并扩大了工艺范围。例如，当采用金属合金时，借助于控制合金的各个金属的组分比率，能够控制是否使用热处理以及热处理的温度。
层离层12被形成在金属膜11上。层离层具有用来在金属膜11上形成包括上述金属的氧化物层的氧化物膜以及半导体膜。层离层的半导体膜可以处于这样一种状态，其中，TFT、有机TFT、薄膜二极管、包含硅的PIN结的光电传感器、硅电阻器、传感器元件(典型为采用多晶硅的压敏指纹扫描仪)之类在所希望的制造工艺中被制作。
可以用溅射方法或CVD方法来形成氧化硅、氮氧化硅等作为氧化物膜。顺便说一下，氧化物膜的厚度最好二倍大于金属膜11的厚度。此处，用溅射方法，利用硅靶，氧化硅膜被形成为具有150-200nm的厚度。
在本发明中，当氧化物膜被形成时，包括上述金属的氧化物层被形成在金属膜(未示出)上。此氧化物层可以被形成为膜厚度为0.1nm到1微米，优选是0.1nm到100nm，0.1nm到5nm更好。
上述方法之外的形成氧化物层的另一种方法可以采用借助于对具有硫酸、盐酸或硝酸的水溶液；其中硫酸、盐酸或硝酸与过氧化氢被混合的水溶液；或臭氧水进行处理而得到的薄氧化物膜。作为另一变通，可以用在氧气氛中等离子体处理方法，或借助于用紫外线在含氧的气氛中产生臭氧，来进行氧化，或可以借助于在洁净炉子中于大约200-350℃下进行加热，来形成薄的氧化物膜。
在层离层12中，最好特别是在半导体膜下方提供包含诸如SiN或SiON的氮化物的绝缘膜作为基底膜，以便防止杂质或渗透金属膜或衬底外部的垃圾的浸入。
然后，在380-410℃，例如400℃下进行热处理。借助于这一热处理，氧化物层被晶化，且包含在层离层12中的氢，确切地说是半导体膜的氢被扩散。半导体器件制造工艺中的热处理可以与上述步骤的热处理同时进行，从而减少了工艺数目。当形成非晶半导体膜并用加热炉或用激光辐照方法来形成结晶半导体膜时，可以执行至少500℃的热处理来进行晶化，从而扩散氢以及形成结晶的半导体膜。
如图1B所示，利用第一粘合材料(键合材料)14，固定层离层12的第二衬底13被粘贴到层离层12。注意，最好用刚性高于第一衬底10的衬底作为第二衬底13。例如，诸如可紫外层离的粘合剂的可层离粘合剂或用热清除的可热层离的粘合剂；可溶于水的粘合剂；或双面胶带，最好被用作第一键合材料14。
接着，利用物理方法来分离配备有金属膜11的第一衬底10(图1C)。虽然未示出，但由于图示出了框架格式，故分离发生在晶化的氧化物层中或氧化物层二个表面的界面处，亦即在氧化物层与金属膜之间的界面处或氧化物层与层离层之间的界面处。于是，层离层12能够从第一衬底10被分离。
如图1D所示，用第二键合材料15，将被分离的层离层12粘贴到是为转移体的第三衬底16。诸如环氧树脂粘合剂、树脂添加剂、双面胶带之类的可紫外线固化的树脂，可以被用作第二键合材料15。注意，当第三衬底的表面是粘合剂时，可以不必使用第二键合材料。而且，可以用第三衬底覆盖层离层12的侧表面。具有柔性和薄膜厚度的衬底(这种衬底以下被称为薄膜衬底)，例如诸如聚碳酸酯、多芳基化合物、聚醚砜衬底的塑料衬底；聚四氟乙烯衬底；或陶瓷衬底，可以被用作第三衬底16。
随后，清除第一键合材料14，并层离第二衬底13(图1E)。具体地说，可以执行紫外线辐照、热处理、或水洗，来层离第一键合材料。而且，有可能用氩气和氧气来执行等离子体清洗或钟罩清洁清洗。
配备有适合各种用途的TFT的多个层离层，可以被转移到待要成为转移体的第三衬底。例如，象素区的TFT和驱动电路的TFT的层离层可以被形成，且然后被转移到第三衬底的预定区域。
被制作在如上得到的薄膜衬底上的TFT等，能够被用作发光器件和液晶显示器件的半导体元件。
借助于在层离层12上形成发光元件，然后形成待要成为包封剂的保护膜，制作了发光器件。当发光元件被制作在层离层12上时，由于配备有TFT的薄膜衬底是柔性的，故用诸如胶带之类的键合材料，层离层可以被固定到另一个玻璃衬底，从而用真空淀积方法形成各个发光层。注意，发光层、电极和保护膜被相继形成而不暴露于大气是优选的。
制作发光器件的顺序没有特别的限制，可以采用下列顺序：发光元件被形成在层离层上；粘合第二衬底；分离具有发光元件的层离层，并将其粘贴到用作第三衬底的薄膜衬底。而且，在形成发光元件之后，整个器件可以在设计得更大的用作第三衬底的薄膜衬底中被弯曲。
当制造液晶显示器件时，在分离第二衬底之后，用密封材料将反衬底粘合，并可以将液晶材料注入其间。制作液晶显示器件的顺序没有特别的限制，也可以采用下列顺序：第二衬底被粘合作为反衬底；粘合第三衬底；并将液晶注入其间。
当制造液晶显示器件时，通常形成或撒布间隔体来保持衬底间距；但为了保持柔性衬底与反衬底之间的间距，可以形成或撒布具有大约3倍量的间隔体。而且，这些间隔体最好被形成得比应用于一般玻璃衬底的更柔软。而且，必须将间隔体固定成不会由于薄膜衬底是柔性的而运动。
利用这种层离方法，TFT等能够被制作在柔性薄膜衬底上，在整个表面上获得层离和高成品率。此外，在本发明中，激光器等引起的负荷不被加到TFT上。这样，具有TFT等的发光器件、液晶显示器件、或其它的显示器件就变薄，即使跌落也不容易破损，且重量轻。而且，在弯曲表面上或以畸形显示也变得有可能。提供在根据本发明形成的薄膜衬底上的TFT，能够达到显示装置的扩大以及大规模生产。本发明使第一衬底能够重复使用，并借助于采用低成本的薄膜衬底而达到显示装置的成本降低。
实施方案
下面描述本发明的实验结果、根据本发明制造的发光器件、液晶显示器件、以及其它电子器件。
[实施方案1]
在本实施方案中，将描述层离实验的结果以及透射电子显微镜(TEM)的检查观测。
首先，对于图2所示的样品，作为衬底的AN 100玻璃衬底(126×126mm2)与作为金属膜的用溅射方法淀积的主要由钨组成的薄膜(以下称为W膜)，被层叠。然后，用溅射方法淀积的作为保护膜形成层离层的二氧化硅膜、用CVD方法淀积的作为基底膜的SiON膜、以及用CVD方法淀积的作为半导体膜的非晶硅膜，被层叠在其上。
在上述样品中，对其不执行热处理的样品是A，对其在220℃下执行1小时热处理的另一个样品是B，而对其在500℃下执行1小时然后在550℃下执行4小时热处理的其它样品是C。用TEM对各个样品进行观测。结果被示于图3A-5A中。对应于各个TEM照片(TEM照片像)的框架格式被示于图3B-5B中。
发现在用作金属膜的W膜202与保护膜203之间形成了一个界面。注意，此层不总是一个完整的层，某些情况下被分散开。
执行EDX测量，以便确定层的组成。图8A-10B示出了对样品A-C的EDX测量的光谱和定量结果。注意，Al和Mo的峰值是测量过程中样品固定夹具造成的。图8A-10B中的结果表明在层(以下称为氧化物层)中存在钨和氧。
在对图3A-5A中的TEM照片进行比较的过程中，发现样品C具有沿特定方向排列的晶格。还发现A和B的氧化物层具有大约3nm的膜厚度；同时，样品C的氧化物层被形成为具有甚至更薄的厚度(至多3nm)。
对样品A-C的这些层离实验的结果表明，仅仅其中氧化物层具有晶格的样品C才能够被分离。
图6A和7A示出了图2所示的在400℃下热处理1小时之后待要成为样品D的样品的TEM照片以及图2所示的在430℃下热处理1小时之后待要成为样品E的样品的TEM照片。图6B和7B示出了对应于各个TEM照片的框架格式。注意，施加到样品D的温度400℃可望是晶化的边界温度，亦即能够引起分离的边界温度。
图6A和6B示出了晶格被形成在样品D中部分氧化物层上以及晶格被形成在样品E中整个氧化物层上。
作为上述样品D和E的层叠实验结果，发现仅仅样品E被分离。
上述层离实验的结果和TEM照片表明，氧化物层被形成在金属膜与保护膜之间的界面处，且氧化物膜大致在400℃下开始出现晶化。当氧化物层具有结晶性时，就认为是可能出现分离的状态。亦即发现需要形成金属膜上的氧化物膜，具体地说是提供在W膜上的包含W的氧化物层。
因此，由于在氧化物层被晶化的样品中分离是可能的，故当用热处理来晶化氧化物膜时，就产生晶体畸变剂晶格缺陷(点缺陷，线缺陷，面缺陷(例如由氧空位聚集形成的结晶学切平面造成的面缺陷)，膨胀缺陷)，且认为分离从其界面发生。
[实施方案2]
接着，在制造保护膜的不同条件下，即当W膜上的保护膜不存在或存在的情况被改变时，进行层离实验。
如图11A-11D所示，制备了：借助于相继层叠用CVD方法形成在衬底300上的SiON膜301和用溅射方法形成的W膜302而形成的样品1(图11A)；包含利用溅射方法用氩气形成在W膜上的硅膜303作为保护膜的样品2(图11B)；包含利用溅射方法用氩气和氧气形成的二氧化硅膜304来代替硅膜的样品3(图11C)；以及包含利用CVD方法用硅烷气体和氮气形成的二氧化硅膜305的样品4(图11D)。
图12A-15A示出了各个样品1-4的剖面的TEM照片。图12B-15B示出了对应于各个TEM照片的框架格式。
如图12A-15A所示，在样品3中，氧化物层被形成在W膜上；但在其它样品中不形成氧化物层。注意，天然氧化物膜被形成在样品1中；但膜厚度是如此之薄，以致于在TEM照片中此膜未被清楚地显现。
此氧化物层被认为由于制作样品3时所用的氧气而被形成在W膜上。另一方面，当在样品2中形成保护膜时，认为仅仅使用了氩气，致使氧化物层不形成在W膜上。当考虑到膜厚度时，形成在样品3中的氧化物层被认为不同于形成在样品1中的天然氧化物膜。可以想像当保护膜开始形成时，氧化物层就被形成。
而且，至于样品4，用CVD方法，二氧化硅膜被形成在W膜上，借以可以形成氧化物层；但如图15A所示，氧化物层未被观察到。
此处考虑其中形成氧化物层的样品3和样品4。与样品3中二氧化硅膜制造工艺中所用的源气体相比，CVD方法所用的用来形成样品4的二氧化硅膜的硅烷气体包含有氢。亦即，由于存在氢，故氧化物层被设计成不形成在样品4中。因此，虽然氧化物层被形成在W膜上，但样品4的状态能够被认为由于氢而被改变了。
作为上述情况的结果，可以想像，当保护膜被形成在金属膜上时，不同于天然氧化物膜的氧化物层被形成。注意，当采用W膜时，认为氧化物层最好约为3nm厚。而且最好形成不含氢的保护膜，从而确定无误地形成氧化物膜。
根据上述结果，为了执行层离，认为必须在金属层上形成包括上述金属的氧化物层(金属氧化物层)用来执行层离。确切地说，当W膜被用作金属膜时，发现必须至少在400℃下进行热处理，从而晶化厚度约为3nm的氧化物层。而且，根据实验结果，发现要使氧化物层的晶化到处扩展，故最好至少在430℃下进行热处理。
而且发现，当保护膜被形成时，金属层上的上述金属氧化物层被形成，并在不包括氢或氢的浓度低的状态下形成保护膜，是可取的。当W膜被给定为具体例子时，发现最好利用溅射方法，用包含氧气的源气体来形成保护膜。
[实施方案3]
在本实施方案中，将用TEM示出对衬底侧和非晶半导体膜侧上的氧化物层在分离之后的观察结果。
用溅射方法，厚度为50nm的W膜被形成在玻璃衬底上；然后用溅射方法，形成厚度为200nm的氧化硅膜；随后用等离子体CVD方法，形成厚度为100nm的氮氧化硅膜作为基底膜；并用等离子体CVD方法，形成厚度为50nm的非晶膜作为半导体膜。然后，在500℃下进行1小时热处理以及在550℃下进行4小时热处理；利用环氧树脂作为粘合剂来粘合石英衬底；并用物理方法进行分离。此时的W膜和衬底侧上的氧化物层的TEM照片被示于图19A和19B。半导体膜上的氧化物层和氮氧化硅膜的TEM照片被示于图20A和20B。
在图19A和19B中，氧化物层仍然不均匀地保留在金属膜上。因此，如图20所示，氧化物层仍然不均匀地保留在氧化硅膜上。二个照片表明分离发生在氧化物层中或氧化物层的界面处，且氧化物层仍然不均匀地粘合到金属膜和氧化硅膜。
[实施方案4]
在本实施方案中，示出了用XPS(X射线光电子谱术)方法考察氧化物层组成的结果。
图16A-16C分别示出了样品A-C的结果。在图16A-16C中，水平刻度示出了深度方向(氧化物层内部被离子溅射暴露。探测到1％原子比的钨的情况是位置1；探测到2％原子比的钨的情况是位置2；而探测到3％原子比的钨的情况是位置3)，垂直刻度示出了所占键比率(％)。
当对图16A-16C进行比较时，与样品A和B相比，样品C中用圆圈示出的钨(W)的相对比率更高。亦即，样品C具有高的钨比例和低的氧化钨比例。
图17A-17F示出了图16A-16C的数据的标准化结果。图17A和17D对应于样品A的结果。图17B和17E对应于样品B的结果。图17C和17F对应于样品C的结果。图17A-17C示出了其中WO3为1，而其它组分的所占键比率被标准化的曲线。图17D-17F示出了其中WO2为1，而其它组分的所占键比率被标准化的曲线。
当对图17A-17C进行比较时，与样品A和B相比，样品C中用叉号示出的WO2的相对比率更高。亦即，样品C具有高的O2比例，且随着深度从位置1增大到位置3，WO2的比例变得更高。而且，样品C具有低的WOx比例，且发现随着深度从位置1增大到位置3，WO2的比例变得更低。当对图17D-17F进行比较时，样品A和B具有至少2％的WO2含量，同时，样品C具有至多2％的含量。如从WO3的标准化曲线可见，与样品A和B相比，样品C具有较高的WO2比例。
图18A-18C示出了当探测到1％原子比的钨(位置1)且氧化物层内部被离子溅射暴露时观察到的键能和光谱的波形分析。图18A示出了样品A在4分钟15秒溅射工艺之后的结果。图18B示出了样品B在4分钟溅射工艺之后的结果。图18C示出了样品C在5分钟溅射工艺之后的结果。在图18A-18C中，至于各个4种状态：W1(钨W)，W2(氧化钨WOx，x接近2)，W3(氧化钨WOx，2＜x＜3)，以及W4(氧化钨WO3等)，面积比率(％)等于组分比率。
表1示出了从图18A-18C得到的样品A-C的各个状态W1-W4的面积比率。表1还用比率示出了其中W2和W3对W4被标准化了的曲线。在表1中，样品A和B具有10％的W1比例，而样品C的比例高达35％。亦即，样品C具有高的钨比例和低的氧化钨比例。根据标准化数值，发现样品C与样品A和B相比，在氧化钨中具有高的W2(WO2)比例。
样品C具有高的W2(WO2)组分比率，且认为氧化物层的组分由于热处理而被改变。因此，W4(WO3)的组分被改变到W2(WO2)或W3(WOx)，并可想像由于晶体结构的这种差别而分离发生在不同的晶体结构之间。
                                                   表1
样品 深度 W1 W2 W3 W4 在各种状态下对WO3标准化的WOx
  W2   W3   W4
  A 位置1   9.57   18.91  24.58   46.94   40.29％   52.36％   100.00％
位置2   12.54   18.83  22.19   46.44   40.55％   47.78％   100.00％
位置3   14.45   20.49  21.49   43.57   47.03％   49.32％   100.00％
  B 位置1   11.32   19.68  22.42   46.58   42.25％   48.13％   100.00％
位置2   14.57   19.15  21.91   44.38   43.15％   49.37％   100.00％
位置3   15.46   21.2  22.17   41.18   51.48％   53.84％   100.00％
  C 位置1   35.51   16.37  16.13   32   51.16％   50.41％   100.00％
位置2   37.44   17.2  15.8   29.57   58.17％   53.43％   100.00％
位置3   40.94   17.43  13.3   28.33   61.52％   46.95％   100.00％
接着，用XPS测量分离之后的衬底侧和分离之后的半导体膜侧。图24A和24B示出了光谱测量和光谱的波形分析。而且，样品1的XPS测量及其波形分析被一起示出，以便比较氧化物层和天然氧化物膜。
图24和24B各示出了XPS测得的被分离表面的光谱。图24A示出了半导体膜侧的被分离表面的光谱。图24B示出了衬底侧的被分离表面的光谱。
表2示出了从图24A和24B得到的被探测到的元素和定量结果。表2表明保留在衬底侧上的钨为保留在半导体膜侧上的钨的大约10倍。
                          表2
随后，图25A示出了半导体膜侧上的光谱的波形分析。图25B示出了衬底侧上的光谱的波形分析。在图25A和25B中，至于各个4种状态：W1(钨W)，W2(氧化钨WOx，x接近2)，W3(氧化钨WOx，2＜x＜3)，以及W4(氧化钨WO3等)，面积比率(％)等于组分比率。
其中形成了天然氧化物膜的样品1的光谱，被示于图31的XPS测量中。此光谱的波形分析被示于图32中。在样品1中各种状态的面积比率和各个样品中对W4标准化了的W2与W3的强度比率，被示于表3中。而且，半导体膜侧表面的测量与衬底侧表面的测量被一起示于表3中。
                                            表3
样品 W1 W2 W3 W4   在各种状态下对W4标准化的强度
 W2   W3   W4
  样品1  69.54  6.42  1.03  23.01  27.90％   4.48％   100.00％
  层离之后的半导体膜侧 0 0 16.48 83.52 0.00％ 19.73％ 100.00％
  层离之后的衬底侧 43.52 5.04 9.53 41.91 12.03％ 22.74％ 100.00％
而且，图30A示出了基于表1和3的W1和W4中各个组分的强度比率。图30B示出了对W4标准化了的W2和W3的强度比率。
分离之后半导体膜侧的所占键比率如下：W1和W2为0％，W3为16％，W4为84％；同时，在衬底侧上，W1为44％，W2为5％，W3为10％，而W4为46％。发现样品1中天然氧化物膜的所占键比率如下：W1为70，W2为6，W3为1，而W4为23。
此外，发现与其它样品相比，样品1中的W1(钨)比例更高。还发现W2-W4(氧化物)的比例低，而W3的比例明显地低。
发现在分离之后，与样品C中的WO2相比，半导体膜侧和衬底侧上的WO2总量更低。因此，能够认为分离之前的氧化物层状态在能量上是活跃的(不稳定的)，且W4(WO3)以及天然氧化物膜成为主要组分，从而在分离之后稳定了状态。
当用图30A和30B对能够被分离的样品C以及其中形成了天然氧化物膜的样品1进行比较时，发现样品C包含更多的W2-W4(氧化物)。
因此，当在氧化物层与金属膜之间的界面处，在氧化物层与氧化硅膜之间的界面处，或在氧化物层的层中进行分离时，发现所有的W1(金属W)和W2(WOx，x接近2)保留在衬底侧上；2/3的W4(WO3等)保留在半导体膜侧上；且其1/3保留在衬底侧上。而且，发现氧化物层与天然氧化物膜的组分比率彼此不同。于是认为在氧化物层的层中，特别是在WO2与WOx之间或在WO2与WO3之间的界面处，能够容易地进行分离。因此，在实验中，WO2不保留在半导体膜侧上，而是粘合到衬底侧；然而，WO2有可能粘合到半导体膜侧而不存在于衬底侧上。
[实施方案5]
在本实施方案中，用图21-23来描述对样品A-C执行的二次离子组分分析方法(SIMS)的结果。
当提到非晶硅膜中的氢分布时，样品A和B中的氢浓度约为每立方厘米1.0×1022原子，而样品C中的氢浓度约为每立方厘米1.0×1020原子，几乎是样品A和B的2倍。当观察氮氧化硅膜(SiON)和氧化硅膜(SiO2)时，显示了不均匀的浓度分布，例如在样品A和B中倾向于在0.2微米深度附近降低。另一方面，样品C显示沿深度方向均匀的浓度分布而没有降低的倾向。于是，比样品A和B更多的氢存在于样品C中。根据上述结果，认为氢的离化效率是不同的，且样品C的表面组分比率不同于样品A和B。
接着，当提到氧化硅膜(SiO2)与W膜之间界面处的氮浓度时，样品A和B中的氮浓度约为每立方厘米1.0×1021原子，而样品C中的氮浓度约为每立方厘米6.5×1021原子，大约比样品A和B的浓度大1个数量级。因此，与样品A和B相比，样品C在氧化硅膜(SiO2)与W膜之间界面处具有氧化物层的不同组分。
[实施方案6]
在本实施方案中，参照图26A和26B来描述根据本发明的层离方法的配备有制造在薄膜衬底上的TFT的发光器件。
图26A示出了发光器件的俯视图；信号线驱动电路1201、扫描线驱动电路1203、以及象素区1202，被提供在薄膜衬底1210上。
图26B示出了发光器件沿A-A’线的剖面，且氧化物层1250被其间的键合材料1240提供在薄膜衬底1210上。注意，氧化物层可以是分散的而不是被形成为薄膜衬底背面上的一个层。当如上述实施方案所述，W膜被用作金属膜时，氧化物层具体用作包含钨作为主要组分的氧化物WO3。
示出了形成在薄膜衬底上的配备有包含n沟道TFT 1223和p沟道TFT 1224的CMOS电路的信号线驱动电路1201。形成信号线驱动电路或扫描线驱动电路的TFT可以由CMOS电路、PMOS电路、或NMOS电路组成。而且，在本实施方案中，示出了其中信号线驱动电路和扫描线驱动电路被形成在衬底上的一种内置驱动器类型；但各个电路可以被代之以形成在衬底外部。
而且，示出了包含开关TFT 1221和电流控制TFT 1212且还包含覆盖TFT的预定位置处的窗口的绝缘膜1214；连接到电流控制TFT1212布线之一的第一电极1213；提供在第一电极上的有机化合物层1215；包含提供成与第一电极相对的第二电极1216的发光元件1218；以及包含用来防止水或氧引起的发光元件退化的保护层1217的象素区1220。
由于其中第一电极1213接触到电流控制TFT 1212的漏的结构，故希望至少第一电极1213的底部由能够与半导体膜的漏区形成欧姆接触的材料来形成，或由在包含有机化合物的表面中具有大的功函数的材料来形成。例如，当采用氮化钛膜/包含大比例铝的膜/氮化钛膜的三层结构时，能够得到低的布线电阻和形成良好欧姆接触的性能。而且，第一电极1213可以是氮化钛膜的单层或具有3层以上的叠层。而且，利用透明导电膜作为第一电极1213，能够制造双面发射型的发光器件。
绝缘膜1214可以由有机树脂膜或包含硅的绝缘膜制成。此处，正性光敏丙烯酸膜被用作绝缘膜1214。
绝缘膜1214的顶部边沿和底部边沿最好被形成为具有一定曲率的弯曲的表面，从而改善包含有机化合物和第二电极的发光层的覆盖。例如，当正性光敏丙烯酸膜被用作绝缘膜1214时，绝缘膜1214的顶部边沿最好仅仅具有曲率为0.2-3微米的弯曲表面。而且，无论光照下成为不溶于腐蚀剂的负性还是光照下成为可溶于腐蚀剂的正性，都能够被采用。
而且，可以用保护膜来覆盖绝缘膜1214。此保护膜可以是利用成膜系统用溅射(直流系统或射频系统)或远程等离子体方法得到的氮化铝膜；氮氧化铝膜；诸如包含大比例氮化硅或氮氧化硅的氮化硅膜之类的绝缘膜；或包含大比例碳的薄膜。保护膜的膜厚度尽可能小，致使光能够透过保护膜，是可取的。
包含有机化合物的层被选择性地形成在第一电极1213上，其中利用使用蒸发掩模的蒸发方法或喷墨方法，得到了R、G、B的发光。而且，第二电极被形成在包括有机化合物1215的层上。
当发光元件1218发射白色光时，需要形成由彩色层和黑色掩模组成的滤色器。
第二电极1216通过提供在连接区中绝缘膜1214上的窗口(接触)被连接到连接布线1208。连接布线1208被各向异性导电树脂(ACF)连接到柔性印刷电路(FPC)1209。从作为外部输入端口的FPC 1209接收视频信号和时钟信号。此处仅仅示出了FPC；但印刷布线板(PWB)可以被固定到FPC。
当FPC借助于施加压力或热利用ACF被连接时，要注意的是，应该防止由热引起的衬底柔性或软化造成的破裂。例如，硬度大的衬底可以被排列在与薄膜衬底1210粘合FPC的部分相对的部分上作为一种辅助。
衬底的边沿部分配备有密封材料1205，且衬底被粘贴到第二薄膜衬底1204，并被包封。最后用环氧树脂作为密封材料1205。
在本实施方案中，除了玻璃衬底和石英衬底之外，可以采用由FRP(纤维加固的塑料)、PVF(聚氟乙烯)、mylar、聚酯、丙烯酸之类组成的衬底作为用来形成第二薄膜衬底1204的材料。
虽然未示出，但可以用包含诸如聚乙烯醇或乙烯基乙烯醇共聚物之类的有机材料；诸如聚硅氮烷、氧化铝、氧化硅、或氮化硅之类的无机材料；或它们的叠层的势垒膜覆盖薄膜衬底，以便防止水或氧通过薄膜衬底渗透。
保护膜可以被提供在薄膜衬底上，以便在制造工艺中保护薄膜衬底免受药剂影响。可以用紫外线可固化的树脂或热塑树脂作为此保护层。
如上所述，完成了包含提供在薄膜衬底上的TFT的发光器件。根据本发明的包含TFT的发光器件即使在跌落时也不容易破裂，且重量轻。薄膜衬底使得能够扩大发光器件以及大规模生产。
[实施方案7]
在本实施方案中，参照图27A和27B来描述根据本发明的包含用层离方法形成在薄膜衬底上的TFT的液晶显示器件。
图27A示出了液晶显示器件的俯视图；信号线驱动电路1301、扫描线驱动电路1303、以及象素区1302，被提供在第一薄膜衬底1310上。
图27B示出了液晶显示器件沿A-A’线的剖面，且氧化物层1350被其间的键合材料1340形成在薄膜衬底1310上。注意，氧化物层可以是分散的而不是被形成为薄膜衬底背面上的一个层。当如上述实施方案所述，W膜被用作金属膜时，氧化物层具体用作包含钨作为主要组分的氧化物WO3。
配备有包含n沟道TFT 1323和p沟道TFT 1324的CMOS电路的信号线驱动电路1301，被形成在薄膜衬底上。形成信号线驱动电路或扫描线驱动电路的TFT可以由CMOS电路、PMOS电路、或NMOS电路组成。而且，在本实施方案中，示出了其中信号线驱动电路和扫描线驱动电路被形成在衬底上的一种内置驱动器类型；但各个电路可以被形成在衬底外部。
而且，示出了配备有包含开关TFT 1321和保留体积1312且还包含覆盖TFT的预定位置处的窗口的层间绝缘膜1314。
定向膜1317被提供在层间绝缘膜1314上，并用摩擦方法对其进行处理。
第二薄膜衬底1304被制备成反衬底。第二薄膜衬底1304在被树脂之类分隔成矩阵形式的区域内配备有RGB的滤色器1330、反电极1316、以及被摩擦方法处理了的定向膜1317。
偏振片1331被提供在第一和第二薄膜衬底上，并被密封材料1305粘合。液晶材料1318被注入到第一与第二薄膜衬底之间。虽然未示出，但恰当地提供了间隔体，以便保持第一与第二薄膜衬底之间的间隙。
虽然未示出，但可以用包含诸如聚乙烯醇或乙烯基乙烯醇共聚物之类的有机材料；或诸如聚硅氮烷、或氧化硅之类的无机材料；或它们的叠层的势垒膜覆盖薄膜衬底，以便防止水或氧通过薄膜衬底渗透。
可以提供保护膜，以便在制造工艺中保护薄膜衬底免受药剂的影响。可以用紫外线可固化的树脂或热塑树脂作为此保护层。
如在图26A和26B中那样，布线和柔性印刷电路(FPC)被各向异性导电树脂(ACF)连接到一起，且接收视频信号和时钟信号。注意，借助于施加压力或热与FPC的连接需要注意防止产生破裂。
如上所述，完成了包含提供在薄膜衬底上的TFT的液晶显示器件。根据本发明的包含TFT的液晶显示器件即使在跌落时也不容易破裂，且重量轻。薄膜衬底使得能够扩大发光器件以及大规模生产。
[实施方案8]
下面参照图28来描述根据本发明的一个实施方案。在本实施方案中，将解释具有象素区的平板、用来控制象素区的驱动电路、以及包含绝缘表面上的控制装置和运算装置的CPU。
图28示出了平板的外貌。此平板具有象素区3000，其中，多个象素在衬底3009上被排列成矩阵。扫描线驱动电路3001，扫描线驱动电路3001用来控制象素区3000、以及信号线驱动电路3002，被提供在象素区3000外围。在象素区3000中，根据馈自驱动电路的信号来显示图象。
反衬底可以仅仅被提供在象素区3000以及驱动电路3001和3002上，或可以被提供在整个表面上。注意，可能产生热的CPU最好邻近配备有热沉。
而且，平板还具有VRAM 3003(视频随机存取存储器)，用来控制VRAM 3003外围处的驱动电路3001和3002以及译码器3004和3005。此外，平板具有RAM(随机存取存储器)3006、RAM 3006外围处的译码器3007、以及CPU 3008。
形成衬底3009上的电路的所有元件，由场效应迁移率和开态电流比非晶半导体更高的多晶半导体(多晶硅)形成。因此，多个电路能够被制作成一个绝缘表面上的集成电路。首先，象素区3000、驱动电路3001和3002、以及其它电路被形成在支持衬底上，并用根据本发明的层离方法来分离，然后被彼此粘贴，从而得到柔性衬底3009上的集成结构。象素区中多个象素的结构借助于对各个多个象素提供SRAM而被形成，但不局限于此。于是，可以省略VRAM 3003和RAM 3006。
[实施方案9]
本发明能够被应用于各种电子器件。电子器件的例子有：个人数字助理(蜂窝电话，移动计算机、便携式游戏机、电子书等)、摄象机、数码相机、风镜式显示器、显示器、导航系统等。图29A-29E示出了这些电子器件。
图29A示出了一种显示器，它包括框架4001、声音输出单元4002、显示单元4003等。本发明被用于显示单元4003。此显示器包括诸如个人计算机、电视广播、以及广告显示器之类的所有信息显示器。
图29B示出了一种移动计算机，它具有主体4101、记录笔4102、显示单元4103、操作按钮4104、外部接口4105等。本发明被用于显示单元4103。
图29C示出了一种游戏机，它包括主体4201、显示单元4202、操作按钮4203等。本发明被用于显示单元4202。
图29D是一种蜂窝电话，它包括主体4301、声音输出单元4302、声音输入单元4303、显示单元4304、操作开关4305、天线4306等。本发明被用于显示单元4304。
图29E示出了一种电子书阅读器，它包括显示单元4401等。本发明被用于显示单元4401。
由于本发明的应用范围极为广阔，故本发明能够被应用于所有领域的各种电子器件。特别是使器件能够更薄和/或更轻的本发明对于图29A-29E所示的电子器件是非常有效的。
利用根据本发明的层离方法，TFT等能够被制作在柔性薄膜衬底上，由于能够在整个表面上进行分离而得到了高的成品率。而且，在本发明的TFT中不存在激光器等引起的负荷。于是，具有TFT等的发光器件、液晶显示器件的显示单元等能够被制作得薄，即使在跌落时也不容易破裂，且重量轻。而且，能够得到弯曲表面上或畸变形状中的显示。
根据本发明制作的薄膜衬底上的TFT能够得到显示单元的扩大以及大规模生产。本发明使转移之前其上要制作TFT等的第一衬底能够重复使用，从而借助于采用低成本的薄膜衬底而达到了半导体膜的成本降低。

Claims (21)

1.一种半导体器件，它包含：
氧化物膜；
形成在氧化物膜上的包含氮的绝缘膜；
形成在绝缘膜上的半导体膜；以及
与氧化物膜底侧接触形成的金属氧化物层。
2.一种半导体器件，它包含：
氧化物膜；
形成在氧化物膜上的包含氮的绝缘膜；
形成在绝缘膜上的半导体膜；以及
与氧化物膜底侧接触形成的包含大比例钨的氧化物层。
3.一种半导体器件，它包含：
氧化物膜；
形成在氧化物膜上的包含氮的绝缘膜；
提供在绝缘膜上的半导体膜；以及
与氧化物膜底侧接触形成的包含大比例钨的氧化物层。
其中，氧化物层还包含WO3。
4.一种半导体器件，它包含：
形成在薄膜衬底上的氧化物膜；
形成在氧化物膜上的包含氮的绝缘膜；
形成在绝缘膜上的包括杂质区的结晶半导体膜；
连接到杂质区的布线；
连接到布线的第一电极；
形成在第一电极上的第二电极，以发光层插入其间；以及
形成在薄膜衬底与氧化物膜之间的包含大比例金属的氧化物层。
5.一种半导体器件，它包含：
形成在薄膜衬底上的氧化物膜；
形成在氧化物膜上的包含氮的绝缘膜；
形成在绝缘膜上的包括杂质区的结晶半导体膜；
连接到杂质区的布线；
连接到布线的第一电极；
形成在第一电极上的第二电极，以发光层插入其间；以及
形成在薄膜衬底与氧化物膜之间的包含大比例金属的氧化物层和粘合剂。
6.一种半导体器件，它包含：
形成在薄膜衬底上的氧化物膜；
形成在氧化物膜上的包含氮的绝缘膜；
形成在绝缘膜上的包括杂质区的结晶半导体膜；
连接到杂质区的布线；
连接到布线的第一电极；
形成在第一电极上的第二电极，以液晶元件插入其间；以及
形成在薄膜衬底与氧化物膜之间的包含大比例金属的氧化物层。
7.一种半导体器件，它包含：
形成在薄膜衬底上的氧化物膜；
形成在氧化物膜上的包含氮的绝缘膜；
形成在绝缘膜上的包括杂质区的结晶半导体膜；
连接到杂质区的布线；
连接到布线的第一电极；
形成在第一电极上的第二电极，以液晶元件插入其间；以及
形成在薄膜衬底与氧化物膜之间的包含大比例金属的氧化物层和粘合剂。
8.根据权利要求4-7中任何一个的半导体器件，其中金属选自由W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir组成的组中的一种元素其合金材料、以及其化学化合物。
9.根据权利要求1-7中任何一个的半导体器件，其中，氧化物层包含WO2和WO3至少之一。
10.根据权利要求1-7中任何一个的半导体器件，其中，绝缘膜包含SiN、SiON和SiNO至少之一。
11.根据权利要求1-7中任何一个的半导体器件，其中，绝缘膜是半导体膜的基底膜。
12.一种制造半导体器件的方法，它包含下列步骤：
形成包含金属的膜；
在该膜上形成包括该金属的氧化物层；
在该氧化物层上形成半导体膜；以及
分离该膜与该半导体膜，
其中，分离出现在氧化物层的层中或氧化物层与同氧化物层接触的膜之间的界面处。
13.一种制造半导体器件的方法，它包含下列步骤：
形成包含金属的膜；
在该膜上形成氧化物膜；
在氧化物膜上形成半导体膜；以及
分离该膜与半导体膜，
其中，当形成氧化物膜时，与该膜相接触形成包括金属的氧化物层，
其中，分离出现在氧化物层的层中或氧化物层与同氧化物层接触的膜之间的界面处。
14.一种制造半导体器件的方法，它包含下列步骤：
在衬底上形成包含W的膜；
在该膜上形成氧化物膜；
在氧化物膜上形成半导体膜；以及
分离该膜与氧化物膜，
其中，当形成氧化物膜时，与该膜相接触形成包括W的氧化物层，
其中，氧化物层包含WO2和WO3，
其中，分离出现在氧化物层的层中或氧化物层与同氧化物层接触的膜之间的界面处，
其中，在分离之后，存在于与氧化物膜接触的氧化物层侧上的WO3多于WO2，且
其中，在分离之后，存在于与半导体膜接触的氧化物层侧上的WO3多于WO2。
15.一种制造半导体器件的方法，它包含下列步骤：
在衬底上形成包含W的膜；
在该膜上形成包含W的氧化物层；
在氧化物层上形成绝缘膜；
在绝缘膜上形成半导体膜；以及
在氧化物层的层中或氧化物层与同氧化物层接触的膜之间的界面处，从半导体膜分离该膜，
其中，氧化物层包含WO2和WO3，
其中，在分离之后，存在于与衬底接触的氧化物层侧上的WO3多于WO2，且
其中，在分离之后，存在于与半导体膜接触的氧化物层侧上的WO3多于WO2。
16.根据权利要求13-15中任何一个的方法，其中，用热处理方法来晶化氧化物层。
17.一种制造半导体器件的方法，它包含下列步骤：
在第一衬底上形成包含金属的膜；
在膜上形成层离层；
将第二衬底粘贴到层离层；
从第一衬底分离层离层；
将第三衬底粘贴到层离层的底侧；以及
从层离层分离第二衬底，
其中，包括金属的氧化物层被形成在膜上，且
其中，分离出现在氧化物层的层中或在氧化物层与膜之间或氧化物层与层离层之间的界面处。
18.一种制造半导体器件的方法，它包含下列步骤：
在第一衬底上形成包含W的膜；
在该膜上形成层离层；
将第二衬底粘贴到层离层；
从第一衬底分离层离层；
将第三衬底粘贴到层离层的底侧；以及
从层离层分离第二衬底，
其中，包括W的氧化物层被形成在该膜上，且
其中，分离出现在氧化物层的层中或在氧化物层与膜之间或氧化物层与层离层之间的界面处。
19.根据权利要求17和18中任何一个的方法，其中，第三衬底是薄膜衬底。
20.根据权利要求17和18中任何一个的方法，其中，层离层包括薄膜晶体管。
21.根据权利要求13-15、17和18中任何一个的方法，其中，半导体器件被组合到电子器件中，电子器件选自由个人数字助理、蜂窝电话、移动计算机、便携式游戏机、电子图书、摄象机、数码相机、风镜式显示器、显示器、和导航系统。
CNB2003101242423A 2002-12-27 2003-12-29 半导体器件及其制造方法、层离方法、以及转移方法 Expired - Fee Related CN100539190C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP379578/2002 2002-12-27
JP2002379578A JP4373085B2 (ja) 2002-12-27 2002-12-27 半導体装置の作製方法、剥離方法及び転写方法
JP379578/02 2002-12-27

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN2009101614141A Division CN101615593B (zh) 2002-12-27 2003-12-29 半导体器件及其制造方法、层离方法、以及转移方法
CN2009101614137A Division CN101615592B (zh) 2002-12-27 2003-12-29 半导体器件及其制造方法、层离方法、以及转移方法

Publications (2)

Publication Number Publication Date
CN1516288A true CN1516288A (zh) 2004-07-28
CN100539190C CN100539190C (zh) 2009-09-09

Family

ID=32501142

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2009101614141A Expired - Fee Related CN101615593B (zh) 2002-12-27 2003-12-29 半导体器件及其制造方法、层离方法、以及转移方法
CN2009101614137A Expired - Fee Related CN101615592B (zh) 2002-12-27 2003-12-29 半导体器件及其制造方法、层离方法、以及转移方法
CNB2003101242423A Expired - Fee Related CN100539190C (zh) 2002-12-27 2003-12-29 半导体器件及其制造方法、层离方法、以及转移方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN2009101614141A Expired - Fee Related CN101615593B (zh) 2002-12-27 2003-12-29 半导体器件及其制造方法、层离方法、以及转移方法
CN2009101614137A Expired - Fee Related CN101615592B (zh) 2002-12-27 2003-12-29 半导体器件及其制造方法、层离方法、以及转移方法

Country Status (6)

Country Link
US (7) US7723209B2 (zh)
EP (1) EP1435653A3 (zh)
JP (1) JP4373085B2 (zh)
KR (1) KR101088104B1 (zh)
CN (3) CN101615593B (zh)
TW (5) TWI445097B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7588969B2 (en) 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
CN1971885B (zh) * 2005-11-23 2011-03-09 株式会社半导体能源研究所 半导体元件以及半导体元件的制造方法
CN101248519B (zh) * 2005-02-28 2011-08-24 硅源公司 衬底硬化方法及所得器件
CN104037087A (zh) * 2008-07-16 2014-09-10 希百特股份有限公司 在衬底上制造半导体器件的方法以及半导体器件
CN105261593A (zh) * 2006-09-29 2016-01-20 株式会社半导体能源研究所 半导体装置的制造方法
CN105379422A (zh) * 2013-07-16 2016-03-02 夏普株式会社 柔性显示装置的制造方法和柔性显示装置

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444420A (en) * 1987-08-11 1989-02-16 Fujitsu Ltd Opposed matrix type tft panel
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
AU2003292609A1 (en) 2003-01-15 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Separating method and method for manufacturing display device using the separating method
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8048251B2 (en) * 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
US7084045B2 (en) 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8123896B2 (en) * 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP5041686B2 (ja) * 2004-07-30 2012-10-03 株式会社半導体エネルギー研究所 薄膜集積回路の剥離方法および半導体装置の作製方法
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
JP5072210B2 (ja) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100669778B1 (ko) 2004-11-20 2007-01-16 삼성에스디아이 주식회사 기판 및 박막 트랜지스터를 구비한 기판
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8822272B2 (en) 2005-03-28 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
KR100713985B1 (ko) 2005-05-16 2007-05-04 삼성에스디아이 주식회사 박막트랜지스터 및 박막트랜지스터 제조방법
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7972910B2 (en) 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
JP4316558B2 (ja) * 2005-06-28 2009-08-19 三星モバイルディスプレイ株式會社 有機発光表示装置
JP4350106B2 (ja) 2005-06-29 2009-10-21 三星モバイルディスプレイ株式會社 平板表示装置及びその駆動方法
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4916680B2 (ja) * 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
CN102646681B (zh) 2006-10-04 2015-08-05 株式会社半导体能源研究所 半导体器件
EP2076923B1 (en) 2006-10-24 2012-08-15 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device including storage device and method for driving the same
KR100770127B1 (ko) * 2006-11-10 2007-10-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824881B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824880B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR101416876B1 (ko) 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
KR100833738B1 (ko) 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) * 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US7994607B2 (en) 2007-02-02 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5525694B2 (ja) 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR100947435B1 (ko) 2008-03-25 2010-03-12 삼성모바일디스플레이주식회사 플렉서블 디스플레이 및 그 제조 방법
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US8576209B2 (en) 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101882887B1 (ko) 2009-09-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
US20120044445A1 (en) * 2010-08-17 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Device and Manufacturing Method Thereof
JP5852810B2 (ja) 2010-08-26 2016-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20120042151A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
KR20150120376A (ko) * 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
US9624597B2 (en) 2013-06-13 2017-04-18 Yan Ye Methods and apparatuses for delaminating process pieces
KR102100880B1 (ko) * 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
TWI685026B (zh) 2013-08-06 2020-02-11 日商半導體能源研究所股份有限公司 剝離方法
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
JP5978199B2 (ja) * 2013-12-25 2016-08-24 株式会社半導体エネルギー研究所 発光装置
JP6473931B2 (ja) 2014-05-29 2019-02-27 パナソニックＩｐマネジメント株式会社 支持基板付き樹脂基板、及び、その製造方法、並びに、その樹脂基板を用いた電子デバイス
KR102368997B1 (ko) 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
US10014383B2 (en) * 2014-12-17 2018-07-03 Infineon Technologies Ag Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device
JP6154442B2 (ja) * 2015-08-19 2017-06-28 株式会社半導体エネルギー研究所 発光装置
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
WO2018020333A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
KR102425705B1 (ko) 2016-08-31 2022-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP6981812B2 (ja) 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN107742628A (zh) * 2017-09-12 2018-02-27 奕瑞影像科技（太仓）有限公司 柔性闪烁屏、放射线图像传感器及其制备方法
CN110112320B (zh) 2018-06-22 2022-04-26 友达光电股份有限公司 发光元件
JP7210344B2 (ja) * 2019-03-18 2023-01-23 キオクシア株式会社 半導体装置及びその製造方法
US11587474B2 (en) * 2019-07-24 2023-02-21 Au Optronics Corporation Flexible device array substrate and manufacturing method of flexible device array substrate
TWI724807B (zh) * 2019-07-24 2021-04-11 友達光電股份有限公司 可撓式裝置
CN110675750B (zh) * 2019-09-24 2022-02-22 云谷（固安）科技有限公司 载体基板、柔性显示面板及柔性显示面板的制作方法

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61231714A (ja) * 1985-04-08 1986-10-16 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
EP0721662A1 (en) * 1993-09-30 1996-07-17 Kopin Corporation Three-dimensional processor using transferred thin film circuits
DE69529493T2 (de) 1994-06-20 2003-10-30 Canon Kk Anzeigevorrichtung und Verfahren zu ihrer Herstellung
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US5686360A (en) 1995-11-30 1997-11-11 Motorola Passivation of organic devices
TW309633B (zh) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6893980B1 (en) * 1996-12-03 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JPH10223900A (ja) 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
SG67458A1 (en) 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
JP3431454B2 (ja) 1997-06-18 2003-07-28 株式会社東芝 半導体装置の製造方法
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP4042182B2 (ja) 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11243209A (ja) 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
US6153495A (en) 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
US6423614B1 (en) 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6319757B1 (en) * 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4493741B2 (ja) 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6236061B1 (en) * 1999-01-08 2001-05-22 Lakshaman Mahinda Walpita Semiconductor crystallization on composite polymer substrates
JP2000231118A (ja) 1999-02-10 2000-08-22 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6168966B1 (en) * 1999-02-18 2001-01-02 Taiwan Semiconductor Manufacturing Company Fabrication of uniform areal sensitivity image array
US6569595B1 (en) * 1999-02-25 2003-05-27 Kabushiki Kaisha Toshiba Method of forming a pattern
US6410436B2 (en) 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
HUP0200536A2 (en) 1999-04-28 2002-06-29 Du Pont Electroluminescent display, photo sensor and method for improving oxygen and moisture resistance of an organic electronic device
US6387771B1 (en) 1999-06-08 2002-05-14 Infineon Technologies Ag Low temperature oxidation of conductive layers for semiconductor fabrication
JP3447619B2 (ja) 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP2001100661A (ja) 1999-09-29 2001-04-13 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP3911929B2 (ja) * 1999-10-25 2007-05-09 セイコーエプソン株式会社 液晶表示装置の製造方法
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
JP3874054B2 (ja) 1999-11-30 2007-01-31 セイコーエプソン株式会社 半導体回路内蔵構造体
JP2001166301A (ja) * 1999-12-06 2001-06-22 Seiko Epson Corp バックライト内蔵型液晶表示装置及びその製造方法
JP2001177101A (ja) 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4478268B2 (ja) * 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP5183838B2 (ja) 2000-05-12 2013-04-17 株式会社半導体エネルギー研究所 発光装置
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP4869471B2 (ja) * 2000-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6825820B2 (en) 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP4906022B2 (ja) 2000-08-10 2012-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型ｅｌ表示装置及び電子機器
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
SG143972A1 (en) 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
JP3974749B2 (ja) * 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
JP2002217391A (ja) 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法及び半導体装置
KR100877708B1 (ko) * 2001-03-29 2009-01-07 다이니폰 인사츠 가부시키가이샤 패턴 형성체의 제조 방법 및 그것에 사용하는 포토마스크
JP2002305293A (ja) 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
TW574753B (en) 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
JP4717265B2 (ja) 2001-06-08 2011-07-06 三星モバイルディスプレイ株式會社 有機ｅｌ装置及びその製造方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US6593213B2 (en) * 2001-09-20 2003-07-15 Heliovolt Corporation Synthesis of layers, coatings or films using electrostatic fields
KR100944886B1 (ko) 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2003179049A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置及びその製造方法
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
CN100391004C (zh) 2002-10-30 2008-05-28 株式会社半导体能源研究所 半导体装置以及半导体装置的制作方法
JP4554152B2 (ja) 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
TWI351548B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Manufacturing method of liquid crystal display dev
JP2004237655A (ja) 2003-02-07 2004-08-26 Kureha Chem Ind Co Ltd 交互積層防湿膜、その製造方法及び透明電極板付きの交互積層防湿膜
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6995973B2 (en) * 2003-07-15 2006-02-07 Hewlett-Packard Development Company, L.P. Preventing a plurality of electronic devices from being pulled out of a rack simultaneously
US7849311B2 (en) 2005-03-15 2010-12-07 Silicon Graphics International Computer system with dual operating modes
KR101740485B1 (ko) * 2010-09-16 2017-05-29 삼성전자 주식회사 발진기와 그 제조 및 동작방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248519B (zh) * 2005-02-28 2011-08-24 硅源公司 衬底硬化方法及所得器件
US7588969B2 (en) 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
CN1873932B (zh) * 2005-05-31 2010-10-06 株式会社半导体能源研究所 半导体器件的制造方法
CN1971885B (zh) * 2005-11-23 2011-03-09 株式会社半导体能源研究所 半导体元件以及半导体元件的制造方法
CN105261593A (zh) * 2006-09-29 2016-01-20 株式会社半导体能源研究所 半导体装置的制造方法
CN104037087A (zh) * 2008-07-16 2014-09-10 希百特股份有限公司 在衬底上制造半导体器件的方法以及半导体器件
CN104037087B (zh) * 2008-07-16 2017-08-08 希百特股份有限公司 在衬底上制造半导体器件的方法以及半导体器件
CN105379422A (zh) * 2013-07-16 2016-03-02 夏普株式会社 柔性显示装置的制造方法和柔性显示装置
CN105379422B (zh) * 2013-07-16 2017-05-31 夏普株式会社 柔性显示装置的制造方法和柔性显示装置

Also Published As

Publication number Publication date
TW201545243A (zh) 2015-12-01
US8247246B2 (en) 2012-08-21
TW200421493A (en) 2004-10-16
KR20040060798A (ko) 2004-07-06
TW200715419A (en) 2007-04-16
US10038012B2 (en) 2018-07-31
EP1435653A3 (en) 2017-12-13
US20140203415A1 (en) 2014-07-24
JP2004214281A (ja) 2004-07-29
US7723209B2 (en) 2010-05-25
TW201001564A (en) 2010-01-01
US9269817B2 (en) 2016-02-23
EP1435653A2 (en) 2004-07-07
US20160104725A1 (en) 2016-04-14
TWI333244B (en) 2010-11-11
US20040129960A1 (en) 2004-07-08
TWI330871B (en) 2010-09-21
US20170243895A1 (en) 2017-08-24
CN101615592B (zh) 2011-01-05
US20130029447A1 (en) 2013-01-31
JP4373085B2 (ja) 2009-11-25
US20100248402A1 (en) 2010-09-30
CN101615593A (zh) 2009-12-30
KR101088104B1 (ko) 2011-11-29
US9543337B2 (en) 2017-01-10
TWI445097B (zh) 2014-07-11
TWI508193B (zh) 2015-11-11
TWI606521B (zh) 2017-11-21
CN101615592A (zh) 2009-12-30
CN100539190C (zh) 2009-09-09
US20180308867A1 (en) 2018-10-25
US8691604B2 (en) 2014-04-08
TW201430963A (zh) 2014-08-01
CN101615593B (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
CN1516288A (zh) 半导体器件及其制造方法、层离方法、以及转移方法
CN1516234A (zh) 分离方法
CN1507304A (zh) 发光器件的制作方法，以及制造装置
CN1472772A (zh) 剥离方法
CN1976011A (zh) 半导体装置的制造方法
CN1797739A (zh) 半导体器件制造方法
CN1770405A (zh) 半导体装置及其制造方法
CN1287469C (zh) 晶体管及其制造方法、电光装置、半导体器件及电子设备
CN1739129A (zh) 剥离方法及采用该剥离方法的显示装置的制造方法
CN1445853A (zh) 半导体器件及其制造方法
JP4610515B2 (ja) 剥離方法
JP2004221561A (ja) 剥離方法
JP5857094B2 (ja) 発光装置の作製方法
KR101028394B1 (ko) 반도체장치의 제조방법, 광전변환소자의 제조방법, 발광장치의 제조방법, 센서의 제조방법, 및 전자북 리더의 표시부의 제조방법
JP5978199B2 (ja) 発光装置
JP2018073835A (ja) 発光装置
JP5132722B2 (ja) 剥離方法
JP6297654B2 (ja) 発光装置
JP2020024425A (ja) 発光装置
JP6154442B2 (ja) 発光装置
JP5577373B2 (ja) 発光装置
KR101005569B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20201229

CF01 Termination of patent right due to non-payment of annual fee