TWI333244B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI333244B
TWI333244B TW092136257A TW92136257A TWI333244B TW I333244 B TWI333244 B TW I333244B TW 092136257 A TW092136257 A TW 092136257A TW 92136257 A TW92136257 A TW 92136257A TW I333244 B TWI333244 B TW I333244B
Authority
TW
Taiwan
Prior art keywords
film
oxide
substrate
oxide layer
insulating film
Prior art date
Application number
TW092136257A
Other languages
English (en)
Other versions
TW200421493A (en
Inventor
Junya Maruyama
Toru Takayama
Yumiko Ohno
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200421493A publication Critical patent/TW200421493A/zh
Application granted granted Critical
Publication of TWI333244B publication Critical patent/TWI333244B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Description

1333244 Π) 玖、發明說明. 【發明所屬之技術領域】 本發明相關於到功能性（functional)薄膜的剝離方 法，確切地說是相關於到各配備有各種元件的薄膜或層的 剝離方法。此外，本發明相關於到用於將分離的薄膜粘合 到薄膜基底的移印方法。還相關於到包含根據移印方法製 作的薄膜電晶體（以下成爲TFT )的半導體裝置及其製造 方法。 【先前技術】 新近，利用製作在配備有絕緣表面的基底上的半導體 膜（厚度約爲幾十nm到幾百nm)來製作TFT的技術正 受到注意。TFT被廣泛地應用於諸如積體電路或電光裝置 之類的電子裝置，且特別被開發作爲顯示裝置的開關元件 或驅動電路。 借助於執行切片來得到多個平板，能夠大規模生産這 種顯示裝置。多半採用玻璃基底和石英基底；但玻璃基底 和石英基底的缺點是易碎且增大重量。因此，正在試驗在 典型爲撓性塑膠膜的撓性基底上製作TFT元件。 然而，當複雜的多晶矽薄膜被用作TFT的主動層時 ，在製造製程中，幾百°(：高溫下的製程是必須的，致使多 晶矽薄膜無法直接形成在塑膠膜上。 因此’提出了一種利用其間的分離層將剝離層從基底 分離的方法。例如，提供了包含諸如非晶矽、半導體、氮 -5- (2) (2)1333244 化物陶瓷 '或有機聚合物的分離層，並藉由基底將其暴露 於雷射光束；基底在分離層中被剝離等分離（參考文獻】 _·日本專利公開Νο_1〇·】25929)。此外，有參考文獻描述 了 一種借助於將剝離層（稱爲待要移印的層）粘貼到塑膠 膜而完成液晶顯示裝置的例子（參考文獻2:日本專利公 開Νο.10-125930)。在有關撓性顯示器的論文中，介紹了 各個公司的技術（參考文獻3 : Nikkei Microdevice% Nikkei Bussiness Publications, pp . 7 1 - 7 2 , July 1, 2002 ) o 然而，在上述文獻所述的方法中，要求採用對光高度 透明的基底。而且，爲了賦予足夠的能量以藉由基底釋放 包含在非晶矽中的氫’必須有能量相當高的雷射光束。這 就引起損傷剝離層的問題。而且，上述文獻描述的結構中 ，爲了防止對剝離層的損傷而提供了抗光層或反射層；但 在此情況下，就難以製造向下發光的透射液晶顯示裝置或 發光裝置。還有，利用上述方法難以分離大面積的剝離層 【發明內容】 考慮到上述各種問題，提出了本發明，且本發明的目 的是提供一種技術’在提供被形成在基底上的金屬膜，且 提供形成在金屬膜上包含包括上述金屬的氧化物膜的剝離 層和包含矽的薄膜的狀態下，利用物理方法或機械方法來 執行基底與剝離層之間的分離。具體地說：製作了借助於 -6- (3) 1333244 在金屬膜上形成·包括上述金屬的氧化物層，用熱處理方法 對上述氧化物層進行晶化，以及在氧化物層的層中或在上 述氧化物層二個表面的介面處執行分離而得到的TFT。 根據本發明製作的TFT能夠被應用於頂部發射型或 底部發射型的任何發光裝置，或透射型、反射型、或半透 射型的任何液晶顯示裝置等。
【實施方式】 參照圖式來解釋根據本發明的實施例模式。 實施例模式] 首先’如圖1A所示，金屬膜11被形成在第—基底1〇 上。然後注意’具有承受疊層製程的剛性的任何基底，例 如玻璃基底、石英基底 '陶瓷基底、矽基底、金屬基底、 或不銹鋼基底’能夠被用作第一基底。選自W、Ti、Ta、 Mo、Nd、Ni、Co、Zr、Zn ' Ru、Rh、Pd、Os 和 Ir 的元 素；主要包含其合金材料或化合物材料的單層；或其疊層 ’能夠被用作金屬膜。可以用濺射方法，以金屬作爲靶， 將金屬膜形成在第一基底上。注意，金屬膜的膜厚度爲 1 0-200nm，最好爲 5 0- 7 5nm» 可以用被氮化的金屬膜（金屬氮化物膜）來代替金屬 膜。還可以將氮和氧摻入到金屬膜。例如，可以對金屬膜 進行氮或氧的離子注入，或者可以在氮或氧氣體環境的成 膜工作室中用濺射方法來形成金屬膜。而且，氮化物金屬 -7- (4) 1333244 可以被用作靶。· 於是’當上述金屬的金屬合金（例如W和Mo的 WxM〇丨·χ )被用作金屬膜時，諸如第一金屬（W)和 金屬（Mo)的多個祀，或第一金屬（w)與第二金 Mo)的合金靶’被排列在成膜工作室中，從而用濺 法形成金屬膜。 當用濺射方法形成金屬膜時，基底週邊的膜厚度 變得不均勻。因此’最好用乾法腐蝕方法淸除週邊部 膜；此時’可以在第一基底10與金屬膜！〗之間形成 100nm的諸如SiON膜或SiNO膜的絕緣膜，使第一 不被腐蝕。 借助於如上所述恰當地設定金屬膜的形成，剝離 能夠被控制’並擴大了製程範圍。例如，當採用金屬 時’借助於控制合金的各個金屬的組分比率，能夠控 否使用熱處理以及熱處理的溫度。 剝離層12被形成在金屬膜η上。剝離層具有用來 屬膜11上形成包括上述金屬的氧化物層的氧化物膜以 導體膜。剝離層的半導體膜可以處於這樣一種狀態， ，丁FT、有機TFT、薄膜二極體、包含矽的PIN結的 感應器、矽電阻器 '感應器元件（典型爲採用多晶矽 敏指紋掃描器）之類在所希望的製造製程中被製作。 可以用濺射方法或CVD方法來形成氧化矽、氮 矽等作爲氧化物膜。順便說一下，氧化物膜的厚度最 倍大於金屬膜Π的厚度。此處，用濺射方法，利用矽 合金 第二 屬（ 射方 有時 分的 大致 基底 過程 合金 制是 在金 及半 其中 光電 的壓 氧化 好二 靶， -8- (5) 1333244 氧化矽膜被形成潙具有1 5 0-200nm的厚度。 在本發明中，當氧化物膜被形成時，包括上述金屬的 氧化物層被形成在金屬膜（未示出）上。此氧化物層可以 被形成爲膜厚度爲O.lnm到1微米，較佳是〇.]nm到lOOnm ，O.lnm 到 5nm 更好。 上述方法之外的形成氧化物層的另一種方法可以採用 借助於對具有硫酸、鹽酸或硝酸的水溶液；其中硫酸、鹽 酸或硝酸與過氧化氫被混合的水溶液；或臭氧水進行處理 而得到的薄氧化物膜。作爲另一變通，可以用在氧氣體環 境中電漿處理方法，或借助於用紫外線在含氧的氣體環境 中産生臭氧，來進行氧化，或可以借助於在潔淨爐子中於 大約200-3 5(TC下進行加熱，來形成薄的氧化物膜。 在剝離層12中’最好特別是在半導體膜下方提供包含 諸如S i N或S i Ο N的氮化物的絕緣膜作爲基底膜，以便防 止雜質或滲透金屬膜或基底外部的垃圾的浸入。 然後’在3 8 0 -4 1 0 °C，例如4 0 0 °C下進行熱處理。借助 於這一熱處理’氧化物層被晶化，且包含在剝離層〗2中的 氫’確切地說是半導體膜的氫被擴散。半導體裝置製造製 程中的熱處理可以與上述步驟的熱處理同時進行，從而減 少了製程數目。當形成非晶半導體膜並用加熱爐或用鐳射 I®照方法來形成結晶半導體膜時，可以執行至少5〇〇 的 熱處理來進行晶化，從而擴散氫以及形成結晶的半導體膜 〇 14 > 如圖]B所示，利用第一粘合材料（鍵合材料） -9- (6) (6)1333244 固定剝離層1 2的餐二基底]3被粘貼到剝離層]2。注意，最 好用剛性高於第一基底]〇的基底作爲第二基底1 3。例如， 諸如可紫外剝離的粘合劑的可剝離粘合劑或用熱淸除的可 熱剝離的粘合劑；可溶於水的粘合劑；或雙面膠帶，最好 被用作第一鍵合材料14。 接著，利用物理方法來分離配備有金屬膜11的第一基 底10(圖1C)。雖然未示出，但由於圖表示出框架格式， 故分離發生在晶化的氧化物層中或氧化物層二個表面的介 面處’亦即在氧化物層與金屬膜之間的介面處或氧化物層 與剝離層之間的介面處。於是，剝離層1 2能夠從第一基底 1 〇被分離。 如圖1D所示’用第二鍵合材料15，將被分離的剝離 層12粘貼到是爲移印體的第三基底16。諸如環氧樹脂粘合 劑、樹脂添加劑 '雙面膠帶之類的可紫外線固化的樹脂， 可以被用作第二鍵合材料15。注意，當第三基底的表面是 粘合劑時’可以不必使用第二鍵合材料。而且，可以用第 三基底覆蓋剝離層1 2的側表面。具有撓性和薄膜厚度的基 底（這種基底以下被稱爲薄膜基底），例如諸如聚碳酸酯 '多芳基化合物、聚醚颯基底的塑膠基底；聚四氟乙烯基 底；或陶瓷基底，可以被用作第三基底16。 隨後’淸除第一鍵合材料14，並剝離第二基底】3 (圖 1E)。具體地說’可以執行紫外線輻照、熱處理、或水洗 ’來剝離第一鍵合材料。而且’有可能用氬氣和氧氣來執 行電漿淸洗或鍾罩淸潔淸洗。 -10- (7) (7)1333244 配備有適合各種用途的TFT的多個剝離層，可以被 移印到待要成爲移印體的第三基底。例如，像素區的TFT 和驅動電路的TFT的剝離層可以被形成，且然後被移印 到第三基底的預定區域。 被製作在如上得到的薄膜基底上的TFT等，能夠被 用作發光裝置和液晶顯示裝置的半導體元件。 借助於在剝離層1 2上形成發光元件，然後形成待要成 爲包封劑的保護膜，製作了發光裝置。當發光元件被製作 在剝離層]2上時，由於配備有TFT的薄膜基底是撓性的 ’故用諸如膠帶之類的鍵合材料，剝離層可以被固定到另 一個玻璃基底’從而用真空澱積方法形成各個發光層。注 意，發光層 '電極和保護膜被相繼形成而不暴露於大氣是 較佳的。 製作發光裝置的順序沒有特別的限制，可以採用下列 順序：發光元件被形成在剝離層上；粘合第二基底；分離 具有發光元件的剝離層，並將其粘貼到用作第三基底的薄 膜基底。而且，在形成發光元件之後，整個裝置可以在設 計得更大的用作第三基底的薄膜基底中被彎曲。 當製造液晶顯示裝置時，在分離第二基底之後，用密 封材料將反基底粘合，並可以將液晶材料注入其間。製作 液晶顯示裝置的順序沒有特別的限制，也可以採用下列順 序：第二基底被粘合作爲反基底，粘合第三基底；並將液 晶注入其間。 當製造液晶顯示裝置時’通常形成或撒布間隔體來保 • 11 - (8) (8)1333244 持基底間距；但爲了保持撓性基底與反基底之間的間距， 可以形成或撒布具有大約3倍量的間隔體。而且，這些間 隔體最好被形成得比應用於一般玻璃基底的更柔軟。而且 ’必須將間隔體固定成不會由於薄膜基底是撓性的而運動 〇 利用這種剝離方法，TFT等能夠被製作在撓性薄膜基 底上’在整個表面上獲得剝離和高成品率。此外，在本發 明中’雷射器等引起的負荷不被加到TFT上。這樣，具 有TFT等的發光裝置、液晶顯示裝置、或其他的顯示裝 置就變薄’即使跌落也不容易破損，且重量輕。而且，在 彎曲表面上或以畸形顯示也變得有可能。提供在根據本發 明形成的薄膜基底上的TFT，能夠達到顯示裝置的擴大以 及大規模生産。本發明使第一基底能夠重複使用，並借助 於採用低成本的薄膜基底而達到顯示裝置的成本降低。 實施例 下面描述本發明的實驗結果、根據本發明製造的發光 裝置、液晶顯示裝置、以及其他電子裝置。 [實施例1 ] 在本實施例中，將描述剝離實驗的結果以及透射電子 顯微鏡（TEM)的檢查觀測。 首先，對於圖2所示的樣品，作爲基底的AN ]〇〇玻璃 基底（126χ】 26 mm2)與作爲金屬膜的用濺射方法澱積的 -12 - (9) 1333244 主要由鎢組成的薄膜（以下稱爲 W膜），被層疊β ，用濺射方法澱積的作爲保護膜形成剝離層的二氧化 、用 CVD方法澱積的作爲基底膜的SiON膜、以 CVD方法澱積的作爲半導體膜的非晶矽膜，被層φ 上。 在上述樣品中，對其不執行熱處理的樣品是A， 在22〇°C下執行1小時熱處理的另一個樣品是B，而對 5 00 °C下執行1小時然後在5 5 0 °C下執行4小時熱處理的 樣品是C。用TEM對各個樣品進行觀測。結果被示 3 A-5A中。對應於各個TEM照片（TEM照片像）的 格式被示於圖3B-5B中。 發現在用作金屬膜的W膜202與保護膜2 03之間 了一個介面。注意，此層不總是一個完整的層，某些 下被分散開。 執行EDX測量，以便確定層的組成。圖8A- 1 0B 出對樣品A-C的EDX測量的光譜和定量結果。注意 和Mo的峰値是測量過程中樣品固定夾具造成的。圍 1 0B中的結果表明在層（以下稱爲氧化物層）中存在 氧。 在對圖3A-5A中的TEM照片進行比較的過程中 現樣品C具有沿特定方向排列的晶格。還發現A和 氧化物層具有大約3nm的膜厚度；同時，樣品C的氧 層被形成爲具有甚至更薄的厚度（至多3 nm)。 對樣品A-C的這些剝離實驗的結果表明，僅僅 然後 矽膜 及用 在其 對其 其在 其他 於圖 框架 形成 情況 表示 ，A] ]8A- 鎢和 ，發 B的 化物 其中 -13- (10) (10)1333244 氧化物層具有晶格的樣品C才能夠被分離》 圖6A和7A表示出圖2所示的在400 °c下熱處理1小時 之後待要成爲樣品D的樣品的TEM照片以及圖2所示的在 4 3 0 °C下熱處理1小時之後待要成爲樣品E的樣品的TEM 照片。圖6B和7B表示出對應於各個TEM照片的框架格 式。注意，施加到樣品D的溫度400 °C可望是晶化的邊界 溫度，亦即能夠引起分離的邊界溫度。 圖6A和6B表示出晶格被形成在樣品D中部分氧化物 層上以及晶格被形成在樣品E中整個氧化物層上。 作爲上述樣品D和E的層疊實驗結果，發現僅僅樣 品E被分離》 上述剝離實驗的結果和TEM照片表明，氧化物層被 形成在金屬膜與保護膜之間的介面處，且氧化物膜大致在 4〇〇°C下開始出現晶化。當氧化物層具有結晶性時，就認 爲是可能出現分離的狀態。亦即發現需要形成金屬膜上的 氧化物膜，具體地說是提供在W膜上的包含W的氧化物 層。 因此，由於在氧化物層被晶化的樣品中分離是可能的 ，故當用熱處理來晶化氧化物膜時，就産生晶體畸變劑晶 格缺陷（點缺陷，線缺陷，面缺陷（例如由氧空位聚集形 成的結晶學切平面造成的面缺陷），膨脹缺陷），且認爲 分離從其介面發生。
[實施例2J -14 · (11) 1333244 接著，在製造保護膜的不同條件下，即當w 保護膜不存在或存在的情況被改變時，進行剝離實 如圖1 1 A -1 ] D所示，製備了：借助於相繼層疊 方法形成在基底300上的Si ON膜30]和用濺射方法 W膜3 02而形成的樣品1 (圖1 1 A );包含利用濺射 氬氣形成在W膜上的矽膜3 03作爲保護膜的樣品2 );包含利用濺射方法用氬氣和氧氣形成的二氧 304來代替矽膜的樣品3 (圖1 1 C );以及包含利用 法用矽烷氣體和氮氣形成的二氧化矽膜305的樣d 1 1 D )。 圖12A-15A表示出各個樣品1-4的剖面的TEM 圖12B-15B表示出對應於各個TEM照片的框架格式 如圖12A-I5A所示，在樣品3中，氧化物層被 W膜上；但在其他樣品中不形成氧化物層。注意， 化物膜被形成在樣品1中；但膜厚度是如此之薄， 在TEM照片中此膜未被淸楚地顯現。 此氧化物層被認爲由於製作樣品3時所用的氧 形成在W膜上。另一方面，當在樣品2中形成保護 認爲僅僅使用了氬氣，致使氧化物層不形成在W 當考慮到膜厚度時，形成在樣品3中的氧化物層被 同於形成在樣品1中的天然氧化物膜。可以想像當 開始形成時，氧化物層就被形成。
而且，至於樣品4，用CVD方法，二氧化矽膜 在W膜上，藉以可以形成氧化物層；但如圖1 5 A 膜上的 驗。 用CVD :形成的 方法用 (圖]1 B 化矽膜 CVD方 古4 (圖 照片。 〇 形成在 天然氧 以致於 氣而被 膜時， 膜上。 認爲不 保護膜 被形成 所示， -15- (12) (12)1333244 氧化物層未被觀察到。 此處考慮其中形成氧化物層的樣品3和樣品4 °與樣品 3中二氧化矽膜製造製程中所用的源氣體相比’ CVD方法 所用的用來形成樣品4的二氧化矽膜的矽烷氣體包含有氫 。亦即，由於存在氫，故氧化物層被設計成不形成在樣品 4中。因此，雖然氧化物層被形成在W膜上，但樣品4的 狀態能夠被認爲由於氫而被改變了。 作爲上述情況的結果，可以想像，當保護膜被形成在 金屬膜上時，不同於天然氧化物膜的氧化物層被形成。注 意，當採用 W膜時，認爲氧化物層最好約爲3nm厚。而 且最好形成不含氫的保護膜，從而確定無誤地形成氧化物 膜。 根據上述結果，爲了執行剝離，認爲必須在金屬層上 形成包括上述金屬的氧化物層（金屬氧化物層）用來執行 剝離。確切地說，當W膜被用作金屬膜時，發現必須至 少在400 °C下進行熱處理，從而晶化厚度約爲3nm的氧化 物層。而且，根據實驗結果，發現要使氧化物層的晶化到 處擴展，故最好至少在430°C下進行熱處理。 而且發現’當保護膜被形成時，金屬層上的上述金屬 氧化物層被形成，並在不包括氫或氫的濃度低的狀態下形 成保護膜，是可取的。當W膜被給定爲具體例子時，發 現最好利用濺射方法，用包含氧氣的源氣體來形成保護膜 -16 - (13) (13)1333244 [實施例3 ] 在本實施例中’將用TEM示出對基底側和非晶半導 體膜側上的氧化物層在分離之後的觀察結果。 用濺射方法，厚度爲50n m的W膜被形成在玻璃基底 上；然後用濺射方法，形成厚度爲200nm的氧化矽膜；隨 後用電漿CVD方法，形成厚度爲]〇〇nm的氮氧化矽膜作 爲基底膜；並用電漿CVD方法，形成厚度爲50nm的非晶 膜作爲半導體膜。然後，在5 0 0 °C下進行]小時熱處理以及 在5 5 0 °C下進行4小時熱處理；利用環氧樹脂作爲粘合劑來 粘合石英基底；並用物理方法進行分離。此時的W膜和 基底側上的氧化物層的T E Μ照片被示於圖1 9 A和]9 B。半 導體膜上的氧化物層和氮氧化矽膜的TEM照片被示於圖 2 0 A 和 2 0 B。 在圖19A和19B中，氧化物層仍然不均勻地保留在金 屬膜上。因此，如圖20所示，氧化物層仍然不均勻地保留 在氧化矽膜上。二個照片表明分離發生在氧化物層中或氧 化物層的介面處，且氧化物層仍然不均勻地粘合到金屬膜 和氧化矽膜》 [實施例4 ] 在本實施例中，表示出用XPS(X射線光電子譜術） 方法考察氧化物層組成的結果。 圖16A-16C分別表示出樣品 A-C的結果。在圖16A-】6C中，水平刻度表示出深度方向（氧化物層內部被離子 -17 - (14) (14)1333244 濺射暴露。探測到1 %原子比的鎢的情況是位置1 ;探測到 2 %原子比的鎢的情況是位置2 ;而探測到3%原子比的鎢的 情況是位置3 )，垂直刻度表示出所占鍵比率（％ )。 當對圖]6A-1 6C進行比較時，與樣品A和B相比， 樣品C中用圓圈示出的鎢（W)的相對比率更高。亦即， 樣品C具有高的鎢比例和低的氧化鎢比例。 圖17A-17F表示出圖16A-16C的資料的標準化結果。 圖1 7 A和1 7 D對應於樣品A的結果。圖1 7 B和〗7 E對應於 樣品B的結果。圖1 7C和1 7F對應於樣品C的結果。圖 17A_17C表示出其中 W03爲1，而其他組分的所占鍵比率 被標準化的曲線。圖17D-I7F表示出其中 W02爲1，而其 他組分的所占鍵比率被標準化的曲線。 當對圖1 7 A · 1 7 C進行比較時，與樣品A和B相比， 樣品C中用叉號示出的W 02的相對比率更高。亦即，樣 品C具有高的02比例，且隨著深度從位置1增大到位置3 ，W〇2的比例變得更高。而且，樣品C具有低的\V0X比 例，且發現隨著深度從位置1增大到位置3，W 0 2的比例變 得更低。當對圖1 7D-1 7F進行比較時，樣品A和B具有至 少2 %的W 0 2含量，同時，樣品C具有至多2 %的含量。如 從W 0 3的標準化曲線可見，與樣品A和B相比，樣品C 具有較高的W02比例。 圖18A-18C表示出當探測到1%原子比的鎢（位置I ) 且氧化物層內部被離子濺射暴露時觀察到的鍵能和光譜的 波形分析。圖]8 A表示出樣品A在4分鐘1 5秒濺射製程之 -18- (15) (15)1333244 後的結果。圖1 8 B表示出樣品B在4分鐘濺射製程之後的 結果。圖1 8C表示出樣品C在5分鐘濺射製程之後的結果 。在圖18A-18C中，至於各個4種狀態：W1 (鎢W) , W2 (氧化鎢 W0X，X接近2 ) ，W3 (氧化鎢 W0X，2<χ<3 ) ，以及 W4 (氧化鎢 W03等），面積比率（％ )等於組分 比率。 表1表示出從圖1 8A-18C得到的樣品A-C的各個狀態 W1-W4的面積比率。表1還用比率表示出其中 W2和W3對 W 4被標準化了的曲線。在表1中，樣品A和B具有]0 %的 W 1比例，而樣品C的比例高達35 %。亦即，樣品c具有 高的鎢比例和低的氧化鎢比例。根據標準化數値，發現樣 品C與樣品A和B相比’在氧化鎢中具有高的W2 ( W02 )比例。 樣品C具有高的W2 ( W〇2 )組分比率，且認爲氧化 物層的組分由於熱處理而被改變。因此，W4 ( w〇3 )的 組分被改變到W2 ( W02 )或W3 ( WOx )，並可想像由於 晶體結構的這種差別而分離發生在不同的晶體結構之間》 (16)1333244 窆 寸 〇 〇 o o o ο ο ο Ο •m 〇 〇 o o o ο ο ο ο AD 二” ψ^. ^-( 客Γ m 式 m VO rn 〇〇 (N m m 卜 m 寸 ΟΟ 寸 c5 m 々· κη 〇\ CN 寸 Os oo 寸 rn UO Y~ 式 ΓΝ) σ\ (N m s v〇 (N *—< ΟΟ νο 卜 <Ν 〇 〇 $ i〇 l〇 oo i〇 Ό W4 46.94 46.44 1 43.57 46.58 44.38 41.18 cs m 29.57 28.33 m CO ON On 守 5； 卜 Γ^ϊ OO m (N CN CN <N (N (N ν〇 1〇 rn ΓΜ m OO Os OO y^i (N 卜 m r^i ΓΟ οό οό 异 ON » * 〇\ ν〇 r^ 卜· ψ < 卜 ITJ tN m 卜 <η 37.44 (N 呀· 寸 • < κή ι〇 ΓΛ Ο m m (N m m m ·—- m <N m m m ϋ CNJ ΓΟ _ m 樣品 < © Ο -20- (17) 1333244 接著，用XPS測量分離之後的基底側和分離之後的 半導體膜側。圖24 A和24B表示出光譜測量和光譜的波形 分析。而且，樣品1的XP S測量及其波形分析被一起示出 ，以便比較氧化物層和天然氧化物膜。 圖24和24B各表示出XPS測得的被分離表面的光譜。 圖24A表示出半導體膜側的被分離表面的光譜。圖24B表 示出基底側的被分離表面的光譜。 表2表示出從圖24A和24B得到的被探測到的元素和 定量結果。表2表明保留在基底側上的鎢爲保留在半導體 膜側上的鎢的大約】0倍。 表2 氧（0) 碳（C) 矽（Si) 鎢（W) 樣品1 4 1 20 <1 3 8 半導體膜側 59 12 26 3 基底側 5 1 20 低於探測限 29 隨後，圖25A表示出半導體膜側上的光譜的波形分析 。圖25B表示出基底側上的光譜的波形分析。在圖25A和 25B中’至於各個4種狀態：w】（鎢W ) ，W2 (氧化鎢 W〇x’x 接近 2) ，W3(氧化鎢 WOx，2<x<3)，以及 W4 (氧化鎢W 〇3等），面積比率（％ )等於組分比率。 其中形成了天然氧化物膜的樣品1的光譜，被示於圖 31的XPS測量中。此光譜的波形分析被示於圖32中。在 -21 - (18) 1333244 樣品I中各種狀態的面積比率和各個樣品中對W4標準化了 的W2與W3的強度比率，被示於表3中。而且’半導體膜 側表面的測量與基底側表面的測量被一起示於表3中。 表3 樣品 W 1 W2 W3 W4 在各種狀態下 標準化的強度 對 W4 W2 W3 W4 樣品1 69.54 6.42 1.03 23.0 1 2 7.90% 4.48% 10.00% 層離之後的 半導體膜側 0 0 16.48 83.52 0.00% 19.73% 10.00% 層離之後的 對底側 43.52 5.04 9.53 4 1.91 12.03% 2 2.74% 10.00% 而且，圖30A表示出基於表1和3的W1和W4中各個組 分的強度比率。圖30B表示出對W4標準化了的W2和W3 的強度比率。 分離之後半導體膜側的所占鍵比率如下：W 1和W2爲 0。/〇，W 3爲〗6 %，W 4爲8 4 % ;同時，在基底側上，W 1爲 4 4 °/。，W 2爲5 %，W 3爲1 0 %，而W 4爲4 6 %。發現樣品]中天 然氧化物膜的所占鍵比率如下：W1爲70，W2爲6，W3爲1 ，而W 4爲2 3。 此外，發現與其他樣品相比，樣品]中的W1 (鎢）比 例更高。還發現W 2 - W 4 (氧化物）的比例低，而W 3的比 -22- (19) (19)1333244 例明顯地低。 發現在分離之後，與樣品c中的W 0 2相比，半導體 膜側和基底側上的W〇2總量更低。因此，能夠認爲分離之 前的氧化物層狀態在能量上是活躍的（不穩定的），且 W4 ( WO3 )以及天然氧化物膜成爲主要組分，從而在分 離之後穩定了狀態。 當用圖3 Ο A和3 0B對能夠被分離的樣品C以及其中形 成了天然氧化物膜的樣品1進行比較時，發現樣品C包含 更多的W2-W4 (氧化物）。 因此，當在氧化物層與金屬膜之間的介面處，在氧化 物層與氧化矽膜之間的介面處，或在氧化物層的層中進行 分離時，發現所有的W1 (金屬W)和W2(WOx，x接近 2)保留在基底側上；2/3的 W4(W03等）保留在半導體 膜側上；且其1 /3保留在基底側上。而且，發現氧化物層 與天然氧化物膜的組分比率彼此不同。於是認爲在氧化物 層的層中，特別是在wo2與間或在〜〇2與wo3之 間的介面處，能夠容易地進行分離。因此，在實驗中， 〜02不保留在半導體膜側上，而是粘合到基底側；然而， wo2有可能粘合到半導體膜側而不存在於基底側上。 [實施例5] 在本實施例中’用圖2卜23來描述對樣品A-C執行的 二次離子組分分析方法（SIMS )的結果。 當提到非晶矽膜中的氫分佈時，樣品A和B中的氫 -23- (20) (20)1333244 濃度約爲每立方釐米丨·0χ]022原子，而樣品C中的氫濃度 約爲每立方釐米].0 X 1 02G原子，幾乎是樣品A和B的2倍 。當觀察氮氧化矽膜（Si ON )和氧化矽膜（Si 02 )時，顯 示了不均勻的濃度分佈，例如在樣品A和B中傾向於在 〇·2微米深度附近降低。另一方面，樣品C顯示沿深度方 向均勻的濃度分佈而沒有降低的傾向。於是，比樣品A 和B更多的氫存在於樣品C中。根據上述結果，認爲氫 的離化效率是不同的，且樣品C的表面組分比率不同於樣 品A和B。 接著’當提到氧化砂膜（Si02)與W膜之間介面處 的氮濃度時’樣品A和B中的氮濃度約爲每立方釐米1.〇 xlO21原子，而樣品C中的氮濃度約爲每立方釐米6.5x 1 〇21原子’大約比樣品A和B的濃度大1個數量級。因此 ，與樣品A和B相比，樣品C在氧化矽膜（Si02 )與W 膜之間介面處具有氧化物層的不同組分。 [實施例6 ] 在本實施例中’參照圖26A和26B來描述根據本發明 的剝離方法的配備有製造在薄膜基底上的TFT的發光裝 置。 圖26A表示出發光裝置的俯視圖；信號線驅動電路 1201'掃描線驅動電路12〇3、以及像素區〗2〇2，被提供在 薄膜基底I 2 1 0上。 圖26B表示出發光裝置沿A，A，線的剖面，且氧化物 -24 - (21) (21)丨1333244 層1250被其間的鍵合材料1240提供在薄膜基底12]0上。注 意，氧化物層可以是分散的而不是被形成爲薄膜基底背面 上的一個層》當如上述實施例所述，W膜被用作金屬膜時 ，氧化物層具體用作包含鎢作爲主要組分的氧化物WO 3。 表示出形成在薄膜基底上的配備有包含η通道TFT 1 2 2 3和P通道TFT 1 224的CMOS電路的信號線驅動電路 1201。形成信號線驅動電路或掃描線驅動電路的TFT可 以由CMOS電路' PM0S電路、或NMOS電路組成。而且 ，在本實施例中，表示出其中信號線驅動電路和掃描線驅 動電路被形成在基底上的一種內置驅動器類型；但各個電 路可以被代之以形成在基底外部。 而且，表示出包含開關 TFT 1221和電流控制 TFT 12 12且還包含覆蓋TFT的預定位置處的窗口的絕緣膜 12]4;連接到電流控制 TFT 1212佈線之一的第一電極 ]2〗3;提供在第一電極上的有機化合物層1215;包含提供 成與第一電極相對的第二電極1216的發光元件1218 ;以及 包含用來防止水或氧引起的發光元件退化的保護層1217的 像素區1 2 2 0 〇 由於其中第一電極]21 3接觸到電流控制TFT 12 12的 漏的結構，故希望至少第一電極]213的底部由能夠與半導 體膜的汲極區形成歐姆接觸的材料來形成，或由在包含有 機化合物的表面中具有大的功函數的材料來形成。例如， 當採用氮化鈦膜/包含大比例鋁的膜/氮化鈦膜的三層結構 時’能夠得到低的佈線電阻和形成良好歐姆接觸的性能。 -25- (22) (22)1333244 而且，第一電極1213可以是氮化鈦膜的單層或具有3層以 上的疊層。而且，利用透明導電膜作爲第一電極]2 ] 3，能 夠製造雙面發射型的發光裝置。 絕緣膜]2〗4可以由有機樹脂膜或包含矽的絕緣膜製成 。此處，正性光敏丙烯酸膜被用作絕緣膜1214« 絕緣膜]2 1 4的頂部邊沿和底部邊沿最好被形成爲具有 一定曲率的彎曲的表面，從而改善包含有機化合物和第二 電極的發光層的覆蓋。例如，當正性光敏丙烯酸膜被用作 絕緣膜1214時，絕緣膜〗2〗4的頂部邊沿最好僅僅具有曲率 爲0.2-3微米的彎曲表面。而且，無論光照下成爲不溶於 腐蝕劑的負性還是光照下成爲可溶於腐蝕劑的正性，都能 夠被採用。 而且，可以用保護膜來覆蓋絕緣膜1214。此保護膜可 以是利用成膜系統用濺射（直流系統或射頻系統）或遠端 電競方法得到的氮化鋁膜；氮氧化鋁膜；諸如包含大比例 氮化矽或氮氧化矽的氮化矽膜之類的絕緣膜；或包含大比 例碳的薄膜。保護膜的膜厚度盡可能小，致使光能夠透過 保護膜，是可取的。 包含有機化合物的層被選擇性地形成在第—電極12】3 上，其中利用使用蒸發掩模的蒸發方法或噴墨方法，得到 了 R、G、B的發光。而且，第二電極被形成在包括有機 化合物]2 ] 5的層上。 當發光元件1218發射白色光時，需要形成由彩色層和 黑色掩模組成的濾色器。 -26- (23) 1333244 第二電極1 2 1 6藉由提供在連接區中絕緣 D (接觸）被連接到連接佈線1 2 0 8。連接佈 異性導電樹脂（ACF )連接到撓性印刷電腾 。從作爲外部輸入埠的FPC 1 209接收視頻 號。此處僅僅表示出FP C ;但印刷佈線板（ 固定到F P C。 當FPC借助於施加壓力或熱利用ACF 注意的是，應該防止由熱引起的基底撓性或 裂。例如，硬度大的基底可以被排列在與薄 合FPC的部分相對的部分上作爲一種輔助。 基底的邊沿部分配備有密封材料1 205， 到第二薄膜基底1204，並被包封。最後用環 封材料1 2 0 5。 在本實施例中，除了玻璃基底和石英基 採用由 FRP (纖維加固的塑膠）、PVF (： mylar'聚酯、丙烯酸之類組成的基底作爲 薄膜基底12 04的材料。 雖然未示出，但可以用包含諸如聚乙烯 烯醇共聚物之類的有機材料；諸如聚矽氮烷 化矽'或氮化矽之類的無機材料；或它們的 覆蓋薄膜基底’以便防止水或氧藉由薄膜基 保護膜可以被提供在薄膜基底上，以便 保護薄膜基底免受藥劑影響。可以用紫外線 或熱塑樹脂作爲此保護層。 膜1214上的窗 線1 2 0 8被各向 ^ ( FPC ) 1209 信號和時脈信 PWB )可以被 被連接時，要 軟化造成的破 膜基底1210粘 且基底被粘貼 氧樹脂作爲密 底之外，可以 聚氟乙烯）、 用來形成第二 醇或乙烯基乙 、氧化錯、氧 疊層的壁障膜 底滲透。 在製造製程中 可固化的樹脂 -27 - (24) (24)1333244 如上所述，完成了包含提供在薄膜基底上的TFT的 發光裝置。根據本發明的包含TFT的發光裝置即使在跌 落時也不容易破裂’且重量輕。薄膜基底使得能夠擴大發 光裝置以及大規模生産。 [實施例7] 在本實施例中’參照圖27A和27B來描述根據本發明 的包含用剝離方法形成在薄膜基底上的TFT的液晶顯示 裝置。 圖2 7 A表示出液晶顯示裝置的俯視圖；信號線驅動電 路1301、掃描線驅動電路1303、以及像素區1302，被提供 在第一薄膜基底1310上。 圖2 7 B表示出液晶顯示裝置沿a - A \線的剖面，且氧 化物層1350被其間的鍵合材料134〇形成在薄膜基底13〗〇上 。注意，氧化物層可以是分散的而不是被形成爲薄膜基底 背面上的一個層。當如上述實施例所述，W膜被用作金屬 膜時，氧化物層具體用作包含鎢作爲主要組分的氧化物 W〇3。 配備有包含η通道TFT 1 3 2 3和p通道TFT 1 3 24的 CMOS電路的信號線驅動電路1301，被形成在薄膜基底上 。形成信號線驅動電路或掃描線驅動電路的TFT可以由 CMOS電路、PM0S電路、或NM0S電路組成。而且，在 本實施例中，表示出其中信號線驅動電路和掃描線驅動電 路被形成在基底上的一種內置驅動器類型；但各個電路可 -28- (25) (25)1333244 以被形成在基底外部。 而且’表不出配備有包含開關TFT 1321和保留體積 1312且還包含覆室TFT的預定位置處的窗口的層間絕緣 膜 1 3 1 4。 疋向膜1317被提供在層間絕緣膜〗314上，並用摩擦方 法對其進行處理。 第二薄膜基底13〇4被製備成反基底。第二薄膜基底 1304在被樹脂之類分隔成矩陣形式的區域內配備有RGb 的濾色器1330、對向電極1316'以及被摩擦方法處理了的 定向膜1317。 偏振片1331被提供在第一和第二薄膜基底上，並被密 封材料1 3 0 5粘合。液晶材料I 3 1 8被注入到第—與第二薄膜 基底之間。雖然未示出，但恰當地提供了間隔體，以便保 持第一與第二薄膜基底之間的間隙。 雖然未示出’但可以用包含諸如聚乙烯醇或乙烯基乙 燒醇共聚物之類的有機材料；或諸如聚矽氮烷、或氧化砂 之類的無機材料；或它們的疊層的壁障膜覆蓋薄膜基底， 以便防止水或氧藉由薄膜基底滲透。 可以提供保護膜’以便在製造製程中保護薄膜基底免 受藥劑的影響。可以用紫外線可固化的樹脂或熱塑樹脂作 爲此保護層。 如在圖26A和26B中那樣，佈線和撓性印刷電路（ FPC )被各向異性導電樹脂（ACF )連接到—起，且接收 視頻信號和時脈信號。注意，借助於施加壓力或熱與Fpc -29- (26) 1333244 的連接需要注意防止産生破裂。 如上所述，完成了包含提供在 液晶顯示裝置。根據本發明的包含 即使在跌落時也不容易破裂，且重 夠擴大發光裝置以及大規模生産。 [實施例8 ] 下面參照圖2 8來描述根據本發明 實施例中，將解釋具有像素區的平板 驅動電路、以及包含絕緣表面上的控 CPU。 圖28表示出平板的外貌。此平板 中，多個像素在基底3 009上被排列成 路3001，掃描線驅動電路3001用來控 信號線驅動電路3 0 0 2，被提供在像素 區3 000中，根據饋自驅動電路的信號 反基底可以僅僅被提供在像素 3 00 1和3 002上，或可以被提供在整個 産生熱的CPU最好鄰近配備有熱沈。 而且，平板還具有 VRAM 3 003 體），用來控制 VRAM 3003週邊β 3002以及解碼器3004和3005。此外， 機存取記憶體）3 00 6、RAM 3 00 6週 以及 C Ρ υ 3 0 0 8。 i膜基底上的TFT的 TFT的液晶顯示裝置 輕。薄膜基底使得能 的一個實施例。在本 、用來控制像素區的 制裝置和運算裝置的 具有像素區3 000，其 矩陣。掃描線驅動電 制像素區3 0 0 0、以及 區3000週邊。在像素 來顯示影像。 區3000以及驅動電路 表面上。注意，可能 (視頻隨機存取記憶 魯的驅動電路300 1和 平板具有RAM (隨 邊處的解碼器3007 ' -30- (27) (27)1333244 形成基底3 00 9上的電路的所有元件’由場效應遷移率 和開態電流比非晶半導體更高的多晶半導體（多晶矽）形 成。因此，多個電路能夠被製作成一個絕緣表面上的積體 電路。首先，像素區3 0 00 '驅動電路3 00 ]和3 002、以及其 他電路被形成在支援基底上，並用根據本發明的剝離方法 來分離，然後被彼此粘貼，從而得到撓性基底3009上的集 成結構。像素區中多個像素的結構借助於對各個多個像素 提供 SRAM而被形成，但不局限於此。於是，可以省略 VRAM 3 003 和 RAM 3 006 〇 [實施例9] 本發明能夠被應用於各種電子裝置。電子裝置的例子 有：個人數位助理（蜂巢電話，行動電腦、可攜式遊戲機 、電子書等）、視頻照相機、數位相機、風鏡式顯示器' 顯示器、導航系統等。圖29 A-2 9E表示出這些電子裝置。 圖29A表示出一種顯示器，它包括框架4001、聲音輸 出構件4002 '顯示構件4〇〇3等。本發明被用於顯示構件 4 〇 0 3。此顯示器包括諸如個人電腦 '電視廣播 '以及廣告 顯示器之類的所有資訊顯示器。 圖29B表示出一種行動電腦，它具有主體41〇】、記錄 筆4102、顯不構件4]03、操作按鈕4】〇4、外部介面4105等 。本發明被用於顯示構件4103。 圖29C表不出一種遊戲機，它包括主體42〇]、顯示構 件42〇2、操作按鈕4203等。本發明被用於顯示構件42〇2 -31 - (28) (28)1333244 圖29D是一種蜂巢電話’它包括主體43(^、聲音輸出 構件43 02、聲音輸入構件43〇3、顯示構件43〇4 '操作開關 4305、天線4306等。本發明被用於顯示構件43〇4。 圖2 9E表示出一種電子書閱讀器，它包括顯示構件 44〇1等。本發明被用於顯示構件4401。 由於本發明的應用範圍極爲廣闊，故本發明能夠被應 用於所有領域的各種電子裝置。特別是使裝置能夠更薄和 /或更輕的本發明對於圖29A-29E所示的電子裝置是非常 有效的。 利用根據本發明的剝離方法，TFT等能夠被製作在撓 性薄膜基底上，由於能夠在整個表面上進行分離而得到了 高的成品率。而且，在本發明的TFT中不存在雷射器等 引起的負荷。於是，具有TFT等的發光裝置、液晶顯示 裝置的顯示構件等能夠被製作得薄，即使在跌落時也不容 易破裂，且重量輕。而且’能夠得到彎曲表面上或畸變形 狀中的顯示。 根據本發明製作的薄膜基底上的TFT能夠得到顯示 構件的擴大以及大規模生産。本發明使移印之前其上要製 作TFT等的第一基底能夠重複使用，從而借助於採用低 成本的薄膜基底而達到了半導體膜的成本降低。 【圖式簡單說明】 圖1 1 E表示出根據本發明的剝離製程。 -32- (29) (29)1333244 圖2表示出本發明的實驗樣品。 圖3A和3B表示出本發明的實驗樣品A的TEM照片 和框架格式。 圖4A和4B表示出本發明的實驗樣品B的TEM照片 和框架格式。 圖5A和5B表示出本發明的實驗樣品C的TEM照片 和框架格式。 圖6A和6B表示出本發明的實驗樣品D的TEM照片 和框架格式。 圖7A和7B表示出本發明的實驗樣品E的TEM照片 和框架格式。 圖8A和8B表示出本發明的實驗樣品A的EDX光譜 和定量結果。 圖9A和9B表示出本發明的實驗樣品B的EDX光譜 和定量結果。 圖〗0A和1 0B表示出本發明的實驗樣品C的EDX光 譜和定量結果。 圖1 1 A · 1 1 D表示出本發明的實驗樣品。 圖]2A和12B表示出本發明的實驗樣品1的TEM照片 和框架格式。 圖】3A和13B表示出本發明的實驗樣品2的TEM照片 和框架格式。 圖]4A和MB表示出本發明的實驗樣品3的TEM照片 和框架格式。 -33- (30) 1333244 圖】5 A和1 5B表示出本發明的實驗樣品4的TEM照片 和框架格式。 圖]6A_1 6C表示出本發明的實驗樣品A-C的XPS測 量。 圖17A-17F是其中圖16A-16C所示XPS測量被標準化 的圖。 圖1 8 A - 1 8 C表示出本發明的實驗樣品A - C的XP S測 量。 圖〗9 A和1 9B表示出根據本發明分離之後的基底側的 T E Μ照片和框架格式。 圖2 0Α和2 0Β表示出根據本發明分離之後的半導體膜 側的ΤΕΜ照片和框架格式。 圖21表示出本發明的樣品Α的SIMS。 圖22表示出本發明的樣品B的SIMS。 圖23表示出本發明的樣品C的SIMS。 圖24 A和24B表示出根據本發明分離之後的XPS測量 〇 圖25A和25B表示出圖24A和24B所示XPS測量的波 形分析。 圖26A和26B表示出根據本發明製作的發光裝置。 圖2 7 A和2 7B表示出根據本發明製作的液晶顯示裝置 〇 圖28表示出根據本發明製作的CPU。 圖29 A-29E表示出根據本發明製作的電子裝置。 -34 - (31)1333244 圖3 0A和30B表示出本發明的實驗結果。 圖3]表示出本發明的實驗結果。 圖32表示出本發明的實驗結果。
[圖號說明] 10 第一基底 11 金屬膜 12 剝離層 12 0 1 信號線驅動電路 12 03 掃描線驅動電路 12 04 第二薄膜基底 12 05 密封材料 1208 連接佈線 1209 撓性印刷電路 12 10 薄膜基底 12 12 電流控制TFT 12 13 第一電極 12 14 絕緣膜 12 15 有機化合物 12 16 第二電極 12 17 保護層 12 18 發光元件 122 1 開關TFT 1223 η通道TFT
-35- (32) P通道TFT 鍵合材料 氧化物層 第二基底 信號線驅動電路 掃描線驅動電路 第二薄膜基底 密封材料 第一薄膜基底 保留體積 層間絕緣膜 對向電極 定向膜 液晶材料 開關TFT η通道TFT P通道TFT RGB的濾色器 偏振川 鍵合材料 氧化物層 第一鍵合材料 第二鍵合材料 第三基底 -36 - (33) W膜 保護膜 基底 驅動電路 信號線驅動電路
VRAM 解碼器
RAM 解碼器
CPU 基底
SiON 膜 W膜 矽膜 二氧化矽膜 二氧化矽膜 聲音輸出構件 顯示構件 主體 記錄筆 顯示構件 操作按鈕 外部介面 主體 -37 - (34)1333244 42 02 憩 /，.·〆、 示 構 件 42 03 操 作 按 鈕 43 0 1 主 體 4 3 02 聲 音 輸 出 構 件 43 03 聲 音 輸 入 構 件 43 04 顯 示 構 件 43 05 操 作 開 關 44 0 1 顯 示 構 件
-38 -

Claims (1)

1333244
日修(更)正替換頁 (1) 拾、申請專利範圍 第092136257號專利申請案 中文申請專利範圍修正本 民國98年12月17日修正 1. 一種半導體裝置，包含： 氧化物膜； 形成在氧化物膜上的包含氮的絕緣膜；
形成在絕緣膜上的半導體膜；以及 與氧化物膜底側接觸形成的包含大比例鎢的氧化物層 2. —種半導體裝置，包含： 氧化物膜； 形成在氧化物膜上的包含氮的絕緣膜； 提供在絕緣膜上的半導體膜；以及 與氧化物膜底側接觸形成的包含大比例鎢的氧化物層 其中，氧化物層還包含wo3。 3. 根據申請專利範圍第1或2項所述之半導體裝置，其 中’該氧化物層包含\^02和W03的至少之一。 4. 根據申請專利範圍第1或2項所述之半導體裝置，其 中’該絕緣膜包含SiN、SiON和SiNO的至少之一。 5. 根據申請專利範圍第1或2項所述之半導體裝置，其 中’該絕緣膜爲該半導體膜的基底膜。 6. —種半導體裝置，包含： 1333244
年日#(更)玉替发炱; (2) 形成在薄膜基底上的氧化物膜； 形成在氧化物膜上的包含氮的絕緣膜； 形成在絕緣膜上的包括雜質區的結晶半導體膜： 連接到該雜質區的佈線； 連接到佈線的第一電極； 形成在第一電極上的第二電極，以發光層插入其間； 以及 形成在該薄膜基底與該氧化物膜之間的包含大比例金 屬的氧化物層， 其中，該氧化物層包含\^〇2和wo3的至少之一。 7. —種半導體裝置，包含： 形成在薄膜基底上的氧化物膜； 形成在氧化物膜上的包含氮的絕緣膜； 形成在該絕緣膜上的包括雜質區的結晶半導體膜； 連接到該雜質區的佈線； 連接到該佈線的第一電極； 形成在第一電極上的第二電極，以發光層插入其間； 以及 形成在該薄膜基底與該氧化物膜之間的包含大比例金 屬的氧化物層和粘合劑， 其中該氧化物層包含W02和wo3的至少之一。 8. —種半導體裝置，包含： 形成在薄膜基底上的氧化物膜； 形成在該氧化物膜上的包含氮的絕緣膜； -2- 曰修(更)正替換頁 1333244 (3) 形成在該絕緣膜上的包括雜質區的結晶半導體膜； 連接到該雜質區的佈線； 連接到該佈線的第一電極； 形成在該第一電極上的第二電極，以液晶元件插入其 間：以及 形成在該薄膜基底與該氧化物膜之間的包含大比例金 屬的氧化物層，
其中，該氧化物層包含wo2和wo3的至少之一。 9. 一種半導體裝置，包含： 形成在薄膜基底上的氧化物膜； 形成在該氧化物膜上的包含氮的絕緣膜； 形成在該絕緣膜上的包括雜質區的結晶半導體膜； 連接到該雜質區的佈線； 連接到該佈線的第一電極；
形成在該第一電極上的第二電極，以液晶元件插入其 間；以及 形成在該薄膜基底與該氧化物膜之間的包含大比例金 屬的氧化物層和粘合劑， 其中，該氧化物層包含wo2和wo3的至少之一。 10. 根據申請專利範圍第6-9項中任何一項的半導體裝 置，其中金屬選自由 W、Ti、Ta、Mo、Nd、Ni、Co、Zr 、Zn、Ru、Rh、Pd、Os和Ir組成的組中的一種元素、其 合金材料、以及其化學化合物。 1 1.根據申請專利範圍第6-9項中任何一項所述之半導 -3- 1333244 从/；?日修(更)正替換頁 (4) ! 體裝置，其中，該絕緣膜包含SiN、SiON和SiNO的至少 之一。 12.根據申請專利範圍第6-9項中任何一項所述之半導 體裝置，其中，該絕緣膜是半導體膜的基底膜。
TW092136257A 2002-12-27 2003-12-19 Semiconductor device TWI333244B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002379578A JP4373085B2 (ja) 2002-12-27 2002-12-27 半導体装置の作製方法、剥離方法及び転写方法

Publications (2)

Publication Number Publication Date
TW200421493A TW200421493A (en) 2004-10-16
TWI333244B true TWI333244B (en) 2010-11-11

Family

ID=32501142

Family Applications (5)

Application Number Title Priority Date Filing Date
TW095147711A TWI330871B (en) 2002-12-27 2003-12-19 Semiconductor device and manufacturing method thereof, delamination method, and transferring method
TW098127268A TWI445097B (zh) 2002-12-27 2003-12-19 半導體裝置及其製造方法，剝離方法，以及移印方法
TW103114662A TWI508193B (zh) 2002-12-27 2003-12-19 半導體裝置及其製造方法，剝離方法，以及移印方法
TW104128393A TWI606521B (zh) 2002-12-27 2003-12-19 半導體裝置及其製造方法，剝離方法，以及移印方法
TW092136257A TWI333244B (en) 2002-12-27 2003-12-19 Semiconductor device

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW095147711A TWI330871B (en) 2002-12-27 2003-12-19 Semiconductor device and manufacturing method thereof, delamination method, and transferring method
TW098127268A TWI445097B (zh) 2002-12-27 2003-12-19 半導體裝置及其製造方法，剝離方法，以及移印方法
TW103114662A TWI508193B (zh) 2002-12-27 2003-12-19 半導體裝置及其製造方法，剝離方法，以及移印方法
TW104128393A TWI606521B (zh) 2002-12-27 2003-12-19 半導體裝置及其製造方法，剝離方法，以及移印方法

Country Status (6)

Country Link
US (7) US7723209B2 (zh)
EP (1) EP1435653A3 (zh)
JP (1) JP4373085B2 (zh)
KR (1) KR101088104B1 (zh)
CN (3) CN101615593B (zh)
TW (5) TWI330871B (zh)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444420A (en) * 1987-08-11 1989-02-16 Fujitsu Ltd Opposed matrix type tft panel
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
WO2004064018A1 (ja) * 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8048251B2 (en) * 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
US7084045B2 (en) 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP5041686B2 (ja) * 2004-07-30 2012-10-03 株式会社半導体エネルギー研究所 薄膜集積回路の剥離方法および半導体装置の作製方法
US7927971B2 (en) 2004-07-30 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101191094B1 (ko) 2004-08-23 2012-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 그 제조 방법
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
JP5072210B2 (ja) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100669778B1 (ko) 2004-11-20 2007-01-16 삼성에스디아이 주식회사 기판 및 박막 트랜지스터를 구비한 기판
EP1894234B1 (en) * 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN101151544B (zh) 2005-03-28 2011-08-03 株式会社半导体能源研究所 半导体器件、其制造方法、及其测量方法
KR100713985B1 (ko) 2005-05-16 2007-05-04 삼성에스디아이 주식회사 박막트랜지스터 및 박막트랜지스터 제조방법
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7588969B2 (en) * 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7972910B2 (en) 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
JP4316558B2 (ja) * 2005-06-28 2009-08-19 三星モバイルディスプレイ株式會社 有機発光表示装置
JP4350106B2 (ja) 2005-06-29 2009-10-21 三星モバイルディスプレイ株式會社 平板表示装置及びその駆動方法
JP4916680B2 (ja) * 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7625783B2 (en) * 2005-11-23 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
US8048777B2 (en) * 2006-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
SG175569A1 (en) 2006-10-04 2011-11-28 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7782651B2 (en) 2006-10-24 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage device and method for driving the same
KR100824880B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100770127B1 (ko) * 2006-11-10 2007-10-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824881B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR101416876B1 (ko) 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
KR100833738B1 (ko) * 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) * 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US7994607B2 (en) 2007-02-02 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5525694B2 (ja) 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR100947435B1 (ko) 2008-03-25 2010-03-12 삼성모바일디스플레이주식회사 플렉서블 디스플레이 및 그 제조 방법
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US8576209B2 (en) * 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102480780B1 (ko) 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
CN102576677B (zh) * 2009-09-24 2015-07-22 株式会社半导体能源研究所 半导体元件及其制造方法
US20120044445A1 (en) * 2010-08-17 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Device and Manufacturing Method Thereof
JP5852810B2 (ja) 2010-08-26 2016-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20120042151A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
WO2014129519A1 (en) * 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
WO2014200827A1 (en) * 2013-06-13 2014-12-18 Yan Ye Methods and apparatuses for delaminating process pieces
KR102100880B1 (ko) * 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
US9887384B2 (en) 2013-07-16 2018-02-06 Sharp Kabushiki Kaisha Method for producing flexible display device, and flexible display device
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
JP5978199B2 (ja) * 2013-12-25 2016-08-24 株式会社半導体エネルギー研究所 発光装置
JP6473931B2 (ja) 2014-05-29 2019-02-27 パナソニックＩｐマネジメント株式会社 支持基板付き樹脂基板、及び、その製造方法、並びに、その樹脂基板を用いた電子デバイス
KR102368997B1 (ko) 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
US10014383B2 (en) * 2014-12-17 2018-07-03 Infineon Technologies Ag Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device
JP6154442B2 (ja) * 2015-08-19 2017-06-28 株式会社半導体エネルギー研究所 発光装置
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
WO2018020333A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
JP6981812B2 (ja) 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2018042284A1 (en) 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN107742628A (zh) * 2017-09-12 2018-02-27 奕瑞影像科技（太仓）有限公司 柔性闪烁屏、放射线图像传感器及其制备方法
CN110112320B (zh) 2018-06-22 2022-04-26 友达光电股份有限公司 发光元件
JP7210344B2 (ja) * 2019-03-18 2023-01-23 キオクシア株式会社 半導体装置及びその製造方法
TWI724807B (zh) * 2019-07-24 2021-04-11 友達光電股份有限公司 可撓式裝置
US11587474B2 (en) 2019-07-24 2023-02-21 Au Optronics Corporation Flexible device array substrate and manufacturing method of flexible device array substrate
CN110675750B (zh) * 2019-09-24 2022-02-22 云谷（固安）科技有限公司 载体基板、柔性显示面板及柔性显示面板的制作方法

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61231714A (ja) * 1985-04-08 1986-10-16 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
WO1995009438A1 (en) * 1993-09-30 1995-04-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
EP0689085B1 (en) 1994-06-20 2003-01-29 Canon Kabushiki Kaisha Display device and manufacture method for the same
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US5686360A (en) 1995-11-30 1997-11-11 Motorola Passivation of organic devices
TW309633B (zh) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
CN1495523A (zh) 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH10223900A (ja) 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6893980B1 (en) * 1996-12-03 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
ATE261612T1 (de) 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
JP3431454B2 (ja) 1997-06-18 2003-07-28 株式会社東芝 半導体装置の製造方法
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP4042182B2 (ja) 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11243209A (ja) 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
US6153495A (en) 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
US6423614B1 (en) 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6319757B1 (en) * 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4493741B2 (ja) 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6236061B1 (en) * 1999-01-08 2001-05-22 Lakshaman Mahinda Walpita Semiconductor crystallization on composite polymer substrates
JP2000231118A (ja) 1999-02-10 2000-08-22 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6168966B1 (en) * 1999-02-18 2001-01-02 Taiwan Semiconductor Manufacturing Company Fabrication of uniform areal sensitivity image array
US6569595B1 (en) * 1999-02-25 2003-05-27 Kabushiki Kaisha Toshiba Method of forming a pattern
US6410436B2 (en) 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
KR20020011392A (ko) 1999-04-28 2002-02-08 메리 이. 보울러 산소 및 수분 열화에 대한 내성이 개선된 가요성 유기전자 장치
US6387771B1 (en) 1999-06-08 2002-05-14 Infineon Technologies Ag Low temperature oxidation of conductive layers for semiconductor fabrication
JP3447619B2 (ja) 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP2001100661A (ja) 1999-09-29 2001-04-13 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP3911929B2 (ja) * 1999-10-25 2007-05-09 セイコーエプソン株式会社 液晶表示装置の製造方法
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
JP3874054B2 (ja) 1999-11-30 2007-01-31 セイコーエプソン株式会社 半導体回路内蔵構造体
JP2001166301A (ja) * 1999-12-06 2001-06-22 Seiko Epson Corp バックライト内蔵型液晶表示装置及びその製造方法
JP2001177101A (ja) 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4478268B2 (ja) * 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP5183838B2 (ja) 2000-05-12 2013-04-17 株式会社半導体エネルギー研究所 発光装置
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP4869471B2 (ja) * 2000-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4906022B2 (ja) 2000-08-10 2012-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型ｅｌ表示装置及び電子機器
US6825820B2 (en) 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
SG148819A1 (en) 2000-09-14 2009-01-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
JP3974749B2 (ja) * 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
JP2002217391A (ja) 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法及び半導体装置
KR100877708B1 (ko) * 2001-03-29 2009-01-07 다이니폰 인사츠 가부시키가이샤 패턴 형성체의 제조 방법 및 그것에 사용하는 포토마스크
JP2002305293A (ja) 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
TW574753B (en) 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
JP4717265B2 (ja) 2001-06-08 2011-07-06 三星モバイルディスプレイ株式會社 有機ｅｌ装置及びその製造方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US6593213B2 (en) * 2001-09-20 2003-07-15 Heliovolt Corporation Synthesis of layers, coatings or films using electrostatic fields
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2003179049A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置及びその製造方法
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
WO2004040648A1 (ja) 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
JP4554152B2 (ja) 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI351566B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
JP2004237655A (ja) 2003-02-07 2004-08-26 Kureha Chem Ind Co Ltd 交互積層防湿膜、その製造方法及び透明電極板付きの交互積層防湿膜
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6995973B2 (en) * 2003-07-15 2006-02-07 Hewlett-Packard Development Company, L.P. Preventing a plurality of electronic devices from being pulled out of a rack simultaneously
US7849311B2 (en) 2005-03-15 2010-12-07 Silicon Graphics International Computer system with dual operating modes
KR101740485B1 (ko) * 2010-09-16 2017-05-29 삼성전자 주식회사 발진기와 그 제조 및 동작방법

Also Published As

Publication number Publication date
TWI606521B (zh) 2017-11-21
TWI508193B (zh) 2015-11-11
TW200715419A (en) 2007-04-16
TW201430963A (zh) 2014-08-01
US20180308867A1 (en) 2018-10-25
KR101088104B1 (ko) 2011-11-29
US20160104725A1 (en) 2016-04-14
TW201001564A (en) 2010-01-01
US9543337B2 (en) 2017-01-10
US20130029447A1 (en) 2013-01-31
US8691604B2 (en) 2014-04-08
TWI445097B (zh) 2014-07-11
US9269817B2 (en) 2016-02-23
CN100539190C (zh) 2009-09-09
EP1435653A3 (en) 2017-12-13
US20170243895A1 (en) 2017-08-24
TW200421493A (en) 2004-10-16
US20100248402A1 (en) 2010-09-30
US8247246B2 (en) 2012-08-21
CN101615593A (zh) 2009-12-30
JP4373085B2 (ja) 2009-11-25
JP2004214281A (ja) 2004-07-29
US10038012B2 (en) 2018-07-31
US7723209B2 (en) 2010-05-25
TWI330871B (en) 2010-09-21
EP1435653A2 (en) 2004-07-07
US20140203415A1 (en) 2014-07-24
US20040129960A1 (en) 2004-07-08
CN101615592A (zh) 2009-12-30
CN1516288A (zh) 2004-07-28
TW201545243A (zh) 2015-12-01
CN101615592B (zh) 2011-01-05
KR20040060798A (ko) 2004-07-06
CN101615593B (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
TWI333244B (en) Semiconductor device
TWI330269B (en) Separating method
TWI379137B (en) Peeling method and method for manufacturing display device using the peeling method
JP4637477B2 (ja) 剥離方法
JP4610515B2 (ja) 剥離方法
JP5857094B2 (ja) 発光装置の作製方法
JP5978199B2 (ja) 発光装置
JP2018073835A (ja) 発光装置
JP5132722B2 (ja) 剥離方法
JP6297654B2 (ja) 発光装置
JP6154442B2 (ja) 発光装置
JP5577373B2 (ja) 発光装置
JP2020024425A (ja) 発光装置
KR101005569B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees