CN1516234A - 分离方法 - Google Patents

分离方法 Download PDF

Info

Publication number
CN1516234A
CN1516234A CNA2003101242404A CN200310124240A CN1516234A CN 1516234 A CN1516234 A CN 1516234A CN A2003101242404 A CNA2003101242404 A CN A2003101242404A CN 200310124240 A CN200310124240 A CN 200310124240A CN 1516234 A CN1516234 A CN 1516234A
Authority
CN
China
Prior art keywords
film
oxide
substrate
tungsten
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101242404A
Other languages
English (en)
Other versions
CN100388411C (zh
Inventor
丸山纯矢
美子
大野由美子
吾
高山彻
平
后藤裕吾
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1516234A publication Critical patent/CN1516234A/zh
Application granted granted Critical
Publication of CN100388411C publication Critical patent/CN100388411C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

一种分离方法，包括步骤：依此次序形成金属膜、第一氧化物和含有氢的半导体膜；将支撑物粘接到含有该第一氧化物和该半导体膜的释放层，并从提供有该金属层的衬底通过物理方法分离粘接到该支撑物的该释放层。在分离方法中，进行热处理以便使半导体膜中含有的氢扩散，通过还原在金属膜和第一氧化物膜之间的表面边界处形成的第二氧化物来形成第三氧化物，并分离含有该第二氧化物和该第三氧化物的薄膜、含有该第二氧化物和该第三氧化物的薄膜与该金属膜之间的表面边界，或含有该第二氧化物和该第三氧化物的薄膜与该第一氧化物之间的表面边界。

Description

分离方法
技术领域
本发明涉及一种用于分离释放层(release layer)的方法。具体地，本发明涉及一种将包含各种器件的释放层进行分离的方法。更具体地，本发明涉及一种典型以液晶模块、EL(电致发光)模块等作为其中一种元件的显示装置的电子设备。
背景技术
近年来，用于形成由衬底的绝缘表面之上形成的半导体薄膜(具有大约几nm至几百nm厚度)组成的TFT的技术吸引了人们的注意。TFT用于电子器件例如IC、光电器件等，并且特别是将TFT开发为显示装置的驱动电路或开关器件。
在这种显示装置中，通常采用玻璃衬底和石英衬底，然而，它们具有例如易碎且重的缺点。此外，玻璃衬底和石英衬底难于进行批量生长。因此，试图在典型为柔性塑料膜(塑料衬底)的具有柔性的衬底之上形成TFT器件。
然而，在采用高性能多晶硅膜作为TFT的有源层的情况下，就需要几百度的高温处理来作为制造工艺，因此就不能直接在塑料膜上形成TFT。
因此，提出了一种用于将在衬底之上形成的释放层通过分离层从衬底进行分离的分离方法。例如，形成由非晶硅(或多晶硅)形成的分离层，并通过穿过衬底的激光辐照来释放非晶硅中含有的氢以产生空间，然后分离衬底(见参考文献1：未审专利公开No.10-125929)。此外，参考文献2(未审专利公开No.10-125930)公开了一种利用参考文献1中公开的技术将释放层(在参考文献中称为转移层)粘贴到塑料膜来完成液晶显示装置。
然而，上述方法要求衬底完全透光、并且要求相对大量的激光辐照量来足以释放在非晶硅中包含的氢，因此就会出现损伤释放层的问题。此外，根据上述方法，在分离层之上形成器件并在制造工艺期间进行高温热处理等的情况下，因为由于热处理减少了分离层中含有的氢，即使将激光辐照到分离层，也存在不能充分地进行分离的危险。因此，为了保持在分离层中含有的氢的数量，可以限制在形成分离层之后的工艺。在上述参考文献的说明书中，为了防止释放层被损伤而提供遮光层或反射层，在此情况下，就难于制造透明液晶显示装置或底部发光型的发光显示装置。
发明内容
根据上述观点，本发明的一个目的是提供一种用于易于分离大面积的整个释放层的分离方法。本发明的另一个目的是提供一种在形成释放层期间不会限制例如衬底种类的衬底使用的分离方法。
为了解决上述问题，本发明采用以下方法。
本发明是一种用于易于分离大面积的整个释放层的分离方法。而且，本发明是一种在形成释放层期间不会限制例如衬底种类的衬底使用的分离方法。分离方法包括步骤：依此次序形成金属膜、第一氧化物、和含有氢的半导体膜；以及将支撑物接合到包含第一氧化物和半导体膜的释放层，并通过物理方法将接合到支撑物的释放层从提供有金属层的衬底中分离。在此分离方法中，进行热处理以便扩散在半导体膜中含有的氢，通过还原在金属膜和第一氧化物膜之间的表面边界处形成的第二氧化物来形成第三氧化物，并分离包含第二氧化物和第三氧化物的薄膜、包含第二氧化物和第三氧化物的薄膜与金属膜之间的表面边界，或包含第二氧化物和第三氧化物的薄膜与第一氧化物之间的表面边界。
作为金属膜，采用选自由W(钨)、Ti(钛)、Mo(钼)、Cr(铬)、Nd(钕)、Fe(铁)、Ni(镍)、Co(钴)、Zr(锆)、Zn(锌)、Ru(钌)、Rh(铑)、Pd(钯)、Os(锇)、Ir(铱)组成的组中的元素；由合金材料或化合物材料形成的单层，每种材料包含上述元素作为其主要成分；或采用由这些金属或这些金属混合物形成的叠层。第一氧化物由绝缘膜例如氧化硅膜形成。通过溅射在金属膜之上形成第一氧化物的期间自然地形成第二氧化物，但也可以通过热氧化来形成第二氧化物。由于在第一氧化物中含有氢，则通过还原反应有时就不会出现第二氧化物。因此，优选形成不含有氢的第一氧化物。而且，可以通过CVD来形成含有氢的半导体膜，并可以用含有氢的氮化物膜来代替含有氢的半导体膜，因为两种膜都可以通过热处理使其中含有的氢分散。因此，在本发明中，通过由于氢的还原反应来进行剥离，所以优选采用通过热处理使氢分散的薄膜。优选在400℃或更高温度下进行热处理。400℃的温度是进行分离的可接受温度的界限。此外，热处理不必总是用于金属膜材料的结晶化，例如不用热处理就能结晶化钼。
释放层包括氧化物膜和含有氢的半导体膜。优选在氧化物膜和半导体膜之间的表面边界处形成基底膜。优选采用氮氧化硅膜或氮化硅氧化物膜作为基底膜。
优选在分离之前形成使用半导体膜作为有源层的晶体管和连接到晶体管的器件。器件列举的实例有：半导体器件、发光器件、液晶器件等。此外，优选被分离的释放层接合到新的衬底。在将释放层接合到塑料衬底的情况下，可以形成薄的、即使跌落也难以破碎、重量轻的TFT衬底。
由于内部和外部因素，用于形成金属膜的材料可以在晶体结构中存在一些缺陷。原子价数目是不同的。通过键合到氧或氢原子，材料就成为不同的化合物。
在用作金属膜例如氧化钨(WO3-x)、氧化钼(MoO3-x)或氧化钛(TiO2-x)的化合物(非化学计量比化合物)中，通过结晶学切变(CS)工艺就不出现缺陷，就是说，通过结晶学切变(CS)工艺，一些八面体的键合就从角共用转变为边共用。将根据结晶学切变的现象来解释分离机理，就是说，由钨(W)形成金属膜，且通过氢气就使氧化钨(VI)(WO3)还原为氧化钨(IV)(WO2)，因此就分离了含有WO3和WO2的薄膜，或将该薄膜和另一薄膜之间的表面边界进行分离。首先，将解释WO3和WO2的晶体结构。WO3具有畸变的铼氧化物结构(AB3，规则八面体)，其体心处具有钨且在六个角处具有氧(图1)。WO2具有畸变的金红石结构，其中正离子位于正方形的角和体心，且六个负离子与正离子配位。
由于剪切、通过将一些八面体的键合从角共用转变为边共用就获得了氧化钨的非化学计量比(non-stoichiometry)。在规则间隔处产生剪切，其结果就切断铼结构的区域。在此方面，由多个共用边的八面体形成聚集体。如上所述，在氧化钨中观察到此结构中的一些八面体从角共用转变为边共用的现象。氧化钨与氢反应并转变为氧化钨(V)(W2O5)、W4O11，进一步转变为氧化钨(IV)(WO2)、金属钨(W)。换句话说，金属钨与氢反应并降低其原子价数。
通过结晶学切变现象和氧化钨的特性，因在400℃或更高温度下通过热处理从上层膜分散的氢而发生还原反应，然后组分开始转变。组分转变就导致了晶体结构的转变。具体地，铼氧化物结构就转变为畸变的金红石结构，且氧化钨的内部结构就产生畸变。因此，分离就成为可能。此外，可以认为，因从上层膜中分散的氢而导致键的断裂，减少了部分内聚力，因此，氧化钨的内部就变得易于断裂。
由上述架构组成本发明，因为可以进行整个表面的分离，所以可以以高产量在柔性薄膜衬底之上形成TFT等。根据本发明，不强调TFT等。发光装置、液晶显示装置和其它显示装置很薄，即使它们跌落也不会破碎。此外，在弯曲表面或不规则形状上显示图像也成为可能。根据本发明，可以再次使用支撑物等并采用低成本的薄膜衬底，因此通过协同效应就可以减少显示装置的成本。
根据本发明形成的TFT可以在顶部发射、底部发射和双发射的发光装置，透明型、反射型和半透明型等的液晶显示装置中使用。
附图说明
图1示出氧化钨结构的晶体结构图；
图2示出氧化钨结构的晶体结构图；
图3A-3E是显示分离工艺的解释性示意图；
图4A-4K是实验结果图；
图5A和5B是TEM图像；
图6A和6B是TEM图像和TEM图像的帧格式；
图7A和7B是通过XPS显示的膜的组分结果图；
图8是通过SIMS显示的剖面图；
图9是通过SIMS显示的剖面图；
图10是通过SIMS显示的剖面图；
图11是通过TDS显示的结果图；
图12A和12B是TEM图像和TEM图像的帧格式；
图13A和13B是TEM图像和TEM图像的帧格式；
图14A和14B是TEM图像和TEM图像的帧格式；
图15A和15B是TEM图像和TEM图像的帧格式；
图16A和16B是TEM图像和TEM图像的帧格式；
图17A和17B是TEM图像和TEM图像的帧格式；
图18A和18B是发光装置的外部图和剖面图；
图19A和19B是发光装置的外部图和剖面图；
图20A和20B是发光装置的外部图和剖面图；
图21A-21E是显示电子设备的图。
具体实施方式
将参照图3描述本发明的实施例。
在衬底10之上淀积金属膜11(图3A)。第一衬底(支撑衬底)10仅仅需要具有足以承受随后的分离处理的刚性，例如可以采用玻璃衬底、石英衬底、陶瓷衬底、硅衬底、金属衬底或不锈钢衬底。作为金属膜11，可以采用选自W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Or或Ir中的元素、或每种材料中含有上述元素作为主要成分的合金材料或化合物材料的单层或叠层。金属膜11的厚度为10-200nm，优选为50-75nm。可以使用金属氮化物膜来代替金属膜11。
通过表面朝下的溅射来淀积金属膜11，以便第一衬底10的边缘厚度易于变为不均匀。因此，最好去除边缘部分的薄膜，并且可以在衬底10和金属膜11之间形成大约100nm厚的绝缘膜，例如氮氧化硅膜，以防止支撑衬底深蚀刻。
随后，在金属膜11之上形成释放层12。释放层12具有包含第一氧化物和氢的半导体膜。作为第一氧化物，可以通过溅射、CVD来形成氧化硅、氮氧化硅等。第一氧化物的厚度优选为金属膜11的厚度的两倍。这里，通过使用硅靶的溅射来淀积氮氧化硅膜以具有150-200nm的厚度。半导体可以提供有TFT、有机TFT、薄膜二极管、由硅形成的pin结光电转换器件、硅电阻器器件、传感器器件(典型地，压敏指纹传感器)等。优选在释放层12中包含的半导体膜的背面之上形成由氮化硅等形成的基底膜，以便遮挡来自金属膜11或第一衬底(支撑衬底)10上的杂质或灰尘。
在金属膜11和释放层12之间存在第二氧化物。在释放层12中形成第一氧化物的同时形成第二氧化物。将钨作为一个实例，应当考虑，通过溅射在淀积氧化硅膜(第一氧化物)期间，在最初阶段发生的氧与钨的优先氧化反应来形成氧化钨(WOx，第二氧化物)。然后，将第二氧化物(例如，WO3)还原以便形成第三氧化物(例如，WO2)，并分离含有第二氧化物和第三氧化物的薄膜或与另一薄膜之间的表面边界。因此，如果第一氧化物含有氢，那么就会在第二氧化物中产生还原反应，以致可能会抑制第二氧化物的形成。因此，优选形成不含有氢的第一氧化物。特别地，当通过CVID形成的情况下第二氧化物含有氢时，因此最好不采用CVD。
然后，在超过400℃的温度下进行热处理。因为在释放层12，特别在半导体中含有的氢扩散进入另一薄膜，所以热处理就会在第二氧化物中产生还原反应。此外，根据热处理，结晶化第二氧化物的部分或全部。可以与另一个制造工序一起进行热处理以减少工序数量。例如，在形成非晶半导体以便通过加热炉或激光辐照来形成多晶半导体的情况下，在通过至少500℃的热处理来结晶化非晶半导体时就会同时使氢扩散。
然后，用第一粘合剂14接合用于支撑释放层12的第二衬底13(图3B)。优选第二衬底13的刚性大于第一衬底10的刚性。作为第一粘合剂14，可以采用粘接剂、双面胶带等例如通过UV光剥离的粘合剂、通过热剥离的粘合剂或在水中溶解的粘合剂。
通过物理方法分离提供有金属膜11的第一衬底10(图3C)。通过分离含有第二或第三氧化物的薄膜、或是与另一薄膜的表面边界来分离第一衬底10。根据此方法，就从第一衬底10分离释放层12。
用第二粘合剂15将分离的释放层12粘贴到成为转移体的第三衬底16(图3D)。作为第二粘合剂15，可以采用UV固化树脂、特别是环氧树脂粘合剂、树脂添加粘合剂、双面胶带等。作为第三衬底16，采用具有薄膜厚度(膜衬底)的柔性衬底，即例如聚碳酸酯、多芳基化合物、聚醚砜等的塑料衬底；聚四氟乙烯衬底；陶瓷衬底等。
接着，通过移除第一粘合剂14来分离第二衬底13(图3E)。具体地，通过UV光辐照、加热或水冲洗来分离第一粘合剂14。而且，优选采用具有Ar气或O2气的等离子体清洗或钟罩清洗(bellclean)。
根据此方法，可以采用在按照上述描述制备的薄膜衬底上形成的TFT等来用于发光装置或液晶显示装置的半导体器件。例如，在释放层12之上形成发光器件，完成将作为密封部件的保护膜，然后，完成发光装置。为了在释放层12之上形成发光器件，由于薄膜衬底是柔性的，因此将提供有TFT的薄膜衬底固定到带状玻璃衬底，且可以通过蒸发淀积来形成每个发光层。注意，优选在不暴露到空气中连续地形成发光层、电极、保护膜等。可以但不排他地按此顺序来制造发光装置，即，在释放层之上形成发光器件、粘接第二衬底、分离具有发光器件的释放层并将其粘贴到作为第三衬底的薄膜衬底。
可以但不排他地按此顺序来制造液晶显示装置，即，分离第二衬底，用密封剂粘接相对衬底，并注入液晶材料。可以按另一种顺序来制造液晶显示装置，即，粘接第二衬底作为相对衬底，粘接第三衬底，并注入液晶材料。在制造液晶显示装置时为了维持衬底之间的空间，可以形成或分布隔离物。在柔性衬底的情况下，优选形成或分布三倍数量的隔离物。
根据上述工艺，依序淀积各个薄膜，通过在400℃或更高温度下热处理来还原并结晶化在金属膜和氧化物膜之间的表面边界处形成的氧化物，然后，通过分离包含氧化物的薄膜或包含氧化物的薄膜和另一薄膜之间的表面边界来分离氧化物。
根据上述架构组成的本发明，因为可以进行整个表面的分离，因此就可以以高产量在柔性薄膜衬底之上形成TFT等。根据本发明，并不强调TFT等。发光装置、液晶显示装置和其它显示装置为薄型且即使它们跌落也不会破碎。此外，使在弯曲表面或不规则形状上显示图像成为可能。根据本发明，可以再次使用支撑物等，并可以采用低成本薄膜衬底，因此可以减少显示装置的成本。
示例1
如上述实施例所示，此后将解释证实以下事实的实验，即，依序淀积薄膜，通过在400℃或更高温度下的热处理来还原在金属膜和氧化物膜之间的表面边界处形成的氧化物，然后，分离包含氧化物的薄膜或该薄膜和另一薄膜之间的表面边界。在以下的实验中，采用钨膜作为金属膜，氧化硅膜作为在释放层中含有的氧化物膜，并且采用非晶硅膜作为半导体膜。
实验1
依序形成作为衬底的AN 100玻璃衬底(126×126mm)、通过溅射淀积作为金属膜的钨(W)膜(50nm)、通过溅射淀积作为保护膜的氧化硅膜(200nm)、通过CVD淀积作为基底膜的氮氧化硅(SiON)膜(100nm)以及通过CVD淀积作为半导体膜的非晶硅膜(54nm)。此后，分别在500℃、450℃、425℃、410℃、400℃和350℃进行一小时的热处理，制备样品1-6，并且在氢气气氛中在350℃下热处理样品7一小时，制备样品7。然后，使用聚四氟乙烯带分别对样品1-7进行分离实验。图4A-4G是实验照片。
如图4A-4G中所示，可以分离在400℃或更高温度下热处理的样品1-4，然而，不能分离样品5和6，即半导体膜等没有粘贴到聚四氟乙烯带。
图4H和4I是示出关于提供有半导体膜的样品8，如同样品1-7，在500℃下热处理1小时并进行分离，以及在500℃下热处理1小时和在550℃下热处理4小时并进行分离的两种情况的照片。图4J和4K是示出关于通过CVD提供有代替半导体膜的氮化硅(SiN)膜(100nm)的样品9，在500℃下热处理1小时并进行分离，以及在500℃下热处理1小时和在550℃下热处理4小时并进行分离的两种情况的照片。如图4H-4K中所示，对于在更长时间、500℃或更高温度下进行热处理的情况下进行分离。此外，当在保护膜之上形成通过CVD淀积的非晶半导体膜或氮化硅膜时，进行分离。
根据该实验，在400℃或更高温度下进行热处理并在基底膜之上通过CVD淀积薄膜的情况下进行分离。换句话说，400℃的温度是用于进行分离的可接受温度的界限。
实验2
正如实验1中的情况，依序形成作为衬底的AN 100玻璃衬底(126×126mm)、通过溅射淀积作为金属膜的钨膜(50nm)、通过溅射淀积作为保护膜的氧化硅膜(200nm)、通过CVD淀积作为基底膜的氮氧化硅(SiON)膜(100nm)以及通过CVD淀积作为半导体膜的非晶硅膜(54nm)。制备样品A、样品B和样品C并进行TEM分析，样品A不进行热处理，样品B在220℃下进行1小时热处理，样品C在500℃下进行1小时热处理并进一步在550℃下进行4小时热处理。图5A、5B和6A是各自的TEM图像，图6B是显示每个TEM图像的帧格式图。
如所有的TEM图像中所示，在钨膜和氧化硅膜之间的表面边界处形成新的薄膜(此后，称为未知膜)。比较彼此的TEM图像，只有样品C的未知膜具有特定方向上排列的晶格。样品A和B的未知膜的厚度为大约3nm，但样品C的未知膜的厚度比样品A和B的未知膜的厚度稍薄。而且，通过物理方法，例如胶带(tape)，来设法分离样品A到C，但只能分离样品C。
根据实验2，在钨膜和氧化硅膜之间的表面边界处形成未知膜。如样品C的情况，通过在500℃或更高温度下进行热处理，使未知膜结晶化。当未知膜具有结晶性时，样品才可能被分离。未知膜的厚度是不均匀的。只有能够被分离的样品C的未知膜的厚度稍薄。因此，应当考虑到样品是否能够被分离与结晶性和未知膜的厚度有关。
表1是在样品A-C中，通过上述TEM图像发现的，通过EDX产生的用于说明未知膜的组分的定量测试值结果。
表1
    元素     计数     wt％     原子％
    样品A     O     48     6.26     43.40
    W     1277     93.74     56.60
    样品B     O     88     7.92     49.71
    W     1816     92.08     50.29
    样品C     O     62     8.90     52.88
    W     1127     91.10     47.12
如表1中所示，由钨(W)和氧(O)组成未知膜。因此未知膜由含有钨作为其主要成分的WOx(氧化钨)组成。通过定量测试值结果，在样品A和B中W与O的组分比为W＞O，在样品C中W与O的组分比为W＜O。
根据上述实验，在钨膜(金属膜)和氧化硅膜(保护膜)之间的表面边界处形成新的薄膜。该薄膜由含有钨作为其主要成分的氧化钨形成。在样品A、B和C之间组分比不同。
实验3
在实验3中使用XPS(X射线光电子频谱学)来研究如实验2的情况中形成的样品A-C中的氧化钨膜的组分和作为比较实例的自然氧化的钨膜的组分比。表2示出了结果，并且图7B以条形图示出结果。表3示出在相对于表2中所示结果的数据，WO3按100％归一化的情况下，WO2和WO3强度的结果。图7A是显示该结果的条形图。在此实验中，通过离子溅射暴露未知膜的内部；检测钨的状况：1(原子％)为Pos.1；2(原子％)为Pos.2；3(原子％)为Pos.3；并且按深度检测组分。相对于Pos.1-3的每个深度检测钨(W)、氧化钨(IV)(WO2)、氧化钨(WOx，2＜x＜3)、氧化钨(IV)(WO2)的组分比。分别在4.25分钟之后、4.5分钟之后并在4.75分钟之后对样品A进行深度(in-depth)离子溅射；在4.0分钟之后、4.25分钟之后并在4.5分钟之后对样品B进行深度离子溅射；在5.0分钟之后、5.25分钟之后并在5.5分钟之后对样品C进行深度离子溅射，并且每次深度离子溅射对应于每个样品A-C中的Pos.1-3。
作为在此采用的“氧化钨(WOx)”表示WO2、WO3、W2O5、W4O11、W2O3、W4O3、W5O9、W3O8等。而且，术语“自然氧化膜”表示在玻璃衬底上的基底膜之上形成并保留在空气中的钨膜。
表2
 深度  钨(W)  氧化钨(WO2)  氧化钨(WOx)  氧化钨(WO3)
样品A  Pos.1  9.57  18.91  24.58  46.94
 Pos.2  12.54  18.83  22.19  46.44
 Pos.3  14.45  20.49  21.49  43.57
样品B  Pos.1  11.32  19.68  22.42  46.58
 Pos.2  14.57  19.15  21.91  44.38
 Pos.3  15.46  21.2  22.17  41.18
样品C  Pos.1  35.51  16.37  16.13  32
 Pos.2  37.44  17.2  15.8  29.57
 Pos.3  40.94  17.43  13.3  28.33
自然氧化物膜  69.54  6.42  1.03  23.01
如图7A和表2中所示，在样品A和B中，钨(W)的组分比为大约10％和百分之几，而在样品C的深度中钨(W)的组分比至少为35％。在样品A和B中，氧化钨(WO3)的组分比为大约45％，而在样品C的深度中氧化钨(WO3)的组分比大约为30％。比较样品A-C之间的组分比和自然氧化的薄膜，在自然氧化的薄膜中，WOx的组分比非常小。
如图7B和表3中所示，其中氧化钨(WO3)为100％，在样品A和B中，氧化钨(WOx)的组分比略大于氧化钨(WO2)的组分比，而在样品C中氧化钨(WO2)的组分比则略大于氧化钨(WOx)的组分比。因此，应当考虑到通过热处理对氧化钨组分的改变。
表3
深度  氧化钨(WO2) 氧化钨(WOx) 氧化钨(WO3)
样品A Pos.1  40.29％ 52.36％ 100.00％
Pos.2  40.55％ 47.78％ 100.00％
Pos.3  47.03％ 49.32％ 100.00％
样品B Pos.1  42.25％ 48.13％ 100.00％
Pos.2  43.15％ 49.37％ 100.00％
Pos.3  51.48％ 53.48％ 100.00％
样品C Pos.1  51.16％ 50.41％ 100.00％
Pos.2  58.17％ 53.43％ 100.00％
Pos.3  61.52％ 46.95％ 100.00％
自然氧化物膜 27.90％ 4.48％ 100.00％
根据此实验，在形成氧化硅膜期间，形成具有不同于自然氧化的组分比的氧化钨。比较样品A、B和C之间的组分，钨的组分比高而钨低。因此，在样品C中的氧化物中，应当考虑由于热处理的一些反应会改变组分。根据实验1和2的结果，应当考虑在样品A-C中的差异是热处理温度、以及由于在400℃或更高温度下热处理的还原反应使得在样品C中的金属氧化物膜的组分的变化。基于此，组分改变这一事实对应于晶体结构的不同这一事实。
实验4
图8-10是显示关于在实验2中使用的样品A-C的SIMS(二次离子质谱)的曲线图。
观察非晶硅膜(a-Si)中的氢(H)的曲线、样品A、B中的氢的浓度为大约1.0×1022(原子/cm3)，样品C中的氢的浓度为大约1.0×1020(原子/cm3)，即，样品C中的氢的浓度比样品A、B中的氢的浓度小两个数量级。通过观测氮氧化硅膜(SiON)和氧化硅膜(SiO2)中的氢的曲线，在0.2μm的深度附近，样品A、B中的氢降低了。浓度分布不均匀。另一方面，样品C没有示出显著减少的迹象，在深度方向上浓度均匀分布。因此，在样品C中，在氮氧化硅膜和氧化硅膜中在深度方向上氢均匀分布。然后，观察氧化硅膜和钨膜(W)之间表面边界处的氮化物浓度，样品A、B中氮化物的浓度为大约1.0×1021(原子/cm3)，样品C中氮化物的浓度为大约6.5×1021(原子/cm3)。因此，正如实验2中所示，样品C中氧化硅膜和钨膜之间表面边界之上的未知膜的组分不同于样品A、B中的未知膜的组分。
另一方面，图11是通过热除吸附频谱(TDS)显示从玻璃衬底之上形成的非晶硅膜(a-Si)中解吸附的氢的密度和衬底表面温度(℃)之间的关系图。如图11中所示，随着衬底温度增加，从非晶硅膜中解除吸附的氢就增加。就是说，由于在400℃或更高温度下热处理，氢就从非晶硅膜中解除吸附。因此，应当考虑通过400℃下的热处理在非晶硅膜中的氢就分散到另一薄膜。
图11示出从氮化硅膜(SiN)解除吸附的氢的密度和衬底表面温度之间的关系。如图11中所示，随着衬底温度增加，从氮化硅膜(SiN)中解除吸附的氢就增加。
根据SIMS和TDS的结果，在样品C中由于在400℃或更高温度下热处理，所以非晶硅膜中的氢就会分散。氧化钨(VI)(WO3)与氢反应，转变为氧化钨(V)(W2O5)、W4O11，并且进一步变为氧化钨(IV)(WO2)、金属钨(W)。基于此，通过在400℃或更高温度下的热处理分散的非晶硅膜中的氢，在样品C的氧化物中就会发生还原反应。如图7中所示，样品C的组分不同于其它样品的组分。
实验5
图12是显示通过溅射在玻璃衬底之上淀积50nm厚度的钨膜，并在其上通过溅射淀积200nm厚度的氧化硅膜的状态下的TEM图像。图13是显示在500℃下热处理1小时的状态下的TEM图像。两个图都显示了钨膜和氧化硅膜之间的表面边界。
如两个图中所示，在钨膜和氧化钨膜之间的表面边界处形成氧化钨膜。在两个图中的未知膜具有几乎相同的大约5nm的厚度。因此，由热处理独立地形成氧化钨膜且热处理不影响该膜的厚度。当叠置钨膜和氧化钨膜时，形成氧化钨膜。随后，比较图12、13中的未知膜彼此之间的晶体状态，图12中的晶格不均匀，但图13中的部分晶格在某一方向上均匀形成。就是说，由热处理来决定氧化钨膜的晶体状态。因此，当通过热处理叠置钨膜和氧化钨膜时，就在形成的未知膜中形成均匀尺寸的晶格。
在此实验中采用的叠层结构中，试图通过物理方法例如胶带从氧化硅膜在它们的表面边界处分离钨膜，但是失败了。因此，在其中叠置钨膜和氧化钨膜并进行热处理的制造工艺中就不可能进行分离。
根据此实验，通过热处理结晶化氧化物，然而，如果在形成含有氢的薄膜之后不进行热处理，那么由于在氧化物中不发生还原反应，因此不可能进行分离。
实验6
在此实验中，制备4个样品：通过在玻璃衬底之上叠置通过CVD淀积作为基底膜的氮氧化硅膜和通过溅射淀积作为金属膜的50nm厚度的钨膜(W)来形成样品D；在钨膜之上通过使用氩气的溅射淀积作为保护膜的非晶硅膜来形成样品E；在钨膜之上通过使用氩气和氧气的溅射淀积氧化硅膜来形成样品F；以及在钨膜之上通过使用硅烷气体和氮气的CVD淀积氧化硅膜来形成样品G。
图14A-17A是显示每个样品D-G的剖面图的TEM图像。图14B-17B是显示每个样品D-G的帧格式。观察钨膜和钨膜的上层膜之间的表面边界，在图14A的样品D的钨膜之上形成自然氧化的膜，然而，其厚度太薄以至不能在TEM图像中进行检测。图15A的样品E和图16A的样品G的钨膜之上未形成金属氧化物膜，然而，在样品F的钨膜之上则形成金属氧化物膜。因此，只在样品F的钨膜之上形成金属氧化物膜。应当考虑，由于形成该薄膜使用的氧气，通过氧和钨的优先氧化反应就会在形成氧化硅膜的最初阶段形成金属氧化物膜。基于此事实，由于薄膜的形成只使用氩气，因此在样品E中的钨膜之上就不会形成金属氧化物膜。
比较样品F和样品G之间的薄膜形成状态，在样品F中采用氩气和氧气，在样品G中采用硅烷和N2O气体。就是说，因为硅烷气体含有氢，则由于氢引起的钨膜和氧化硅膜之间形成的氧化硅膜的还原反应，因此在样品G中就检测不到金属氧化物膜。
根据此实验，当在钨膜之上形成氧化硅膜时，就会在氧化硅膜和钨膜之间的表面边界上形成金属氧化物膜。然而，如果采用含有氢的气体来形成保护膜，那么在它的表面边界处就不会形成金属氧化物膜。原因是氧化钨(VI)(WO3)与氢反应，转变为氧化钨(V)(W2O5)、W4O11并且进一步变为氧化钨(IV)(WO2)、金属钨(W)，因此在形成的金属氧化物膜中就发生还原反应。
实例2
将参照图18解释提供有根据本发明的分离方法在薄膜衬底之上制造的TFT的发光装置。
图18A是发光装置的顶视图，参考数字1210表示薄膜衬底；1201表示信号线驱动电路；1202表示像素部分；以及1203表示扫描线驱动电路。
图18B是沿18A的线A-A`切割的剖面图。通过粘合剂1240在薄膜衬底1210上形成氧化层1250。在薄膜衬底1210上形成具有由n-沟道TFT 1223和p-沟道TFT 1224组成的CMOS电路的信号线驱动电路1201。可以通过CMOS电路、PMOS电路或NMOS电路来形成组成信号线驱动电路和扫描线驱动电路的TFT。在本实施例中，描述了其中在衬底上形成信号线驱动电路和扫描线驱动电路的驱动器集成类型，但并不限于此，可以在衬底之外形成这些电路。
说明了像素部分1220，包括：绝缘体1214，其具有开关TFT 1221和电流控制TFT 1212，且其覆盖开关TFT 1221和电流控制TFT 1212且具有在预定位置中的开口部分；第一电极1213，连接到电流控制TFT1212的其中一个导线；有机化合物层1215，形成在第一电极之上；发光器件1218，具有与第一电极相对的第二电极1216；以及保护层1217，用于防止发光器件由于水汽和氧造成的退化。
由于第一电极1213连接到电流控制TFT 1212的漏极，因此优选由能够与半导体膜的漏区形成欧姆接触的材料来形成第一电极1213的至少下侧，并且优选由高功函数的材料来形成与有机化合物层接触的表面。例如，如果采用由氮化钛膜、含有铝作为其主要成分的薄膜和钛膜组成的三层结构，那么作为导线的电阻就低并且可以形成良好的欧姆接触。第一电极1213可以形成为由氮化钛膜形成的单层，并且可以形成为三层或多层结构。而且，如果采用透明导电膜作为第一电极1213，那么就可以制造双发光型发光装置。
绝缘体1214可以由有机树脂膜或含有硅的绝缘膜形成。这里，采用正型光敏丙烯酸树脂膜用来形成绝缘体1214。
为了提高覆盖效果，优选形成绝缘体1214的上边缘部分或下边缘部分为具有曲率的弯曲表面。例如，当采用正型光敏丙烯酸树脂作为绝缘体1214的材料时，只有绝缘体1214的上边缘部分优选形成具有曲率半径(0.2-3μm)的弯曲表面。作为绝缘体1214，可以采用经过光敏的光而不溶于腐蚀剂的负型材料和经过光而溶于腐蚀剂的正型材料中的任何一种材料。
而且，可以通过由氮化铝膜、氮化铝氧化物膜或氮化硅膜形成的保护膜来覆盖绝缘体1214。保护膜是通过溅射(DC型或RF型)或远程等离子体在薄膜形成系统中淀积的含有氮化硅或氮化硅氧化物作为其主要成分的绝缘膜，或含有碳作为其主要成分的薄膜。保护膜的厚度最好尽可能薄以便光能够穿过保护膜。
通过使用蒸发掩模的蒸发淀积或喷墨，在第一电极1213之上选择地淀积有机化合物层1215。而且，在有机化合物层1215上形成第二电极1216。由于发光器件1218发射白光，因此发光器件1218设置有由彩色层和BM组成的彩色滤光片。
如果选择地形成有机化合物层，每个有机化合物层发射R、G、B光，不用彩色滤光片就可以获得全彩色显示器。
第二电极1216通过连接区域中设置有绝缘体1214的开口部分(接触)连接到连接导线1208。连接导线1208通过各向异性导电树脂连接到FPC(柔性印刷电路)1209。连接导线1208接收来自作为外部输入端的FPC 1209的图像信号和时钟信号。可以将印刷线路板(PWB)粘贴到FPC。
将密封剂1205提供到衬底的外围以便将第二薄膜衬底1204粘贴到衬底并密封发光器件。优选采用环氧树脂用于密封剂1205。
在本实施例中，除了可以采用玻璃衬底或石英衬底之外，还可以采用由玻璃纤维增强塑料(FRP)、聚氟乙烯(PVF)、聚酯薄膜、聚酯、丙烯酸树脂等制造的塑料衬底来作为用于形成第二薄膜衬底1204的材料。
虽然附图中未示出，由有机材料例如聚乙烯醇或乙烯-乙烯醇共聚物；无机材料例如多晶硅(polysilzane)、氧化铝、氧化硅或氮化硅；或由这些材料形成的叠层形成的阻挡膜可以覆盖薄膜衬底以便防止水汽和氧渗入薄膜衬底。
而且，可以形成保护膜以防止制造期间的化学物质。可以采用UV固化树脂或热固树脂来作为用于形成保护膜的材料。
因此，完成了具有薄膜衬底之上的TFT的发光装置。根据本发明的具有TFT的发光装置重量轻、即使装置跌落也不会破碎。使用薄膜衬底就能够大批量生长发光装置。
实例3
将参照图19解释通过根据本发明的分离方法，提供有在薄膜衬底之上形成的TFT的液晶显示装置。
图19A是液晶显示装置的顶部表面视图。参考数字1310表示第一薄膜衬底；1301表示信号驱动电路；1303表示扫描驱动电路；以及1302表示像素部分。
图19B是沿A-A`线切割的液晶显示装置的剖面图。在薄膜衬底1310之上通过粘合剂1340形成氧化层1350。参考数字1301表示信号线驱动电路1301，信号线驱动电路1301提供有薄膜衬底1310上的由n-沟道TFT 1323和p-沟道TFT 1324组成的CMOS电路。可以由CMOS电路、PMOS电路或NMOS电路来形成构成信号线驱动电路和扫描线驱动电路的TFT。在本实施例中，描述了其中在衬底上形成信号线驱动电路和扫描线驱动电路的驱动器集成类型，但并不限于此，可以在衬底之外形成这些电路。
说明了像素部分1302，它包括具有开关TFT 1311和保留容量1312以及覆盖开关TFT 1311和保留容量1312的层间绝缘膜1314。
在层间绝缘膜1314之上形成取向膜1317并进行研磨(rubbing)处理。
制备第二薄膜衬底1304作为相对衬底。第二薄膜衬底1304包括在由树脂等划分为矩阵结构区域中的彩色滤光片1330、相对电极1316和取向膜1317。
在第一和第二薄膜衬底之上设置偏转板1331并在其上粘贴密封剂1305。在第一和第二薄膜衬底之间注入液晶材料1318。
虽然附图中未示出，由有机材料例如聚乙烯醇或乙烯-乙烯醇共聚物；无机材料例如氧化硅；或由这些材料形成的叠层形成的阻挡膜可以覆盖薄膜衬底以便防止水汽和氧渗入薄膜衬底。
而且，可以形成保护膜以防止制造处理期间的化学物质。可以采用UV固化树脂或热固树脂来作为用于形成保护膜的材料。
如图18中所示，薄膜衬底通过各向异性导电树脂连接到导线和FPC并接收图像信号、时钟信号等。
因此，完成了具有薄膜衬底之上的TFT的发光装置。根据本发明的具有TFT的发光装置重量轻、即使装置跌落也不会破碎。使用薄膜衬底就能够大批量生长发光装置。
实例4
将参照图20解释本发明的一个实例。在本实例中将解释在一个绝缘表面之上设置有像素部分和用于控制像素部分的的驱动电路的显示屏；以及存储器电路和CPU。
图20是显示屏的外部视图。显示屏具有由衬底3009之上以矩阵结构排列的多个像素组成的像素部分3000。在像素部分3000的外围形成用于控制像素部分3000的扫描线驱动电路3001和信号线驱动电路3002。像素部分3000根据驱动电路输送的信号显示图像。可以只在像素部分3000、驱动电路3001和3002上设置相对衬底，并且相对衬底还可以覆盖整个表面。在CPU 3008上设置衬底的情况下，注意，由于CPU发热，因此优选相对衬底排列为与CPU 3008接触的散热片。而且，显示屏还具有用于控制VRAM 3003外围的驱动电路3001、3002和译码器3004、3005的VRAM 3003(视频随机存取存储器)。此外，显示屏具有RAM(随机存取存储器)3006、RAM 3006外围的译码器3007和CPU 3008。组成衬底3009之上的电路的所有器件由多晶半导体(多晶硅)形成，多晶半导体具有较高的场效应迁移率并具有比非晶半导体更大的导通(ON)电流。因此，可以在一个绝缘表面之上将多个电路形成为集成电路。在支撑衬底之上形成并通过本发明的分离方法剥离像素部分3001、驱动电路3001、3002和其它电路，然后，将其彼此粘贴以便在柔性衬底3009之上完成集成结构。通过将SRAM提供到多个像素的每一个像素来形成像素部分中的多个像素的结构，但并不限于此。基于此，可以省略VRAM 3003和RAM 3006。
随后，简要解释CPU的结构。CPU具有控制单元和运算电路。依据输入到数据总线3020的操作码(opcode)，用于输入并输出例如用作操作结果和操作值的数据和指令，一旦在电阻器3022中通过数据总线接口3021储存指令就在译码器3023中将这些指令进行分析。然后，在控制单元3024中产生每个控制信号，根据输入的操作码进行存储器读周期、存储器写周期等。此外，CPU具有在CPU中使用的存储器并作为内部电阻器的电阻器阵列3025、用于运算操作和逻辑操作的ALU3026、用于控制地址和缓冲器的输出的逻辑和缓冲器3027，以及用于输入并输出地址例如存储空间的地址总线3028。
可以将驱动电路3001、3002和CPU 3008设置在衬底3009的外部。这里，在绝缘表面之上形成多个电路，但电路可以通过建立半导体器件形成为窄的框架形状。例如，在电路例如CPU之上叠置用于显示图像的像素部分，这种结构将更加有利于需要降低尺寸并减轻重量的电子设备。
实例5
本发明可以应用于各种电子设备。给出的电子设备的例子有：个人数字助理(蜂窝电话、移动计算机、便携游戏机、电子图书等)、摄像机、数字照相机、护目镜型显示器、显示器、导航系统等。图21A-21E是显示这些电子设备的视图。
图21A示出具有框架4001、声音输出单元4002、显示单元4003等的显示器。本发明用于显示单元4003。显示器包括所有的信息显示装置，例如个人计算机、TV广播和广告显示器。图21B示出具有主体4101、触屏笔4102、显示单元4103、操作按钮4104、外部接口4105等的移动计算机。本发明用于显示单元4103。
图21C示出具有主体4201、显示单元4202、操作按钮4203等的游戏机。本发明用于显示单元4202。图21D示出具有主体4301、声音输出单元4302、声音输入单元4303、显示单元4304、操作开关4305、天线4306等的蜂窝电话。本发明用于显示单元4304。图21E示出具有显示单元4401等的电子图书阅读器。本发明用于显示单元4401。
本发明的应用范围非常广泛，以致本发明可以用于多种领域中的各种电子设备。特别地，使装置成为薄膜且重量轻的本发明有利于图21A-21E中说明的电子设备。

Claims (12)

1、一种分离方法，包括：
依此次序形成金属膜、第一氧化物和含有氢的半导体膜；以及
将支撑物接合到含有该第一氧化物和该半导体膜的释放层，并通过物理方法从提供有该金属层的衬底分离粘接到该支撑物的该释放层；
其中进行热处理以便使该半导体膜中含有的氢扩散，通过还原在该金属膜和该第一氧化物膜之间的表面边界处形成的第二氧化物来形成第三氧化物，并分离含有该第二氧化物和该第三氧化物的薄膜、含有该第二氧化物和该第三氧化物的薄膜和该金属膜之间的表面边界、或含有该第二氧化物和该第三氧化物的薄膜和该第一氧化物之间的表面边界。
2、根据权利要求1的方法，其中金属膜由选自由W(钨)、Ti(钛)、Mo(钼)、Cr(铬)、Nd(钕)、Fe(铁)、Ni(镍)、Co(钴)、Zr(锆)、Zn(锌)、Ru(钌)、Rh(铑)、Pd(钯)、Os(锇)、Ir(铱)组成的组中的元素；由合金材料或化合物材料形成的单层，每种材料包含上述元素作为其主要成分；或由这些金属或这些金属混合物形成的叠层形成。
3、根据权利要求1的方法，其中在400℃或更高温度下进行热处理。
4、根据权利要求1的方法，其中结晶化第二氧化物和第三氧化物。
5、根据权利要求1的方法，其中第一氧化物由通过溅射淀积的氧化硅膜形成。
6、根据权利要求1的方法，其中半导体膜由通过CVD淀积的硅膜形成。
7、一种分离方法，包括：
依此次序形成金属膜、第一氧化物和含有氢的氮化物膜；以及
将支撑物接合到含有该第一氧化物和该氮化物膜的释放层，并通过物理方法从提供有该金属层的衬底分离粘接到该支撑物的该释放层；
其中进行热处理以便使该氮化物膜中含有的氢扩散，通过还原在该金属膜和该第一氧化物膜之间的表面边界处形成的第二氧化物来形成第三氧化物，并分离含有该第二氧化物和该第三氧化物的薄膜、含有该第二氧化物和该第三氧化物的薄膜和该金属膜之间的表面边界、或含有该第二氧化物和该第三氧化物的薄膜和该第一氧化物之间的表面边界。
8、根据权利要求7的分离方法，其中金属膜由选自由W(钨)、Ti(钛)、Mo(钼)、Cr(铬)、Nd(钕)、Fe(铁)、Ni(镍)、Co(钴)、Zr(锆)、Zn(锌)、Ru(钌)、Rh(铑)、Pd(钯)、Os(锇)、Ir(铱)组成的组中的元素；由合金材料或化合物材料形成的单层，每种材料包含上述元素作为其主要成分；或由这些金属或这些金属混合物形成的叠层形成。
9、根据权利要求7的方法，其中在400℃或更高温度下进行热处理。
10、根据权利要求7的方法，其中结晶化第二氧化物和第三氧化物。
11、根据权利要求7的方法，其中第一氧化物由通过溅射淀积的氧化硅膜形成。
12、根据权利要求7的方法，其中半导体膜由通过CVD淀积的硅膜形成。
CNB2003101242404A 2002-12-27 2003-12-29 分离方法 Expired - Fee Related CN100388411C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002382008 2002-12-27
JP382008/2002 2002-12-27
JP382008/02 2002-12-27

Publications (2)

Publication Number Publication Date
CN1516234A true CN1516234A (zh) 2004-07-28
CN100388411C CN100388411C (zh) 2008-05-14

Family

ID=32463663

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101242404A Expired - Fee Related CN100388411C (zh) 2002-12-27 2003-12-29 分离方法

Country Status (5)

Country Link
US (2) US7045442B2 (zh)
EP (1) EP1434263B1 (zh)
KR (1) KR101037117B1 (zh)
CN (1) CN100388411C (zh)
TW (1) TWI330269B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078336A (zh) * 2014-07-02 2014-10-01 上海朕芯微电子科技有限公司 无衬底结构的功率器件制造工艺
CN105304816A (zh) * 2015-11-18 2016-02-03 上海大学 柔性基底剥离方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI351548B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Manufacturing method of liquid crystal display dev
KR100520837B1 (ko) * 2003-04-01 2005-10-13 삼성전자주식회사 반도체 소자의 제조방법
US20050242709A1 (en) * 2004-04-30 2005-11-03 Seiko Epson Corporation Display element and method of manufacturing display element
WO2005119781A1 (en) * 2004-06-02 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
WO2006011664A1 (en) * 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5041686B2 (ja) * 2004-07-30 2012-10-03 株式会社半導体エネルギー研究所 薄膜集積回路の剥離方法および半導体装置の作製方法
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7588969B2 (en) * 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
TWI321241B (en) * 2005-09-14 2010-03-01 Ind Tech Res Inst Flexible pixel array substrate and method of fabricating the same
US7678701B2 (en) * 2006-07-31 2010-03-16 Eastman Kodak Company Flexible substrate with electronic devices formed thereon
US7977170B2 (en) * 2006-10-03 2011-07-12 Eastman Kodak Company Flexible substrate with electronic devices and traces
US8203786B2 (en) * 2006-12-28 2012-06-19 Texas Instruments Incorporated Method and system for screen attachment
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2009037797A1 (ja) * 2007-09-20 2009-03-26 Sharp Kabushiki Kaisha 表示装置の製造方法及び積層構造体
US8501585B2 (en) * 2007-10-10 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8455331B2 (en) * 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8800138B2 (en) * 2008-02-08 2014-08-12 Carestream Health, Inc. Method for conditioning a substrate surface for forming an electronic device thereon and resultant device
US7743492B2 (en) * 2008-02-08 2010-06-29 Carestream Health, Inc. Method for forming cast flexible substrate and resultant substrate and electronic device
US9627420B2 (en) * 2008-02-08 2017-04-18 Carestream Health, Inc. Method for forming an electronic device on a flexible substrate supported by a detachable carrier
US20090200543A1 (en) 2008-02-08 2009-08-13 Roger Stanley Kerr Method of forming an electronic device on a substrate supported by a carrier and resultant device
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
WO2012014256A1 (ja) * 2010-07-30 2012-02-02 パナソニック株式会社 有機ｅｌ素子
KR20120042151A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
JP5223998B2 (ja) * 2010-11-29 2013-06-26 大日本印刷株式会社 評価用基板
TWI478333B (zh) * 2012-01-30 2015-03-21 Ind Tech Res Inst 雙面發光顯示面板
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US10330701B2 (en) 2014-02-22 2019-06-25 International Business Machines Corporation Test probe head for full wafer testing
US9070586B1 (en) 2014-02-22 2015-06-30 International Business Machines Corporation Method of forming surface protrusions on an article and the article with the protrusions attached
KR102368997B1 (ko) 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
KR102521397B1 (ko) * 2017-03-07 2023-04-14 주성엔지니어링(주) 기판 처리장치 및 이를 이용한 기판 처리방법
WO2022172349A1 (ja) * 2021-02-10 2022-08-18 キヤノンアネルバ株式会社 化学結合法及びパッケージ型電子部品

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US219762A (en) * 1879-09-16 Improvement in smoke and cinder conductors for railroad-trains
US23526A (en) * 1859-04-05 Jacob edson
US52584A (en) * 1866-02-13 Improvement in presses
US256618A (en) * 1882-04-18 Best available cop
US15256A (en) * 1856-07-01 Balance-gate for flumes in water-power
US175345A (en) * 1876-03-28 Improvement in combined tops and whirligigs
US64569A (en) * 1867-05-07 Improved hee-escape
US227582A (en) * 1880-05-11 Wilson eilbt
US140547A (en) * 1873-07-01 Improvement in music-stands
US217805A (en) * 1879-07-22 Improvement in check-hooks
US129960A (en) * 1872-07-30 Improvement in building-blocks for toy houses
US263712A (en) * 1882-09-05 mcilvain
US169786A (en) * 1875-02-13 1875-11-09 Improvement in cigar-machines
CA2173123A1 (en) * 1993-09-30 1995-04-06 Paul M. Zavracky Three-dimensional processor using transferred thin film circuits
DE69529493T2 (de) * 1994-06-20 2003-10-30 Canon Kk Anzeigevorrichtung und Verfahren zu ihrer Herstellung
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
TW309633B (zh) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) * 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
DE69728022T2 (de) * 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
JP2953567B2 (ja) 1997-02-06 1999-09-27 日本電気株式会社 半導体装置の製造方法
US6159824A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
JP3431454B2 (ja) * 1997-06-18 2003-07-28 株式会社東芝 半導体装置の製造方法
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6255731B1 (en) * 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
US6153495A (en) * 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6319757B1 (en) * 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6569595B1 (en) * 1999-02-25 2003-05-27 Kabushiki Kaisha Toshiba Method of forming a pattern
US6410436B2 (en) * 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
JP2001177101A (ja) * 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4478268B2 (ja) 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
SG143972A1 (en) * 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
KR100877708B1 (ko) * 2001-03-29 2009-01-07 다이니폰 인사츠 가부시키가이샤 패턴 형성체의 제조 방법 및 그것에 사용하는 포토마스크
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6593213B2 (en) * 2001-09-20 2003-07-15 Heliovolt Corporation Synthesis of layers, coatings or films using electrostatic fields
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
CN100391004C (zh) * 2002-10-30 2008-05-28 株式会社半导体能源研究所 半导体装置以及半导体装置的制作方法
JP4554152B2 (ja) 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
TWI351548B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Manufacturing method of liquid crystal display dev
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6995973B2 (en) * 2003-07-15 2006-02-07 Hewlett-Packard Development Company, L.P. Preventing a plurality of electronic devices from being pulled out of a rack simultaneously

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078336A (zh) * 2014-07-02 2014-10-01 上海朕芯微电子科技有限公司 无衬底结构的功率器件制造工艺
CN104078336B (zh) * 2014-07-02 2018-01-09 上海朕芯微电子科技有限公司 无衬底结构的功率器件制造工艺
CN105304816A (zh) * 2015-11-18 2016-02-03 上海大学 柔性基底剥离方法

Also Published As

Publication number Publication date
US20040132265A1 (en) 2004-07-08
KR20040060745A (ko) 2004-07-06
TWI330269B (en) 2010-09-11
US7407870B2 (en) 2008-08-05
KR101037117B1 (ko) 2011-05-26
CN100388411C (zh) 2008-05-14
US7045442B2 (en) 2006-05-16
US20060189097A1 (en) 2006-08-24
EP1434263A3 (en) 2017-11-22
TW200420955A (en) 2004-10-16
EP1434263B1 (en) 2020-02-12
EP1434263A2 (en) 2004-06-30

Similar Documents

Publication Publication Date Title
CN1516234A (zh) 分离方法
CN1516288A (zh) 半导体器件及其制造方法、层离方法、以及转移方法
TWI379137B (en) Peeling method and method for manufacturing display device using the peeling method
CN1507304A (zh) 发光器件的制作方法，以及制造装置
CN1819273A (zh) 电子器件、半导体器件及其制造方法
CN1442740A (zh) 液晶显示装置
CN1976011A (zh) 半导体装置的制造方法
JP4637477B2 (ja) 剥離方法
CN1445853A (zh) 半导体器件及其制造方法
JP2006237634A (ja) 剥離方法
CN1921143A (zh) 晶体管及使用它的显示装置、电子设备及半导体装置
KR101028394B1 (ko) 반도체장치의 제조방법, 광전변환소자의 제조방법, 발광장치의 제조방법, 센서의 제조방법, 및 전자북 리더의 표시부의 제조방법
JP2014220250A (ja) 発光装置の作製方法
JP5978199B2 (ja) 発光装置
JP2018073835A (ja) 発光装置
JP6297654B2 (ja) 発光装置
JP2020024425A (ja) 発光装置
KR101005569B1 (ko) 반도체 장치의 제조방법
JP2015228038A (ja) 発光装置
JP2012195591A (ja) 発光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20201229