TWI330269B - Separating method - Google Patents

Separating method Download PDF

Info

Publication number
TWI330269B
TWI330269B TW092135603A TW92135603A TWI330269B TW I330269 B TWI330269 B TW I330269B TW 092135603 A TW092135603 A TW 092135603A TW 92135603 A TW92135603 A TW 92135603A TW I330269 B TWI330269 B TW I330269B
Authority
TW
Taiwan
Prior art keywords
oxide
film
substrate
separation method
metal film
Prior art date
Application number
TW092135603A
Other languages
English (en)
Other versions
TW200420955A (en
Inventor
Junya Maruyama
Yumiko Ohno
Toru Takayama
Yuugo Goto
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200420955A publication Critical patent/TW200420955A/zh
Application granted granted Critical
Publication of TWI330269B publication Critical patent/TWI330269B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

1330269 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於一種用於分離釋放層的方法。具體地， 本發明係關於一種將包含各種裝置的釋放層進行分離的方 法。更具體地，本發明係關於一種典型以液晶模組、el (電致發光）模組等作爲其中一種元件的顯示裝置的電子 設備® 【先前技術】 近年來，用於形成由基底的絕緣表面之上形成的半導 體薄膜（具有大約幾nm至幾百nm厚度）組成的TFT的 技術吸引了人們的注意。TFT用於電子裝置例如ic、光 電裝置等，並且特別是將TFT開發爲顯示裝置的驅動電 路或開關裝置。 在這種顯示裝置中，通常採用玻璃基底和石英基底， 然而，它們具有例如易碎且重的缺點。此外，玻璃基底和 石英基底難於進行批量生長。因此，試圖在典型爲柔性塑 膠膜（塑膠基底）的具有柔性的基底之上形成TFT裝置 〇 然而’在採用高性能多晶矽膜作爲TFT的主動層的 情況下，就需要幾百度的高溫處理來進行製造處理，因此 就不能直接在塑膠膜上形成TFT。 因此’提出了一種用於將在基底之上形成的釋放層藉 由分離層從基底進行分離的分離方法。例如，形成由非晶 (2) (2)1330269 矽（或多晶矽）形成的分離層，並藉由穿過基底的雷射輻 照來釋放非晶矽中含有的氫以産生空間，然後分離基底（ 見參考文獻1:日本未審查專利公開案No.10-125929) » 此外，參考文獻2 (日本未審查專利公開案No.10-125930 )公開了一種利用參考文獻1中公開的技術將釋放層（在 參考文獻中稱爲轉移層）粘貼到塑膠膜來完成液晶顯示裝 置。 然而，上述方法要求基底完全透光、並且要求相對大 量的雷射輻照量來足以釋放在非晶矽中包含的氫，因此就 會出現損傷釋放層的問題。此外1根據上述方法，在分離 層之上形成裝置並在製造技術期間進行高溫熱處理等的情 況下，因爲由於熱處理減少了分離層中含有的氫，即使將 雷射輻照到分離層，也存在不能充分地進行分離的危險。 因此，爲了保持在分離層中含有的氫的數量，可以限制在 形成分離層之後的技術。在上述參考文獻的說明書中，爲 了防止釋放層被損傷而提供遮光層或反射層，在此情況下 ，就難於製造透明液晶顯示裝置或底部發光型的發光顯示 裝置。 【發明內容】 根據上述觀點，本發明的一個目的是提供一種用於易 於分離大面積的整個釋放層的分離方法。本發明的另一個 目的是提供一種在形成釋放層期間不會限制例如基底種類 的基底使用的分離方法。 -6- (3) (3)1330269 爲了解決上述問題，本發明採用以下方法。 本發明是一種用於易於分離大面積的整個釋放層的分 離方法。而且，本發明是一種在形成釋放層期間不會限制 例如基底種類的基底使用的分離方法。本發明之分離方法 包括之步驟爲：依序形成金屬膜、第一氧化物、和含有氫 的半導體膜；以及將支撐物接合到包含第一氧化物和半導 體膜的釋放層，並藉由物理方法將接合到支撐物的釋放層 從提供有金屬層的基底中分離。在此分離方法中，進行熱 處理以便擴散在半導體膜中含有的氫，藉由還原在金屬膜 和第一氧化物膜之間的表面邊界處形成的第二氧化物來形 成第三氧化物，並分離包含第二氧化物和第三氧化物的薄 膜、包含第二氧化物和第三氧化物的薄膜與金屬膜之間的 表面邊界，或包含第二氧化物和第三氧化物的薄膜與第一 氧化物之間的表面邊界。 作爲金屬膜，採用選自由 W (鎢）、Ti(鈦）、Mo (鉬）、Cr (鉻）、Nd (鈸）、Fe (鐵）、Ni (鎳）、 Co (鈷）、Zr (錆）、Zn (鋅）、Ru (釕）、Rh (鍺） 、P d (鈀）、0 s (餓）、I r (銥）組成的組中的元素；由 合金材料或化合物材料形成的單層，每種材料包含上述元 素作爲其主要成分；或採用由這些金屬或這些金屬混合物 形成的疊層。第一氧化物由絕緣膜，例如氧化矽膜形成。 藉由濺射在金屬膜之上形成第一氧化物的期間自然地形成 第二氧化物’但也可以藉由熱氧化來形成第二氧化物。由 於在第一氧化物中含有氫，則藉由還原反應有時就不會出 (4) (4)1330269 現第二氧化物。因此，較佳的形成不含有氫的第一氧化物 。而且，可以藉由CVD來形成含有氫的半導體膜，並可 以用含有氫的氮化物膜來代替含有氫的半導體膜，因爲兩 種膜都可以藉由熱處理使其中含有的氫分散。因此，在本 發明中，藉由由於氫的還原反應來進行剝離，所以較佳的 採用藉由熱處理使氫分散的薄膜。較佳的在或更高 溫度下進行熱處理。40(^(3的溫度是進行分離的可接受溫 度的界限。此外，熱處理不必總是用於金屬膜材料的結晶 化，例如鉬不用熱處理就能結晶化。 釋放層包括氧化物膜和含有氫的半導體膜。較佳的在 氧化物膜和半導體膜之間的表面邊界處形成基底膜。較佳 的’採用氮氧化矽膜或氮化矽氧化物膜作爲基底膜。 較佳的，在分離之前形成使用半導體膜作爲主動層的 電晶體和連接到電晶體的裝置。裝置的實例有：半導體裝 置 '發光裝置、液晶裝置等。此外，較佳的，被分離的釋 放層接合到新的基底》在將釋放層接合到塑膠基底的情況 下，可以形成薄的、即使跌落也難以破碎、重量輕的TFT 基底》 由於內部和外部因素，用於形成金屬膜的材料可以在 晶體結構中存在一些缺陷。原子價數目是不同的。藉由鍵 合到氧或氫原子，該材料就成爲不同的化合物。 在用作金屬膜例如氧化鎢（W03.x )、氧化鉬（ Mo〇3_x)或氧化鈦（Ti02_x)的化合物（非化學計量比化 合物）中，藉由結晶學切變（CS)技術就不會出現缺陷 (5) (5)1330269 ，就是說，藉由結晶學切變（CS )技術，一些八面體的 鍵合就從角共用轉變爲邊共用。將根據結晶學切變的現象 來解釋分離機理，就是說，由鎢（W)形成金屬膜，且藉 由氫氣就使氧化鎢（VI ) ( w Ο3 )還原爲氧化鎢（〖V )( W〇2 )，因此就分離了含有w〇3和w〇2的薄膜，或將該 薄膜和另一薄膜之間的表面邊界進行分離。首先，將解釋 W03和W02的晶體結構。W〇3具有畸變的鍊氧化物結構 (ab3，規則八面體），其體心處具有鎢且在六個角處具 有氧（圖1 ) 。W02具有畸變的金紅石結構，其中正離子 位於正方形的角和體心，且六個負離子與正離子配位。 由於剪切、藉由將一些八面體的鍵合從角共用轉變爲 邊共用就獲得了氧化鎢的非化學計量比（nonstoichiometry) 。 在規 則間隔 處産生 剪切， 其結果 就切斷 銶結構的區域。在此方面，由多個共用邊的八面體形成聚 集體。如上所述，在氧化鎢中觀察到此結構中的一些八面 體從角共用轉變爲邊共用的現象。氧化鎢與氫反應並轉變 爲氧化鎢（V ) ( W2〇5 ) 、W40H，進一步轉變爲氧化鎢 (IV) ( wo2)、金屬鎢（W)。換句話說，金屬鎢與氫 反應並降低其原子價數。 藉由結晶學切變現象和氧化鎢的特性，因在400°C或 更高溫度下藉由熱處理從上層膜分散的氫而發生還原反應 ，然後組分開始轉變。組分轉變就導致了晶體結構的轉變 。具體地，銶氧化物結構就轉變爲畸變的金紅石結構，且 氧化鎢的內部結構就産生畸變。因此，分離就成爲可能。 -9- (6) (6)1330269 此外，可以認爲，因從上層膜中分散的氫而導致鍵的斷裂 ，減少了部分內聚力，因此，氧化鎢的內部就變得易於斷 裂。 由上述架構組成本發明，因爲可以進行整個表面的分 離，所以可以以高産量在柔性薄膜基底之上形成TFT等 。根據本發明，不強調TFT等。發光裝置、液晶顯示裝 置和其他顯示裝置很薄，即使它們跌落也不會破碎。此外 ，在彎曲表面或不規則形狀上顯示影像也成爲可能。根據 本發明，可以再次使用支撐物等並採用低成本的薄膜基底 ，因此藉由協同效應就可以減少顯示裝置的成本。 根據本發明形成的TFT可以在頂部發射、底部發射 和雙發射的發光裝置，透明型、反射型和半透明型等的液 晶顯不裝置中使用。 【實施方式】 將參照圖3說明本發明的實施例。 在基底10之上澱積金屬膜11 (圖3A)。第一基底 (支撐基底）10僅僅需要具有足以承受隨後的分離處理 的剛性，例如可以採用玻璃基底、石英基底、陶瓷基底、 矽基底、金屬基底或不銹鋼基底。作爲金屬膜11，可以 採用選自 W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、 Rh、Pd、〇s、Oi·或ij·中的元素、或每種材料中含有上述 兀素作爲主要成分的合金材料或化合物材料的單層或疊層 。金屬膜11的厚度爲l〇-200nm’較佳的爲5〇_75nm。可 -10- (7) (7)1330269 以使用金屬氮化物膜來代替金屬膜1 1。 藉由表面朝下的濺射來澱積金屬膜 Μ，以便第一基 底1〇的邊緣厚度易於變爲不均勻。因此，最好去除邊緣 部分的薄膜，並且可以在基底10和金屬膜11之間形成大 約1 OOnm厚的絕緣膜，例如氮氧化矽膜，以防止支撐基 底深蝕刻。 隨後，在金屬膜11之上形成釋放層12。釋放層12 具有包含第一氧化物和氫的半導體膜。作爲第一氧化物， 可以藉由濺射、CVD來形成氧化矽、氮氧化矽等。第一 氧化物的厚度較佳的爲金屬膜11的厚度的兩倍。這裏， 藉由使用矽靶的濺射來澱積氮氧化矽膜以具有1 50-200nm 的厚度。半導體可以提供有TFT '有機TFT、薄膜二極體 、由矽形成的銷接面光電轉換裝置、矽電阻器裝置、感測 器裝置（典型地，壓敏指紋感測器）等。較佳的，在釋放 層12中包含的半導體膜的背面之上形成由氮化矽等形成 的基底膜，以便遮擋來自金屬膜U或第一基底（支撐基 底）10上的雜質或灰麈。 在金屬膜Π和釋放層12之間存在第二氧化物。在釋 放層12中形成第一氧化物的同時形成第二氧化物。將鎢 作爲一個實例，應當考慮’藉由濺射在澱積氧化矽膜（第 一氧化物）期間’在最初階段發生的氧與鎢的優先氧化反 應來形成氧化鎢（w〇X’第二氧化物）。然後’將第二氧 化物（例如，W03 )還原以便形成第三氧化物（例如， W02 )，並分離含有第二氧化物和第三氧化物的薄膜或與 -11 - (8) (8)1330269 另一薄膜之間的表面邊界。因此，如果第一氧化物含有氫 ，那麽就會在第二氧化物中産生還原反應，以致可能會抑 制第二氧化物的形成。因此，較佳的，形成不含有氫的第 一氧化物。特別地，當藉由CVD形成的情況下第二氧化 物含有氫時，因此最好不採用CVD。 然後，在超過wMc的溫度下進行熱處理。因爲在釋 放層12，特別在半導體中含有的氫擴散進入另一薄膜， 所以熱處理就會在第二氧化物中産生還原反應。此外，根 據熱處理，結晶化第二氧化物的部分或全部。可以與另一 個製造處理一起進行熱處理以減少處理步驟數量。例如， 在形成非晶半導體以便藉由加熱爐或雷射輻照來形成多晶 半導體的情況下，在藉由至少50(^(3的熱處理來結晶化非 晶半導體時就會同時使氫擴散。 然後，用第一粘合劑14接合用於支撐釋放層12的第 二基底13(圖3B)。較佳的，第二基底13的剛性大於第 —基底1 〇的剛性。作爲第一粘合劑1 4，可以採用粘接劑 、雙面膠帶等例如藉由UV光剝離的粘合劑、藉由熱剝離 的粘合劑或在水中溶解的粘合劑。 藉由物理方法分離提供有金屬膜11的第一基底10( 圖3C)。藉由分離含有第二或第三氧化物的薄膜、或是 與另一薄膜的表面邊界來分離第一基底10。根據此方法 ’就從第一基底10分離釋放層12。 用第二粘合劑1 5將分離的釋放層1 2粘貼到成爲轉移 體的第三基底16(圖3D)。作爲第二粘合劑15，可以採 -12 - 1330269 ⑼ 用UV固化樹脂、特別是環氧樹脂粘合劑、樹脂添加粘合 劑、雙面膠帶等。作爲第三基底16，採用具有薄膜厚度 (膜基底）的柔性基底，即例如聚碳酸酯、多芳基化合物 '聚醚颯等的塑膠基底；聚四氟乙烯基底；陶瓷基底等。 接著，藉由移除第一粘合劑14來分離第二基底13( 圖3E)。具體地，藉由UV光輻照、加熱或水沖洗來分 離第一粘合劑14。而且，較佳的，採用具有Ar氣或〇2 氣的電漿淸洗或鍾罩淸洗。 根據此方法，可以採用在按照上述說明製備的薄膜基 底上形成的TFT等來用於發光裝置或液晶顯示裝置的半 導體裝置。例如，在釋放層12之上形成發光裝置，完成 將作爲密封部件的保護膜，然後，完成發光裝置。爲了在 釋放層12之上形成發光裝置，由於薄膜基底是柔性的， 因此將提供有TFT的薄膜基底固定到帶狀玻璃基底，且 可以藉由蒸發澱積來形成每個發光層。注意，較佳的，在 不暴露到空氣中連續地形成發光層、電極、保護膜等。可 以但不排他地按此順序來製造發光裝置，即，在釋放層之 上形成發光裝置、粘接第二基底、分離具有發光裝置的釋 放層並將其粘貼到作爲第三基底的薄膜基底。 可以但不排他地按此順序來製造液晶顯示裝置，即， 分離第二基底，用密封劑粘接相對基底，並注入液晶材料 。可以按另一種順序來製造液晶顯示裝置’即’粘接第二 基底作爲相對基底，粘接第三基底，並注入液晶材料。在 製造液晶顯示裝置時，爲了維持基底之間的空間’可以形 -13- (10) 1330269 成或分佈隔離物。在柔性基底的情況下，較佳的，形成或 分佈三倍數量的隔離物。 根據上述技術，依序澱積各個薄膜，藉由在4 00GC或 更高溫度下熱處理來還原並結晶化在金屬膜和氧化物膜之 間的表面邊界處形成的氧化物，然後，藉由分離包含氧化 物的薄膜或包含氧化物的薄膜和另一薄膜之間的表面邊界 來分離氧化物。
根據上述架構組成的本發明，因爲可以進行整個表面 的分離，因此就可以以高産量在柔性薄膜基底之上形成 TFT等。根據本發明，並不強調TFT等。發光裝置、液 晶顯示裝置和其他顯示裝置爲薄型且即使它們跌落也不會 破碎。此外，使在彎曲表面或不規則形狀上顯示影像成爲 可能。根據本發明，可以再次使用支撐物等，並可以採用 低成本薄膜基底，因此可以減少顯示裝置的成本。
實例1 如上述實施例所示，此後將說明證實以下事實的實驗 ，即，依序澱積薄膜，藉由在4 00° C或更高溫度下的熱處 理來還原在金屬膜和氧化物膜之間的表面邊界處形成的氧 化物，然後，分離包含氧化物的薄膜或該薄膜和另一薄膜 之間的表面邊界。在以下的實驗中，採用鎢膜作爲金屬膜 ’氧化矽膜作爲在釋放層中含有的氧化物膜’並且採用非 晶矽膜作爲半導體膜。 -14- (11) (11)1330269 實驗1 依序形成作爲基底的AN 100玻璃基底（ 126x126mm )、藉由濺射澱積作爲金屬膜的鎢（W)膜（50nm)、藉 由濺射澱積作爲保護膜的氧化矽膜（200nm )、藉由CVD 激積作爲基底膜的氮氧化矽（SiON)膜（lOOnm)以及藉 由CVD澱積作爲半導體膜的非晶矽膜（54nm )。此後， 分別在 500GC、450GC、425°C、410QC、400QC 和 350QC 進 行一小時的熱處理，製備樣品1-6，並且在氫氣氣氛中在 3 5 C^C下熱處理樣品7 —小時，製備樣品7。然後，使用 聚四氟乙烯帶分別對樣品1-7進行分離實驗。圖4A-4G是 實驗照片。 如圖4A-4G中所示，可以分離在400GC或更高溫度 下熱處理的樣品1 -4，然而，不能分離樣品5和6，即半 導體膜等沒有粘貼到聚四氟乙烯帶。 圖4H和41顯示關於提供有半導體膜的樣品8，如同 樣品1-7，在50(^(:下熱處理1小時並進行分離，以及在 50(^0下熱處理1小時和在55(^(:下熱處理4小時並進行 分離的兩種情況的照片。圖4J和4K顯示關於藉由CVD 提供有代替半導體膜的氮化矽（SiN )膜（lOOnm )的樣 品9，在下熱處理1小時並進行分離，以及在 500GC下熱處理1小時和在55(^0下熱處理4小時並進行 分離的兩種情況的照片。如圖4H-4K中所示，對於在更 長時間、500GC或更高溫度下進行熱處理的情況下進行分 離。此外，當在保護膜之上形成藉由CVD澱積的非晶半 -15- (12) (12)1330269 導體膜或氮化矽膜時，進行分離。 根據該實驗，在wMc或更高溫度下進行熱處理並在 基底膜之上藉由CVD澱積薄膜的情況下進行分離。換句 話說，的溫度是用於進行分離的可接受溫度的界限 實驗2 正如實驗1中的情況，依序形成作爲基底的AN 100 玻璃基底（ 126x126mm)、藉由濺射澱積作爲金屬膜的 鎢膜（50nm)、藉由濺射澱積作爲保護膜的氧化矽膜（ 200nm )、藉由 C V D澱積作爲基底膜的氮氧化矽（S i Ο N )膜（100nm)以及藉由CVD澱積作爲半導體膜的非晶矽 膜（54nm)。製備樣品A、樣品B和樣品C並進行TEM 分析，樣品A不進行熱處理，樣品B在2 2 0G C下進行1 小時熱處理，樣品C在50(^(:下進行1小時熱處理並進一 步在550GC下進行4小時熱處理。圖5A、5B和6A是各 自的TEM影像，圖6B是顯示每個TEM影像的框格式圖 〇 如所有的TEM影像中所示，在鎢膜和氧化矽膜之間 的表面邊界處形成新的薄膜（此後，稱爲未知膜）。比較 彼此的TEM影像，只有樣品C的未知膜具有特定方向上 排列的晶格。樣品A和B的未知膜的厚度爲大約3 nm， 但樣品C的未知膜的厚度比樣品A和B的未知膜的厚度 稍薄。而且，藉由物理方法，例如膠帶，來設法分離樣品 -16 - (13) 1330269 A到C，但只能分離樣品C。 根據實驗2，在鎢膜和氧化矽膜之間的表面邊界處形 成未知膜。如樣品C的情況，藉由在5 0 0或更高溫度下 進行熱處理，使未知膜結晶化。當未知膜具有結晶性時’ 樣品才可能被分離。未知膜的厚度是不均勻的。只有能夠 被分離的樣品C的未知膜的厚度稍薄。因此，應當考慮到 樣品是否能夠被分離與結晶性和未知膜的厚度有關。 表1是在樣品A-C中，藉由上述TEM影像發現的’ 藉由EDX産生的用於說明未知膜的組分的定量測試値結 果。 表1 元素 計數 w t % 原子％ 樣品A 0 48 6.26 43.40 W 1277 93.74 5 6.60 樣品B 0 88 7.92 49.71 W 1816 92.08 50-29 樣品C 0 62 8.90 52.88 W 1127 9 1.10 47.12 如表1中所示，由鎢（W )和氧（0 )組成未知膜° 因此未知膜由含有鎢作爲其主要成分的WOx (氧化鎢）組 成。藉由定量測試値結果，在樣品A和B中w與0的組 分比爲W>〇，在樣品C中W與0的組分比爲W<〇 ° -17- (14) (14)1330269 根據上述實驗’在鎢膜（金屬膜）和氧化矽膜（保護 膜）之間的表面邊界處形成新的薄膜。該薄膜由含有鎢作 爲其主要成分的氧化鎢形成。在樣品A、B和C之間組分 比不同。 實驗3 在實驗3中使用XPS ( X射線光電子頻譜學）來硏究 如實驗2的情況中形成的樣品Α-C中的氧化鎢膜的組分 和作爲比較實例的自然氧化的鎢膜的組分比。表2示出了 結果’且圖7B以條形圖示出結果。表3示出在相對於表 2中所示結果的資料，W Ο 3按1 〇 〇 %歸一化的情況下，w 0 2 和WO3強度的結果。圖7A是顯示該結果的條形圖。在此 實驗中’藉由離子濺射暴露未知膜的內部；檢測鎢的狀況 :1 (原子％ )爲P o s . 1 ; 2 (原子％ )爲P 〇 s · 2 ; 3 (原子％ )爲P 〇 s · 3 ;並且按深度檢測組分。相對於P 〇 s . 1 - 3的每 個深度檢測鎢（W )、氧化鎢（w ) ( W02 )、氧化鎢（ WOx ’ 2<χ<3 )、氧化鎢（IV ) ( W02 )的組分比。分別 在4.25分鐘之後、4.5分鐘之後並在4.75分鐘之後對樣 品A進行深度（in-depth)離子濺射；在4.0分鐘之後' 4 _25分鐘之後並在4.5分鐘之後對樣品B進行深度離子濺 射；在5.0分鐘之後、5.25分鐘之後並在5.5分鐘之後對 樣品C進行深度離子濺射，並且每次深度離子濺射對應於 每個樣品Α-C中的Pos.1-3。 作爲在此採用的“氧化鎢（wox) ”表示 wo2 ' wo3 -18- (15) (15)1330269 、W2〇5、WdOu、w203、w403、W5〇9、W3〇8 等。而且， 術語“自然氧化膜”表示在玻璃基底上的基底膜之上形成 並保留在空氣中的鎢膜。 表2 深度 鎢（W) 氧化鏡 氧化鎢 氧化鎢 (W〇2) (WOx) (W〇3) 樣品 A P 〇 s . 1 9.57 18.91 24.58 46.94 P 〇 s . 2 12.54 18.83 22.19 46.44 P 〇 s . 3 14.45 20.49 2 1.49 43.5 7 樣品 B P 〇 s . 1 11.32 19.68 22.42 46.58 P 〇 s. 2 14.5 7 19.15 2 1.91 44.3 8 P 〇 s. 3 15.46 2 1.2 22.17 4 1.18 樣品 C P 〇 s . 1 3 5.51 16.37 16.13 3 2 P 〇 s . 2 37.44 17.2 15.8 29.57 P 〇 s . 3 40.94 17.43 13.3 28.33 自然氧化物膜 69.54 6.42 1.03 23.0 1 如圖7 A和表2中所示，在樣品A和B中，鎢（W ) 的組分比爲大約1 〇%和百分之幾，而在樣品c的深度中鎢 (W )的組分比至少爲3 5 %。在樣品A和B中’氧化鎢（ W03 )的組分比爲大約45%，而在樣品C的深度中氧化鎢 (W03 )的組分比大約爲30% »比較樣品A-C之間的組分 比和自然氧化的薄膜，在自然氧化的薄膜中，W〇X的組分 -19- (16) 1330269 比非常小。 如圖7B和表3中所示，其中氧化鎢（w〇3)爲 ，在樣品A和B中，氧化鎢（W Ο x )的組分比略大友 鎢（W 0 2 )的組分比’而在樣品C中氧化鶴（W 0 2 ) 分比則略大於氧化鎢（wox)的組分比。因此，應當 到藉由熱處理對氧化鎢組分的改變。 表3 深度 氧化鎢 氧化鎢 氧化鎢 (W02) (WOx) (W03) 樣品 A P 〇 s · 1 4 0.29% 5 2.36% 1 0 0.00% Ρ 〇 s . 2 4 0.5 5% 4 7.78% 1 0 0.00% P 〇 s · 3 4 7.03 % 4 9.3 2 % 1 0 0.00% 樣品 B Ρ 〇 s . 1 4 2.2 5 % 4 8.13% 1 0 0.00% Ρ 〇 s . 2 4 3.15% 4 9.3 7% 1 0 0.00% Ρ 〇 s _ 3 5 1.48% 5 3.4 8 % 1 0 0.00% 樣品 C Ρ 〇 s . 1 5 1.16% 5 0.41% 1 0 0.00% Ρ 〇 s · 2 5 8.17% 5 3.43 % 1 0 0.00% Ρ 〇 s . 3 6 1.52% 4 6.9 5 % 1 0 0.00% 自然氧化物膜 2 7.90% 4.48% 1 0 0.00% 根據此實驗，在形成氧化矽膜期間，形成具有不 自然氧化的組分比的氧化鎢。比較樣品A、B和C之 組分，鎢的組分比高而鎢低。因此，在樣品C中的氧 1 0 0 % 氧化 的組 考慮
同於 間的 化物 -20- (17) (17)1330269 中’應當考慮由於熱處理的一些反應會改變組分。根據實 驗1和2的結果，應當考慮在樣品A-C中的差異是熱處 理溫度、以及由於在4 00GC或更高溫度下熱處理的還原反 應使得在樣品C中的金屬氧化物膜的組分的變化。基於此 ，組分改變這一事實對應於晶體結構的不同這一事實。 實驗4 圖8-10是顯示關於在實驗2中使用的樣品A-C的 SIMS (二次離子質譜）的曲線圖。
觀察非晶矽膜（a-Si )中的氫（Η )的曲線、樣品 A 、B中的氫的濃度爲大約1.0 X 1〇22 (原子/cm3 )，樣品C 中的氫的濃度爲大約1.0 X 1 〇2° (原子/cm3 ) ，5卩，樣品C 中的氫的濃度比樣品A、B中的氫的濃度小兩個數量級。 藉由觀測氮氧化矽膜（SiON )和氧化矽膜（Si02 )中的氫 的曲線，在0.2 μπι的深度附近，樣品A ' B中的氫降低了 。濃度分佈不均勻。另一方面，樣品C沒有示出顯著減少 的迹象，在深度方向上濃度均勻分佈。因此，在樣品C中 ，在氮氧化矽膜和氧化矽膜中在深度方向上氫均勻分佈。 然後，觀察氧化矽膜和鎢膜（W)之間表面邊界處的氮化 物濃度，樣品A ' B中氮化物的濃度爲大約1 .Οχ 1 〇2 1 (原 子/cm3 )，樣品C中氮化物的濃度爲大約6.5 X 1 021 (原 子/cm3 )。因此，正如實驗2中所示，樣品C中氧化矽膜 和鎢膜之間表面邊界之上的未知膜的組分不同於樣品A、 B中的未知膜的組分。 -21 - (18) (18)1330269 另一方面’圖11是藉由熱除吸附頻譜（TDS)顯示 從玻璃基底之上形成的非晶矽膜（a-Si )中解吸附的氫的 密度和基底表面溫度（〇 c )之間的關係圖。如圖n中所 示’隨著基底溫度增加，從非晶矽膜中解除吸附的氫就增 加。就是說’由於在400eC或更高溫度下熱處理，氫就從 非晶矽膜中解除吸附。因此，應當考慮藉由400^(2下的熱 處理在非晶砂膜中的氫就分散到另一薄膜。 圖1 1顯示從氮化矽膜（S i N )解除吸附的氫的密度和 基底表面溫度之間的關係。如圖1 1中所示，隨著基底溫 度增加，從氮化矽膜（SiN)中解除吸附的氫就增加。 根據SIMS和TDS的結果，在樣品C中由於在4〇〇% 或更高溫度下熱處理，所以非晶矽膜中的氫就會分散。氧 化鎢（VI ) ( W03 )與氫反應，轉變爲氧化鎢（V )( W2 05 ) 'WeOu，並且進一步變爲氧化鎢（IV) (wo2) 、金屬鎢（W)。基於此，藉由在或更高溫度下的 熱處理分散的非晶矽膜中的氫’在樣品（：的氧化物中就會 發生還原反應。如圖7中所示’樣品C的組分不同於其他 樣品的組分。 實驗5 圖12是顯示藉由灘射在玻璃基底之上薇積50nm厚 度的鎢膜，並在其上藉由灘射殿積2〇〇nm厚度的氧化砂 膜的狀態下的TEM影像。圖13是顯不在500QC下熱處理 1小時的狀態下的T E Μ影像。兩個圖都·顯示了鶴膜和氧 -22- (19) (19)1330269 化矽膜之間的表面邊界。 如兩個圖中所示，在鎢膜和氧化鎢膜之間的表面邊界 處形成氧化鎢膜。在兩個圖中的未知膜具有幾乎相同的大 約5nm的厚度。因此，由熱處理獨立地形成氧化鎢膜且 熱處理不影響該膜的厚度。當疊置鎢膜和氧化鎢膜時，形 成氧化鎢膜。隨後，比較圖1 2、1 3中的未知膜彼此之間 的晶體狀態，圖1 2中的晶格不均勻，但圖1 3中的部分晶 格在某一方向上均勻形成。就是說，由熱處理來決定氧化 鎢膜的晶體狀態。因此，當藉由熱處理疊置鎢膜和氧化鎢 膜時，就在形成的未知膜中形成均勻尺寸的晶格。 在此實驗中採用的疊層結構中，試圖藉由物理方法例 如膠帶從氧化矽膜在它們的表面邊界處分離鎢膜，但是失 敗了。因此，在其中疊置鎢膜和氧化鎢膜並進行熱處理的 製造技術中就不可能進行分離。 根據此實驗，藉由熱處理結晶化氧化物，然而，如果 在形成含有氫的薄膜之後不進行熱處理，那麽由於在氧化 物中不發生還原反應，因此不可能進行分離。 實驗6 在此實驗中，製備4個樣品：藉由在玻璃基底之上疊 置藉由CVD澱積作爲基底膜的氮氧化矽膜和藉由濺射澱 積作爲金屬膜的50nm厚度的鎢膜（W)來形成樣品D; 在鎢膜之上藉由使用氬氣的濺射澱積作爲保護膜的非晶矽 膜來形成樣品E:在鎢膜之上藉由使用氬氣和氧氣的濺射 -23- (20) (20)1330269 澱積氧化矽膜來形成樣品F ;以及在鎢膜之上藉由使用矽 院氣體和氮氣的CVD澱積氧化矽膜來形成樣品G。 圖14A-17A是顯示每個樣品D-G的剖面圖的TEM影 像。圖14B-17B是顯不每個樣品D-G的框格式。觀察鎢 膜和鎢膜的上層膜之間的表面邊界，在圖1 4 A的樣品D 的鎢膜之上形成自然氧化的膜，然而，其厚度太薄以至不 能在TEM影像中進行檢測。圖1 5 A的樣品E和圖1 6A的 樣品G的鎢膜之上未形成金屬氧化物膜，然而，在樣品F 的鎢膜之上則形成金屬氧化物膜。因此，只在樣品F的鎢 膜之上形成金屬氧化物膜。應當考慮，由於形成該薄膜使 用的氧氣，藉由氧和鎢的優先氧化反應就會在形成氧化矽 膜的最初階段形成金屬氧化物膜。基於此事實，由於薄膜 的形成只使用氬氣，因此在樣品E中的鎢膜之上就不會形 成金屬氧化物膜。 比較樣品F和樣品G之間的薄膜形成狀態，在樣品F 中採用氬氣和氧氣，在樣品G中採用矽烷和N20氣體。 就是說，因爲砍院氣體含有氫，則由於氫引起的鎢膜和氧 化矽膜之間形成的氧化矽膜的還原反應，因此在樣品G 中就檢測不到金屬氧化物膜。 根據此實驗，當在鎢膜之上形成氧化矽膜時，就會在 氧化砂膜和鎢膜之間的表面邊界上形成金屬氧化物膜。然 而，如果採用含有氫的氣體來形成保護膜，那麽在它的表 面邊界處就不會形成金屬氧化物膜。原因是氧化鎢（VI) (wo3 )與氫反應，轉變爲氧化鎢（V ) ( w2〇5 )、 -24 - (21) 1330269 WJh並且進一步變爲氧化鎢（IV) ( W02 )、金 W )，因此在形成的金屬氧化物膜中就發生還原反j 實例2 以下參照圖1 8說明提供有根據本發明的分離 薄膜基底之上製造的TFT的發光裝置。 圖18A是發光裝置的頂視圖，參考數字1210 膜基底；1201表示訊號線驅動電路；1202表示圖 :以及1 203表示掃描線驅動電路。 圖18B是沿18A的線A-A'切割的剖面圖。藉 劑1240在薄膜基底1210上形成氧化層1250。在 底1210上形成具有由 η-通道TFT 1 223和ρ·通 1224組成的CMOS電路的訊號線驅動電路1201。 由CMOS電路、PMOS電路或NMOS電路來形成組 線驅動電路和掃描線驅動電路的TFT。在本實施例 明了其中在基底上形成訊號線驅動電路和掃描線驅 的驅動器整合類型，但並不限於此，可以在基底之 這些電路。 說明了圖素部分1220，包括：絕緣體1214, 開關TFT 1221和電流控制TFT 1212，且其覆蓋開 1 22 1和電流控制TFT 1212且具有在預定位置中的 分；第一電極1 2 1 3，連接到電流控制TFT 1 2 1 2的 個接線；有機化合物層1215，形成在第一電極之 光裝置1218，具有與第一電極相對的第二電極12 屬鎢（ 方法在 表示薄 素部分 由粘合 薄膜基 直 TFT 可以藉 成訊號 中，說 動電路 外形成 其具有 關TFT 開口部 其中一 上：發 16 ;以 •25- (22) (22)1330269 及保護層1217，用於防止發光裝置由於水氣和氧造成的 退化。 由於第一電極1 2 1 3連接到電流控制T F T 1 2 1 2的汲極 ’因此較佳的由能夠與半導體膜的汲區形成歐姆接觸的材 料來形成第一電極i 2 i 3的至少下側，並且較佳的由高功 函數的材料來形成與有機化合物層接觸的表面。例如，如 果採用由氮化鈦膜、含有鋁作爲其主要成分的薄膜和鈦膜 組成的二層結構，那麽作爲接線的電阻就低並且可以形成 良好的歐姆接觸。第一電極1213可以形成爲由氮化鈦膜 开夕成的單層’並且可以形成爲三層或多層結構。而且，如 果採用透明導電膜作爲第一電極丨213，那麽就可以製造 雙發光型發光裝置。 絕緣體1 2 1 4可以由有機樹脂膜或含有矽的絕緣膜形 成。這裏’採用正型光敏丙烯酸樹脂膜用來形成絕緣體 12 14。 爲了提高覆蓋效果，較佳的形成絕緣體1214的上邊 緣部分或下邊緣部分爲具有曲率的彎曲表面。例如，當採 用正型光敏丙烯酸樹脂作爲絕緣體1214的材料時，只有 絕緣體1214的上邊緣部分較佳的形成具有曲率半徑（ 〇·2-3μηι)的彎曲表面。作爲絕緣體1214，可以採用經過 光敏的光而不溶於蝕刻劑的負型材料和經過光而溶於蝕刻 劑的正型材料中的任何一種材料。 而且’可以藉由由氮化鋁膜、氮化鋁氧化物膜或氮化 矽膜形成的保護膜來覆蓋絕緣體1214。保護膜是藉由濺 -26- (23) 1330269 ( DC型或RF型）或遠端電漿在薄膜形成系統 @含有氮化矽或氮化矽氧化物作爲其主要成分的絕 或含有碳作爲其主要成分的薄膜。保護膜的厚度最 能薄以便光能夠穿過保護膜。 藉由使用蒸發掩模的蒸發澱積或噴墨，在第 1213之上選擇地澱積有機化合物層1215。而且， 化合物層1215上形成第二電極1216。由於發光裝 發射白光，因此發光裝置1218設置有由彩色層和 成的彩色濾光片。 如果選擇地形成有機化合物層，每個有機化合 射R、G、B光，不用彩色濾光片就可以獲得全彩 器。 第二電極1 2 1 6藉由連接區域中設置有絕緣體 開口部分（接觸）連接到連接接線1 2 0 8。連接接肖 藉由各向異性導電樹脂連接到FPC (柔性印刷電路 。連接接線1208接收來自作爲外部輸入端的FPC 影像訊號和時鐘訊號。可以將印刷線路板（PWB ) FPC » 將密封劑1 205提供到基底的週邊以便將第二 底1 204粘貼到基底並密封發光裝置。較佳的，採 樹脂用於密封劑1205。 在本實施例中，除了可以採用玻璃基底或石英 外，還可以採用由玻璃纖維增強塑膠（FRP)、聚 (PVF )、聚酯薄膜、聚酯、丙烯酸樹脂等製造的 ,中澱積 ,緣膜， :好盡可 一電極 在有機 置 1218 BM組 物層發 色顯示 1214 的 泉 1 2 0 8 )1209 1 2 09 的 粘貼到 薄膜基 用環氧 基底之 氟乙烯 塑膠基 -27- (24) (24)1330269 底來作爲用於形成第二薄膜基底1204的材料。 雖然附圖中未示出，由有機材料例如聚乙烯醇或乙 烯-乙烯醇共聚物；無機材料例如多晶矽 '氧化飽氧化 砂或氣化砂，或由迫些材料形成的聲層形成的阻撑膜可以 覆蓋薄膜基底以便防止水氣和氧滲入薄膜基底。 而且，可以形成保護膜以防止製造期間的化學物質。 可以採用UV固化樹脂或熱固樹脂來作爲用於形成保護膜 的材料。 因此，完成了具有薄膜基底之上的TFT的發光裝置 。根據本發明的具有TFT的發光裝置重量輕、即使裝置 跌落也不會破碎。使用薄膜基底就能夠大批量生長發光裝 置。 實例3 將參照圖19說明藉由根據本發明的分離方法，提供 有在薄膜基底之上形成的TFT的液晶顯示裝置》 圖19A是液晶顯示裝置的頂部表面視圖。參考數字 1310表示第一薄膜基底；1301表示訊號驅動電路；1303 表示掃描驅動電路；以及1302表示圖素部分。 圖19B是沿A-A '線切割的液晶顯示裝置的剖面圖。 在薄膜基底1310之上藉由粘合劑1340形成氧化層1350 。參考數字1301表示訊號線驅動電路13〇1，訊號線驅動 電路1301提供有薄膜基底13 10上的由n-通道TFT 1323 和ρ·通道TFT 1324組成的CMOS電路。可以由CMOS'電 -28- (25) (25)1330269 路、PMOS電路或NMOS電路來形成構成訊號線驅動電路 和掃描線驅動電路的TFT。在本實施例中，說明了其中在 基底上形成訊號線驅動電路和掃描線驅動電路的驅動器整 合類型，但並不限於此，可以在基底之外形成這些電路。 說明了圖素部分1 3 02，它包括具有開關TFT 13 1 1和 保持電容1 3 12以及覆蓋開關TFT 13 1 1和保持電容1 3 12 的中間層絕緣膜1 3 1 4。 在中間層絕緣膜1 3 1 4之上形成配向膜1 3 1 7並進行硏 磨處理。 製備第二薄膜基底13 04作爲相對基底。第二薄膜基 底1304包括在由樹脂等劃分爲矩陣結構區域中的彩色濾 光片1 3 30 '相對電極1316和配向膜1317 » 在第一和第二薄膜基底之上設置偏轉板1331並在其 上粘貼密封劑1 3 0 5。在第一和第二薄膜基底之間注入液 晶材料1 3 1 8。 雖然附圖中未示出，由有機材料例如聚乙烯醇或乙 烯·乙烯醇共聚物；無機材料例如氧化矽；或由這些材料 形成的疊層形成的阻擋膜可以覆蓋薄膜基底以便防止水氣 和氧滲入薄膜基底。 而且，可以形成保護膜以防止製造處理期間的化學物 質。可以採用UV固化樹脂或熱固樹脂來作爲用於形成保 護膜的材料。 如圖18中所示，薄膜基底藉由各向異性導電樹脂連 接到接線和F P C並接收影像訊號、時鐘訊號等。 -29- (26) (26)1330269 因此，完成了具有薄膜基底之上的TFT的發光裝置 。根據本發明的具有TFT的發光裝置重量輕、即使裝置 跌落也不會破碎。使用薄膜基底就能夠大批量生長發光裝 置。 實例4 將參照圖2 0說明本發明的一個實例。在本實例中將 解釋在一個絕緣表面之上設置有圖素部分和用於控制圖素 部分的的驅動電路的顯示幕；以及記億體電路和C P U。 圖20是顯示幕的外部視圖。顯示幕具有由基底3009 之上以矩陣結構排列的多個圖素組成的圖素部分3 000。 在圖素部分3000的週邊形成用於控制圖素部分3000的掃 描線驅動電路3001和訊號線驅動電路3002。圖素部分 3000根據驅動電路輸送的訊號顯示影像。可以只在圖素 部分3000、驅動電路3001和3002上設置相對基底，並 且相對基底還可以覆蓋整個表面。在CPU 3008上設置基 底的情況下，注意，由於C P U發熱，因此較佳的相對基 底排列爲與CPU 3 008接觸的散熱片。而且，顯示幕還具 有用於控制VRAM 3003週邊的驅動電路3001 ' 3002和解 碼器300 4、3 005的VRAM 3 00 3 (視頻隨機存取記億體） 。此外，顯示幕具有 RAM (隨機存取記憶體）3 006、 RAM 3006週邊的解碼器 3〇〇7和 CPU 3008。組成基底 3009之上的電路的所有裝置由多晶半導體（多晶矽）形 成，多晶半導體具有較高的場效應遷移率並具有比非晶半 -30 - (27) (27)1330269 導體更大的導通（ON)電流。因此’可以在一個絕緣表 面之上將多個電路形成爲積體電路。在支撐基底之上形成 並藉由本發明的分離方法剝離圖素部分3 001、驅動電路 3 0 0 1、3 0 0 2和其他電路，然後，將其彼此粘貼以便在柔 性基底3 00 9之上完成整合結構。藉由將SRAM提供到多 個圖素的每一個圖素來形成圖素部分中的多個圖素的結構 ，但並不限於此。基於此’可以省略VRAM 3 0 03和RAM 3 0 0 6 ° 隨後，簡要說明c P U的結構。c Ρ ϋ具有控制單元和 運算電路。依據輸入到資料匯流排 3 0 2 0的操作碼（ 〇 p c 〇 d e )，用於輸入並輸出例如用作操作結果和操作値的 資料和指令，一旦在暫存器3 022中藉由資料匯流排介面 3 〇 2 1儲存指令就在解碼器3 0 2 3中將這些指令進行分析。 然後，在控制單元3024中産生每個控制訊號，根據輸入 的操作碼進行記憶體讀周期、記憶體寫周期等。此外， CPU具有在CPU中使用的記億體並作爲內部電阻器的暫 存器陣列3 02 5、用於運算操作和邏輯操作的ALU 3 02 6、 用於控制位址和緩衝器的輸出的邏輯和緩衝器3 02 7，以 及用於輸入並輸出位址例如儲存空間的位址匯流排3 02 8 〇 可以將驅動電路3 00 1、3002和CPU 3008設置在基 底3009的外部。這裏，在絕緣表面之上形成多個電路， 但電路可以藉由建立半導體裝置形成爲窄的框架形狀。例 如，在電路例如CPU之上疊置用於顯示影像的圖素部分 -31 - (28) (28)r1330269 ，這種結構將更加有利於需要降低尺寸並減輕重量的電子 設備。 實例5 本發明可以應用於各種電子設備。所舉出的電子設備 的例子有：個人數位助理（行動電話、移動電腦、便攜型 遊戲機、電子書等）、視頻相機、數位相機、護目鏡型顯 示器、顯示器、導航系統等。圖21A-21E是顯示這些電子 設備的視圖。 圖21A不出具有框架4001、聲音輸出單元4002，顯 示單元4003等的顯示器。本發明用於顯示單元4003。顯 不器包括所有的資訊顯示裝置，例如個人電腦、TV廣播 和廣告顯示器。圖21B示出具有主體4101'針筆4102、 顯示單元4103、操作按鈕4104、外部介面4105等的移動 電腦。本發明用於顯示單元4丨〇 3。 圖21C不出具有主體4201、顯示單元4202、操作按 鈕4203等的遊戲機。本發明用於顯示單元4202。圖21D 不出具有主體4301、聲音輸出單元43〇2、聲音輸入單元 4 3 03、顯示單元43〇4、操作開關43〇5、天線43〇6等的行 動電話。本發明用於顯示單元43〇4。圖21E示出具有顯 示單元44 0 1等的電子書閱讀器。本發明用於顯示單元 440 1 〇 本發明的應用範圍非常廣泛，以致本發明可以用於多 種領域中的各種電子設備。特別地，使裝置成爲薄膜且重 -32- (29) (29)1330269 量輕的本發明有利於圖21A-21E中說明的電子設備。 【圖式簡單說明】 圖1顯示氧化鎢結構的晶體結構圖； 圖2顯示氧化鎢結構的晶體結構圖； 圖3A-3E是顯示分離方法的說明示意圖； 圖4A-4K是實驗結果圖； 圖5 A和5B是TEM影像； 圖6A和6B是TEM影像和TEM影像的框格式； 圖7A和7B是藉由XPS顯示的膜的組成結果圖； 圖8是藉由SIMS顯示的剖面圖： 圖9是藉由SIMS顯示的剖面圖； 圖10是藉由SIMS顯示的剖面圖； 圖11是藉由TDS顯示的結果圖； 圖12A和12B是TEM影像和TEM影像的框格式 圖1 3 A和1 3 B是TEM影像和TEM影像的框格式 圖14A和MB是TEM影像和TEM影像的框格式 圖15A和15B是TEM影像和TEM影像的框格式 圖16A和16B是TEM影像和TEM影像的框格式 圖1 7 A和1 7 B是T E Μ影像和T E Μ影像的框格式 圖1 8 Α和1 8 Β是發光裝置的外部圖和剖面圖； 圖19A和19B是發光裝置的外部圖和剖面圖； 圖20A和20B是發光裝置的外部圖和剖面圖；和 圖21A-21E是顯不電子設備的圖。 -33- (30) (30)1330269 主要元件對照表 10 :第一基底 1 1 :金屬膜 1 2 :釋放層 1 3 :第二基底 1 4 :第一粘合劑 1 5 :第二粘合劑 16 :第三基底 1210 :薄膜基底 1 2 0 1 :訊號線驅動電路 1 2 0 2 :圖素部份 1 2 0 3 :掃描線驅動電路 1 2 5 0 :氧化層 1 240 :粘合劑
1 22 3 ： η 通道 TFT
1224 ： p 通道 TFT 1 2 2 0 :圖素部份 1 2 1 4 :絕緣體
1212 ：電流控制TFT
1 2 2 1 :開關 T F T 1 2 1 3 :第一電極 1 2 1 5 :有機化合物層 1218 :發光裝置 -34 (31) (31)1330269 1 2 1 7 :保護層 1216 :第二電極 1 2 0 8 :連接接線 1209： FPC 1 2 0 5 :密封劑 1 3 10 :第一薄膜基底 1 3 0 1 :訊號線驅動電路 1 3 0 3 :掃描線驅動電路 1 3 0 2 :圖素部份 1 3 5 0 :氧化層 1 3 4 0 :粘合劑 1323： η 通道 TFT 1324： p 通道 TFT 1 3 1 4 :中間層絕緣膜 1 3 1 1 :開關 T F T 1 3 1 2 :保持電容 1 3 1 7 :配向膜 1 3 04 :第二薄膜基底 1 3 3 0 :彩色濾光片 1 3 1 6 :相對電極 1331 :偏轉板 1 3 0 5 :密封劑 1 3 1 8 :液晶材料 3 0 0 0 :圖素部份 -35 (32) (32)1330269 3009 ：基底 3001 :掃描線驅動電路 3 0 0 2 :訊號線驅動電路 3008 ： CPU 3 00 3 ： VRAM 3 004 ：解碼器 3 0 0 5 :解碼器 3 0 06 : RAM 3 00 7 :解碼器 3 02 0 ：資料滙流排 3 0 2 1 :資料滙流排介面 3 022 ：暫存器 3 0 2 3 :解碼器 3 024 ：控制單元 3 0 2 5 :暫存器陣歹丨J 3026 ： ALU 3 0 2 7 :邏輯和緩衝器 3 02 8 :位址通流排 400 1 :框架 4002 :聲音輸出單元 4003 :顯示單元 4 1 0 1 :主體 4102：針筆 4 1 0 3 :顯示單元 -36 (33)1330269 4 1 〇 4 :操作按鈕 4 1 0 5 :外部介面 420 1 :主體 4202 :顯示單元 42 03 ：操作按鈕 4 3 0 1 :主體 4 3 02 ：聲音輸出單元
43 0 3 :聲音輸入單元 4 3 0 4 ：顯示單元 4 3 0 5 :操作按鈕 4 3 0 6 :天線 4 4 0 1 :顯示單元
-37-

Claims (1)

  1. (1) 1330269 拾、申請專利範圍
    第92 1 35603號專利申請案 中文申請專利範圍修正本 民國95年 1. 一種分離方法，包含： 形成一金屬膜在一基底上；
    形成第一氧化物在該金屬膜上； 形成含有氫的半導體膜在該第一氧化物上；和 從該基底分離該半導體膜， 其中進行熱處理以便使該半導體膜中含有的氫擴散， 藉由還原在該金屬膜和該第一氧化物膜之間的表面邊界處 形成的第二氧化物來形成第三氧化物，和
    其中該半導體膜在含有第二氧化物和第三氧化物的膜 中，介於該金屬膜和含有第二氧化物和第三氧化物的膜間 的表面邊界，或介於第一氧化物和含有第二氧化物和第三 氧化物的膜間的表面邊界而從基底分離。 2. 如申請專利範圍第1項之分離方法，其中金屬膜 由選自由 W (鎢）、Ti (鈦）、Mo (鉬）、Cr (絡）、 Nd (銨）' Fe (鐵）、Ni (鎳）' Co (鈷）、Zr (銷） 、Zn (鋅）、Ru (釘）、Rh (铑）、Pd (銷）、〇s (餓 )' Ir (銥）組成的組中的元素；由合金材料或化合物材 料形成的單層，每種材料包含上述元素作爲其主要成# ; 或由這些金屬或這些金屬混合物形成的疊層形成。 (2) 1330269 3. 如申請專利範圍第1項之分離方法，其中在 或更高溫度下進行熱處理。 4. 如申請專利範圍第1項之分離方法，其中結晶化 第二氧化物和第三氧化物。 5. 如申請專利範圍第1項之分離方法，其中第一氧 化物由藉由濺射澱積的氧化矽膜形成。
    6. 如申請專利範圍第1項之分離方法，其中半導體 膜由藉由CVD澱積的矽膜形成。 7. —種分離方法，包含： 形成一金屬膜在一基底上； 形成第一氧化物在該金屬膜上； 形成含有氫的氮化物膜在該第一氧化物上；和 從該基底分離該氮化物膜，
    其中進行熱處理以便使該氮化物膜中含有的氫擴散， 藉由還原在該金屬膜和該第一氧化物膜之間的表面邊界處 形成的第二氧化物來形成第三氧化物，和 其中該氮化物膜在含有第二氧化物和第三氧化物的膜 中，介於該金屬膜和含有第二氧化物和第三氧化物的膜間 的表面邊界，或介於第一氧化物和含有第二氧化物和第三 氧化物的膜間的表面邊界而從基底分離。 8. 如申請專利範圍第7項之分離方法，其中金屬膜 由選自由 W (鎢）、Ti (鈦）、Mo (鉬）、（:1•(鉻）、 Nd (銨）' Fe (鐵）、Ni (鎳）、（:〇 (鈷）、Zr (鉻） 、Zn (鋅）、Ru (釘）'Rh (錯）、Pd (鈀）、〇s(餓 -2- (3) 1330269 )、Ir (銀）組成的組中的元素；由合金材料或化合物材 料形成的單層，每種材料包含上述元素作爲其主要成分； 或由這些金屬或這些金屬混合物形成的疊層形成》 9.如申請專利範圍第7項之分離方法，其中在 40(^(:或更高溫度下進行熱處理。 1 〇·如申請專利範圍第7項之分離方法，其中結晶化 第二氧化物和第三氧化物。
    11. 如申請專利範圍第7項之分離方法，其中第一氧 化物由藉由濺射澱積的氧化矽膜形成。 12. 如申請專利範圍第7項之分離方法，其中半導體 膜由藉由CVD澱積的矽膜形成。 13. —種分離方法，包含： 形成一金屬膜在第一基底上； 形成第一氧化物在該金屬膜上； 形成含有氫的半導體膜在該第一氧化物上：
    接合第二基底到包含有第一氧化物和該半導體膜的釋 放層；和 從該第一基底分離該釋放層， 其中進行熱處理以便使該半導體膜中含有的氫擴散， 藉由還原在該金屬膜和該第一氧化物膜之間的表面邊界處 形成的第二氧化物來形成第三氧化物，和 其中該釋放層在含有第二氧化物和第三氧化物的膜中 ’介於該金屬膜和含有第二氧化物和第三氧化物的膜間的 表面邊界’或介於含有第二氧化物和第三氧化物的膜間的 -3- (4) (4)1330269 表面邊界而從第一基底分離。 14. 如申請專利範圍第13項之分離方法，其中金屬 膜由選自由W (鎢）、Ti (鈦）、Mo (鉬）、Cr (鉻） 、Nd (銨）、Fe (鐵）、Ni (鎳）、（:〇 (鈷）' Zr (鉻 )、Ζπ (鋅）、Ru (钌）、Rh (铑）、Pd (鈀）、Os ( 锇）' Ir (銥）組成的組中的元素；由合金材料或化合物 材料形成的單層，每種材料包含上述元素作爲其主要成分 ;或由這些金屬或這些金屬混合物形成的疊層形成。 φ 15. 如申請專利範圍第13項之分離方法，其中在 4 0(^0或更高溫度下進行熱處理。 1 6 ·如申請專利範圍第1 3項之分離方法，其中結晶 化第二氧化物和第三氧化物。 17. 如申請專利範圍第13項之分離方法，其中第一 氧化物由藉由濺射澱積的氧化矽膜形成。 18. 如申請專利範圍第13項之分離方法，其中半導 體膜由藉由CVD濺積的矽膜形成。 φ 19. 一種分離方法，包含： 形成一金屬膜在第一基底上； 形成第一氧化物在該金屬膜上； 形成含有氫的氮化物膜在該第一氧化物上； 接合第二基底到包含有第一氧化物和該氮化物膜的釋 放層；和 從該第一基底分離該釋放層， 其中進行熱處理以便使該氮化物膜中含有的氫擴散， -4- (5) (5)1330269 藉由還原在該金屬膜和該第一氧化物膜之間的表面邊界處 形成的第二氧化物來形成第三氧化物，和 其中該釋放層在含有第二氧化物和第三氧化物的膜中 ，介於該金屬膜和含有第二氧化物和第三氧化物的膜間的 表面邊界，或介於含有第二氧化物和第三氧化物的膜間的 表面邊界而從第一基底分離。 20. 如申請專利範圍第19項之分離方法，其中金屬 膜由選自由 W (鎢）' Ti (鈦）、Mo (鉬）、Cr (鉻） 、Nd (銨）、Fe (鐵）、Ni (鎳）、（:〇 (鈷）、Zr (锆 )、Zn (鋅）、Ru (釕）、Rh (鍺）、Pd (鈀）、Os ( 锇）、Ir (銥）組成的組中的元素；由合金材料或化合物 材料形成的單層，每種材料包含上述元素作爲其主要成分 :或由這些金屬或這些金屬混合物形成的疊層形成。 21. 如申請專利範圍第19項之分離方法，其中在 AOi^C或更高溫度下進行熱處理。 22. 如申請專利範圍第19項之分離方法，其中結晶 化第二氧化物和第三氧化物。 23. 如申請專利範圍第19項之分離方法，其中第一 氧化物由藉由濺射澱積的氧化矽膜形成。 24. 如申請專利範圍第19項之分離方法，其中半導 體膜由藉由CVD澱積的矽膜形成。
TW092135603A 2002-12-27 2003-12-16 Separating method TWI330269B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002382008 2002-12-27

Publications (2)

Publication Number Publication Date
TW200420955A TW200420955A (en) 2004-10-16
TWI330269B true TWI330269B (en) 2010-09-11

Family

ID=32463663

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092135603A TWI330269B (en) 2002-12-27 2003-12-16 Separating method

Country Status (5)

Country Link
US (2) US7045442B2 (zh)
EP (1) EP1434263B1 (zh)
KR (1) KR101037117B1 (zh)
CN (1) CN100388411C (zh)
TW (1) TWI330269B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
TWI351566B (en) * 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
KR100520837B1 (ko) * 2003-04-01 2005-10-13 삼성전자주식회사 반도체 소자의 제조방법
US20050242709A1 (en) * 2004-04-30 2005-11-03 Seiko Epson Corporation Display element and method of manufacturing display element
KR101187403B1 (ko) * 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US7927971B2 (en) 2004-07-30 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5041686B2 (ja) * 2004-07-30 2012-10-03 株式会社半導体エネルギー研究所 薄膜集積回路の剥離方法および半導体装置の作製方法
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7588969B2 (en) * 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
TWI321241B (en) * 2005-09-14 2010-03-01 Ind Tech Res Inst Flexible pixel array substrate and method of fabricating the same
US7678701B2 (en) * 2006-07-31 2010-03-16 Eastman Kodak Company Flexible substrate with electronic devices formed thereon
US7977170B2 (en) * 2006-10-03 2011-07-12 Eastman Kodak Company Flexible substrate with electronic devices and traces
US8203786B2 (en) * 2006-12-28 2012-06-19 Texas Instruments Incorporated Method and system for screen attachment
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8168511B2 (en) * 2007-09-20 2012-05-01 Sharp Kabushiki Kaisha Display device manufacturing method and laminated structure
US8455331B2 (en) * 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5511173B2 (ja) * 2007-10-10 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7743492B2 (en) * 2008-02-08 2010-06-29 Carestream Health, Inc. Method for forming cast flexible substrate and resultant substrate and electronic device
US20090200543A1 (en) 2008-02-08 2009-08-13 Roger Stanley Kerr Method of forming an electronic device on a substrate supported by a carrier and resultant device
US8800138B2 (en) * 2008-02-08 2014-08-12 Carestream Health, Inc. Method for conditioning a substrate surface for forming an electronic device thereon and resultant device
US9627420B2 (en) * 2008-02-08 2017-04-18 Carestream Health, Inc. Method for forming an electronic device on a flexible substrate supported by a detachable carrier
JP2011003522A (ja) 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
WO2012014256A1 (ja) * 2010-07-30 2012-02-02 パナソニック株式会社 有機ｅｌ素子
KR20120042151A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
JP5223998B2 (ja) * 2010-11-29 2013-06-26 大日本印刷株式会社 評価用基板
TWI478333B (zh) * 2012-01-30 2015-03-21 Ind Tech Res Inst 雙面發光顯示面板
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
US10330701B2 (en) 2014-02-22 2019-06-25 International Business Machines Corporation Test probe head for full wafer testing
US9070586B1 (en) 2014-02-22 2015-06-30 International Business Machines Corporation Method of forming surface protrusions on an article and the article with the protrusions attached
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
CN104078336B (zh) * 2014-07-02 2018-01-09 上海朕芯微电子科技有限公司 无衬底结构的功率器件制造工艺
CN105304816B (zh) * 2015-11-18 2017-11-10 上海大学 柔性基底剥离方法
KR102521397B1 (ko) * 2017-03-07 2023-04-14 주성엔지니어링(주) 기판 처리장치 및 이를 이용한 기판 처리방법
WO2022172349A1 (ja) * 2021-02-10 2022-08-18 キヤノンアネルバ株式会社 化学結合法及びパッケージ型電子部品

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US64569A (en) * 1867-05-07 Improved hee-escape
US129960A (en) * 1872-07-30 Improvement in building-blocks for toy houses
US219762A (en) * 1879-09-16 Improvement in smoke and cinder conductors for railroad-trains
US15256A (en) * 1856-07-01 Balance-gate for flumes in water-power
US217805A (en) * 1879-07-22 Improvement in check-hooks
US256618A (en) * 1882-04-18 Best available cop
US175345A (en) * 1876-03-28 Improvement in combined tops and whirligigs
US263712A (en) * 1882-09-05 mcilvain
US52584A (en) * 1866-02-13 Improvement in presses
US140547A (en) * 1873-07-01 Improvement in music-stands
US23526A (en) * 1859-04-05 Jacob edson
US227582A (en) * 1880-05-11 Wilson eilbt
US169786A (en) * 1875-02-13 1875-11-09 Improvement in cigar-machines
JPH09503622A (ja) 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
DE69529493T2 (de) * 1994-06-20 2003-10-30 Canon Kk Anzeigevorrichtung und Verfahren zu ihrer Herstellung
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
TW309633B (zh) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
JP2953567B2 (ja) 1997-02-06 1999-09-27 日本電気株式会社 半導体装置の製造方法
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
JP3431454B2 (ja) * 1997-06-18 2003-07-28 株式会社東芝 半導体装置の製造方法
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6255731B1 (en) * 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
US6153495A (en) * 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
US6423614B1 (en) 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6319757B1 (en) 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6569595B1 (en) 1999-02-25 2003-05-27 Kabushiki Kaisha Toshiba Method of forming a pattern
US6410436B2 (en) * 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6527964B1 (en) 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
JP2001177101A (ja) * 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4478268B2 (ja) 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
SG148819A1 (en) * 2000-09-14 2009-01-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002124652A (ja) 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
KR100877708B1 (ko) 2001-03-29 2009-01-07 다이니폰 인사츠 가부시키가이샤 패턴 형성체의 제조 방법 및 그것에 사용하는 포토마스크
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6593213B2 (en) 2001-09-20 2003-07-15 Heliovolt Corporation Synthesis of layers, coatings or films using electrostatic fields
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
AU2003275614A1 (en) 2002-10-30 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4554152B2 (ja) 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI351566B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6995973B2 (en) * 2003-07-15 2006-02-07 Hewlett-Packard Development Company, L.P. Preventing a plurality of electronic devices from being pulled out of a rack simultaneously

Also Published As

Publication number Publication date
US20040132265A1 (en) 2004-07-08
US7407870B2 (en) 2008-08-05
EP1434263A3 (en) 2017-11-22
EP1434263A2 (en) 2004-06-30
CN1516234A (zh) 2004-07-28
EP1434263B1 (en) 2020-02-12
KR101037117B1 (ko) 2011-05-26
US20060189097A1 (en) 2006-08-24
KR20040060745A (ko) 2004-07-06
US7045442B2 (en) 2006-05-16
CN100388411C (zh) 2008-05-14
TW200420955A (en) 2004-10-16

Similar Documents

Publication Publication Date Title
TWI330269B (en) Separating method
US10038012B2 (en) Semiconductor device and manufacturing method thereof, delamination method, and transferring method
JP4637477B2 (ja) 剥離方法
JP4610515B2 (ja) 剥離方法
JP2018073835A (ja) 発光装置
JP6297654B2 (ja) 発光装置
JP2014103403A (ja) 発光装置
KR101005569B1 (ko) 반도체 장치의 제조방법
JP2020024425A (ja) 発光装置
JP2010283355A (ja) 剥離方法
JP2012195591A (ja) 発光装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees