CN115020242A - 一种增强型晶体管及其制造方法 - Google Patents

一种增强型晶体管及其制造方法 Download PDF

Info

Publication number
CN115020242A
CN115020242A CN202210617062.1A CN202210617062A CN115020242A CN 115020242 A CN115020242 A CN 115020242A CN 202210617062 A CN202210617062 A CN 202210617062A CN 115020242 A CN115020242 A CN 115020242A
Authority
CN
China
Prior art keywords
oxide film
copper oxide
gate
copper
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210617062.1A
Other languages
English (en)
Inventor
卢宏浩
唐楚滢
李鸿霖
傅淳
汪青
于洪宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN202210617062.1A priority Critical patent/CN115020242A/zh
Publication of CN115020242A publication Critical patent/CN115020242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请提供了一种增强型晶体管制造方法及一种增强型晶体管，涉及半导体器件领域。增强型晶体管制造方法包括：提供外延片，所述外延片上形成有源漏电极，且所述外延片具有一栅极待沉积区域；在所述栅极待沉积区域沉积铜氧化物膜；在所述铜氧化物膜的表面沉积栅极材料形成栅极，以获得增强型晶体管。相较于现有技术，沉积铜氧化物膜的方式更易于控制，且无需再对P型金属层和外延片的外延层进行刻蚀，一定程度上可以简化制造工艺，以及避免因制造工艺难以精确控制导致的器件性能受影响的问题。在制造过程中，还可以通过确定铜氧化物膜中二价态铜离子与一价态铜离子的比例，以制造出不同阈值电压的增强型晶体管。

Description

一种增强型晶体管及其制造方法
技术领域
本申请涉及半导体器件领域，具体涉及一种增强型晶体管及一种增强型晶体管的制造方法。
背景技术
增强型HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)，在栅极处具有一层P型氮化镓层，用于使器件阈值电压正偏，从而形成增强型HEMT。现有的增强型HEMT的制造工艺中，通常是采取刻蚀的方式进行制备。具体地，先在外延片表层外延一层P型氮化镓层，再在P型氮化镓层的表面制备栅极，然后，通过干法刻蚀的方式选择性地刻蚀部分P型氮化镓层及部分外延层，最后在刻蚀部位形成源漏电极。但现有制造工艺中，由于刻蚀的速率、精度等难以被精确控制，刻蚀过程中容易出现对P型氮化镓层及部分外延层的刻蚀不足或过度的问题，影响增强型HEMT的器件性能。
发明内容
有鉴于此，本申请旨在提供一种增强型晶体管制造方法及一种增强型晶体管，减少因制造工艺难以精确控制导致对增强型晶体管性能造成的不良影响。
第一方面，本申请实施例提供了一种增强型晶体管制造方法，包括：提供外延片，所述外延片上形成有源漏电极，且所述外延片具有一栅极待沉积区域；在所述栅极待沉积区域沉积铜氧化物膜；在所述铜氧化物膜的表面沉积栅极材料形成栅极，以获得增强型晶体管。
本申请实施例中，通过使用铜氧化物膜作为栅极处的P型金属层，由此，可以使用沉积的方式在形成有源漏电极的外延片上的栅极待沉积区域形成铜氧化物膜，再在铜氧化物膜表面沉积栅极材料形成栅极，从而可以得到增强型晶体管。相较于现有技术，沉积铜氧化物膜的方式更易于控制，且无需再对P型金属层和外延片的外延层进行刻蚀，一定程度上可以简化制造工艺，以及避免因制造工艺难以精确控制导致的器件性能受影响的问题。且由于源漏电极形成在外延层表面，还可以减少在刻蚀之后进行电极的制备，进一步简化制造工艺。
一实施例中，所述在所述栅极待沉积区域沉积铜氧化物膜，包括：确定所需膜厚；基于所述铜氧化物膜的厚度与沉积时间、沉积功率、气体流量及衬底温度之间的关系，确定与所需膜厚对应的目标沉积时间、目标沉积功率、目标气体流量及目标衬底温度；基于所述目标沉积时间、所述目标沉积功率、所述目标气体流量及所述目标衬底温度，在所述栅极待沉积区域沉积对应厚度的所述铜氧化物膜。
本申请实施例中，可以通过控制沉积时的工艺参数实现对铜氧化物膜厚度的准确控制。基于所述铜氧化物膜的厚度与沉积时间、沉积功率、气体流量及衬底温度之间的关系，可以确定沉积所需膜厚对应的工艺参数，通过控制沉积功率、气体流量及衬底温度，从而准确控制形成的铜氧化物膜层厚度。
一实施例中，所述在所述栅极待沉积区域沉积铜氧化物膜，还包括：在沉积所述铜氧化物膜的过程中，通入待掺杂材料，所述待掺杂材料用于提高所述铜氧化物膜的空穴浓度。
本实施例中，通过对铜氧化物膜进行适当掺杂，可以有效提高增强型晶体管铜氧化物膜的空穴浓度，从而提高阈值电压，由此，可以制备性能更优的增强型晶体管。
一实施例中，所述在所述栅极待沉积区域沉积铜氧化物膜，包括：基于铜靶材与含有氧气的混合气体，在所述栅极待沉积区域沉积所述铜氧化物膜。
本申请实施例中，通过使用铜靶材与通入含氧的混合气体在栅极待沉积区域沉积生长铜氧化物膜，沉积的方式易于控制，由此，对铜氧化物膜以及进一步地对增强型晶体管的性能进行精确控制。
一实施例中，所述含有氧气的混合气体为氩气与氧气的混合气体；所述基于铜靶材与含有氧气的混合气体，在所述栅极待沉积区域沉积所述铜氧化物膜，包括：确定所需形成的所述铜氧化物膜中二价态铜离子与一价态铜离子的比例；基于所述混合气体中所述氩气与氧气的比例和所述铜氧化物膜中二价态铜离子与一价态铜离子的比例之间的比例对应关系，确定所述混合气体中所述氩气与氧气的目标比例；通入所述目标比例的所述混合气体，以沉积具有对应比例的所述二价态铜离子与一价态铜离子的所述铜氧化物膜。
本申请实施例中，铜氧化物膜包括二价态铜离子与一价态铜离子，二价态铜离子与一价态铜离子的比例不同会给增强型晶体管的性能有不同影响，主要效果为影响铜氧化物膜的空穴浓度。通过控制沉积时所输入的混合气体中的氧气比例，可以控制所形成的铜氧化物膜中二价态铜离子与一价态铜离子的比例。由此，用户可以根据自身需要，通过控制混合气体中氩气与氧气的比例控制所生成的铜氧化物膜中组分的比例，以使所形成的晶体管为性能满足自身所需的晶体管，从而实现对所需形成的器件性能的控制。
一实施例中，所述在所述栅极待沉积区域沉积铜氧化物膜，包括：通过在所述栅极待沉积区域溅射铜氧化物形成所述铜氧化物膜。
本申请实施例中，在栅极待沉积区域，通过使用铜氧化物的靶材溅射铜氧化物膜，溅射的方式便于控制，以及便于掺杂，由此，可以对铜氧化物膜以及器件性能进行精确控制。
一实施例中，所述在所述铜氧化物膜的表面沉积栅极材料形成栅极，以获得增强型晶体管之后，所述方法还包括：基于所述铜氧化物膜的厚度与后退火参数之间的关系，确定对应的目标后退火参数；基于所述目标后退火参数对所述栅极进行后退火。
本申请实施例中，通过对栅极进行后退火，有助于铜氧化物膜和AlGaN(氮化铝镓)势垒层接触面的界面重构，从而减少界面态，以及提升铜氧化物膜的功函数，进一步提升AlGaN/GaN(氮化铝镓/氮化镓)异质结的导带，从而提升增强型晶体管的阈值电压。通过后退火参数与铜氧化物膜厚度的关系，可以确定出对应的目标后退火参数，由此，实现对栅极后退火的精确控制。
第二方面，本申请实施例提供了一种增强型晶体管，包括：外延片，包括外延层，在所述外延层表面形成有源漏电极；铜氧化物膜，沉积于所述外延层上；栅极，沉积于所述铜氧化物膜层之上；其中，所述铜氧化物膜层包括二价态铜离子与一价态铜离子。
本申请实施例中，通过在外延层与栅极之间沉积铜氧化物膜，由此，可以使得器件阈值电压正偏，从而使得晶体管为增强型。由于，铜氧化物膜层包括二价态铜离子与一价态铜离子，因此，可以通过确定不同的二价态铜离子与一价态铜离子的比例，以制造出不同阈值电压的增强型晶体管。
一实施例中，所述外延层包括GaN帽层和AlGaN势垒层，所述外延片的表面为GaN帽层，所述GaN帽层覆于AlGaN势垒层之上，所述GaN帽层具有一通孔，部分所述AlGaN势垒层自所述通孔露出，所述铜氧化物膜沉积在所述AlGaN势垒层的露出的区域表面。
本实施例中，通过将铜氧化物膜沉积在AlGaN势垒层的露出的区域表面，由此，可以获得凹槽栅的增强型晶体管。
一实施例中，所述铜氧化物膜分别与所述源漏电极接触。
本实施例中，通过将铜氧化物膜分别与源漏电极接触，由此，可以获得MIS(Metal-Insulator-Semiconductor，金属-绝缘层-半导体)结构的增强型晶体管或MIS结构的凹槽栅增强型晶体管。
本公开的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本公开的上述技术即可得知。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举本发明较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种增强型晶体管的结构示意图；
图2为本申请实施例提供的一种凹槽栅的增强型晶体管的结构示意图；
图3为本申请实施例提供的一种MIS结构晶体管的结构示意图；
图4为本申请实施例提供的一种MIS结构的凹槽栅增强型晶体管的结构示意图；
图5为本申请实施例提供的一种增强型晶体管制造方法的流程图。
图标：源极111；漏极112；基底113；缓冲层114；AlGaN势垒层115；GaN帽层116；AlNspacer层117；铜氧化物膜120；栅极130；钝化层140。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
请参阅图1，图1为本申请实施例提供的一种增强型晶体管的结构示意图。
增强型晶体管包括外延片、铜氧化物膜120和栅极130。
外延片，包括外延层，以及在外延层表面形成的源极111和漏极112。
本实施例中，外延层覆盖在基底113表面，外延层可以包括逐层覆盖的缓冲层114、AlGaN(氮化铝镓)势垒层115，其中，基底113可以为硅基底，缓冲层为GaN材料组成GaN层。
在一些实施例中，外延层还可以包括覆盖在AlGaN势垒层115表面的GaN帽层116，以及设置在缓冲层114和AlGaN势垒层115之间的AlN spacer层(氮化铝阻挡层)117。GaN帽层116可以有效提高二维电子气的电子迁移率，从而增加异质结的肖特基势垒以及减小栅漏电流。
可以理解的是，外延片的外延层结构还可以参考现有技术中HEMT器件的外延层结构，本申请并不以此为限。
铜氧化物膜120，沉积于外延层上，栅极130，沉积于铜氧化物膜层之上。
本实施例中，在外延层表面，具有一栅极区域，用于设置栅极。在外延层表面与栅极之间，还具有一层铜氧化物膜。
本实施例中，铜氧化物膜120为CuOx组成，其中，X的值可从0.5到1，具体地，铜氧化物膜120由二价态铜离子和一价态铜离子组成。
本实施例中，铜氧化物膜120中的二价态铜离子和一价态铜离子的比例会影响增强型晶体管的器件性能。其中，二价态铜离子和一价态铜离子的比例越高，会导致铜氧化物膜120层的空穴浓度越高，器件的阈值电压正偏量越多，即阈值电压在正态下越高，由此，可以减小器件关闭状态下的漏电流。因此，以通过确定不同的二价态铜离子与一价态铜离子的比例，以制造出不同阈值电压的增强型晶体管。示例性地，阈值电压正向偏移量为0～3V，具体情况可以根据器件衬底、工艺、掺杂等其他因素共同确定。
本实施例中，栅极130可以是镍/金制备的肖特基栅，或，钛/金制备的欧姆栅。
一实施例中，增强型晶体管还包括覆盖于外延层表面的钝化层140。
本实施例中，钝化层在源漏电极与栅极处设置有通孔，用于将源漏电极与栅极露出。
本申请实施例中，通过在外延层与栅极之间沉积铜氧化物膜，由此，可以使得器件阈值电压正偏，从而使得晶体管为增强型。由于，铜氧化物膜层包括二价态铜离子与一价态铜离子，因此，以通过确定不同的二价态铜离子与一价态铜离子的比例，以制造出不同阈值电压的增强型晶体管。
一实施例中，外延片的AlGaN势垒层115还可以是厚度小于5nm的超薄势垒层，由此，增强型晶体管为超薄势垒的增强型晶体管。
请参阅图2，图2为本申请实施例提供的一种凹槽栅的增强型晶体管的结构示意图。图2所示晶体管与图1所示晶体管大致相同，其相同之处的介绍可以参照图1对应的实施例，其不同之处在于：铜氧化物膜120(a)与图1所示晶体管的沉积位置不同，具体如下。
一实施例中，外延片的表面外延层为GaN帽层116，GaN帽层116覆于AlGaN势垒层115之上，GaN帽层116具有一通孔，通孔将AlGaN势垒层115露出，铜氧化物膜120沉积在AlGaN势垒层115的露出的区域表面。
本实施例中，外延片还可以是凹槽栅工艺制备的外延片，在栅极区域具有一凹槽。该凹槽可以视为一通孔，贯通GaN层116，将部分AlGaN势垒层115露出。由此，铜氧化物膜可以沉积在AlGaN势垒层115的露出的区域表面，栅极沉积于铜氧化物膜表面。该结构的增强型晶体管为凹槽栅增强型晶体管。
图3为本申请实施例提供的一种MIS结构晶体管的结构示意图。
图3所示晶体管与图1所示晶体管大致相同，其相同之处的介绍可以参照图1对应的实施例，其不同之处在于：铜氧化物膜120(b)与源漏电极相连。
一实施例中，铜氧化物膜120(b)分别与源漏电极接触。
本实施例中，铜氧化物膜120(b)分别与源极111和漏极112相接触，由此，该增强型晶体管为MIS(Metal-Insulator-Semiconductor，金属-绝缘层-半导体)结构的增强型晶体管。
图4为本申请实施例提供的一种MIS结构的凹槽栅增强型晶体管的结构示意图。
图4所示晶体管与图2、图3所示晶体管大致相同，其相同之处的介绍可以参照图2、图3对应的实施例，其不同之处在于该器件为凹槽栅结构，且铜氧化物膜(c)与源漏电极相连。
本实施例中，增强型晶体管的铜氧化物膜120(c)沉积在AlGaN势垒层115表面，且与源漏电极相接触，由此，该增强型晶体管为MIS结构的凹槽栅增强型晶体管。
基于同一发明构思，本申请提供了上述增强型晶体管对应的制造方法。请参阅图5，图5为本申请实施例提供的一种增强型晶体管制造方法的流程图。该方法可以包括以下步骤。
S110，提供外延片，外延片上形成有源漏电极，且外延片具有一栅极待沉积区域。
本实施例中，可以是先获取预先制备好的高电子迁移率晶体管的未形成源漏电极的外延片。示例性地，未形成源漏电极的外延片包括基底及覆盖在基底上的外延层。外延层可以包括自靠近基底的方向至远离基底的方向依次层叠的GaN缓冲层、AlN spacer层、AlGaN势垒层及GaN帽层。可以理解，外延片的外延层的制作工艺可以参考现有技术中HEMT器件的外延工艺，在此，不进行展开介绍。
本实施例中，在获得未形成源漏电极的外延片之后，可以对外延片进行清洗，以清洗表面的沾污，氧化物、有机物等。示例性地，用酸性溶液去除GaN表面的氧化物、用有机溶剂清除外延片表面的有机物，具体使用的溶液可以参考现有技术。
本实施例中，在清洗之后，可以对外延片的外延层进行台面隔离。台面隔离指在外延片的外延层表面隔离出用于形成晶体管器件的区域，以将外延片上不同的晶体管器件分离。可以理解的是，台面隔离用于去除各独立器件间连通的势垒层，使得各器件互不干扰，示例性地，台面隔离可以使用ICP干法刻蚀隔离的方法。
本实施例中，在台面隔离之后，可以通过光刻的方式，去除隔离开的各器件的部分光刻胶，以形成源漏电极的区域，并在源漏电极区域形成源漏电极。示例性地，可以在源漏电极区域进行蒸镀欧姆金属，以得到形成有源漏电极的外延片。
本实施例中，在进行金属剥离形成源漏电极之后，还可以对外延片进行快速退火，以使源漏电极处能具有较好的欧姆接触。
本实施例中，对于制备凹槽栅的增强型晶体管，可以对外延片的外延层进行刻蚀以形成凹槽，也可以直接获取预先刻蚀好凹槽的外延片。该凹槽可以是贯通外延片GaN帽层及部分AlGaN势垒层的通孔，以露出AlGaN势垒层，由此，AlGaN势垒层与GaN帽层共同形成凹槽。
本实施例中，在形成源漏电极之后，可以对预设的栅极区域进行光刻，以形成栅极待沉积区域。
S120，在栅极待沉积区域沉积铜氧化物膜。
一实施例中，沉积铜氧化物膜包括：确定所需膜厚；基于铜氧化物膜的厚度与沉积时间、沉积功率、气体流量及衬底温度之间的关系，确定与所需膜厚对应的目标沉积时间、目标沉积功率、目标气体流量及目标衬底温度；基于目标沉积时间、目标沉积功率、目标气体流量及目标衬底温度，在栅极待沉积区域沉积对应厚度的铜氧化物膜。
本实施例中，可以根据所需形成的增强型晶体管器件的性能，确定所需膜厚。示例性地，厚度可以为10nm、20nm、50nm、100nm、150nm，或任意两者之间的任意数值。
本实施例中，铜氧化物膜的沉积厚度与沉积功率、气体流量及衬底温度等工艺参数相关。具体地，在衬底温度、气体流量不变时，沉积功率越大，沉积速率越快；在沉积功率、气体流量不变时，衬底温度越高，沉积速率越慢；在衬底温度、沉积功率不变时，气体流量越低，沉积速率越慢。因此，可以根据所需铜氧化物膜的厚度，选择对应的沉积时间、沉积功率、气体流量及衬底温度等工艺参数。
示例性地，在衬底温度为27℃，气体流量为150sccm，沉积功率为50W时，铜氧化物膜的沉积速率为1nm/min。
在衬底温度为27℃，气体流量为150sccm，沉积功率为100W时候，铜氧化物膜的沉积速率为3nm/min。
在衬底温度为27℃，气体流量为150sccm，沉积功率为150W时候，铜氧化物膜的沉积速率为6nm/min。
在衬底温度为200℃，气体流量为150sccm，沉积功率为100W时候，铜氧化物膜的沉积速率为1nm/min。
在衬底温度为27℃，气体流量为50sccm，沉积功率为50W时候，铜氧化物膜的沉积速率为0.5nm/min。
可以理解，上述仅为示例，不应成为对本申请的限定。用户可以根据需求，选择不同的工艺参数，以沉积不同厚度的铜氧化物膜。
一实施例中，沉积铜氧化物膜的方式，可以是基于铜靶材与含有氧气的混合气体，在栅极待沉积区域沉积铜氧化物膜。
本实施例中，所使用的材料可以是铜靶材，为形成铜氧化物膜，可以通入含有氧气的混合气体，由此，可以在栅极待沉积区域表面，生成铜氧化物膜。
一实施例中，通过在栅极待沉积区域溅射铜氧化物形成铜氧化物膜。
本实施例中，可以通过溅射铜氧化物靶材的方式在栅极待沉积区沉积铜氧化物，以形成铜氧化物膜。可以理解的是，使用溅射的方式也通过控制通入的衬底温度、气体流量、溅射的沉积功率及溅射的沉积时间等工艺参数，对所形成的铜氧化物膜厚度进行控制。
一实施例中，含有氧气的混合气体为氩气与氧气的混合气体；基于铜靶材与含有氧气的混合气体，在栅极待沉积区域沉积所述铜氧化物膜，包括：确定所需形成的铜氧化物膜中二价态铜离子与一价态铜离子的比例；基于混合气体中氩气与氧气的比例和铜氧化物膜中二价态铜离子与一价态铜离子的比例之间的比例对应关系，确定混合气体中氩气与氧气的目标比例；通入目标比例的混合气体，以沉积具有对应比例的二价态铜离子与一价态铜离子的铜氧化物膜。
本实施例中，铜氧化物膜由一价态铜离子的Cu2O和二价态铜离子的CuO组成，通过控制铜氧化物膜的二价态铜离子与一价态铜离子的比例，可以控制铜氧化物膜的空穴浓度。其中，二价态铜离子与一价态铜离子的比例越高，铜氧化物膜的空穴浓度越高，器件的阈值电压正偏量也会越多，即阈值电压为正且值越大，在关闭状态下的漏电流也会越小，输出饱和电流也会相应减小。
本实施例中，通过控制输入的混合气体中氧气的比例，可以控制铜氧化物膜中二价态铜离子与一价态铜离子的比例。因此，可以根据所需形成器件的性能确定所需形成的二价态铜例子与一价态铜离子的比例，再根据比例关系确定输入的混合气体中氧气的含量，即混合气体中氩气与氧气的目标比例，最终在沉积铜氧化物膜时，通入目标比例的混合气体。可以理解的是，通过溅射的方式沉积铜氧化物膜时，也可以通入含有氧气的混合气体，以使所形成的铜氧化物膜中包括与铜氧化物靶材不同价态的铜离子例如，靶材为Cu2O时，可以通入氧气形成二价态的铜离子。
示例性地，对于Cu2O靶材，在氩气：氧气＝14:1时，所形成的铜氧化物膜中的二价态与一价态的铜离子比例为Cu2+：Cu+＝1:1；在氩气：氧气＝13:2时，所形成的铜氧化物膜中的二价态与一价态的铜离子比例为Cu2+：Cu+＝5:1；在氩气：氧气＝12:3时，所形成的铜氧化物膜中的二价态与一价态的铜离子比例为Cu2+：Cu+＝20:1。需要说明的是，上述仅为示例，不应理解为对本申请的限定，在实际情况中，可以根据对铜氧化物膜中铜离子价态比例的需求合理选择通入的混合气体中氧气的比例。
本实施例中，在沉积铜氧化物膜之前，还可以对栅极待沉积区域进行表面处理。示例性地，可以使用TMAH(四甲基氢氧化铵)溶液、HCl(盐酸)溶液或者H2SO4(硫酸)溶液等化学溶液进行表面处理，以去除栅极待沉积区域表面的氧化物。
一实施例中，在沉积铜氧化物膜的过程中，通入待掺杂材料，待掺杂材料用于提高铜氧化物膜的空穴浓度。
本实施例中，在沉积铜氧化物膜时，可以通过掺杂的方式，以提高所形成的铜氧化物膜的空穴载流子浓度。其中，待掺杂材料可以为锰、硼、钠等可以提高空穴浓度的材料。掺杂可以在沉积铜氧化物膜的过程中以共溅射的方式进行掺杂，或使用待掺杂材料的靶材在铜氧化物膜生长过程中进行掺杂。
本实施例中，通过提高空穴载流子浓度，能够有效提高所制备的增强型晶体管消耗AlGaN/GaN异质结中的二维电子气的能力，从而使得阈值电压正偏。
S130，在铜氧化物膜的表面沉积栅极材料形成栅极，以获得增强型晶体管。
一实施例中，形成栅极可以使用沉积的方式在铜氧化物膜的表面沉积栅极材料。示例性地，栅极材料可以是镍/金材料，所形成的栅极为镍/金肖特基栅，栅极材料还可以是钛/金材料，所形成的栅极为钛/金欧姆栅。可以理解的是，对于栅极可以根据需求选择材料以形成对应栅极，具体沉积方式及材料可以参考现有技术，在此不进行赘述。
一实施例中，在形成栅极之后，还可以对栅极进行后退火处理。具体地，基于铜氧化物膜的厚度与后退火参数之间的关系，确定对应的目标后退火参数；基于目标后退火参数对栅极进行后退火。
本实施例中，退火参数包括退火温度与退火时间，铜氧化物膜的厚度越大，所需退火时间越久，退火温度可以在200至600摄氏度以内选择。示例性地，对于50nm厚的铜氧化物膜，退火温度为300摄氏度，退火时间1分钟；对于100nm厚的铜氧化物膜，退火温度为300摄氏度，退火时间5分钟。
本实施例中，通过对栅极进行栅后退火，有助于铜氧化物膜和AlGaN势垒层接触面的界面重构，从而减少界面态，以及提升铜氧化物的功函数，可以进一步提升AlGaN/GaN异质结的导带，从而提升增强型晶体管的阈值电压。
一实施例中，在形成栅极之后，可以在外延层表面和电极表面形成钝化层，以避免器件性能受环境影响。示例性地，形成钝化层可以使用低压化学气相沉积以沉积氮化硅钝化层，使用原子层沉积的方法沉积氧化铝和氮化铝钝化层，还可以是使用等离子增强化学气相沉积的方式沉积氮化硅钝化层，二氧化硅钝化层等。可以理解的是，钝化层的形成可以参考现有技术，在此不进行赘述。
本实施例中，在形成钝化层之后，还可以对栅极区域和源漏电极区域表面的钝化层进行刻蚀，以将电极露出，便于后续的连接电极引脚与性能测试等。
本申请实施例中，通过使用铜氧化物膜作为栅极处的P型金属氧化物层，由此，可以使用沉积的方式在形成有源漏电极的外延片上的栅极待沉积区域形成铜氧化物膜，再在铜氧化物膜表面沉积栅极材料形成栅极，从而可以得到增强型晶体管。相较于现有技术，沉积铜氧化物膜的方式更易于控制，且无需再对P型金属层和外延片的外延层进行刻蚀，一定程度上可以简化制造工艺，以及避免因制造工艺难以精确控制导致的器件性能受影响的问题。并且，可以通过确定不同的二价态铜离子与一价态铜离子的比例，以制造出不同阈值电压、不同器件性能的增强型晶体管，满足生产中的不同需求。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种增强型晶体管制造方法，其特征在于，包括：
提供外延片，所述外延片上形成有源漏电极，且所述外延片具有一栅极待沉积区域；
在所述栅极待沉积区域沉积铜氧化物膜；
在所述铜氧化物膜的表面沉积栅极材料形成栅极，以获得增强型晶体管。
2.根据权利要求1所述的方法，其特征在于，所述在所述栅极待沉积区域沉积铜氧化物膜，包括：确定所述铜氧化物的所需膜厚；基于所述铜氧化物膜的厚度与沉积时间、沉积功率、气体流量及衬底温度之间的关系，确定与所需膜厚对应的目标沉积时间、目标沉积功率、目标气体流量及目标衬底温度；基于所述目标沉积时间、所述目标沉积功率、所述目标气体流量及所述目标衬底温度，在所述栅极待沉积区域沉积对应厚度的所述铜氧化物膜。
3.根据权利要求1所述的方法，其特征在于，所述在所述栅极待沉积区域沉积铜氧化物膜，还包括：在沉积所述铜氧化物膜的过程中，通入待掺杂材料，所述待掺杂材料用于提高所述铜氧化物膜的空穴浓度。
4.根据权利要求1所述的方法，其特征在于，所述在所述栅极待沉积区域沉积铜氧化物膜，包括：基于铜靶材与含有氧气的混合气体，在所述栅极待沉积区域沉积所述铜氧化物膜。
5.根据权利要求4所述的方法，其特征在于，所述含有氧气的混合气体为氩气与氧气的混合气体；所述基于铜靶材与含有氧气的混合气体，在所述栅极待沉积区域沉积所述铜氧化物膜，包括：确定所需形成的所述铜氧化物膜中二价态铜离子与一价态铜离子的比例；基于所述混合气体中所述氩气与氧气的比例和所述铜氧化物膜中二价态铜离子与一价态铜离子的比例之间的比例对应关系，确定所述混合气体中所述氩气与氧气的目标比例；通入所述目标比例的所述混合气体，以沉积具有对应比例的所述二价态铜离子与一价态铜离子的所述铜氧化物膜。
6.根据权利要求1所述的方法，其特征在于，所述在所述栅极待沉积区域沉积铜氧化物膜，包括：通过在所述栅极待沉积区域溅射铜氧化物形成所述铜氧化物膜。
7.根据权利要求1所述的方法，其特征在于，所述在所述铜氧化物膜的表面沉积栅极材料形成栅极，以获得增强型晶体管之后，所述方法还包括：
基于所述铜氧化物膜的厚度与后退火参数之间的关系，确定对应的目标后退火参数；
基于所述目标后退火参数对所述栅极进行后退火。
8.一种增强型晶体管，其特征在于，包括：
外延片，包括外延层，在所述外延层表面形成有源漏电极；
铜氧化物膜，沉积于所述外延层上；
栅极，沉积于所述铜氧化物膜上；
其中，所述铜氧化物膜包括二价态铜离子与一价态铜离子。
9.根据权利要求8所述的增强型晶体管，其特征在于，所述外延层包括GaN帽层和AlGaN势垒层，所述外延片的表面为GaN帽层，所述GaN帽层覆于AlGaN势垒层之上，所述GaN帽层具有一通孔，部分所述AlGaN势垒层自所述通孔露出，所述铜氧化物膜沉积在所述AlGaN势垒层的露出的区域表面。
10.根据权利要求8或9所述的增强型晶体管，其特征在于，所述铜氧化物膜分别与所述源漏电极接触。
CN202210617062.1A 2022-06-01 2022-06-01 一种增强型晶体管及其制造方法 Pending CN115020242A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210617062.1A CN115020242A (zh) 2022-06-01 2022-06-01 一种增强型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210617062.1A CN115020242A (zh) 2022-06-01 2022-06-01 一种增强型晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN115020242A true CN115020242A (zh) 2022-09-06

Family

ID=83072822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210617062.1A Pending CN115020242A (zh) 2022-06-01 2022-06-01 一种增强型晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN115020242A (zh)

Similar Documents

Publication Publication Date Title
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
US6822307B2 (en) Semiconductor triode device having a compound-semiconductor channel layer
WO2008041277A1 (fr) Dispositif à semi-conducteur a base de composé et processus de fabrication correspondant
WO2017080126A1 (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
US11233144B2 (en) Nitride semiconductor device and nitride semiconductor package
WO2017008331A1 (zh) Tft基板结构及其制作方法
JP2008091394A (ja) 電界効果トランジスタ及びその製造方法
US8420421B2 (en) Method for fabricating a GaN-based thin film transistor
US20210234035A1 (en) Transistor manufacturing method and gate-all-around device structure
CN103930978A (zh) 场效应晶体管及其制造方法
CN112086362A (zh) 一种氮化镓增强型hemt器件及其制备方法
CN111554742A (zh) 一种GaN HEMT器件的制备方法
WO2023045046A1 (zh) 无金欧姆接触电极、半导体器件和射频器件及其制法
TWI235436B (en) Semiconductor device and manufacturing method for the same
WO2017036025A1 (zh) Iii族氮化物增强型hemt及其制备方法
CN111710650B (zh) 基于双沟道栅的GaN器件及其制备方法
CN111933708B (zh) 一种氮化镓mis-hemt钝化设计及其制备方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
JP2006351762A (ja) 半導体装置及びその製造方法
CN115020242A (zh) 一种增强型晶体管及其制造方法
US8350293B2 (en) Field effect transistor and method of manufacturing the same
US7842587B2 (en) III-V MOSFET fabrication and device
JP2005243719A (ja) 電界効果型トランジスタ及びその製造方法
US8421182B2 (en) Field effect transistor having MOS structure made of nitride compound semiconductor
CN115588616B (zh) 一种增强型氮化镓高电子迁移率晶体管制造方法及器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination