KR100668136B1 - 박막 트랜지스터 액정 표시 장치의 제조 방법 - Google Patents
박막 트랜지스터 액정 표시 장치의 제조 방법 Download PDFInfo
- Publication number
- KR100668136B1 KR100668136B1 KR1020000036806A KR20000036806A KR100668136B1 KR 100668136 B1 KR100668136 B1 KR 100668136B1 KR 1020000036806 A KR1020000036806 A KR 1020000036806A KR 20000036806 A KR20000036806 A KR 20000036806A KR 100668136 B1 KR100668136 B1 KR 100668136B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- signal line
- manufacturing
- liquid crystal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 26
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 25
- 239000010408 film Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 238000003860 storage Methods 0.000 claims abstract description 12
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000011241 protective layer Substances 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 239000011733 molybdenum Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 9
- 238000000151 deposition Methods 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000002161 passivation Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
Abstract
본 발명은 박막 트랜지스터 액정표시장치의 제조 방법에 관한 것으로, 4 마스크 공정으로 TFT 를 제조할 수 있으며, 백 채널 식각을 하지않고 게이트 절연막을 보호막층으로 사용하여 식각 공정 및 성막 공정을 생략하므로써 공정을 단순화시킬 수 있다. 본 발명의 박막 트랜지스터 액정표시장치의 제조 방법은, 박막트랜지스터와 화소전극을 배치하기 위한 하부 기판 위에 투명전극을 형성하여 스토리지 캐패시턴스를 형성한 후 상기 투명전극을 패터닝하여 화소전극 및 데이터 신호선을 형성하는 제 1 마스크 공정과, 상기 데이터 신호선위에 저 저항 데이터 금속 배선을 형성하고, 포스핀(PH3) 플라즈마 처리를 하여 상기 투명전극 표면에 InPOX를 형성시켜 비정질 실리콘과 오믹 접촉시킨 후, 비정질 실리콘막과 절연막을 연속해서 증착하여 액티브층 성막을 형성하는 제 2 마스크 공정과, 상기 공정 이후 액티브 영역, 정전기 방지회로 영역, 스토리지 캐패시턴스 영역 및 데이터 신호라인을 보호하는 보호막 영역을 동시에 형성하는 제 3 마스크 공정과, 상기 공정 이후 게이트 패턴을 형성하며, 이때 정전기 방지회로의 데이터 신호라인과 게이트 신호라인을 게이트 금속으로 연결하는 제 4 마스크 공정을 포함하여 이루어진 것을 특징으로 한다.
Description
도 1a 내지 도 1d는 본 발명에 의한 TFT-LCD의 제조 방법을 설명하기 위한 제조 공정 단면도
도 2a 내지 도 2d는 본 발명에 의한 TFT-LCD의 제조 방법을 설명하기 위한 하부기판의 마스크별 제조 공정 평면도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 유기기판 4 : 비정질 실리콘층
삭제
5 : 절연층 6 : 게이트층
12 : 화소전극
13 : 데이터 신호 라인 23 : 데이터 금속 배선
13 : 데이터 신호 라인 23 : 데이터 금속 배선
삭제
31 : TFT부 32 : 데이터 라인부
33 : 스토리지 캐패시턴스부 34 : 게이트 신호 라인부
본 발명은 박막 트랜지스터 액정표시장치(TFT-LCD)의 제조 방법에 관한 것으로, 특히 4 마스크(mask) 공정으로 TFT 를 제조할 수 있으며, 백(back) 채널 식각을 하지않고 게이트 절연막을 보호막(passivation)층으로 사용하여 식각 공정 및 성막 공정을 생략하므로써 공정을 단순화시킨 박막 트랜지스터 액정표시장치의 제조 방법에 관한 것이다.
일반적으로, 액정 표시 장치(LCD)는 두개의 유리기판 사이에 액정물질이 주입되고, 외부에서 전압이 인가되어 액정의 전기 광학적인 특성을 사용한 디스플레이 기구이다. 액정표시소자는 외부에서 입사되는 빛을 이용한다는 점에서 기존의 다른 표시소자와 구분된다. 액정 표시 장치의 장점으로는 소형, 박형 제작이 가능하고 소비 전력이 적다. 현재 사용되거나 개발 중에 있는 액정표시소자의 종류로는 네마틱 액정을 이용한 수동구동형의 TN, STN, ECB LCD와 능동구동형의 TET LCD가 있으며, 스멕틱 액정을 이용한 FLC, 고분자에 분산되어 산란모드를 이용하는 PDLC등이 있다.
4 마스크(mask)를 이용하여 TFT LCD를 제조하는 종래의 기술 중 특히 탑 게이트(top gate) 방식을 적용하는 구조에서는 데이터 신호선으로 투명전극인 ITO를 이용하였으며, ITO 전극은 데이터 신호선과 화소(pixel) 전극의 역할을 동시에 하는 구조가 많이 채택되고 있다.
그러나, ITO 전극을 데이터 신호선으로 사용시 고정세, 대화면의 TFT LCD에서는 ITO의 높은 비저항에 의해 신호 지연 및 화면 품위 저하 원인이 될 수 있다.
또한, 3 마스크 공정에서 제시하고 있는 종래의 기술에서도 ITO 전극의 신호 지연 문제가 발생될 수 있을 뿐만 아니라, 실제 3 마스크 공정에서 제시하는 공정에서는 TFT 부분만이 3 마스크로 형성할 수 있을 뿐 실제 어레이(array)를 구성하는 전체 회로 부분을 3 마스크 공정으로 제조할 수 없다.
실제로, 종래의 3 마스크 제조 공정에서 제시한 기술에서는 정전기 방지회로(ESD)를 형성할 수 없으므로, 실제 TFT LCD 어레이 기판을 제조하기 위해서는 4 마스크 공정이 필요하게 된다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 4 마스크(mask) 공정으로 TFT 를 제조할 수 있으며, 백(back) 채널 식각을 하지않고 게이트 절연막을 보호막(passivation)층으로 사용하여 식각 공정 및 성막 공정을 생략하므로써 공정을 단순화시킨 박막 트랜지스터 액정표시장치의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 박막 트랜지스터 액정표시장치의 제조 방법은,
박막트랜지스터와 화소전극을 배치하기 위한 하부 기판 위에 투명전극을 형성하여 스토리지 캐패시턴스를 형성한 후 상기 투명전극을 패터닝하여 화소전극 및 데이터 신호선을 형성하는 제 1 마스크 공정과,
상기 데이터 신호선위에 저 저항 데이터 금속 배선을 형성하고, 포스핀(PH3) 플라즈마 처리를 하여 상기 투명전극 표면에 InPOX를 형성시켜 비정질 실리콘과 오믹 접촉시킨 후, 비정질 실리콘막과 절연막을 연속해서 증착하여 액티브층 성막을 형성하는 제 2 마스크 공정과,
상기 공정 이후 액티브 영역, 정전기 방지회로 영역, 스토리지 캐패시턴스 영역 및 데이터 신호라인을 보호하는 보호막 영역을 동시에 형성하는 제 3 마스크 공정과,
상기 공정 이후 게이트 패턴을 형성하며, 이때 정전기 방지회로의 데이터 신호라인과 게이트 신호라인을 게이트 금속으로 연결하는 제 4 마스크 공정을 포함하여 이루어진 것을 특징으로 한다.
본 발명의 실시예에 의한 박막 트랜지스터 액정 표시 장치의 제조 방법에 있어서, 상기 데이터 금속 배선은 몰리브덴(Mo), 텅스텐몰리브덴(MoW) 중 어느 1개의 단일 층으로 형성한 것을 특징으로 한다.
본 발명의 실시예에 의한 박막 트랜지스터 액정 표시 장치의 제조 방법에 있어서, 상기 데이터 금속 배선은 알루미늄(Al)/몰리브덴(Mo), 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo) 중 어느 1개의 다층 구조로 형성한 것을 특징으로 한다.
본 발명의 실시예에 의한 박막 트랜지스터 액정 표시 장치의 제조 방법에 있어서, 상기 제 3 마스크 공정시 상기 정전기 방지 회로의 데이터 금속과 게이트 금속을 연결할 부분의 비아 홀을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 실시예에 의한 박막 트랜지스터 액정 표시 장치의 제조 방법에 있 어서, 상기 절연막은 질화실리콘(SiN), 산화질실리콘(SiON), 산화실리콘(SiO2) 중 어느 1개의 단일막으로 형성된 것을 특징으로 한다.
본 발명의 실시예에 의한 박막 트랜지스터 액정 표시 장치의 제조 방법에 있어서, 상기 절연막은 질화실리콘(SiN)/산화질실리콘(SiON), 질화실리콘(SiN)/산화실리콘(SiO2) 중 어느 1개의 다층의 막으로 형성된 것을 특징으로 한다.
본 발명의 실시예에 의한 박막 트랜지스터 액정 표시 장치의 제조 방법에 있어서, 상기 게이트 금속은 Al, AlND, AlSi. AlSiCu, MoW, Mo 중 어느 1개인 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 1a 내지 도 1d는 본 발명에 의한 TFT-LCD의 제조 방법을 설명하기 위한 제조공정단면도이며, 도 2에서의 선 A-A 내지 선 D-D에 따른 단면을 따라가는 것이며, 도 2a 내지 도 2d는 본 발명에 의한 TFT-LCD의 제조 방법을 설명하기 위한 하부기판의 마스크별 제조공정 평면도로서, 서로 연관시켜 설명한다.
상기 도면을 참조하여, 4 마스크(mask) 공정을 이용하여 공정을 단순화시킨 본 발명의 TFT-LCD의 제조 방법에 대해 설명한다.
본 발명의 제 1 마스크 공정은 도 1a 및 도 2a를 참조하면, 유리기판(11)위에 투명전극인 ITO를 증착한 후 제 1 마스크에서 ITO를 패터닝하여 ITO(2) 패턴을 형성하되, 일측에 화소 전극(12)과, 스토리지 캐패시턴스(Cst) 및 데이터 신호 라인(13)을 형성한다.
본 발명의 제 2 마스크 공정은 도 1b 및 도 2b를 참조하면, 저저항의 데이터 금속 배선(23)을 상기 데이터 신호 라인(13)과 일측이 중첩되도록 형성하여 신호 지연을 방지할 수 있도록 하였다. 이때, 데이터 금속 배선(23)은 건식 식각이 가능한 몰리브덴(Mo)을 단일 층으로 형성하므로써, 식각 프로필을 향상시키고 후속 공정에 의한 에천트 어택(etchant attack)을 방지시킬 수 있다. 또한, 상기 데이터 금속 배선(23)을 기존의 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo)의 다층 구조를 적용하므로써, 습식 식각을 하여도 하부 ITO(2)에 손상을 주지 않고 패턴을 형성할 수 있다.
그 후, 채널층을 형성하기 전에 포스핀(PH3) 플라즈마 처리를 하여 ITO 표면에 InPOX를 형성시켜 비정질 실리콘(a-Si)과 오믹(ohmic) 접촉이 되도록 한다. 이때, 포스핀(PH3) 플라즈마 처리시 포스핀(PH3)의 수소(H) 래디컬(radicals)에 의해 ITO(2)의 산소 결합이 깨어지면서 인(P)과 인듐(In)이 결합하게 된다. 그리고, 인듐(In)과 산소(O)의 결합력이 인듐(In)과 산화인(POX)보다 작기 때문에 ITO 표면(2)에 InPOX의 얇은 층이 형성된다.
본 발명의 제 3 마스크 공정은 도 1c 및 도 2c를 참조하면, 포스핀(PH3) 플라즈마 처리 후 동일 챔버에서 연속해서 진행되는 공정으로, 비정질 실리콘(a-Si)층(4)을 전면에 형성하고, 본 발명의 제 3 마스크 공정으로서 패턴을 형성하여, 비정질 실리콘층(4)으로된 패턴이 데이터 라인, 화소전극(12)과 연결되는 채널영역 및 스토리지 캐페시턴스(Cst)와 연결되는 비정질 실리콘콘층(3) 패턴을 형성한다. 상기 비정질 실리콘(a-Si)층(4) 패턴이 TFT부(31)와 스토리지 캐패시턴스부(33) 데이터라인부(32)로 연결된다.
상기 비정질 실리콘(a-Si)이 증착되는 과정에서 실란(SiH4) 플라즈마에서 발생한 수소(H)가 ITO 표면에 있는 InPOX으로 부터 인(P) 원자 결합을 끊어 버리게 된다.
상기 비정질 실리콘(a-Si)이 증착되는 과정에서 실란(SiH4) 플라즈마에서 발생한 수소(H)가 ITO 표면에 있는 InPOX으로 부터 인(P) 원자 결합을 끊어 버리게 된다.
삭제
이때, PH 또는 PH2 래디컬 또는 포스핀(PH3) 분자가 발생하여 비정질 실리콘(a-Si)층 성막시 인(P)을 제공해 주는 역할을 하기 때문에 ITO와 비정질 실리콘 계면에 인(P) 도핑층을 형성할 수 있게되어 양호한 오믹(ohmic) 접촉을 형성시킨다.
여기서 비정질 실리콘층(4) 패턴은 액티브 영역이 되면서 동시에 정전기 방지회로의 소자가 된다.
그후 상기 구조의 전표면에 게이트 절연막이 되는 절연막(5)을 형성한다. 상기 절연막(5)에 의해 액티브 영역, 정전기 방지회로(ESD) 영역, 스토리지 캐패시턴스(Cst) 영역 및 데이터 신호라인의 상부에서 보호하는 보호막(passivation) 역할을 한다.
도 2c는 액티브 영역을 패터닝한 것을 나타낸 것으로, TFT부(31), 데이터 라인부(32) 및 스토리지 캐패시턴스(Cst)(33)를 패터닝하였으며, 도면에는 도시하지 않았지만 정전기 방지 회로(ESD)의 데이터 금속과 게이트 금속을 연결할 부분의 비아 홀(Via hole)도 이때 형성한다.
본 발명의 제 4 마스크 공정은 도 1d 및 도 2d를 참조하면, 게이트(6) 패턴을 형성하며, 이때 정전기 방지회로(ESD)의 데이터 신호라인과 게이트 신호라인부(34)를 게이트 금속으로 연결한다.
그후 상기 구조의 전표면에 게이트 절연막이 되는 절연막(5)을 형성한다. 상기 절연막(5)에 의해 액티브 영역, 정전기 방지회로(ESD) 영역, 스토리지 캐패시턴스(Cst) 영역 및 데이터 신호라인의 상부에서 보호하는 보호막(passivation) 역할을 한다.
도 2c는 액티브 영역을 패터닝한 것을 나타낸 것으로, TFT부(31), 데이터 라인부(32) 및 스토리지 캐패시턴스(Cst)(33)를 패터닝하였으며, 도면에는 도시하지 않았지만 정전기 방지 회로(ESD)의 데이터 금속과 게이트 금속을 연결할 부분의 비아 홀(Via hole)도 이때 형성한다.
본 발명의 제 4 마스크 공정은 도 1d 및 도 2d를 참조하면, 게이트(6) 패턴을 형성하며, 이때 정전기 방지회로(ESD)의 데이터 신호라인과 게이트 신호라인부(34)를 게이트 금속으로 연결한다.
삭제
삭제
삭제
도 1d와 도 2d는 게이트 패터닝 후의 모습으로서, 게이트 패턴 형성시 게이트 금속을 이용하여 정전기 방지 회로(ESD) 부분의 게이트 금속과 데이터 금속을 비아 홀을 통하여 연결해준다.
이때, 게이트 패턴 형성 후 별도의 보호막 공정이 추가되지 않으며 게이트 절연체가 보호막 역할을 한다.
이상에서 설명한 바와 같이, 본 발명의 박막 트랜지스터 액정 표시 장치의 제조 방법에 의하면, TFT 어레이 제조 공정에서 4 마스크를 이용하므로 공정을 단순화시킬 수 있다.
본 발명의 박막 트랜지스터 액정 표시 장치의 제조 방법에 의하면, 포스핀(PH3) 플라즈마 처리에 의한 오믹층 형성으로 n+ 비정질 실리콘(a-Si) 증착 공정을 생략할 수 있고, 데이터 신호라인 ITO 상부에 저 저항의 금속 배선을 형성하여 신호 지연을 줄일 수 있다.
또한, 인버터 스태거(inverted staggered)에서 백 채널을 식각하여 n+ 층과 백 채널(back chnnel)의 비정질 실리콘 식각시에 플라즈마 데미지가 발생하지만, 본 발명의 탑 게이트(top gate) 구조에서는 채널 식각 없이 액티브 영역을 형성하므로 누설 전류를 최소화 할 수 있다.
또한, 인버터 스태거(inverted staggered)에서 백 채널을 식각하여 n+ 층과 백 채널(back chnnel)의 비정질 실리콘 식각시에 플라즈마 데미지가 발생하지만, 본 발명의 탑 게이트(top gate) 구조에서는 채널 식각 없이 액티브 영역을 형성하므로 누설 전류를 최소화 할 수 있다.
삭제
또한 별도의 보호막 없이 데이터신호라인상에 비정질실리콘층과 게이트절연막이 형성되어 있어 데이터신호라인의 보호막 역할을 한다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
삭제
Claims (7)
- 박막트랜지스터와 화소전극을 배치하기 위한 하부 기판 위에 투명전극으로된 화소전극과 스토리지 캐패시턴스 및 데이터 신호선을 형성하는 제 1 마스크 공정과,상기 데이터 신호선과 일측이 중첩되는 저 저항 데이터 금속 배선을 형성하는 제 2 마스크 공정과,상기 구조의 노출되어 있는 투명전극 표면에 포스핀(PH3) 플라즈마 처리를 하여 InPOX를 형성시켜 비정질 실리콘과 오믹 접촉되도록하고, 상기 구조의 전표면에 비정질 실리콘막으로 형성하는 공정과,상기 비정질 실리콘막을 패턴닝하여 박막트랜지스의 액티브 영역과, 스토리지 캐패시턴스와의 연결선 및 데이터 신호라인을 보호하는 보호막 영역을 동시에 형성하는 제 3 마스크 공정과,상기 공정 이후 상기 구조의 절연막을 형성하고, 게이트금속을 도포한 후, 패턴닝하여 게이트 신호라인을 형성하는 제 4 마스크 공정을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
- 제 1 항에 있어서, 상기 데이터 금속 배선은,몰리브덴(Mo), 텅스텐몰리브덴(MoW) 중 어느 1개의 단일 층으로 형성한 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
- 제 1 항에 있어서, 상기 데이터 금속 배선은,알루미늄(Al)/몰리브덴(Mo), 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo) 중 어느 1개의 다층 구조로 형성한 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
- 제 1 항에 있어서, 상기 제 3 마스크 공정시,상기 정전기 방지 회로의 데이터 금속과 게이트 금속을 연결할 부분의 비아 홀을 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
- 제 1 항에 있어서, 상기 절연막은,질화실리콘(SiN), 산화질실리콘(SiON), 산화실리콘(SiO2) 중 어느 1개의 단일막으로 형성된 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
- 제 1 항에 있어서, 상기 절연막은,질화실리콘(SiN)/산화질실리콘(SiON), 질화실리콘(SiN)/산화실리콘(SiO2) 중 어느 1개의 다층의 막으로 형성된 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
- 제 1 항에 있어서, 상기 게이트 금속은,Al, AlND, AlSi. AlSiCu, MoW, Mo 중 어느 1개인 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036806A KR100668136B1 (ko) | 2000-06-30 | 2000-06-30 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036806A KR100668136B1 (ko) | 2000-06-30 | 2000-06-30 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002591A KR20020002591A (ko) | 2002-01-10 |
| KR100668136B1 true KR100668136B1 (ko) | 2007-01-15 |
Family
ID=19675115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036806A KR100668136B1 (ko) | 2000-06-30 | 2000-06-30 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100668136B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100863727B1 (ko) * | 2002-03-20 | 2008-10-16 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100492722B1 (ko) * | 2002-06-25 | 2005-06-07 | 주식회사 지에이엔지니어링건축사사무소 | 건축물 내외벽장식용 인조석과 그 인조석의 제조방법 |
| KR100870019B1 (ko) * | 2002-09-18 | 2008-11-21 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| CN109326613A (zh) * | 2018-10-09 | 2019-02-12 | 武汉华星光电技术有限公司 | 用于显示器的像素结构 |
-
2000
- 2000-06-30 KR KR1020000036806A patent/KR100668136B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002591A (ko) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4543385B2 (ja) | 液晶表示装置の製造方法 | |
| KR100583311B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100524250B1 (ko) | 액티브 매트릭스 액정 표시 패널 | |
| JP4499337B2 (ja) | ２層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100582599B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100342860B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100654158B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100632216B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101236511B1 (ko) | 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100668136B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100897487B1 (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
| KR100443829B1 (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
| KR100379566B1 (ko) | 액정표시장치 제조방법 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100642721B1 (ko) | 액정 표시장치 제조방법 | |
| KR20030056537A (ko) | 액정표시장치의 제조방법 | |
| KR100806802B1 (ko) | Ｔｆｔ 기판의 패드 구조 및 그 제조방법 | |
| KR100202232B1 (ko) | 액정표시장치의 제조방법 및 액정표시장치의 구조 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| KR20010113266A (ko) | 액정표시장치 어레이기판 및 그의 제조방법 | |
| JPH04264527A (ja) | アクティブマトリクス基板 | |
| KR100621858B1 (ko) | 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141217 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161226 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181224 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 14 |