KR20010058150A - 유기 절연막을 보호막으로 사용하는 박막 트랜지스터 액정디스플레이의 제조방법 - Google Patents

유기 절연막을 보호막으로 사용하는 박막 트랜지스터 액정디스플레이의 제조방법 Download PDF

Info

Publication number
KR20010058150A
KR20010058150A KR1019990061653A KR19990061653A KR20010058150A KR 20010058150 A KR20010058150 A KR 20010058150A KR 1019990061653 A KR1019990061653 A KR 1019990061653A KR 19990061653 A KR19990061653 A KR 19990061653A KR 20010058150 A KR20010058150 A KR 20010058150A
Authority
KR
South Korea
Prior art keywords
layer
organic insulating
etching
liquid crystal
amorphous silicon
Prior art date
Application number
KR1019990061653A
Other languages
English (en)
Inventor
정태균
유재건
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990061653A priority Critical patent/KR20010058150A/ko
Publication of KR20010058150A publication Critical patent/KR20010058150A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 박막 트랜지스터 액정 디스플레이의 제조 방법에 있어서, 유기 절연막을 사용하여 보호막을 형성함으로써 개구율을 증대시키고, 수율을 증대시키는 방법에 관한 것이다.
본 발명의 박막 트랜지스터 액정 디스플레이 제조 방법은 절연 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 절연 기판의 상에 게이트 절연막, 비정질 실리콘층, 도핑된 비정질 실리콘층, 및 소오스/드레인 전극용 금속막을 순차적으로 증착하는 단계; 상기 소오스/드레인 전극용 금속막과 도핑된 비정질 실리콘층 및 비정질 실리콘층을 식각하여, 소오스/드레인 전극, 오믹 층, 및 반도체 층을 차례로 형성하는 단계; 전체 상부에 소정 두께로 유기 절연막을 형성하고, 소오스 전극이 노출되도록 상기 유기 절연막 및 패드 영역의 게이트 절연막을 식각하여 박막 트랜지스터를 보호하는 보호막을 형성하는 단계; 및 소오스 전극과 접촉되도록 화소 전극을 형성하는 단게를 포함한다.

Description

유기 절연막을 보호막으로 사용하는 박막 트랜지스터 액정 디스플레이의 제조 방법{METHOD FOR FABRICATING THIN-FILM-TRANSISTOR LIQUID CRYSTAL DISPLAY WITH ORGANIC INSULATOR AS PASSIVATION}
본 발명은 박막 트랜지스터 액정 디스플레이(Thin Film Transistor-Liquid Crystal Display: TFT-LCD)의 제조 방법에 관한 것으로서, 보다 구체적으로는 유기 절연막을 보호막으로 사용함으로써 식각 과정의 불량을 감소시키고, 개구율을 증가시키는 방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정 디스플레이는 음극선관(Cathod-Ray Tube: CRT)을 대신하여 개발되어져 왔다. 특히, 각 화소의 구동을 독립적으로 제어하기 위한 스위칭 소자로서 박막 트랜지스터가 구비되는 박막 트랜지스터-액정 디스플레이는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에, 음극선관에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.
한편, 액정 디스플레이에서 고화질의 표시 화면을 얻기 위해서는 개구율의 향상이 우선적이다. 여기서, 개구율은 화소 전극의 면적에 대한 실제 빛 투과 비율이다. 따라서, 종래에는 박막 트랜지스터 액정 디스플레이의 개구율을 향상시키기 위한 방법으로서, ITO(Indium Tin Oxide) 금속과 같은 투명 금속막으로된 화소 전극을 화소 영역의 전체에 걸쳐 배치시키는 구조가 제안되었다.
도 1a 내지 도 1c는 종래 기술에 따른 고개구율 박막 트랜지스터 액정 디스플레이의 하부 기판 제조 방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.
우선, 도 1a에 도시된 바와 같이, 유리 기판(1) 상에 게이트용 금속막을 증착하고, 상기 게이트용 금속막에 대한 식각 공정을 수행하여 게이트 전극(2)을 형성한다. 그런 다음, 게이트 전극(2)을 포함한 유리 기판(1)의 전면 상에 실리콘 질산화막(SiON)의 게이트 절연막(3)을 도포하고, 상기 게이트 절연막(3) 상에 박막 트랜지스터의 반도체 층을 형성하기 위한 도핑되지 않은 비정질 실리콘층(amorphous Si: a-Si, 4)을 증착한다. 이 때, 이후에 진행되는 식각 공정에서 반도체 층이 식각되는 것을 방지하기 위하여 비정질 실리콘층(4) 상부에 에치 스톱퍼용 질화막을 형성하기도 한다.
이어서, 도 1b에 도시된 바와 같이, 전체 상부에 도핑된 비정질 실리콘층(4) 상부에 오믹층을 형성하기 위한 도핑된 비정질 실리콘층(N+ a-Si) 및 소오스/드레인용 금속막을 증착한 후에, 상기 소오스/드레인용 금속막과 도핑된 비정질 실리콘층(N+ a-Si)을 식각하여 박막 트랜지스터의 소오스/드레인 전극(6a, 6b) 및 오믹층(5)을 형성한다. 그리고 나서, 비정질 실리콘층을 연속적으로 식각하여 박막트랜지스터의 반도체층(4a)을 형성한다.
이 때, 상기 소오스/드레인 전극(6a, 6b)은 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo)의 적층 구조로 형성된다.
그 다음, 도 1c에 도시된 바와 같이, 전체 상부에 보호막을 형성하기 위한 실리콘 질화막(p-SiNx: 7)을 증착한 후에, 상기 보호막(7) 내에 박막 트랜지스터의 소오스 전극(6a)을 노출시키도록 습식 식각을 이용하여 콘택홀을 형성하고, 상기 소오스 전극(6a)과 접촉되도록 ITO 화소 전극(8)을 형성한다.
도 2는 상기와 같은 제조 방법에 의해 형성된 패드 영역의 단면도를 도시한 것이다. 도 2를 참조하면, 패드 영역은 유리 기판(21) 상에 패드(22)가 형성되고, 그 상부에 게이트 절연막(23)과 실리콘 질화막을 사용한 보호막(24)이 순차적으로 적층된다. 그 후에, 상기 보호막(24)과 패드 절연막(23)을 식각하여 패드(22)와 접촉되도록 ITO 화소 전극(25)을 형성한다.
상기와 같이 화소 전극(25)을 형성하는 과정을 살펴보면, 보호막을 형성하기 위한 실리콘 질화막(SiNx)을 증착하고, 감광막을 이용한 마스크 패턴을 형성하고, 그 후에 실리콘 질화막을 식각하는 3 단계의 과정을 거치게 된다.
도 3은 상기와 같은 제조 방법에 의해 형성된 화소 영역의 단면도를 도시한 것이다. 도 3을 참조하면, 화소 영역은 유리 기판(31) 상부에 절연막(32)이 형성되고, 그 상부에 화소 전극(35)의 양 측면에 배치되도록 데이터 라인(33)이 형성된다. 그리고, 데이터 라인(33)이 덮이도록 보호막(34)이 도포되고, 상기 데이터 라인(33)과 오버랩(Overlap)되지 않도록 ITO 화소 전극(35)이 형성된다.
그러나, 실리콘 질화막으로 보호막을 형성하는 경우에는 상기 보호막의 두께가 얇아지기 때문에 몰리브덴(Mo)을 이용하여 데이터 라인을 형성하는 경우에, 습식 식각을 사용하여 콘택홀을 형성하면 게이트 절연막의 실리콘 질산화막(SiON)과 보호막의 실리콘 질화막(SiNx), 데이터 라인의 몰리브덴(Mo) 사이에 선택성이 좋지 않기 때문에, 데이터 라인이 손상되기 쉽고, 공정의 안정성이 저하되어 불량이 발생하거나 전기적 특성이 악화되기 쉽다.
특히, 콘택홀을 형성하는 경우에 박막 트랜지스터 영역은 보호막 만을 식각하면 되지만, 패드 영역은 보호막과 패드 절연막을 동시에 식각해야 하기 때문에 식각 시간의 차이로 인하여 도 1d에 도시된 바와 같이, 게이트 전극 부분(A)과 소오스 영역(B)에 심각한 손상을 주게 된다.
또한, 금속 라인들 사이에 크로스 토크(Cross Talk) 등의 전기적 특성으로 인하여, 일정 간격을 두고 금속 라인을 형성해야하기 때문에 개구율이 좋지 못한 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 유기 절연막을 보호막으로 사용함으로써, 보호막의 두께를 증가시켜서 식각에 의한 손상을 방지하고 개구율을 증대시키는 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 박막 트랜지스터 액정 디스플레이의 제조 방법을 나타내는 각 공정별 단면도,
도 2는 종래의 박막 트랜지스터 액정 디스플레이 제조 방법에 의한 패드 영역의 단면도,
도 3은 종래의 박막 트랜지스터 액정 디스플레이 제조 방법에 의한 화소 영역의 단면도,
도 4a 내지 도 4d는 본 발명의 실시예에 따른 박막 트랜지스터 액정 디스플레이의 제조 방법을 나타내는 각 공정별 단면도,
도 5는 본 발명의 실시예에 따른 박막 트랜지스터 액정 디스플레이의 제조 방법에 따른 패드 영역의 단면도,
도 6은 본 발명의 실시예에 따른 박막 트랜지스터 액정 디스플레이의 제조 방법에 따른 화소 영역의 단면도.
(도면의 주요 부분에 대한 부호의 명칭)
41, 51, 61: 절연 기판 42: 게이트 전극
43, 53, 62: 게이트 절연막 44: 반도체 층
45a: 오믹 층 46a: 소오스 전극
46b: 드레인 전극 47, 54, 64: 유기 절연막
48: 화소 전극 52: 패드
63: 데이터 라인
상기한 목적을 달성하기 위하여, 본 발명의 박막 트랜지스터 액정 디스플레이 제조 방법은 절연 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을포함한 절연 기판의 전면 상에 게이트 절연막, 비정질 실리콘층, 도핑된 비정질 실리콘층, 및 소오스/드레인용 불투명 금속막을 순차적으로 증착하는 단계; 상기 불투명 금속막과 도핑된 비정질 실리콘층 및 비정질 실리콘층을 식각하여, 소오스/드레인 전극, 오믹 층, 및 반도체 층을 차례로 형성하는 단계; 전체 상부에 소정 두께로 유기 절연막을 형성하고, 상기 유기 절연막을 식각하여 박막 트랜지스터를 보호하는 보호막을 형성하는 단계; 및 소오스 전극과 접촉되도록 화소 전극을 형성하는 단게를 포함하는 것을 특징으로 한다.
상기 게이트 절연막은 실리콘 질산화막, 실리콘 질화막, 또는 실리콘 산화막 중의 어느 하나인 것을 특징으로 한다.
상기 유기 절연막은 BCB 계열, 올레핀 계열, 아크릴 수지(Acrylic resin) 계열, 폴리 이미드(Poly imide) 계열 중의 어느 한 가지를 사용하는 것을 특징으로 한다.
상기 유기 절연막은 3 ㎛ 이상의 두께로 형성하는 것을 특징으로 한다.
상기 유기 절연막 및 패드 영역의 게이트 절연막은 습식 또는 건식 방법으로 식각 공정을 수행하는 것을 특징으로 한다.
상기 식각 공정은 유기 절연막을 습식 식각 방법으로 식각하는 경우에, 게이트 절연막과의 프로파일을 상승시키기 위하여 유기 절연막을 약간 녹이는 열적 용융 공정을 더 포함하는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 박막 트랜지스터 액정 디스플레이의 제조 방법을 나타내는 각 공정별 단면도를 도시한 것이다.
먼저, 도 4a에 도시된 바와 같이 유리로 이루어진 절연 기판(41) 상에 게이트용 금속막을 증착하고, 상기 게이트용 금속막을 일정 형태로 패터닝하여 게이트 전극(42)을 형성한다. 그런 다음, 게이트 전극(42)을 포함한 절연 기판(41)의 상부에 게이트 절연막(43)을 증착하고, 상기 게이트 절연막(43) 상에 반도체 층을 형성하기 위한 비정질 실리콘층(44)을 형성한다. 상기 게이트 절연막(43)은 종래의 경우와 마찬가지로 실리콘 질산화막(SiON)을 사용할 수도 있고, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용하는 것도 가능하다.
그리고, 상기 비정질 실리콘층(44)이 식각되는 것을 방지하기 위하여 비정질 실리콘층(44) 상부에 에치 스톱퍼용 질화막을 형성할 수도 있다.
그런 다음, 도 4b에 도시된 바와 같이 비정질 실리콘층(44) 상부에 오믹 층을 형성하기 위한 도핑된 비정질 실리콘층(45)과 박막 트랜지스터의 소오스/드레인 전극용 금속막(46)을 차례로 증착한다. 이 때, 상기 소오스/드레인 전극을 형성하기 위한 금속막(46)은 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo)의 적층 구조를 갖는다.
그 후에, 도 4c에 도시된 바와 같이 상기 비정질 실리콘층(44)이 노출되도록 소오스/드레인용 금속막(46)과 도핑된 비정질 실리콘층(45)을 식각하여, 박막 트랜지스터의 소오스/드레인 전극(46a, 46b) 및 오믹 층(45a)을 형성하고, 그 상부에 소오스/드레인 전극(46a, 46b)이 덮이도록 유기 절연막(47)을 증착한다. 상기 유기절연막(47)은 보호막 형성을 위한 것으로서, BCB 계열, 올레핀 계열, 아크릴 수지 계열 또는 폴리 이미드 계열 등의 물질을 사용할 수 있으며, 이후의 식각 공정에서 게이트 전극과 소오스 전극 부분에 손상을 주지 않도록 3 um 이상의 두께로 형성할 수 있다.
그리고 나서, 도 4d에 도시된 바와 같이 소오스 전극(46a)가 노출되도록 상기 유기 절연막(47)을 식각하여 보호막(47a)을 형성하고, ITO 화소 전극(48)을 소오스 전극(46a)과 접촉되도록 형성한다. 이 때, 상기 박막 트랜지스터 영역에서는 화소 전극(48)을 소오스 전극(46a)과 접촉되도록 형성하기 위하여 유기 절연막(47) 만을 식각하지만, 패드 영역에서는 화소 전극과 패드를 접촉하도록 하기 위하여 패드 상부에 형성된 유기 절연막과 게이트 절연막을 함께 식각한다.
도 5에는 본 발명의 박막 트랜지스터 액정 디스플레이 제조 방법에 따라 형성된 패드 영역의 단면도를 도시한 것이다. 도 5를 참조하면, 절연 기판(51) 상에 일정 패턴으로 형성된 패드(52)와 그 상부에 게이트 절연막(53) 및 유기 절연막(54)이 순차적으로 적층된다. 따라서, ITO 화소 전극(55)을 상기 패드(52)에 접촉되도록 형성하기 위해서는 박막 트랜지스터 영역에서 유기 절연막(47)을 식각하는 동안 패드 영역에서 유기 절연막(54)과 게이트 절연막(53)을 동시에 식각하여야 한다.
그러나, 본 발명에서는 보호막으로서 유기 절연막을 사용하기 때문에 박막 트랜지스터 영역에 형성되는 보호막의 두께를 3 um 이상의 두께로 형성할 수 있고, 건식 식각에 대한 저항성이 뛰어나며, 습식 식각에서 발생할 수 있는 계면 침투 현상을 억제시킬 수 있다.
이 때, 상기 유기 절연막을 식각하는 방법은 건식 식각 또는 습식 식각 방법을 사용할 수 있는데, 습식 식각 방법을 사용하는 경우에는 상기 유기 절연막과 하부의 게이트 절연막과의 프로파일(Profile)을 향상시키기 위하여 유기 절연막을 약간 녹이는 열적 용융(Thermal Melting) 과정을 함께 수행할 수도 있다.
또한, 유기 절연막을 패터닝하는 과정은 실리콘 질산화막을 사용하는 경우와 같이 별도의 마스크 공정이 필요치 않기 때문에, 유기 절연막을 형성하는 과정과 식각하는 과정의 2 단계로 수행하는 것이 가능해진다.
그리고, 상기 유기 절연막을 저유전성 물질을 사용하는 경우에는 유전율이 낮기 때문에 게이트 라인 또는 데이터 라인 등의 금속 라인이 화소 전극과 일정 부분 오버랩되도록 형성할 수 있어서, 개구율의 증대를 가져오게 된다.
도 6에는 본 발명의 박막 트랜지스터 액정 디스플레이 제조 방법에 따라, 유기 절연막 상부의 ITO 화소 전극을 데이터 라인과 일정 부분 오버랩 되도록 형성한 경우의 단면도를 도시한 것이다. 도 6을 참조하면, 절연 기판(61)과 게이트 절연막(62)의 상부에서 데이터 라인(63)과, ITO 화소 전극(65)이 오버랩되도록 형성함으로써, 종래의 화소 전극이 끝 부분에서 데이터 라인(63)까지의 영역(D1, D2)만큼 개구율이 증가하는 것을 볼 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명의 박막 트랜지스터 액정 디스플레이의 제조 방법에 따르면, 유기 절연막을 사용하여 보호막을 두껍게 형성함으로써 보호막 식각 과정에서 발생할 수 있는 게이트 전극 및 소오스 전극의 손상을 방지할 수 있다.
또한, 상기 유기 절연막을 식각하는 경우에 별도의 마스크 공정을 생략할 수 있어서, 공정을 단순화시킬 수 있는 이점이 있다.
또한, 화소 전극과 데이터 라인을 일정 부분 오버랩되도록 형성함으로써 개구율을 증대시킬 수 있는 이점이 있다.
이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (6)

  1. 절연 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 절연 기판의 상에 게이트 절연막, 비정질 실리콘층, 도핑된 비정질 실리콘층, 및 소오스/드레인 전극용 금속막을 순차적으로 증착하는 단계;
    상기 소오스/드레인 전극용 금속막과 도핑된 비정질 실리콘층 및 비정질 실리콘층을 식각하여, 소오스/드레인 전극, 오믹 층, 및 반도체 층을 차례로 형성하는 단계;
    전체 상부에 BCB 계열, 올레핀 계열, 아크릴 수지 계열 또는 폴리 이미드 계열 중의 하나를 사용하여 3 um 이상의 두께로 유기 절연막을 형성하고, 소오스 전극이 노출되도록 상기 유기 절연막 및 패드 영역의 게이트 절연막을 식각하여 박막 트랜지스터를 보호하는 보호막을 형성하는 단계; 및
    소오스 전극과 접촉되도록 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정 디스플레이 제조 방법.
  2. 제 1 항에 있어서, 상기 유기 절연막을 식각하는 단계는
    습식 식각 또는 건식 식각으로 진행하는 것을 특징으로 하는 박막 트랜지스터 액정 디스플레이 제조 방법.
  3. 제 2 항에 있어서, 상기 유기 절연막을 식각하는 단계는
    습식 식각 방법을 사용하는 경우에,
    유기 절연막을 식각한 후에, 게이트 절연막과의 프로파일을 향상시키기 위하여 유기 절연막을 조금 녹이는 열적 용융 과정을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 액정 디스플레이 제조 방법.
  4. 제 3 항에 있어서, 상기 유기 절연막은
    저 유전성 물질을 사용하는 것을 특징으로 하는 박막 트랜지스터 액정 디스플레이 제조 방법.
  5. 제 1 항에 있어서, 상기 패드 영역의 게이트 절연막을 식각하는 단계는
    건식 식각 또는 습식 식각 방법으로 진행하는 것을 특징으로 박막 트랜지스터 액정 디스플레이 제조 방법.
  6. 제 1 항에 있어서, 상기 화소 전극은
    하부의 데이터 라인과 일정 부분 오버랩되도록 형성하는 것을 특징으로 하는 박막 트랜지스터 액정 디스플레이 제조 방법.
KR1019990061653A 1999-12-24 1999-12-24 유기 절연막을 보호막으로 사용하는 박막 트랜지스터 액정디스플레이의 제조방법 KR20010058150A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061653A KR20010058150A (ko) 1999-12-24 1999-12-24 유기 절연막을 보호막으로 사용하는 박막 트랜지스터 액정디스플레이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061653A KR20010058150A (ko) 1999-12-24 1999-12-24 유기 절연막을 보호막으로 사용하는 박막 트랜지스터 액정디스플레이의 제조방법

Publications (1)

Publication Number Publication Date
KR20010058150A true KR20010058150A (ko) 2001-07-05

Family

ID=19629243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061653A KR20010058150A (ko) 1999-12-24 1999-12-24 유기 절연막을 보호막으로 사용하는 박막 트랜지스터 액정디스플레이의 제조방법

Country Status (1)

Country Link
KR (1) KR20010058150A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332743B2 (en) 2004-12-17 2008-02-19 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186408A (ja) * 1996-11-26 1998-07-14 Samsung Electron Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置
KR19980076092A (ko) * 1997-04-07 1998-11-16 윤종용 평면 구동 모드 박막 트랜지스터 액정 표시 소자의 제조 방법
KR19980076093A (ko) * 1997-04-07 1998-11-16 윤종용 소스 및 드레인용 금속으로 몰리브덴 텅스텐 합금을 사용하는 박막 트랜지스터 액정 표시 소자 기판 및 그 제조 방법
KR19990079887A (ko) * 1998-04-10 1999-11-05 윤종용 광시야각 액정 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186408A (ja) * 1996-11-26 1998-07-14 Samsung Electron Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置
KR19980076092A (ko) * 1997-04-07 1998-11-16 윤종용 평면 구동 모드 박막 트랜지스터 액정 표시 소자의 제조 방법
KR19980076093A (ko) * 1997-04-07 1998-11-16 윤종용 소스 및 드레인용 금속으로 몰리브덴 텅스텐 합금을 사용하는 박막 트랜지스터 액정 표시 소자 기판 및 그 제조 방법
KR19990079887A (ko) * 1998-04-10 1999-11-05 윤종용 광시야각 액정 표시 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332743B2 (en) 2004-12-17 2008-02-19 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display
KR101122232B1 (ko) * 2004-12-17 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치

Similar Documents

Publication Publication Date Title
US6930732B2 (en) Array substrate for a liquid crystal display
US6329672B1 (en) Thin film transistor having a second gate metal layer preventing formation of hillocks
US6140158A (en) Method of manufacturing thin film transistor-liquid crystal display
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
KR100336881B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100621534B1 (ko) 액정 표시장치
JP5042662B2 (ja) 液晶表示装置及びその製造方法
KR20010058150A (ko) 유기 절연막을 보호막으로 사용하는 박막 트랜지스터 액정디스플레이의 제조방법
KR100336899B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100527086B1 (ko) 액정표시장치의 제조방법
US6204082B1 (en) Method of manufacturing liquid crystal display device
KR100289650B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR101012495B1 (ko) 액정표시장치용 어레이 기판 제조 방법
KR100535349B1 (ko) 박막 트랜지스터 액정 표시 소자의 제조방법
KR100628256B1 (ko) 액정표시장치 및 제조방법
KR20000003756A (ko) 박막 트랜지스터 및 그의 제조방법
KR20000003758A (ko) 박막 트랜지스터 액정표시소자
KR100577788B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이기판의 제조방법
KR100590917B1 (ko) 액정표시소자의 제조방법
KR100259670B1 (ko) 액정 표시 장치
KR100476048B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR20020057025A (ko) 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application