KR100259670B1 - 액정 표시 장치 - Google Patents
액정 표시 장치 Download PDFInfo
- Publication number
- KR100259670B1 KR100259670B1 KR1019910004441A KR910004441A KR100259670B1 KR 100259670 B1 KR100259670 B1 KR 100259670B1 KR 1019910004441 A KR1019910004441 A KR 1019910004441A KR 910004441 A KR910004441 A KR 910004441A KR 100259670 B1 KR100259670 B1 KR 100259670B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- pixel electrode
- terminal
- liquid crystal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 각각 소스 단자, 게이트 단자, 드레인 단자를 구비한 스위칭 트랜지스터를 가지고 있는 복수의 화소가, 소스 단자는 신호선에 접속되고 게이트 단자는 선택선에 접속되어, 매트릭스 배열되어 구성된 액티브 매트릭스형의 액정 표시장치에 관한 것으로, 각각 소스 단자, 게이트 단자, 드레인 단자를 구비한 스위칭 트랜지스터를 가지고 있는 복수의 화소가, 소스 단자는 신호선에 접속되고 게이트단자는 선택선에 접속되어, 매트릭스 배열되어 구성된 액정 표시 장치에 있어서, 각각의 상기 화소의 투명 화소 전극을 상기 스위칭 트랜지스터의 드레인 단자에 복수개의 콘택트 홀을 통해 접속하고, 또한, 상기 복수개의 콘택트 홀 사이의 절연막의 높이를 주위의 절연막의 높이보다 낮게 함으로써, 투명 화소 전극의 콘택트 불량을 없애고 액정 표시 장치의 품질 향상을 도모하도록 한 것이다.
Description
제1도는 본 발명에 따른 액정 표시 장치의 일예를 나타낸 단면도.
제2도는 콘택트 홀의 형성 방법을 나타낸 단면도.
제3도는 본 발명에 따른 액정 표시 장치의 다른 예를 나타낸 요부의 단면도.
제4도는 액정 표시 장치에서의 투명 화소 전극의 콘택트 부분의 광 투과를 개선시킨 실시예를 나타낸 요부의 단면도.
제5a도 내지 제5d도는 그 제조 방법을 나타낸 공정도.
제6도는 광 투과성을 나타낸 그래프.
제7도는 종래의 액티브 매트릭스형의 액정 표시 장치의 1 화소의 평면도.
제8도는 제7도의 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 투명 화소 전극 2 : 스위칭용 박막 트랜지스터
8 : 다결정 실리콘 막 21,22 : 콘택트 홀
본 발명은 각각 스위칭 트랜지스터를 가지고 있는 복수의 화소가 매트릭스 배열되어 구성된 액티브 매트릭스형의 액정 표시 장치에 관한 것이다.
본 발명은 각각 스위칭 트랜지스터를 가지고 있는 복수의 화소가 매트릭스 배열되어 구성된 액정 표시 장치에 있어서, 각각의 화소의 투명 화소 전극을 스위칭 트랜지스터에 복수의 콘택트 홀을 통해 접속하고, 또한, 상기 복수개의 콘택트 홀 사이의 절연막의 높이를 주위의 절연막의 높이보다 낮게 함으로써, 투명 화소전극의 콘택트 불량을 없애 액정 표시 장치의 품질 향상을 도모하기 위한 것이다.
[종래 기술]
종래의 액티브 매트릭스형 액정 표시 장치의 1 화소의 구성이 제 7 도 및 제 8 도에 도시되어 있다. 제 7 도에서, 1은 화소(액정 셀(LC))를 구성하는 투명한 화소 전극, 2는 화소를 구동하기 위한 스위칭용 박막 트랜지스터를 나타낸다. 화소 전극(1)의 각각의 행 사이에 각각의 화소(LC)의 행을 선택하는 선택선(3)이 배치되어 있고, 화소 전극(1)의 각각의 열 사이에 화상 신호를 공급하기 위한 신호선(4)이 배치되어 있다. 그리고, 박막 트랜지스터(2)의 드레인(5D)이 화소 전극(1)에 접속되어 있고, 소스(5S)가 신호선(4)에 접속되어 있으며, 게이트(5G)는 선택선(3)에 접속되어 있다(도면에서는 게이트(5G)와 신호선(3)은 공용임). 구체적인 구조는 제 8 도에 나타낸 바와 같이, 유리 등으로 구성된 절연 기판(7) 상의 소정의 개소에 박막 트랜지스터(2)를 구성하는 다결정 실리콘 막(8)이 피착 형성되어 있고, 이 다결정 실리콘 막(8) 상에 절연막(9)을 통해, 예컨대, 불순물 도우프의 다결정 실리콘으로 구성된 게이트 전극(5G)(즉, 선택선(3))이 형성되어 있다. 게이트 전극(5G)을 덮도록 앞면에 예컨대, PSG(인 실리게이트 유리)막으로 구성된 제 1 절연막(10)이 형성되어 있고, 제 1 절연막(10)의 콘택트 홀(12)을 통해 예컨대, A1 에 의한 신호선(4)이 소스(5S)에 접속되어 있다. 또한, 앞면에 예컨대, PSG 막에 의한 제 2 절연막(11)이 피착 형성되어 있고, 제 1 및 제 2 절연막(10, 11)의 드레인(5D)에 대응하는 위치에 공통의 콘택트 홀(13)이 형성되어 있으며, 콘택트 홀(13)을 포함해서 앞면에 예컨대, ITO(산화 인듐 주석) 막에 의한 투명 도전막이 형성되어 있으며, 패터닝에 의해 콘택트 홀(13)을 통해 드레인(5D)에 접속된 투명 화소 전극(1)이 형성되어 있다. 그리고, 내면에 그 배선 부분(선택선(3), 신호선(4) 등이 존재하는 부분) 및 박막 트랜지스터(2)에 대응하는 개소에 광차폐층(15)이 형성되어 있고, 광차폐층(15)을 포함하는 앞면에 대향 전극(16)이 형성된 유리 등으로 구성된 다른 한쪽의 절연 기판(14)이 절연 기판(7)에 대향 배치되어 있으며, 두 기판(7, 14) 사이에 액정층(17)이 봉입되어 액정 표시 장치(18)가 구성된다.
[발명이 해결하고자 하는 과제]
위에서 설명한 액정 표시 장치에서의 문제점중의 하나로는 박막 트랜지스터(2)의 드레인(5D)과 투명 화소 전극(1)과의 접속을 들 수 있다. 제조 프로세스의 형편상, 박막 트랜지스터(2)의 다결정 실리콘 막(8)이 하부에 형성되고, ITO 막에 의한 투명 화소 전극(1)이 최상층에 형성되므로, 양자는 콘택트 홀(13)을 통해 접속된다. 하지만, 이 콘택트 홀(13)의 높이(h)는 1 ㎛에 가깝고, 0.1 ㎛ 두께 정도의 ITO 막(1)이 커버리지 양호하게 접속되기는 어렵다. 따라서, 콘택트 홀(13)에 테이퍼를 부여하여 커버하기 쉽게 하고 있지만, 100 % 양호해진다고는 말할 수 없는 상황이었다.
투명 화소 전극(1)과 박막 트랜지스터(2)와의 콘택트 불량은 액정 표시 장치에서 점(点) 결함으로 나타나 화질 열화를 초래하였다.
본 발명은 이상의 점을 감안하여, 박막 트랜지스터에 대해 투명 화소 전극이 커버리지 양호하게 접속된 고품질의 액정 표시 장치를 제공하는 것이다.
[과제를 해결하기 위한 수단]
본 발명은 각각 소스 단자, 게이트 단자, 드레인 단자를 구비한 스위칭 트랜지스터(2)를 가지고 있는 복수의 화소(LC)가, 소스 단자는 신호선에 접속되고 게이트 단자는 선택선에 접속되어, 매트릭스 배열되어 구성된 액정 표시 장치에 있어서, 각각의 화소(LC)의 투명 화소 전극(1)을 상기 스위칭 트랜지스터(2)의 드레인 단자에 복수개의 콘택트 홀(21, 22)을 통해 접속한다.
콘택트 홀은 복수 개 가짐과 더불어, 상기 콘택트 홀(21)과 상기 콘택트 홀(22) 사이의 벽, 즉 절연막의 높이(t1)가 주위의 절연막(26)의 높이(t2)보다 낮게 형성하는 것이 적합하다.
[작용]
투명 화소 전극(1)을 복수 개의 콘택트 홀(21, 22)을 통해 스위칭 트랜지스터(2)의 드레인 단자에 접속함으로써, 하나의 콘택트 홀로 접속하는 경우에 비해 콘택트 불량의 발생 확률이 저감된다. 또한, 복수 개의 콘택트 홀(21, 22) 사이의 벽(26a)의 높이(t1)를 주위의 절연막(26)의 높이(t2)보다 낮게 함으로써, 겉보기에 단차가 완화되며 커버리지가 양호한 접속이 가능해진다.
[실시예]
제 1 도에 본 발명에 따른 액티브 매트릭스형의 액정 표시 장치의 실시예가 도시되어 있다.
제 1 도는 1 화소의 구성을 나타낸 것이고, 위에서 설명한 제 8 도와 대응하는 부분에는 동일 부호를 부여하여 나타낸다. 즉, 1은 예컨대 ITO 막에 의한 투명 화소 전극, 2는 스위칭용의 박막 트랜지스터이다. 박막 트랜지스터(2)는 유리로 구성된 절연 기판(7) 상의 소정의 개소에 다결정 실리콘 막(8)을 형성하고, 이 다결정 실리콘 막(8) 상에 게이트 절연막(9)을 통해 예컨대 불순물 도우프의 다결정 실리콘 막에 의한 게이트 전극(5G), 즉 선택선(3)을 형성하여 구성된다.
박막 트랜지스터(2)의 소스(5S)에는 제 1 절연막(10)의 콘택트 홀(12)을 통해 예컨대 A1의 신호선(4)이 접속된다. 투명 화소 전극(1)은 제 2 절연막(11)상에 소정의 패턴을 가지고 형성되며, 그 일단이 박막 트랜지스터(2)의 드레인(5D)에 접속된다. 상기 절연 기판(7)에 대향해서 내면에 광 차폐층(15) 및 대향 전극(16)을 형성하여 구성된, 유리로 된 절연 기판(14)이 배치되며, 두 기판(7, 14) 사이에 액정층(17)이 봉입된다.
따라서, 본 실시예에서는, 박막 트랜지스터(2)의 드레인(5D)과 투명 화소 전극(1)의 접속에 있어서, 드레인(5D)에 대응하는 위치의 2 층의 절연막(10, 11)에 복수 개, 본 실시예에서는 2 개의 콘택트 홀(21, 22)을 형성한다. 2 개의 콘택트 홀(21, 22)은 각각 평면적으로 보아 4 각 형상을 이루고 있고, 서로 근접함과 더불어, 두 콘택트 홀(21, 22) 사이의 벽, 즉 절연막(26aA)의 높이(t1)가 제 1 및 제 2 절연막(10, 11)으로 구성된 주위의 절연막(26)의 높이(t2)보다 낮게 형성한다. 예컨대, 2 층의 제 1 및 제 2 절연막(10, 11)에 의한 주위의 높이(t2)를 1 ㎛(제 1 절연막(10)의 막 두께 0.6 ㎛, 제 2 층의 절연막(11)의 막 두께 0.4 ㎛)로 한 때, 콘택트 홀(21)과 콘택트 홀(22) 사이의 벽의 높이(t1)는 5000 Å 정도로 한다. 또한, 콘택트 홀(21, 22) 사이의 간격 11은 10 ㎛ 이하, 본 실시예에서 2 ㎛로 하고, 콘택트 홀(21, 22)의 각각은 본 실시예에서는 5 ㎛로 하고 있다. 그리고, 이 2 개의 콘택트 홀(21, 22)을 통해 투명 화소 전극(1)을 박막 트랜지스터(2)의 드레인(5D)에 접속한다. 이와 같은 콘택트 홀(21, 22)은 사이드 에칭을 이용하여 형성할 수 있다. 즉, 제 2 도에 나타낸 바와 같이, 상층의 제 2 절연막(11)을 하층의 제 1 절연막(10)보다 에칭 속도가 빠른 막으로 형성하고, 서로 인접한 2 개의 개구(23, 24)를 가지고 있는 레지스트 마스크(25)를 통해 에칭하면 사이드 에칭에 의해 두 개구(23, 24) 사이의 절연막이 제거되며, 그 결과 1 회의 에칭 공정으로 두 콘택트 홀(21, 22)이 형성됨과 더불어, 두 콘택트 홀(21, 22) 사이의 절연막(26a)의 높이(t1)가 제 1 및 제 2 절연막(10, 11)으로 구성된 주위의 절연막(26)의 높이(t2)보다 낮게 형성된다. 구체적으로는, 예컨대 제 1 절연막(10)을 800 ℃ 이상의 열처리를 실시한 PSG 막으로 하고, 제 2 절연막(11)을 열처리를 실시하지 않은 PSG 막으로 하여 레지스트 마스크(25)를 통해 희불산용액으로 에칭하면 800 ℃ 이상의 열처리를 실시한 PSG 막은 열처리를 실시하지 않은 PSG 막에 비해 에칭 속도가 빠르므로, 제 2 도와 같은 콘택트 홀(21, 22)이 형성된다. 또는, 제 1 절연막(10)을 PSG 막으로 하고, 제 2 절연막(11)을 플라즈마 SiN 막으로 하여, 레지스트 마스크(25)를 통해 플라즈마 에칭법으로 에칭하면, 플라즈마 SiN 막은 PSG 막의 10 배 정도의 속도로 사이드 에칭이 진행되며, 제 2 도의 콘택트 홀(21, 22)이 형성된다.
위에서 설명한 구성의 액정 표시 장치(27)에 의하면, 2 개의 콘택트 홀(21, 22)을 통해 투명 화소 전극(1)을 박막 트랜지스터(2)의 드레인(5D)에 접속함으로써 종래의 1 개의 콘택트 홀을 통해 접속하는 경우에 비해 콘택트 불량의 발생 확률을 저감할 수 있다. 또한, 2 개의 콘택트 홀(21, 22) 사이의 절연막(26a)의 높이(t1)를 제 1 및 제 2 절연막(10, 11)으로 구성된 주위의 절연막(26)의 높이(t2) 보다 낮게 하므로, 투명 화소 전극(1)은 낮아진 절연막(26a)의 위를 통과하여 높은 절연막(26) 상에 연장되는데, 즉 콘택트 홀(21, 22)에서의 단차가 겉보기에 완화되고, 투명 화소 전극(1)의 커버리지가 양호해지며, 콘택트 불량이 없어진다. 이에 의해 액정 표시 장치에서의 점 결함의 발생이 없어지며, 품질이 양호한 액정 표시 장치가 얻어진다.
또한, 2 개의 콘택트 홀(21, 22)을 형성하기 위해서 콘택트 면적은 다소 커지지만, 박막 트랜지스터(2)를 구성하는 다결정 실리콘 막(8)은 5000 Å 정도로 얇으므로 광이 투광되고 광의 손실은 적다.
한편, 위에서 설명한 제 7 도 및 제 8 도에 나타낸 바와 같이, 투명 화소 전극(1)의 콘택트 부분에는 다결정 실리콘 막이 있기 때문에 여기서의 광 투과가 다른 부분의 투명 화소 전극(1)에 비해 뒤떨어지고, 실질적인 액정 셀의 개구율이 저하될 우려가 있다. 콘택트 부분의 면적을 작게 하면 콘택트 저항의 증가, 콘택트 홀(13)에서의 투명 화소 전극(1)의 커버리지가 나빠지는 등의 불편이 있으므로 부득이 하게 콘택트 부분의 면적을 작게 할 수 없다.
이점을 개선한 실시예가 제 4 도에 도시되어 있다. 본 예에서는, 박막 트랜지스터(2)를 구성하는 다결정 실리콘 막(8)과 유리에 의한 절연 기판(7)간에 다결정 실리콘의 굴절율 n1(≒3.8)과 유리 기판(SiO2)의 굴절율 n2(= 1.45)와의 중간의 굴절율 n3을 가지고 있는 막, 예컨대 Si3N4막(30)(굴절율 n = 1.9)을 형성하고, 다결정 실리콘 막(8)의 드레인(50)에 콘택트 홀(13)을 통해 투과 화소 전극(1)을 접속하도록 한다. 기타 다른 구성은 제 8 도와 마찬가지이다. 제조 방법의 일예가 제 5a 도 내지 제 5d 도에 도시되어 있다. 유리로 구성된 절연 기판(7) 상에, 예컨대 막 두께 700Å 정도의 Si3N4막(30)을 피착 형성하고(제 5a 도), 이 Si3N4막(30)의 표면을 약간 산화하여 SiO2막(31)으로 한다(제 5b 도). 예컨대, 산화성 분위기에 1000 ℃, 20 분의 열처리를 행하여 10 - 20 Å 정도의 SiO2막(31)을 형성한다. 이 표면 산화는 다음의 다결정 실리콘 막(8)의 피착 형성을 원활하게 한다. 다음에, SiO2막(31) 상에 예컨대 막 두께 400 Å 정도의 다결정 실리콘 막(8)을 형성한 후(제 5c 도), 레지스트 마스크(32)를 통해 다결정 실리콘 막(8), SiO2막(31) 및 Si3N4막(30)을 예컨대 CF4 플라즈마 에칭에 의해 패터닝한다(제 5d 도). 이후에는 제 8 도와 동일한 통상의 공정을 통해 박막 트랜지스터(2) 및 투명 화소 전극(1) 등을 형성한다. Si3N4막(30)의 최적의 막 두께는 다결정 실리콘 막(8)의 막 두께에 의해 약간 다르지만, Si3N4막(30)의 막 두께를 700 Å으로 하고, 다결정 실리콘 막(8)의 막 두께를 400 Å으로 한 경우의 기판(7) 측으로부터 광을 입사한 때의 광 반사율을 제 6 도의 곡선(I)으로 나타낸다. 단, 곡선(II)은 Si3N4막(30)을 가지고 있지 않은 경우의 반사율이다. 제 6 도로부터 분명한 바와 같이, 다결정 실리콘 막(8)의 아래에 Si3N4막(30)을 가지고 있는 경우에는 다결정 실리콘막(8)에 의한 반사가 약 30% 저하된다. 이와 같이, 액티브 매트릭스 형의 액정 표시 장치에 있어서, 그 박막 트랜지스터(2)를 구성하는 다결정 실리콘 막 (8)의 아래에 Si3N4막(30)을 형성함으로써 투명 화소 전극(1)과의 콘택트 부분에서의 투광성이 증대되고, 액정 셀의 실질적 개구율을 높일 수 있다. 본 기술은 제 3 도에 나타낸 바와 같이, 상술한 복수개의 콘택트 홀(21, 22)을 통해 투명 화소 전극(1)을 접속하는 본 발명에 따른 액정 표시 장치(27)에도 적용할 수 있음은 물론이다.
[발명의 효과]
본 발명의 액정 표시 장치에 의하면, 투명 화소 전극을 박막 트랜지스터의 드레인 단자에 복수의 콘택트 홀을 통해 접속하고, 또한, 상기 복수개의 콘택트 홀 사이의 절연막의 높이를 주위의 절연막의 높이보다 낮게 함으로써 콘택트 불량의 발생 확률이 저감될 수 있다. 또한, 복수의 콘택트 홀 사이의 절연막의 높이를 주위의 절연막의 높이보다 낮게 함으로써 콘택트부에서의 투명 화소 전극의 커버리지가 양호해지고, 콘택트 불량이 없어진다. 따라서, 액정 표시 장치에서 점 결함이 없어져 고품질의 액정 표시 장치가 제공될 수 있다.
Claims (1)
- 각각 소스 단자, 게이트 단자, 드레인 단자를 구비한 스위칭 트랜지스터를 가진 복수의 화소가, 소스 단자는 신호선에 접속되고 게이트 단자는 선택선에 접속되어, 매트릭스 배열되어 구성된 액정 표시 장치에 있어서, 각각의 상기 화소의 투명 화소 전극이 상기 스위칭 트랜지스터의 드레인 단자에 복수개의 콘택트 홀을 통해 접속되어 있고, 또한, 상기 복수개의 콘택트 홀 사이의 절연막의 높이를 주위의 절연막의 높이보다 낮게 한 것을 특징으로 하는 액정 표시 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP74986 | 1990-03-24 | ||
| JP7498690 | 1990-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910017220A KR910017220A (ko) | 1991-11-05 |
| KR100259670B1 true KR100259670B1 (ko) | 2000-06-15 |
Family
ID=13563112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910004441A KR100259670B1 (ko) | 1990-03-24 | 1991-03-21 | 액정 표시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100259670B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500682B1 (ko) * | 1996-11-28 | 2005-10-14 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자및그제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151972A (ja) * | 1984-08-22 | 1986-03-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
-
1991
- 1991-03-21 KR KR1019910004441A patent/KR100259670B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151972A (ja) * | 1984-08-22 | 1986-03-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910017220A (ko) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208690A (en) | Liquid crystal display having a plurality of pixels with switching transistors | |
| KR100524250B1 (ko) | 액티브 매트릭스 액정 표시 패널 | |
| KR100868771B1 (ko) | 액정표시장치 | |
| JP3995159B2 (ja) | 液晶表示装置及びその製造方法 | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| KR19980073827A (ko) | 액정 표시 장치 구조 및 그 제조 방법 | |
| KR19980027840A (ko) | 액티브매트릭스기판의 구조 | |
| KR20020022129A (ko) | 반사형 액정 디스플레이 장치 | |
| KR100465861B1 (ko) | 액정표시장치 | |
| KR100524030B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 그 제조 방법 | |
| KR100356113B1 (ko) | 액정표시장치의 제조방법 | |
| US6356319B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US20020052057A1 (en) | Method of fabricating thin film transistor liquid crystal display | |
| KR100259670B1 (ko) | 액정 표시 장치 | |
| JP2850564B2 (ja) | 薄膜トランジスタマトリックス及びその製造方法 | |
| KR100803111B1 (ko) | 반사-투과형 액정표시장치 및 이의 제조 방법 | |
| KR100268105B1 (ko) | 박막트랜지스터기판및그제조방법 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100486492B1 (ko) | Tft기판의제조방법및tft기판 | |
| KR20020028014A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP3265862B2 (ja) | 液晶表示装置とその製造方法 | |
| KR19990050745A (ko) | 액정 표시 장치용 기판 및 그 제조 방법 | |
| KR100963415B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100324 Year of fee payment: 11 |
|
| EXPY | Expiration of term |