JPH02181123A - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板

Info

Publication number
JPH02181123A
JPH02181123A JP63307112A JP30711288A JPH02181123A JP H02181123 A JPH02181123 A JP H02181123A JP 63307112 A JP63307112 A JP 63307112A JP 30711288 A JP30711288 A JP 30711288A JP H02181123 A JPH02181123 A JP H02181123A
Authority
JP
Japan
Prior art keywords
picture element
electrode
active matrix
substrate
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63307112A
Other languages
English (en)
Other versions
JP2514703B2 (ja
Inventor
Yasunori Shimada
島田 康憲
Mikio Katayama
幹雄 片山
Hiroshi Morimoto
弘 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP30711288A priority Critical patent/JP2514703B2/ja
Publication of JPH02181123A publication Critical patent/JPH02181123A/ja
Application granted granted Critical
Publication of JP2514703B2 publication Critical patent/JP2514703B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は2例えば、液晶と組合わせて画像を形成するア
クティブマトリクス基板に関する。
(従来の技術) 近時、液晶を用いてカラー表示する際に、絶縁性基板上
に多数の薄膜トランジスタ(Thin FilmTra
nsistor: TFT )がマトリクス状に配設さ
れたアクティブマトリクス基板が使用される。
このアクティブマトリクス基板は1例えば、絶縁性基板
上に、多数の絵素電極が配設されておりまた。各絵素電
極に1つのTPTのドレイン電極が接続されるように、
多数のTPTがマトリクス状に配設されている。各TP
Tは電気的に接続されたそれぞれの絵素電極のスイッチ
ング素子として機能する。
一方向に列をなすTPTの各ゲート電極はその方向に延
びる1本の電極線であるゲート配線(信号線)に電気的
に接続され、他方向に列をなすTPTの各ソース電極は
、その方向に延びる1本の電極線であるソース配線(走
査線)に電気的に接続されている。そして、各ゲート配
線には走査信号がそれぞれ人力され、各ソース配線には
データ信号がそれぞれ入力され2両入力信号が入力され
たTPTが動作して、該TPTに接続された絵素電極に
電圧が印加される。
アクティブマトリクス基板を用いてカラー表示する際に
は、赤色(R)、  緑色(G)、  青色(B)の三
原色の絵素が、同一色が相隣せずに、しかも三角状に三
原色の各絵素が相隣するように配列されたいわゆるデル
タ型配列のカラーフィルタが使用される。つまり、該カ
ラーフィルタは、所定の順番となった赤色、緑色、青色
の三原色の絵素が一方向に所定のピンチで並設された複
数の絵素列を相隣する絵素列における各絵素の配設ピッ
チが半ピツチずれるように構成されている。そして、こ
のようなカラーフィルタを用いたカラー液晶表示装置用
のアクティブマI・リクス基板は、第3図に示すように
、透明基板75に、カラーフィルタの各絵素にそれぞれ
の絵素電極か対向するように配設されて構成される。所
定ピッチで絵素電極72が並設された絵素電極列の間に
はゲート配線71が各絵素電極列に並行して配線されて
いる。1本のゲ1〜配線71は、1木の絵素電極列の各
絵素電極72にドレイン電極が接続された各TPT 7
4のゲート電極にそれぞれ電気的に接続されている。他
方、ソース配線73ば、各絵素電極列におけるそれぞれ
の絵素電極72間を通過するように配線されるが、相隣
する絵素電極列の各絵素電極が半ピツチずれて配列され
ているために、各絵素電極72間では、各ゲート配線7
1と並行するように直角に屈曲される。
各ソース配線73は、各絵素電極列の各絵素電極72間
を通過する都度、屈曲方向が反対になっている。
その結果、相隣する絵素電極列を通過する1本のソース
配線73の外側の各側方域には、同色の絵素に対向する
絵素電極72が位置しており、その各絵素電極72がそ
れぞれTPT 74を介して1本のソース配線73に電
気的に接続されている。
このようなアクティブマトリクス基板を用いたカラー液
晶表示装置の一例を、第4図に示す。該カラー液晶表示
装置は、透明の絶縁性基板75上に透明電極でなる絵素
電極72が前述のように設けられたアクティブマトリク
ス基板70と、対向基板80との間に液晶91が封入さ
れている。アクティブマトリクス基板70には、絵素電
極72を覆うように絶縁層76が積層されており、該絶
縁層76が配向膜77にて覆われている。他方、該アク
ティブマトリクス基板70に対向して設げられた対向基
板80は、透明な絶縁性基板81の一面に、前述のよう
に三原色の絵素がデルタ型に配列されたカラーフィルタ
82が配設されており、該透明基板81に、カラーフィ
ルタ82を覆うように対向電極83が積層され、さらに
該対向電極83に配向膜84が配設されている。そして
、アクティブマトリクス基板70の配向膜77と対向基
板80の配向膜84とが相互に対向した状態で両者が適
当な間隙をあけるように、アクティブマトリクス基板7
0および対向基板80の間にスペーサ92が設けられて
おり、その間隙内に液晶91が封入されている。
アクティフマトリクス基板70の絵素電極72配設面と
は反対側面には、偏光層78が積層され、また。
対向基板80のカラ−フィルタ82配設面とは反対側面
にも偏光層85が積層されている。
アクティフマトリクス基板70には光源93からの光が
直接、あるいは5反射板94を介して照射されるように
なっている。該光源93および反射板94は該カラー液
晶表示装置におけるコントラスト、輝度等の表示品質を
向上させるために設けられている。また、アクティブマ
トリクス基板70の偏光層78と光tX93との間には
光散乱板95が介装されており、該光散乱板95により
、光源93からの光路長の違いによって生じる表示面の
中心部と外周縁部との輝度むらが抑制される。
このような構成のカラー液晶表示装置では1例えば、各
偏光層78および85の偏光軸が直交している場合には
、液晶91に電圧が印加されていない状態、すなわち、
アクティブマトリクス基板70に配設されたTPT 7
4がオフ状態であれば液晶91の結晶分子の方向は配向
膜77によって所定の方向に配向されるため、液晶91
に入射した光は、該液晶91内を透過する間に所定方向
に偏光されて外部に投射される。従って、光源93配設
側とは反対側から対向基板80を見れば、カラーフィル
タ82の各絵素部分は明状態となり、その各絵素の色が
表示される。
反対に、アクティブマトリクス基板70のTFT 74
がオンして絵素電極72に電圧が印加されると、該絵素
電極72と対向電極83との間の液晶91の部分に電界
が生し、この部分の液晶分子の配向か変化する。
これにより、絵素電極72に入射した光の方向は偏光層
78の偏光方向とは異なり、外部へ投射されない。従っ
て、オンしたTPT 74と接続された絵素電極72に
対向するカラーフィルタ82の絵素部分は色が表示され
ず暗状態となる。
このような原理により、該カラー液晶表示装置は、アク
ティブマトリクス基板70の多数の絵素電極72のそれ
ぞれに電圧を印加することによって所望のカラー画像あ
るいはカラー情報を表示し得る。
(発明が解決しようとする課題) このような、カラー液晶表示装置におけるアクティブマ
トリクス基板では、 TPT 74に、ソース電極とド
レイン電極との間がリークすることにより該TPT 7
4が常にオン状態となるリーク欠陥、あるいば該TFT
 74が常にオフ状態になる不導通欠陥が生じることが
ある。TPT 74にリーク欠陥が生じれば、そのTP
T 74は常にオン状態になり、該TPT 74が電気
的に接続された絵素電極72に電圧が常に印加される。
その結果、カラー液晶表示装置では該絵素電極72と対
向するカラーフィルタ82の絵素が常に暗状態となった
暗点欠陥が生しる。反対にTPT 74に不導通欠陥が
生じると、該TPT 74は常にオフした状態になり、
該TPT 74に電気的に接続された絵素電極72には
電圧が印加されない。その結果、カラー液晶表示装置で
は、該絵素電極72と対向するカラーフィルタ82の絵
素が常に明状態となった輝点欠陥が生じる。このような
絵素欠陥はカラー液晶表示装置の表示品質を低下させ、
甚しい場合には、カラー液晶表示装置として実用に供し
得ない。
カラー液晶表示装置では2通常、カラーフィルタの絵素
数は数万〜数十万となっており、今後さらにその絵素数
が増加する傾向にある。その結果。
カラーフィルタの各絵素に対向する絵素電極数も当然に
増加する傾向にあり、」二連のような絵素欠陥が発生す
る確率は一層高くなる。その結果、カラー液晶表示装置
の歩留りが低下するおそれがある。
本発明は上記従来の問題を解決するものでありその目的
は、絵素電極に電気的に接続されたスイッチング素子に
欠陥が生じても、その絵素電極が欠陥の生じたスイッチ
ング素子により駆動されないように、容易に修正し得る
アクティブマトリクス基板を穐供することにある。
(課題を解決するための手段) 本発明のアクティブマトリクス基板は、絶縁性基板上に
格子状に配線された電極線と、該電極線により囲まれた
各絵素領域内にそれぞれ配設されており、それぞれの一
部がインターデジタルな形状となった複数の絵素電極と
、各絵素電極にそれぞれ電気的に接続されると共に、所
定の電極線にそれぞれ電気的に接続されたスイッチング
素子と。
を具備してなり、そのことにより上記目的が達成される
(実施例) 以下に本発明を実施例について説明する。
本発明のアクティ・ブマトリクス基板は、第1図に示す
ように1例えばボウ硅酸ガラスを用いた光透過性の絶縁
性基板10上に、相互に平行になるように複数の電極線
として走査線であるゲート配線30.30.・・・が適
当な間隔をあけて配線されている。
また、該絶縁性基板10上には、各ゲート配線30.3
0・・・とは相互に直交するように、複数の電極線とし
て信号線であるソース配線40.40・・・が、適当な
間隔をあけてそれぞれが平行に配線されている。各ゲー
ト配線30と各ソース配線40との交差部は絶縁状態に
なっている。
相隣する一対のゲート配線30および30と、相隣する
一対のソース配線40および40とにより囲まれた絶縁
性基板10上の絵素領域内には1例えば ソース配線4
0の延設方向に並設された一対の絵素電極20および2
0がそれぞれ配設されている。
各絵素電極20には、該絵素電極20と、1本のゲート
配線30およびソース配線40とにそれぞれ電気的に接
続されたTFT 50および50がそれぞれ配設されて
いる。各TFT 50ば、第2図に示すように、光透過
性の絶縁性基板10上に積層されたゲート配線30から
、各絵素電極20間のソース配線40部分と平行するよ
うに延出するTa等よりなるゲート電極51を有する。
該グー1−電極51は陽極酸化膜52にて覆われており
、該陽極酸化膜52ば、絶縁性基板10上面と共に、 
SiNx等でなるゲート絶縁膜53にて覆われている。
そして、該ケーI−絶縁膜53における陽極酸化膜52
を被覆する部分にはa−5i膜54が被覆されており、
該a−5i膜54の中央部を除く各側部」二にば a−
5i(n’)膜55がそれぞれ積層されている。
そして、一方のa−5i (n”) 13!55上にソ
ース配線40から延出するソース電極57が積層されて
おり、他方のa−Si(n’)膜55上にドレイン電極
56が積層されている。該ドレイン電極56には、ゲー
ト絶縁膜53上に積層された透明な絵素電極20の一部
が積層されて、該絵素電極20とドレイン電極56とが
電気的に接続されている。
1つの絵素領域内に並設された各絵素電極20および2
0におりるTFT 50配設側とは反対側の側部はその
対向部において、それぞれが相互に嵌合する凹凸状に成
形されて、インターデジタルな形状になっている。
このような構成の本発明のアクティダマ1−リクス基板
では1例えば、絶縁性基板10上に、各TPT50のゲ
ート電極51および各ゲート配線30を構成するTa等
の導電性材料を積層してパターニングすることにより、
ゲート電極51とケート配線30とが一体となって形成
される。
本発明のアクティブマトリクス基板は、第4図に示すカ
ラー液晶表示装置と同様に、該アクティブマトリクス基
板と所定の間隔をあけて対向基板を配設し1両者の間に
液晶を封入することによりカラー液晶表示装置とされる
該アクティブマトリクス基板を用いたカラー液晶表示装
置において、1つの絵素領域内に配設された一方の絵素
電極20に接続されたTFT 50が正常に動作するも
のの、他方の絵素電極20に接続されたTFT 50が
不導通になった場合には、不導通の該TFT 50が接
続された絵素電極20には電圧が印加されない。従って
、その絵素電極20に対向する液晶層部分は2例えば、
常に光が透過し、液晶表示装置では常に明状態となった
輝点欠陥が生じる。この場合には、不導通となったTF
T 50が接続された絵素電極20と同一絵素領域内に
ある絵素電極20とのインターデジタルな部分を2例え
ばレーザデポジションによりその凹凸が並設された方向
に直線状に形成される導電性膜61(第1図参照)によ
り電気的に接続する。この導電性膜61は、各絵素電極
20のインターデジタルな部分とは、少なくとも3つの
電気的接点が形成されることになり、不導通となったT
FT 50が接続された絵素電極20は、同一絵素領域
内の正常な絵素電極20のオン、オフに基づきオン、オ
フされる。その結果、不導通のTFT 50により絵素
領域内の半分の領域が常に明状態となる輝点欠陥は解消
される。第1図に示す実施例でば、各絵素電極20にお
けるインターデジタルな部分は、2組の凹凸がそれぞれ
形成されているため、直線状の導電性膜61とは、4つ
の電気的接点が形成される。
これに対し1つの絵素領域内における一方の絵素電極2
0に接続されたTFT 50にリーク欠陥が発生し、該
TFT 50が常にオン状態になれば、該TPT 50
が接続された絵素電極20が対向する液晶層部分には2
例えば常に光が透過せず、液晶表示装置では常に暗状態
となった暗点欠陥が生じる。この場合には、リーク欠陥
が生じたTFT 50を、該TFT 50が接続された
絵素電極20から電気的に分離しく第1図に二点鎖線6
2で示す)、該絵素電極20と同一絵素領域内にある他
方の絵素電極20のインターデジタルな部分を、前記実
施例と同様に、レーザデイポジションにより形成される
直線状の導電性膜61にて電気的に接続する。これによ
り、リーク欠陥が生じたTFT 50から電気的に分離
された絵素電極20は同一絵素領域内の正常なTFT 
50にて動作される絵素電極20のオン、オフに基づき
、オン、オフされる。その結果、 TFT 50のリー
ク欠陥により絵素領域の半分の領域が常に暗状態となる
暗点欠陥が解消される。
なお、上記実施例では、1つの絵素領域内に2つの絵素
電極を配設する構成としたが、3つ以上の絵素電極が設
ジノられていてもよい。また、上記実施例では、各絵素
電極20にスイッチング素子として1個のTFT 50
を電気的に接続する構成としたか、スイッチング素子は
絵素電極を駆動し得る素子であればよ(、TPTに限る
ものではない。さらに、スイッチング素子は各絵素電極
に1個ずつ設ける構成に限らず、各絵素電極に複数のス
イッチング素子を設ける構成としてもよい。さらに、ま
た、上記実施例では、絶縁性基板上Qこ形成された各絵
素領域は、相互に直交する方向にそれぞれ等ピンチにて
整然と配設されているが、このような構成に限らず、所
定方向に並設された各絵素領域の配設ピンチが、近接し
て同方向に並設された各絵領域の配設ピッチに対して半
ピツチずれた状態(第3図参照)であってもよい。
(発明の効果) 本発明のアクティブマトリクス基板は、このように、各
絵素領域内に複数の絵素電極が配設されているため、各
絵素電極に接続されたスイッチング素子に欠陥が佳して
も、その絵素電極を、同一絵素領域内の正常に動作し得
る絵素電極と電気的に接続することにより、欠陥スイッ
チング素子による絵素電極の動作が防止される。しかも
、同一・絵素領域内の各絵素電極は、それぞれの一部が
インターデジタルな形状となっているため、そのインタ
ーデジタルな形状部分に導電性膜を形成することにより
、導電性膜は各絵素電極とは電気的な接点が3つ以上形
成され、各絵素電極の電気的接続がきわめて容易に、し
かも確実に行える。
4、′ の −なi゛町 第1図は本発明のアクティブマトリクス基板の一例を示
す概略平面図、第2図は第1図の卜」線における断面図
、第3図は従来のアクティブマトリクス基板の概略平面
図5第4図はそのアクティブマトリクス基板を用いたカ
ラー液晶表示装置の概略断面図である。
10・・・絶縁性基板、20・・・絵素電極、30・・
・ゲート配線、40・・・ソース配線、50・・・TF
T、 61.・・・導電性膜。
以上

Claims (1)

  1. 【特許請求の範囲】 1、絶縁性基板上に格子状に配線された電極線と、 該電極線により囲まれた各絵素領域内にそれぞれ配設さ
    れており、それぞれの一部がインターデジタルな形状と
    なった複数の絵素電極と、 各絵素電極にそれぞれ電気的に接続されると共に、所定
    の電極線にそれぞれ電気的に接続されたスイッチング素
    子と、 を具備するアクティブマトリクス基板。
JP30711288A 1988-12-05 1988-12-05 アクティブマトリクス基板 Expired - Lifetime JP2514703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30711288A JP2514703B2 (ja) 1988-12-05 1988-12-05 アクティブマトリクス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30711288A JP2514703B2 (ja) 1988-12-05 1988-12-05 アクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JPH02181123A true JPH02181123A (ja) 1990-07-13
JP2514703B2 JP2514703B2 (ja) 1996-07-10

Family

ID=17965178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30711288A Expired - Lifetime JP2514703B2 (ja) 1988-12-05 1988-12-05 アクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JP2514703B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715025A (en) * 1993-02-22 1998-02-03 Goldstar Co., Ltd. Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode
JP2001134214A (ja) * 1999-11-05 2001-05-18 Sanyo Electric Co Ltd 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61235816A (ja) * 1985-04-11 1986-10-21 Asahi Glass Co Ltd 薄膜能動素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61235816A (ja) * 1985-04-11 1986-10-21 Asahi Glass Co Ltd 薄膜能動素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715025A (en) * 1993-02-22 1998-02-03 Goldstar Co., Ltd. Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode
JP2001134214A (ja) * 1999-11-05 2001-05-18 Sanyo Electric Co Ltd 表示装置

Also Published As

Publication number Publication date
JP2514703B2 (ja) 1996-07-10

Similar Documents

Publication Publication Date Title
JP6542986B2 (ja) Va型coa液晶表示パネル
JP5173313B2 (ja) 横電界型の液晶表示装置用アレイ基板
KR100961960B1 (ko) 액정 표시 장치, 박막 다이오드 표시판 및 그 제조 방법
KR20040087469A (ko) 어레이 기판 및 이를 갖는 액정표시장치
JP2007334345A (ja) 液晶ディスプレイパネルにギャップを設ける方法
KR100235073B1 (ko) 액정 디스플레이
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
JP2017111328A (ja) 液晶表示装置
US20180210295A1 (en) Array substrate, color film substrate and liquid crystal panel
CN113574448A (zh) 液晶显示面板及液晶显示装置
JP2015079225A (ja) 表示装置及びカラーフィルター
US10222661B2 (en) Liquid crystal display panel and liquid crystal display device
JPH02181123A (ja) アクティブマトリクス基板
JP2005128424A (ja) 表示装置
JPH03198030A (ja) 薄膜トランジスタパネル及び液晶表示装置
JP2005196207A (ja) 上部基板及びこれを有する液晶表示装置
JPH0274929A (ja) アクティブマトリクス基板
JP2514702B2 (ja) アクティブマトリクス基板およびアクティブマトリクス基板の欠陥修正方法
US20050088582A1 (en) Liquid crystal display
US8405805B2 (en) Liquid crystal display device
JP2006126772A (ja) 液晶ディスプレイ装置
JP2894911B2 (ja) アクティブマトリクス表示装置
JPH01187532A (ja) 液晶表示装置
JPH11167116A (ja) アクティブマトリクス型液晶表示装置
JPS613119A (ja) 表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 13