JP2002132222A - 液晶表示装置の構造 - Google Patents
液晶表示装置の構造Info
- Publication number
- JP2002132222A JP2002132222A JP2000322110A JP2000322110A JP2002132222A JP 2002132222 A JP2002132222 A JP 2002132222A JP 2000322110 A JP2000322110 A JP 2000322110A JP 2000322110 A JP2000322110 A JP 2000322110A JP 2002132222 A JP2002132222 A JP 2002132222A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- liquid crystal
- terminal electrode
- protruding portion
- electrode group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 液晶を封入して貼り合わせた二枚の透明基板
のうち一方の透明基板２に、他方の透明基板３における
一つの側面３ａより突出するはみ出し部２ａを設けて、
この表面に、複数個の半導体チップ４，５と、外部への
接続用端子電極群６とを設けて成る液晶表示装置におい
て、その小型・軽量化と、低インピーダンス化とを図
る。 【解決手段】 前記各半導体チップ４，５と前記接続用
端子電極群６とを、前記はみ出し部２ａの長手方向に並
べて配設し、前記各半導体チップのうち少なくとも前記
接続用端子電極群６に隣接する半導体チップ５に、金属
の薄膜による配線パターン８，９を、これらの並び方向
に延びるように形成する。
のうち一方の透明基板２に、他方の透明基板３における
一つの側面３ａより突出するはみ出し部２ａを設けて、
この表面に、複数個の半導体チップ４，５と、外部への
接続用端子電極群６とを設けて成る液晶表示装置におい
て、その小型・軽量化と、低インピーダンス化とを図
る。 【解決手段】 前記各半導体チップ４，５と前記接続用
端子電極群６とを、前記はみ出し部２ａの長手方向に並
べて配設し、前記各半導体チップのうち少なくとも前記
接続用端子電極群６に隣接する半導体チップ５に、金属
の薄膜による配線パターン８，９を、これらの並び方向
に延びるように形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、二枚の透明基板
を、その間に液晶を封入して貼り合わせて成る表示部を
有する液晶表示装置のうち、この液晶表示装置を駆動・
制御する少なくとも二つの半導体チップを、前記両透明
基板のうち一方の透明基板に搭載して成る形式の液晶表
示装置の構造に関するものである。
を、その間に液晶を封入して貼り合わせて成る表示部を
有する液晶表示装置のうち、この液晶表示装置を駆動・
制御する少なくとも二つの半導体チップを、前記両透明
基板のうち一方の透明基板に搭載して成る形式の液晶表
示装置の構造に関するものである。
【０００２】
【従来の技術】最近、二枚の透明基板をその間に液晶を
封入して貼り合わせて成る表示部を有する液晶表示装置
は、二枚の透明基板のうち一方の透明基板に、他方の透
明基板における少なくとも一つの側面より適宜寸法だけ
外向きに突出するはみ出し部（一般に、このはみ出し部
を額縁を称する）を一体的に設け、このはみ出し部の表
面に、駆動・制御用の半導体チップを搭載するという構
成にすることが行われている。
封入して貼り合わせて成る表示部を有する液晶表示装置
は、二枚の透明基板のうち一方の透明基板に、他方の透
明基板における少なくとも一つの側面より適宜寸法だけ
外向きに突出するはみ出し部（一般に、このはみ出し部
を額縁を称する）を一体的に設け、このはみ出し部の表
面に、駆動・制御用の半導体チップを搭載するという構
成にすることが行われている。
【０００３】しかし、この構成による従来の液晶表示装
置は、前記はみ出し部の表面に、電源、グランド及び各
種制御系の接続用端子電極の複数個を形成して、この各
接続用端子電極と、前記半導体チップとの間を、一方の
透明基板の表面に形成した透明電極膜による配線パター
ンにて電気的に接続するという構成にしているから、前
記はみ出し部に複数個の半導体チップを搭載した場合、
以下に述べるような問題があった。
置は、前記はみ出し部の表面に、電源、グランド及び各
種制御系の接続用端子電極の複数個を形成して、この各
接続用端子電極と、前記半導体チップとの間を、一方の
透明基板の表面に形成した透明電極膜による配線パター
ンにて電気的に接続するという構成にしているから、前
記はみ出し部に複数個の半導体チップを搭載した場合、
以下に述べるような問題があった。
【０００４】
【発明が解決しようとする課題】すなわち、前記両透明
基板のうち一方の透明基板におけるはみ出し部の表面に
は、半導体チップを搭載することに加えて、外部に対す
る接続用端子電極群を形成して、この接続用端子電極群
にフレキシブルフラットケーブル等を接続するように構
成される。
基板のうち一方の透明基板におけるはみ出し部の表面に
は、半導体チップを搭載することに加えて、外部に対す
る接続用端子電極群を形成して、この接続用端子電極群
にフレキシブルフラットケーブル等を接続するように構
成される。
【０００５】従って、前記はみ出し部に搭載される半導
体チップを、例えば、液晶表示装置における多数本の画
素用透明電極を表示駆動するドライバアナログ回路を形
成した駆動用半導体チップと、前記ドライバアナログ回
路に対する制御回路及び／又は記憶回路等から成るロジ
ック回路を備えた制御用半導体チップとの二つにすると
いうように複数個にする場合には、これら各半導体チッ
プに接続するためのパターン配線が必要になることがあ
り、この分だけ前記はみ出し部における面積を大きくし
なければならないこともあるから、液晶表示装置のうち
表示部以外の部分における大型化及び重量のアップを招
来する。
体チップを、例えば、液晶表示装置における多数本の画
素用透明電極を表示駆動するドライバアナログ回路を形
成した駆動用半導体チップと、前記ドライバアナログ回
路に対する制御回路及び／又は記憶回路等から成るロジ
ック回路を備えた制御用半導体チップとの二つにすると
いうように複数個にする場合には、これら各半導体チッ
プに接続するためのパターン配線が必要になることがあ
り、この分だけ前記はみ出し部における面積を大きくし
なければならないこともあるから、液晶表示装置のうち
表示部以外の部分における大型化及び重量のアップを招
来する。
【０００６】しかも、前記各半導体チップの各々には、
少なくとも電源用配線及びグランド用配線を接続するこ
とが必要であることに加えて、半導体チップに対して電
源昇圧用又は平滑用等にコンデンサを接続するためのキ
ャパシタ用配線等を接続することもあるが、半導体チッ
プを前記したように複数個にした場合、前記各接続用端
子電極群からこれら各半導体チップに至る電源用配線、
グランド用配線又はキャパシタ用配線等の長さが長くな
ることになる。
少なくとも電源用配線及びグランド用配線を接続するこ
とが必要であることに加えて、半導体チップに対して電
源昇圧用又は平滑用等にコンデンサを接続するためのキ
ャパシタ用配線等を接続することもあるが、半導体チッ
プを前記したように複数個にした場合、前記各接続用端
子電極群からこれら各半導体チップに至る電源用配線、
グランド用配線又はキャパシタ用配線等の長さが長くな
ることになる。
【０００７】しかし、この電源用配線、グランド用配線
又はキャパシタ用配線等は、一方の透明基板の表面に画
素用透明電極及び前記各接続用端子電極を導電性透明薄
膜の形成及びフォトエッチングにて形成するとき一緒に
形成される導電性透明薄膜製であるから、その長さが長
くなる分更に抵抗値が大きくなり、インピーダンスが高
くなるのであった。
又はキャパシタ用配線等は、一方の透明基板の表面に画
素用透明電極及び前記各接続用端子電極を導電性透明薄
膜の形成及びフォトエッチングにて形成するとき一緒に
形成される導電性透明薄膜製であるから、その長さが長
くなる分更に抵抗値が大きくなり、インピーダンスが高
くなるのであった。
【０００８】本発明は、これらの問題を解消することを
技術的課題とするものである。
技術的課題とするものである。
【０００９】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「二枚の透明基板をその間に液晶を封
入して貼り合わせ、この両透明基板のうち一方の透明基
板に、他方の透明基板における少なくとも一つの側面よ
り突出するはみ出し部を設け、このはみ出し部の表面
に、複数個の半導体チップと、外部への接続用端子電極
群とを設けて成る液晶表示装置において、前記各半導体
チップと前記接続用端子電極群とを、前記はみ出し部の
長手方向に並べて配設し、前記各半導体チップのうち少
なくとも前記接続用端子電極群に隣接する半導体チップ
に、金属の薄膜による配線パターンを、これらの並び方
向に延びるように形成する。」という構成にした。
るため本発明は、「二枚の透明基板をその間に液晶を封
入して貼り合わせ、この両透明基板のうち一方の透明基
板に、他方の透明基板における少なくとも一つの側面よ
り突出するはみ出し部を設け、このはみ出し部の表面
に、複数個の半導体チップと、外部への接続用端子電極
群とを設けて成る液晶表示装置において、前記各半導体
チップと前記接続用端子電極群とを、前記はみ出し部の
長手方向に並べて配設し、前記各半導体チップのうち少
なくとも前記接続用端子電極群に隣接する半導体チップ
に、金属の薄膜による配線パターンを、これらの並び方
向に延びるように形成する。」という構成にした。
【００１０】
【発明の作用・効果】このように、一方の透明基板にお
けるはみ出し部に、複数個の半導体チップと接続用端子
電極群とを設けるに際して、これらを、前記はみ出し部
の長手方向に並べて配設することにより、前記はみ出し
部における幅寸法、つまり、他方の透明基板における一
つの側面からの突出寸法を、前記半導体チップにおける
幅寸法に近づけるように小さくできるから、液晶表示装
置のうち表示部以外の部分における小型・軽量化を確実
に図ることができるのである。
けるはみ出し部に、複数個の半導体チップと接続用端子
電極群とを設けるに際して、これらを、前記はみ出し部
の長手方向に並べて配設することにより、前記はみ出し
部における幅寸法、つまり、他方の透明基板における一
つの側面からの突出寸法を、前記半導体チップにおける
幅寸法に近づけるように小さくできるから、液晶表示装
置のうち表示部以外の部分における小型・軽量化を確実
に図ることができるのである。
【００１１】特に、この液晶表示装置を、携帯電話器に
おける各種押しボタンとスピーカとの間の部位に設けた
場合、この液晶表示装置における表示部と各種押しボタ
ンとの間隔、又は液晶表示装置における表示部とスピー
カとの間隔を、前記はみ出し部の幅寸法を小さくできる
分だけ狭くできるから、携帯電話器の小型・軽量を達成
できるのである。
おける各種押しボタンとスピーカとの間の部位に設けた
場合、この液晶表示装置における表示部と各種押しボタ
ンとの間隔、又は液晶表示装置における表示部とスピー
カとの間隔を、前記はみ出し部の幅寸法を小さくできる
分だけ狭くできるから、携帯電話器の小型・軽量を達成
できるのである。
【００１２】しかも、前記各半導体チップのうち少なく
とも前記接続用端子電極群に隣接する半導体チップに、
金属の薄膜による配線パターンを、これらの並び方向に
延びるように形成したことにより、この金属の薄膜によ
る配線パターンを、前記接続用端子電極群から各半導体
チップに至る電源用配線、グランド用配線又はキャパシ
タ用配線等の一部に利用することができるから、これら
電源用配線、グランドよう配線又はキャパシタ用配線等
における抵抗値を、当該電源用配線、グランド用配線又
はキャパシタ用配線等の全体を一方の透明基板の表面に
形成した導電性透明薄膜製にする場合よりも大幅に低減
できて、低インピーダンス化を図ることができ、これに
より、液晶表示装置における表示品質の向上を達成でき
るのである。
とも前記接続用端子電極群に隣接する半導体チップに、
金属の薄膜による配線パターンを、これらの並び方向に
延びるように形成したことにより、この金属の薄膜によ
る配線パターンを、前記接続用端子電極群から各半導体
チップに至る電源用配線、グランド用配線又はキャパシ
タ用配線等の一部に利用することができるから、これら
電源用配線、グランドよう配線又はキャパシタ用配線等
における抵抗値を、当該電源用配線、グランド用配線又
はキャパシタ用配線等の全体を一方の透明基板の表面に
形成した導電性透明薄膜製にする場合よりも大幅に低減
できて、低インピーダンス化を図ることができ、これに
より、液晶表示装置における表示品質の向上を達成でき
るのである。
【００１３】また、請求項２に記載したように、複数個
の半導体チップを、ドライバアナログ回路を有する駆動
用半導体チップと、ロジック回路を有する制御用半導体
チップと二つにし、この二つの半導体チップと前記接続
用端子電極群とを、制御用半導体チップが駆動用半導体
チップと接続用端子電極群との間に位置するように、前
記はみ出し部の長手方向に並べて配設し、更に、前記制
御用半導体チップに、金属の薄膜による配線パターン
を、これらの並び方向に延びるように形成した場合に
は、前記の効果に加えて以下に述べる効果を有する。
の半導体チップを、ドライバアナログ回路を有する駆動
用半導体チップと、ロジック回路を有する制御用半導体
チップと二つにし、この二つの半導体チップと前記接続
用端子電極群とを、制御用半導体チップが駆動用半導体
チップと接続用端子電極群との間に位置するように、前
記はみ出し部の長手方向に並べて配設し、更に、前記制
御用半導体チップに、金属の薄膜による配線パターン
を、これらの並び方向に延びるように形成した場合に
は、前記の効果に加えて以下に述べる効果を有する。
【００１４】すなわち、前記ドライバアナログ回路は、
素子の数が少ないが高い電圧を必要とするために、回路
の微細度は低く構成されるが、ロジック回路は、素子の
数が遥かに多いが低電圧なので、その回路の微細度は前
者のドライバアナログ回路よりも遥かに高いものでも形
成できるようになる。
素子の数が少ないが高い電圧を必要とするために、回路
の微細度は低く構成されるが、ロジック回路は、素子の
数が遥かに多いが低電圧なので、その回路の微細度は前
者のドライバアナログ回路よりも遥かに高いものでも形
成できるようになる。
【００１５】そこで、はみ出し部に搭載する半導体チッ
プを、ドライバアナログ回路を有する制御用半導体チッ
プと、ロジック回路を有する制御用半導体チップとに構
成することにより、前記駆動用半導体チップを、これに
液晶表示装置における多数本の画素用透明電極を接続す
ることのために幾分大きく形成しても、この駆動用半導
体チップには、これにドライバアナログ回路を形成する
だけで良いことになるから、この大きな駆動用半導体チ
ップを、微細度の低い装置を用いて形成できるようにな
り、低コストで製造することができる。一方、前記制御
用半導体チップは、これにロジック回路を形成すること
のために回路の微細度を高くして製造するものの、その
大きさを十分に小型化することができて、一枚の半導体
ウエハーから製造することができる個数が多くなり、こ
の制御用半導体チップも、低コストで製造できるから、
液晶表示装置の一層の低価格化を図ることができるので
ある。
プを、ドライバアナログ回路を有する制御用半導体チッ
プと、ロジック回路を有する制御用半導体チップとに構
成することにより、前記駆動用半導体チップを、これに
液晶表示装置における多数本の画素用透明電極を接続す
ることのために幾分大きく形成しても、この駆動用半導
体チップには、これにドライバアナログ回路を形成する
だけで良いことになるから、この大きな駆動用半導体チ
ップを、微細度の低い装置を用いて形成できるようにな
り、低コストで製造することができる。一方、前記制御
用半導体チップは、これにロジック回路を形成すること
のために回路の微細度を高くして製造するものの、その
大きさを十分に小型化することができて、一枚の半導体
ウエハーから製造することができる個数が多くなり、こ
の制御用半導体チップも、低コストで製造できるから、
液晶表示装置の一層の低価格化を図ることができるので
ある。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を、図
１〜図５の図面について説明する。
１〜図５の図面について説明する。
【００１７】この各図において、符号１は、二枚の透明
基板２，３をその間に液晶を封入するように互いに貼り
合わせて成る表示部１ａを有する液晶表示装置を示し、
前記二枚の透明基板２，３のうち一方の透明基板２に
は、他方の透明基板３における少なくとも一つの側面３
ａより外向きに適宜寸法Ｌだけ突出するはみ出し部２ａ
が一体的に設けられている。
基板２，３をその間に液晶を封入するように互いに貼り
合わせて成る表示部１ａを有する液晶表示装置を示し、
前記二枚の透明基板２，３のうち一方の透明基板２に
は、他方の透明基板３における少なくとも一つの側面３
ａより外向きに適宜寸法Ｌだけ突出するはみ出し部２ａ
が一体的に設けられている。
【００１８】符号４は、前記液晶表示装置１における多
数本の画素用透明電極（図示せず）を表示駆動するドラ
イバアナログ回路を形成した駆動用半導体チップを、符
号５は、前記ドライバアナログ回路を制御するロジック
ＲＡＭ回路を備えた制御用半導体チップを、符号６は、
電源接続用の端子電極６ａとグランド接続用の端子電極
６ｂと各種制御信号接続用の端子電極６ｃとから成る接
続用端子電極群を各々示す。
数本の画素用透明電極（図示せず）を表示駆動するドラ
イバアナログ回路を形成した駆動用半導体チップを、符
号５は、前記ドライバアナログ回路を制御するロジック
ＲＡＭ回路を備えた制御用半導体チップを、符号６は、
電源接続用の端子電極６ａとグランド接続用の端子電極
６ｂと各種制御信号接続用の端子電極６ｃとから成る接
続用端子電極群を各々示す。
【００１９】また、前記接続用端子電極群６には、フレ
キシブルフラットケーブル１０等が接続され、図示しな
いマイクロコンピュータ等からのデータ及び電源を受け
取って、表示を行うように構成されている。
キシブルフラットケーブル１０等が接続され、図示しな
いマイクロコンピュータ等からのデータ及び電源を受け
取って、表示を行うように構成されている。
【００２０】前記駆動用半導体チップ４と制御用半導体
チップ５と接続用端子電極群６との三者を、前記一方の
透明基板２におけるはみ出し部２ａの表面に、前記制御
用半導体チップ５が前記駆動用半導体チップ４と前記接
続用端子電極群６との間に位置するように、前記はみ出
し部２ａの長手方向に並べて配設する。
チップ５と接続用端子電極群６との三者を、前記一方の
透明基板２におけるはみ出し部２ａの表面に、前記制御
用半導体チップ５が前記駆動用半導体チップ４と前記接
続用端子電極群６との間に位置するように、前記はみ出
し部２ａの長手方向に並べて配設する。
【００２１】この場合において、前記制御用半導体チッ
プ５における入力側の各電極パッド５ａ，５ｂ，５ｃに
は、前記各接続用端子電極６ａ，６ｂ，６ｃが、電源用
配線７ａ、グランド用配線７ｂ及び制御信号用配線７ｃ
を介して電気的に接続され、また、前記駆動用半導体チ
ップ４における入力側の各電極パッド４ａ，４ｂ，４ｃ
には、前記制御用半導体チップ５における出力側の各電
極パッド５ａ′，５ｂ′，５ｃ′が、電源用配線７
ａ′、グランド用配線７ｂ′及び制御信号用配線７ｃ′
を介して電気的に接続されている。
プ５における入力側の各電極パッド５ａ，５ｂ，５ｃに
は、前記各接続用端子電極６ａ，６ｂ，６ｃが、電源用
配線７ａ、グランド用配線７ｂ及び制御信号用配線７ｃ
を介して電気的に接続され、また、前記駆動用半導体チ
ップ４における入力側の各電極パッド４ａ，４ｂ，４ｃ
には、前記制御用半導体チップ５における出力側の各電
極パッド５ａ′，５ｂ′，５ｃ′が、電源用配線７
ａ′、グランド用配線７ｂ′及び制御信号用配線７ｃ′
を介して電気的に接続されている。
【００２２】なお、前記各接続用端子電極６ａ，６ｂ，
６ｃ、前記電源用配線７ａ，７ａ′、グランド用配線７
ｂ，７ｂ′及び制御信号用配線７ｃ，７ｃ′は、前記一
方の透明基板２の表面に、多数本の画素用透明電極を導
電性透明薄膜の形成及びフォトエッチングにて形成する
とき一緒に形成される。また、前記両半導体チップ４，
５における各電極パッド４ａ，４ｂ，４ｃ、５ａ，５
ａ′、５ｂ，５ｂ′、５ｃ，５ｃ′の各配線７ａ，７
ａ′、７ｂ，７ｂ′、７ｃ，７ｃ′に対する電気的接続
は、これら各電極パッドの各々設けたバンプによって行
うように構成されている。
６ｃ、前記電源用配線７ａ，７ａ′、グランド用配線７
ｂ，７ｂ′及び制御信号用配線７ｃ，７ｃ′は、前記一
方の透明基板２の表面に、多数本の画素用透明電極を導
電性透明薄膜の形成及びフォトエッチングにて形成する
とき一緒に形成される。また、前記両半導体チップ４，
５における各電極パッド４ａ，４ｂ，４ｃ、５ａ，５
ａ′、５ｂ，５ｂ′、５ｃ，５ｃ′の各配線７ａ，７
ａ′、７ｂ，７ｂ′、７ｃ，７ｃ′に対する電気的接続
は、これら各電極パッドの各々設けたバンプによって行
うように構成されている。
【００２３】そして、前記制御用半導体チップ５には、
その電源用電極パッド５ａ，５ａ′の相互間を電気的に
接続する金属の薄膜による電源用配線パターン８と、そ
のグランド用電極パッド６ａ，６ａ′の相互間を電気的
に接続する金属の薄膜によるグランド用配線パターン９
とが、前記接続用端子電極群６から前記駆動用半導体チ
ップ４の方向に向かって延びるように設けられている。
その電源用電極パッド５ａ，５ａ′の相互間を電気的に
接続する金属の薄膜による電源用配線パターン８と、そ
のグランド用電極パッド６ａ，６ａ′の相互間を電気的
に接続する金属の薄膜によるグランド用配線パターン９
とが、前記接続用端子電極群６から前記駆動用半導体チ
ップ４の方向に向かって延びるように設けられている。
【００２４】なお、前記制御用半導体チップ５における
電源用配線パターン８及びグランド用配線パターン９
は、制御用半導体チップ５における各電極パッド５ａ，
５ａ′、５ｂ，５ｂ′、５ｃ，５ｃ′を、アルミニウム
又は銅等の金属薄膜にて形成するとき一緒に形成する
が、他の金属の薄膜にして形成しても良く、或いは、こ
れらの電源用配線パターン８及びグランド用配線パター
ン９を、前記制御用半導体チップ５の内部における回路
を利用して形成するようにしても良いことはいうまでも
ない。
電源用配線パターン８及びグランド用配線パターン９
は、制御用半導体チップ５における各電極パッド５ａ，
５ａ′、５ｂ，５ｂ′、５ｃ，５ｃ′を、アルミニウム
又は銅等の金属薄膜にて形成するとき一緒に形成する
が、他の金属の薄膜にして形成しても良く、或いは、こ
れらの電源用配線パターン８及びグランド用配線パター
ン９を、前記制御用半導体チップ５の内部における回路
を利用して形成するようにしても良いことはいうまでも
ない。
【００２５】この構成において、駆動用半導体チップ
４、制御用半導体チップ５及び接続用端子電極群６の三
者は、はみ出し部２ａの長手方向に並べて配設されてい
ることにより、前記はみ出し部２ａにおける幅寸法、つ
まり、他方の透明基板３における一つの側面３ａからの
突出寸法Ｌを、前記各半導体チップ４，５の幅寸法に近
づけることができる。
４、制御用半導体チップ５及び接続用端子電極群６の三
者は、はみ出し部２ａの長手方向に並べて配設されてい
ることにより、前記はみ出し部２ａにおける幅寸法、つ
まり、他方の透明基板３における一つの側面３ａからの
突出寸法Ｌを、前記各半導体チップ４，５の幅寸法に近
づけることができる。
【００２６】また、前記駆動用半導体チップ４における
電源用電極パッド４及びグランド用電極パッド４ｂは、
前記電源接続用端子電極６ａ及びグランド接続用端子電
極６ｂに、前記制御用半導体チップ５に設けた電源用配
線パターン８及びグランド用配線パターン９を介して電
気的に接続されていることにより、この電源用配線パタ
ーン８及びグランド用配線パターン９が、前記電源接続
用端子電極６ａ及びグランド接続用端子電極６ｂと前記
駆動用半導体チップ４とを繋ぐ電源用配線及びグランド
用配線の一部を構成するから、この電源用配線及びグラ
ンド用配線における抵抗値を、当該電源用配線及びグラ
ンド用配線の全体を、画素用透明電極及び各端子電極６
ａ，６ｂ，６ｃと一緒に導電性の透明薄膜製にする場合
より小さくすることができて、低インピーダンス化を図
ることができる。
電源用電極パッド４及びグランド用電極パッド４ｂは、
前記電源接続用端子電極６ａ及びグランド接続用端子電
極６ｂに、前記制御用半導体チップ５に設けた電源用配
線パターン８及びグランド用配線パターン９を介して電
気的に接続されていることにより、この電源用配線パタ
ーン８及びグランド用配線パターン９が、前記電源接続
用端子電極６ａ及びグランド接続用端子電極６ｂと前記
駆動用半導体チップ４とを繋ぐ電源用配線及びグランド
用配線の一部を構成するから、この電源用配線及びグラ
ンド用配線における抵抗値を、当該電源用配線及びグラ
ンド用配線の全体を、画素用透明電極及び各端子電極６
ａ，６ｂ，６ｃと一緒に導電性の透明薄膜製にする場合
より小さくすることができて、低インピーダンス化を図
ることができる。
【００２７】なお、前記制御用半導体チップ５に形成す
る金属の薄膜による配線パターンは、前記図示した実施
の形態のように、電源用配線及びグランド用配線の両方
に適用することに限らず、その一方のみに適用しても良
く、また、半導体チップに対して電源昇圧用又は平滑用
等のためにコンデンサを接続するためのキャパシタ用配
線に適用したり、或いは、前記各種制御信号配線にも適
用できることはいうまでもない。
る金属の薄膜による配線パターンは、前記図示した実施
の形態のように、電源用配線及びグランド用配線の両方
に適用することに限らず、その一方のみに適用しても良
く、また、半導体チップに対して電源昇圧用又は平滑用
等のためにコンデンサを接続するためのキャパシタ用配
線に適用したり、或いは、前記各種制御信号配線にも適
用できることはいうまでもない。
【図１】本発明における実施の形態を示す平面図であ
る。
る。
【図２】図１の要部を示す拡大斜視図である。
【図３】図２のIII −III 視拡大断面図である。
【図４】図２のIV−IV視拡大断面図である。
【図５】半導体チップの表面側から見たときの拡大斜視
図である。
図である。
１ 液晶表示装置 ２ 一方の透明基板 ２ａ はみ出し部 ３ 他方の透明基板 ３ａ 一つの側面 ４ 駆動用半導体チップ ５ 制御用半導体チップ ６ 接続用端子電極群 ７ａ，７ａ′ 電源用配線 ７ｂ，７ｂ′ グランド用配線 ７ｃ，７ｃ′ 制御信号用配線 ８，９ 制御用半導体チップにおける配
線パターン
線パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/04 Ｈ０１Ｌ 25/04 Ｚ 25/18 (72)発明者 林 秀紀 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 生藤 義弘 京都市右京区西院溝崎町21番地 ローム株 式会社内 Ｆターム(参考） 2H092 GA05 GA33 GA41 GA43 GA44 MA31 NA27 NA28 5C006 BC20 EB06 FA37 FA41 5C080 AA10 DD22 DD30 JJ06 5G435 AA16 AA18 BB12 EE33 EE37 GG21 HH12 HH14 LL07
Claims (2)
- 【請求項１】二枚の透明基板をその間に液晶を封入して
貼り合わせ、この両透明基板のうち一方の透明基板に、
他方の透明基板における少なくとも一つの側面より突出
するはみ出し部を設け、このはみ出し部の表面に、複数
個の半導体チップと、外部への接続用端子電極群とを設
けて成る液晶表示装置において、 前記各半導体チップと前記接続用端子電極群とを、前記
はみ出し部の長手方向に並べて配設し、前記各半導体チ
ップのうち少なくとも前記接続用端子電極群に隣接する
半導体チップに、金属の薄膜による配線パターンを、こ
れらの並び方向に延びるように形成したことを特徴とす
る液晶表示装置の構造。 - 【請求項２】二枚の透明基板をその間に液晶を封入して
貼り合わせ、この両透明基板のうち一方の透明基板に、
他方の透明基板における少なくとも一つの側面より突出
するはみ出し部を設け、このはみ出し部の表面に、複数
個の半導体チップと、外部への接続用端子電極群とを設
けて成る液晶表示装置において、 前記複数個の半導体チップを、ドライバアナログ回路を
有する駆動用半導体チップと、制御回路及び／又は記憶
回路等からなるロジック回路を有する制御用半導体チッ
プと二つにし、この二つの半導体チップと前記接続用端
子電極群とを、制御用半導体チップが駆動用半導体チッ
プと接続用端子電極群との間に位置するように、前記は
み出し部の長手方向に並べて配設し、更に、前記制御用
半導体チップに、金属の薄膜による配線パターンを、こ
れらの並び方向に延びるように形成したことを特徴とす
る液晶表示装置の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000322110A JP2002132222A (ja) | 2000-10-23 | 2000-10-23 | 液晶表示装置の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000322110A JP2002132222A (ja) | 2000-10-23 | 2000-10-23 | 液晶表示装置の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002132222A true JP2002132222A (ja) | 2002-05-09 |
Family
ID=18800040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000322110A Pending JP2002132222A (ja) | 2000-10-23 | 2000-10-23 | 液晶表示装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002132222A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088050B2 (en) | 2004-03-15 | 2006-08-08 | Nec Corporation | Display device and portable terminal using the same |
| JP2006309246A (ja) * | 2005-04-28 | 2006-11-09 | Lg Phillips Lcd Co Ltd | 集積回路と、それを用いた平板表示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05297399A (ja) * | 1992-04-21 | 1993-11-12 | Sanyo Electric Co Ltd | 表示装置の電極構造 |
| JPH05313178A (ja) * | 1992-05-12 | 1993-11-26 | Sharp Corp | パネルの実装方法および実装構造 |
| JPH06222378A (ja) * | 1993-01-28 | 1994-08-12 | Sharp Corp | 平面型表示装置 |
| JPH10301130A (ja) * | 1997-04-25 | 1998-11-13 | Citizen Watch Co Ltd | 液晶表示装置 |
| JPH11125816A (ja) * | 1997-10-21 | 1999-05-11 | Rohm Co Ltd | バックライト式液晶表示装置の構造 |
| JPH11202358A (ja) * | 1998-01-09 | 1999-07-30 | Citizen Watch Co Ltd | 液晶表示装置およびその集積回路 |
| JP2000221533A (ja) * | 1999-01-29 | 2000-08-11 | Rohm Co Ltd | 液晶表示装置の構造 |
-
2000
- 2000-10-23 JP JP2000322110A patent/JP2002132222A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05297399A (ja) * | 1992-04-21 | 1993-11-12 | Sanyo Electric Co Ltd | 表示装置の電極構造 |
| JPH05313178A (ja) * | 1992-05-12 | 1993-11-26 | Sharp Corp | パネルの実装方法および実装構造 |
| JPH06222378A (ja) * | 1993-01-28 | 1994-08-12 | Sharp Corp | 平面型表示装置 |
| JPH10301130A (ja) * | 1997-04-25 | 1998-11-13 | Citizen Watch Co Ltd | 液晶表示装置 |
| JPH11125816A (ja) * | 1997-10-21 | 1999-05-11 | Rohm Co Ltd | バックライト式液晶表示装置の構造 |
| JPH11202358A (ja) * | 1998-01-09 | 1999-07-30 | Citizen Watch Co Ltd | 液晶表示装置およびその集積回路 |
| JP2000221533A (ja) * | 1999-01-29 | 2000-08-11 | Rohm Co Ltd | 液晶表示装置の構造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088050B2 (en) | 2004-03-15 | 2006-08-08 | Nec Corporation | Display device and portable terminal using the same |
| JP2006309246A (ja) * | 2005-04-28 | 2006-11-09 | Lg Phillips Lcd Co Ltd | 集積回路と、それを用いた平板表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0680082B1 (en) | Structure for mounting semiconductor device and liquid crystal display device | |
| JP4176979B2 (ja) | フラットパネル型表示装置 | |
| KR100859297B1 (ko) | 테이프 캐리어 패키지 및 그것을 탑재한 표시 장치 | |
| JP4650822B2 (ja) | フラットパネル型表示装置 | |
| JP3886091B2 (ja) | フラットパネル型表示装置及びその製造方法 | |
| JP3730037B2 (ja) | 液晶表示装置 | |
| US20010050431A1 (en) | Semiconductor device and liquid crystal module adopting the same | |
| CN209912426U (zh) | 显示模组及显示装置 | |
| JP3711398B2 (ja) | 配線基板 | |
| JP3570165B2 (ja) | 表示装置 | |
| KR100679434B1 (ko) | 단일 공통 선에 접속된 복수의 리드를 갖는 디스플레이 장치 | |
| JP2602237B2 (ja) | 液晶表示装置 | |
| JP2002132222A (ja) | 液晶表示装置の構造 | |
| US5654730A (en) | Liquid crystal display device | |
| JP3769979B2 (ja) | 表示パネル及びそれを備えた表示装置 | |
| JP2005301161A (ja) | 表示装置 | |
| JP2669352B2 (ja) | 液晶表示装置 | |
| JP2002131772A (ja) | 液晶表示装置の構造 | |
| JPH06202135A (ja) | 液晶表示装置 | |
| JP2002169176A (ja) | 液晶表示装置の構造 | |
| JP3241030B2 (ja) | 半導体装置 | |
| JP3058151B2 (ja) | 半導体装置 | |
| JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
| JP2882394B2 (ja) | 液晶表示装置 | |
| JP3994637B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110817 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120404 |