JP2012518208A - ２次元ディスプレイのためのチップレットドライバー対 - Google Patents

Abstract

基板と、第１の方向において基板にわたって行内に形成される行電極のアレイを有する第１の層と、該第１の方向とは異なる第２の方向において基板にわたって列内に形成される列電極のアレイを有する第２の層であって、該行電極及び該列電極は重なり合ってピクセル位置を形成する、第１の層及び第２の層と、行電極と列電極との間に形成され、ピクセルの２次元アレイを形成するものであって、該ピクセルはピクセル位置に配置される、１つ又は複数の発光材料層と、ピクセルの２次元アレイに対して分散配置されるものであって、各行ドライバーチップレットは独立している１組の行電極に排他的に接続され、それを制御し、各列ドライバーチップレットは独立している１組の列電極に排他的に接続され、それを制御する、複数の行ドライバーチップレット及び別の複数の列ドライバーチップレットとを備える、ディスプレイデバイス。

Description

本発明はピクセルアレイを制御するための、分散し、独立したチップレットを備える基板を有するディスプレイデバイスに関する。

フラットパネルディスプレイデバイスは、コンピューティングデバイスと共に、そしてポータブルデバイスにおいて、そしてテレビのような娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素を表すために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。ピクセル及びサブピクセルは、本明細書で用いられるとき区別されず、単一の発光素子を指す。種々のフラットパネルディスプレイ技術、たとえば、プラズマディスプレイ、液晶ディスプレイ、及び発光ダイオード（ＬＥＤ）ディスプレイが知られている。

発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。Tang他に対する特許文献１は、有機ＬＥＤ（ＯＬＥＤ）発光素子のアレイを含む有機ＬＥＤカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷の注入、輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料に電流が通電するときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性に依存する。そのようなディスプレイでは、基板を通じて（ボトムエミッター）、又は封入カバーを通じて（トップエミッター）、又はその両方を通じて光を放射することができる。

ＬＥＤデバイスは、パターニングされた発光層を備えることができ、材料に電流が通電するときに異なる色の光を放射させるために、そのパターンにおいて異なる材料が用いられる。代替的には、Cokによる特許文献２において教示されているように、フルカラーディスプレイを形成するために、カラーフィルターと共に単一の発光層、たとえば、白色エミッターを用いることができる。たとえば、Cok他による特許文献３において教示されているように、カラーフィルターを含まない白色サブピクセルを用いることも知られている。デバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルター及びサブピクセルと、フィルターを備えていない白色サブピクセルとを含む４色ピクセルと共に、パターニングされていない白色エミッターを用いる設計が教示されている（たとえば、Miller他に対する特許文献４を参照されたい）。

フラットパネルディスプレイデバイス内のピクセルを制御するための２つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。パッシブマトリックスデバイスでは、基板は能動電子素子（たとえば、トランジスタ）を含まない。行電極アレイ及び別の層内にある直交する列電極アレイが基板上に形成される。行電極と列電極との間の重なり合う交差部は発光ダイオードの電極を形成する。その際、外部ドライバチップが、各行（又は列）に電流を順次に供給し、その間、直交する列（又は行）が、その行（又は列）内の各発光ダイオードを点灯させるのに適した電圧を供給する。それゆえ、パッシブマトリックス設計は、２ｎ個の接続を用いて、ｎ²個の別々に制御可能な発光素子を作製する。しかしながら、パッシブマトリックス駆動デバイスでは、行（又は列）を順次に駆動する性質によってフリッカーが生じるので、デバイス内に含めることができる行（又は列）の数に制限がある。含める行の数が多すぎる場合には、フリッカーは知覚できるほどになる可能性がある。さらに、ディスプレイ内の１つの行全体（又は列全体）を駆動するために必要な電流は問題をはらむ可能性があり、ＰＭ駆動の画像形成以外の予備充電ステップ及び放電ステップのために必要とされる電力は、ＰＭディスプレイの面積が大きくなると支配的になる。これらの問題が、パッシブマトリックスディスプレイの物理的なサイズを制限する。

アクティブマトリックスデバイスでは、フラットパネル基板上にコーティングされた半導体材料、たとえば、アモルファスシリコン又は多結晶シリコンの薄膜から能動制御素子が形成される。通常、各サブピクセルは１つの制御素子によって制御され、各制御素子は少なくとも１つのトランジスタを含む。たとえば、簡単なアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各制御素子は２つのトランジスタ（選択トランジスタ及びパワートランジスタ）と、サブピクセルの輝度を指定する電荷を蓄えるための１つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び電気的に共通に接続された電極を用いる。発光素子の制御は通常、データ信号線、選択信号線、電源接続、及びグラウンド接続を通して提供される。アクティブマトリックス素子は、必ずしもディスプレイには限定されず、基板上に分散配置することができ、空間的な分散制御を必要とする他の用途において用いることができる。アクティブマトリックスデバイスでは、パッシブマトリックスデバイスと同じ数の外部制御線（電源及びグラウンドを除く）を用いることができる。しかしながら、アクティブマトリックスデバイスでは、各発光素子は、制御回路とは別の駆動接続を有し、データ設定のために選択されないときでも、フリッカーが除去されるようにアクティブである。

アクティブマトリックス制御素子を形成する１つの一般的な従来技術の方法は通常、シリコン等の半導体材料の薄膜をガラス基板上に堆積させ、次いでフォトリソグラフィ工程を通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。そのようなアクティブマトリックス設計では、各発光素子は駆動回路への別々の接続を必要とする。

代替的な制御技法を用いるものとして、Matsumura他は、特許文献５において、ＬＣＤディスプレイの駆動に用いられる結晶シリコン基板を記述している。その出願は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。

米国特許第６，３８４，５２９号明細書 米国特許第６，９８７，３５５号明細書 米国特許第６，９１９，６８１号明細書 米国特許第７，２３０，５９４号明細書 米国特許出願公開第２００６／００５５８６４号明細書

従来のパッシブマトリックスディスプレイ設計は、発光素子のサイズ及び数において制限され、ＴＦＴを用いるアクティブマトリックス設計は電気的性能が低いので、これらの問題を克服する、ＬＥＤを利用するディスプレイデバイスのための改善された制御が必要とされている。

本発明によれば、
（ａ）基板と、
（ｂ）第１の方向において前記基板にわたって行内に形成される行電極のアレイを有する第１の層と、該第１の方向とは異なる第２の方向において前記基板にわたって列内に形成される列電極のアレイを有する第２の層であって、該行電極及び該列電極は重なり合ってピクセル位置を形成する、第１の層及び第２の層と、
（ｃ）前記行電極と前記列電極との間に形成され、ピクセルの２次元アレイを形成するものであって、該ピクセルは前記ピクセル位置に配置される、１つ又は複数の発光材料層と、
（ｄ）前記ピクセルの２次元アレイに対して分散配置されるものであって、各行ドライバーチップレットは独立している１組の行電極に排他的に接続され、それを制御し、各列ドライバーチップレットは独立している１組の列電極に排他的に接続され、それを制御する、複数の行ドライバーチップレット及び別の複数の列ドライバーチップレットと、
を備える、ディスプレイデバイスが提供される。

本発明は、それぞれの２次元アレイが分散した別々の行及び列チップレットドライバーを有する該２次元アレイに関連付けられる複数のピクセルを有するディスプレイデバイスを提供することによって、性能が改善され、構成要素及び接続の数が削減されるという利点を有する。さらに、別々の行ドライバーチップレット及び列ドライバーチップレットを有することによって、各チップレットは、チップレット毎に利用可能な最もコストの低い半導体製造工程を用いて形成することができる。

本発明の一実施形態による、発光ダイオードのボトム電極への２つの接続を有するチップレットの断面図である。 本発明の一実施形態による、発光ダイオードのトップ電極への２つの接続を有するチップレットの断面図である。 本発明の一実施形態の簡略化された図による、行ドライバーチップレット及び列ドライバーチップレットによって駆動されるピクセルグループ内のピクセルのアレイの概略図である。 本発明の一実施形態による、２つの行ドライバーチップレット及び２つの列ドライバーチップレットによって駆動されるピクセルグループ内のピクセルのアレイの概略図である。 本発明の一実施形態による、３つの行ドライバーチップレット及び３つの列ドライバーチップレットによって駆動されるピクセルグループ内のピクセルのアレイの概略図である。 本発明の一実施形態の簡略化された図による、それぞれのグループが行ドライバーチップレット及び列ドライバーチップレットを含む、互いに排他的なピクセルグループに分割されるピクセルアレイを有するディスプレイデバイスの概略図である。 本発明の代替の実施形態による、少なくとも１つのピクセル接続部分及び少なくとも１つの回路部部分を有するチップレットの概略図である。 本発明の代替の実施形態による、少なくとも１つのピクセル接続部分及び少なくとも１つの回路部部分を有するチップレットの概略図である。 本発明の種々の実施形態による、チップレット接続パッドと行電極との間の種々の接続の図である。 本発明の種々の実施形態による、チップレット接続パッドと行電極との間の種々の接続の図である。 本発明の種々の実施形態による、チップレット接続パッドと行電極との間の種々の接続の図である。 本発明の別の実施形態による、チップレットデバイスを避けるように配線された共通のパラレル接続バスに接続される複数のチップレットを有するディスプレイデバイスの概略図である。 本発明の別の実施形態による、バスによって接続される複数のシリアル接続チップレットを有するディスプレイデバイスの概略図である。 本発明の別の実施形態による、異なる接続パッドを有するチップレットの断面図である。 本発明の一実施形態における図１０Ａの平面図である。 本発明の一実施形態による、チップレットドライバーを有する複数のピクセルグループの概略図である。 本発明の別の実施形態による、チップレットドライバーを有する複数のピクセルグループの部分概略図である。 本発明のさらに別の実施形態による、チップレットドライバーを有する複数のピクセルグループの部分概略図である。

図面における種々の層及び素子は大きく異なるサイズを有するので、図面は縮尺通りではない。

図３及び図１Ａを参照すると、本発明の一実施形態において、ディスプレイデバイスが、基板１０と、第１の方向において基板１０にわたって行内に形成される行電極１６のアレイを有する第１の層と、第１の方向とは異なる第２の方向において基板１０にわたって列内に形成される列電極１２のアレイを有する第２の層とを含む。ピクセル３０の位置は、基板１０上の、行電極１６及び列電極１２が重なり合う場所に形成される。行電極１６と列電極１２との間に１つ又は複数の発光材料層１４が形成され、それらのピクセル位置においてピクセル３０の２次元アレイを形成する。複数の行ドライバーチップレット２０Ａ、２０Ｃ及び別の複数の列ドライバーチップレット２０Ｂ、２０Ｄが基板１０に対して分散配置され、各行ドライバーチップレット２０Ａ、２０Ｃは独立した１組の行電極１６に排他的に接続され、それを制御し、各列ドライバーチップレット２０Ｂ、２０Ｄは独立した１組の列電極１２に排他的に接続され、それを制御する。本明細書において意図されるように、チップレットがピクセルアレイ内、たとえば、ディスプレイの発光エリア内の発光素子の上、下、又はそれに隣接して配置され、かつ２次元ピクセルアレイの周辺だけに配置されないように、チップレットはピクセルアレイに対して分散配置される。たとえば、チップレットを、基板上に分散配置し、ピクセルと基板との間にある、ピクセル下の層内に配置することができる。代替的には、チップレットを、ピクセルに隣接して基板上に配置し、共通の層内又はピクセルの上若しくは下の層内においてピクセル間に散在させることができる。

図１Ａを参照すると、発光ダイオード１５が行電極１６と列電極１２との間に形成される１つ又は複数の発光層１４を含み、複数のピクセル３０を形成し、各ピクセル３０は、行電極１６及び列電極１２が重なり合う場所に配置される。ピクセルはサブピクセルとすることができ、それらのサブピクセルは、行電極１６及び列電極１２によって１つ又は複数の発光材料層１４を通って電流が流れるのに応答して、異なる色の光（たとえば、赤色、緑色、青色又は白色）を放射してフルカラーディスプレイを形成する。本開示において、ピクセル、サブピクセル及び発光素子は全て発光ダイオード１５を指している。しかしながら、ピクセルは電極によって制御される光制御材料又は切替材料も含むことができ、本発明に含まれる。

複数のチップレット２０、すなわち、行ドライバーチップレット２０Ａ及び列ドライバーチップレット２０Ｂの両方が基板１０上に配置され、チップレット２０の数はピクセル３０の数よりも少ない。各チップレットは、ディスプレイデバイス基板１０から独立した別の基板２８を有する。本明細書において用いられるときに、「基板１０に対して分散される」は、チップレット２０がピクセルアレイの周辺にのみ配置されるのではなく、表示エリア内に、すなわち、ディスプレイの発光エリア内のピクセルの下、上、又は間に配置されることを意味する。

アレイ内のピクセル３０は互いに排他的なピクセルグループ３２に細分されることができ、各ピクセルグループ３２は通常、ピクセル３０の長方形の配列を有する。各ピクセルグループは別々のグループ行電極アレイ及び別々のグループ列電極アレイを有し、それらの電極は、任意の他のピクセルグループのグループ行電極及びグループ列電極から電気的に独立している。各ピクセルグループは、基板上に配置される、１つ又は複数の別々のグループ行ドライバーチップレット及び１つ又は複数の別々のグループ列ドライバーチップレットを有し、各グループ行ドライバーチップレットは、ピクセルグループ行電極に排他的に接続され、それを制御し、各グループ列ドライバーチップレットはピクセルグループ列電極に排他的に接続され、それを制御する。「排他的に接続され、制御する」は、各グループ列電極が１つのグループ列ドライバーチップレットにのみ接続されることを意味する。同様に、各グループ行電極は、１つのグループ行ドライバーチップレットにのみ接続される。図２、図３及び図４は、単一のピクセルグループ３２を示す。図５、図８、図９及び図１１は、複数のピクセルグループを示す。代替の実施形態では、行ドライバーチップレットは、独立した２組以上の行電極に接続することができるか、又は列ドライバーチップレットは、独立した２組以上の列電極に接続することができる。こうして、チップレットが、２つ以上のピクセルグループの行電極又は列電極を駆動する。

各チップレット２０は、そのチップレット２０が接続パッド２４を通して接続されるピクセル３０を制御するための回路部２２を含むことができる。回路部２２は、そのチップレット２０が行又は列において接続されるピクセル３０毎の所望の輝度を表す値を格納する記憶素子２６を含むことができ、チップレット２０はそのような値を用いて、ピクセル３０に接続される行電極１６又は列電極１２を制御し、ピクセル３０を起動して光を放射する。たとえば、行ドライバーチップレット２０Ａが８つの行に接続され、列ドライバーチップレット２０Ｂが８つの列に接続される場合には、８つの記憶素子２６を用いて、１つの行又は列において行ドライバチップレット又は列ドライバーチップレットに接続される８つのピクセルのための輝度情報を格納することができる。１つの行又は列が外部コントローラーによって起動されるときに、対応するチップレット２０に輝度情報を供給することができる。本発明の一実施形態では、チップレットに接続された行又は列毎に２つの記憶素子２６を用いることができ、それにより、記憶素子２６の一方には輝度情報を格納することができ、他方の記憶素子２６を用いて、輝度情報を表示する。本発明のさらに別の実施形態では、チップレット２０が接続される発光素子３０毎に１つ又は２つの記憶素子２６を用いることができる。

平坦化層１８を用いて平滑な表面を形成することができ、その表面上に、行電極１６及び列電極１２並びに発光層１４を形成することができる。図１Ａに示されるように、チップレット２０の接続パッド２４は、ここでは列電極１２として示され、図２の断面線１Ａを用いて指示される、発光ダイオード１５のボトム電極に接続することができる。代替的には、図１Ｂに示されるように、チップレット２０の接続パッド２４は、ここでは行電極１６として示され、図２の断面線１Ｂを用いて指示される、発光ダイオードのトップ電極に接続することができる。このようにして、チップレット２０の接続パッドは、行電極１６又は列電極１２のいずれかに接続することができる。図２では、チップレット２０Ｂの接続パッドは列電極１２に接続される列接続パッド２４Ｂとして区別される。チップレット２０Ａの接続パッドは行電極１６に接続される行接続パッド２４Ａとして区別される。図２は、例示するために描かれた簡略図であり、チップレット２０の真上に形成することができる行電極１６及び列電極２０を省いている。

図３は、ピクセルグループ３２内の２つの行ドライバーチップレット２０Ａ、２０Ｃ及び２つの列ドライバーチップレット２０Ｂ、２０Ｄの使用を示す。図３に示されるように、行接続パッド２４Ａ及び列接続パッド２４Ｂは、行接続パッド２４Ａと列電極１２との間に十分な空間を与えることによって、かつ列電極パッド２４Ｂと行電極１６との間に十分な空間を与えることによって、行電極１６と列電極１２との間の短絡を避けるように基板１０上に注意深く配置される。図４に示される１つの例示的な実施形態では、３つの行ドライバーチップレット２０Ａ、２０Ｃ、２０Ｅ及び３つの列ドライバーチップレット２０Ｂ、２０Ｄ、２０Ｆが用いられる（明確にするために、チップレットは、電極の下ではなく、電極の上に破線で示される；図１１も同様である）。列接続パッド２４Ｂは行電極１６で覆われ、ピクセル３０を画定する重なり合うエリアを増やすことができ、それにより、ディスプレイデバイスのアパーチャ比を高め、かつディスプレイの寿命を延ばす。本発明を構成するために用いられる製造工程の許容範囲に応じて、列電極１２と行接続パッド２４Ａと列電極１６との間に短絡が生じない限り、列電極１２のサイズを大きくすることができ、それにより、デバイスアパーチャ比を改善することができる。

図４を参照すると、本発明のディスプレイデバイスの一実施形態は、行電極１６及び列電極１２の交差部によって形成されるピクセルグループ３２上に分散配置された複数のチップレット（２０Ａ〜２０Ｄ）を含むことができる。各チップレット２０は、行電極１６及び列電極１２の互いに排他的なサブセットに接続される。図４に示されるように、チップレット２０Ａがピクセルグループ３２内の最も上にある６つの行電極１６に接続される。チップレット２０Ｃが、ピクセルグループ３２内の中央の６つの行電極１６に接続される。チップレット２０Ｅが、ピクセルアレイ３２内の最も下にある６つの行電極１６に接続される。チップレット２０Ｂが、ピクセルグループ３２内の最も左にある６つの列電極１２に接続される。チップレット２０Ｄが、ピクセルグループ３２内の中央の６つの列電極１２に接続される。チップレット２０Ｆが、ピクセルグループ３２内の最も右にある６つの列電極１２に接続される。それゆえ、ピクセルグループ３２は、６つの接続パッドをそれぞれ有する６つのチップレットによって制御される１８×１８、すなわち３２４個の素子を有する。図４を注意深く検討すると、各チップレットが行電極１６又は列電極１２の別々のグループを制御することがわかる。

図５は、ピクセルアレイ当たり２つのチップレットのみを有する、４つのピクセルアレイを３２Ａ、３２Ｂ、３２Ｃ、３２Ｄを有するさらに詳細な図である。これらのピクセルアレイは行電極と列電極との交差部によって形成されるピクセルグループである。ピクセルアレイ３２Ａ内のピクセルはグループ行電極１６Ａ及びグループ列電極１２Ａによって駆動される。グループ行電極１６Ａは行ドライバーチップレット２０Ａによって駆動され、グループ列電極１２Ａは列ドライバーチップレット２０Ｂによって駆動される。ピクセルアレイ３２Ｂ内のピクセルは、グループ行電極１６Ｂ及びグループ列電極１２Ｂによって駆動される。グループ行電極１６Ｂは行ドライバーチップレット２０Ｅによって駆動され、グループ列電極１２Ｂは列ドライバーチップレット２０Ｆによって駆動される。ピクセルアレイ３２Ｃ内のピクセルはグループ行電極１６Ｃ及びグループ列電極１２Ｃによって駆動される。グループ行電極１６Ｃは行ドライバーチップレット２０Ｃによって駆動され、グループ列電極１２Ｃは列ドライバーチップレット２０Ｄによって駆動される。ピクセルアレイ３２Ｄ内のピクセルは、グループ行電極１６Ｄ及びグループ列電極１２Ｄによって駆動される。グループ行電極１６Ｄは行ドライバーチップレット２０Ｇによって駆動され、グループ列電極１２Ｄは列ドライバーチップレット２０Ｈによって駆動される。１つのピクセルグループ内のグループ電極は、別のピクセルグループ内のグループ電極には電気的に接続されない。簡単にするために、各ピクセルグループ内の行ドライバーチップレット及び列ドライバーチップレットは重なり合うように示される。実際の実施形態では、チップレットは重なり合わず、図７Ａに示されるように、配線されたワイヤ５２を用いて電極に接続される接続パッド２４を有する。チップレットは、長い寸法Ｄ１及び短い寸法Ｄ２を有することができ、長い寸法Ｄ１は、行電極又は列電極のそれぞれ第１の方向又は第２の方向に対して平行にすることができる（図１０Ｂ）。

本発明は、従来技術よりも低減されたコストをもたらす。たとえば、従来のアクティブマトリックスバックプレーンを用いて図４の３２４個のピクセル３０を駆動した場合、相対的に低い性能で、かつ費用がかかる薄膜半導体バックプレーンが必要となる。本発明と同じ譲受人に譲渡され、上記で引用された米国特許出願公開第１２／１９１，４６２号において記述される代替のチップレット設計が用いられた場合、各チップレットによって１２個のピクセル３０を駆動することができ、２７個のチップレットが必要とされる。それに対して、本発明は、６個のチップレットしか必要としない。

行ドライバーチップレットは、列ドライバーチップレットと同じ回路も、同じ数の接続パッドも、同じレイアウトの接続パッドも有する必要はない。さらに、行ドライバーチップレットが駆動する行の数は、列ドライバーチップレットが駆動する列の数と同じである必要はない。ピクセルアレイは正方形（行電極の数が列電極の数と同じである）として示されるが、ピクセルグループ（又はピクセルアレイ全体）又はピクセルは正方形である必要はない。それゆえ、行ドライバーチップレットの数は、列ドライバーチップレットの数と同じである必要はない。さらに、行ドライバーチップレット及び列ドライバーチップレットは、対応する行電極又は列電極に電気的に接続される限り、種々の場所に配置することができる。たとえば、図４において、列ドライバーチップレットは列に沿って所望のように動かすことができ、行ドライバーチップレットは行に沿って所望のように動かすことができる。一般的に、チップレットへの電気的接続のための配線経路を与えるために、かつ用いられる製造工程のために適している要求される位置許容範囲においてチップレットを互いに離隔して配置するために、場所が選択される。行ドライバーチップレットの技術、工程又は構成は、列ドライバーチップレットの技術、工程又は構成と異なることができる。「構成」は、行ドライバーチップレット及び列ドライバーチップレットを構成するために用いられる工程制約、材料及び製造工程を意味する。たとえば、一方のチップレットはデジタル設計、工程及び材料を用いることができ、他方のチップレットはアナログを用いることができる。代替的には、一方のチップレットは、相対的に高電圧の設計、工程及び材料を用いることができ、他方のチップレットは相対的に低電圧を用いることができる。さらに、一方のチップレットは半導体基板材料又はドーピング（たとえば、ｎ又はｐドーピング）を用いることができ、他方のチップレットは他の異なる材料又はドーピングを用いることができる。チップレットは、異なる回路方式を用いることもできる。独立した駆動方向を制御するチップレットは、画像データを受信するための回路部を必要とし、出力毎に画像データのための１つ又は複数の記憶場所を必要とし、相対的に小さな電流を制御し、細い線幅の半導体工程を用いて実施するほど良好に機能する。共通の駆動方向を制御するチップレットは、画像データを受信することも、画像データメモリを必要とすることもないが、相対的に大きな電流を切り替えるように要求され、それゆえ、太い線幅の半導体工程で実施されるほど良好に機能する。

本発明のさらに別の実施形態では、チップレット接続パッド２４は、行電極又は列電極には直に接続されない。そのような接続によって、チップレット２０は必要以上に大きくなる可能性がある。図７Ａを参照すると、本発明の別の実施形態において、チップレット２０は、ピクセルグループ３２及び基板１０に対して任意の向きに位置合わせすることができ、これは、チップレット２０のエッジを行電極１６又は列電極１２と位置合わせすることを含む。実際には、異なるチップレット２０は異なるように位置合わせすることができる。図７Ａに示されるように、チップレット２０の長い寸法が行電極１６と位置合わせされる。さらに、ディスプレイデバイスは、基板上に分散配置される複数の行ドライバーチップレット及び別の複数の列ドライバーチップレットを含むことができ、各チップレットは長い寸法及び短い寸法を有し、行ドライバーチップレットの長い寸法は、列ドライバーチップレットの長い寸法に対して直交する。そのような配列は、単一の層、たとえば、１つの金属層内でバスを配線するのを容易にする。

接続パッド２４は配線５２を用いて行電極１６に接続される。ビア５０（図１Ｂにも示される）を用いて１つの配線層から別の配線層に接続することができ、ビアは、たとえば、列電極１２との短絡を避けるように列電極１２間に形成される。接続パッド２４を行電極１６及び列電極１２に電気的に接続するために、かなりの配線５２が必要となる可能性があるので、トップエミッタ構成が好ましく、その場合、トップ電極（たとえば、図１Ａ及び図１Ｂの１６）は透明であり、ボトム電極（たとえば、図１Ａ及び図１Ｂの１２）は反射性とすることができる。基板１０も不透明にすることができる。

図６Ａを参照すると、チップレット２０は、チップレット２０の一端においてピクセル接続部分２１Ａを有し、他端においてバスに接続される回路部部分２１Ｂを有することができる。図６Ｂ及び図７Ｂを参照すると、チップレット２０は、チップレット２０の各端部に、バス接続パッド２５を通してバス４２に接続される回路部接続部分２１Ｂを有し、中央にピクセル接続部分２１Ｂを有することができる。代替的には、別々の部分を用いることはできない。図７Ｃは、接続パッド２４が電極１２、１６又はワイヤ５２よりも大きく、ビア５０を用いて接続パッド２４を行電極１６に接続する事例を示す。図１０Ａを参照すると、バス４２に接続するための付加的な接続パッド２５をチップレット２０内に設けることもでき、チップレットの回路部部分に、又はチップレット２０のいずれかの端部に、又はチップレット２０の中央に配置することができる。内部チップレット接続４４を用いて、バス接続をチップレット２０の一端から別の端部まで配線することができる。図１０Ａ及び図１０Ｂを参照すると、各チップレットは、行電極又は列電極に接続される第１のグループの接続パッド２４と、制御バスに接続される第２のグループの接続パッド２５とを有することができ、第１のグループの接続パッド及び第２のグループの接続パッドは空間的に分離される。図１０Ａ及び図１０Ｂに示されるように、各チップレットは、チップレットの中央にあり、制御バスに接続される第３のグループの接続パッド２５も含むことができる。第１のグループの接続パッド、第２のグループの接続パッド及び第３のグループの接続パッドは空間的に分離される。本発明の代替の実施形態では、行電極及び列電極のための接続パッド２４を、空間的に分離されたグループにグループ分けすることができる（図１０Ａ、図１０Ｂ）。

チップレットは、チップレットの長軸に沿って、接続パッド２４の単一の行（たとえば、図７Ｂ）又は複数の行（たとえば、２、図７Ｃ）を有することができる。行ドライバーチップレット内の回路は、列ドライバーチップレット内の回路部とは異なることができる。詳細には、行ドライバーは、データレートが低い非常に簡単な回路を用いることができるが、列ドライバーに比べて、大きな電流を切り替えることができる。さらに、行ドライバーチップレットによって制御される行の数は、列ドライバーチップレットによって駆動される列の数とは異なることができる。それゆえ、異なるドライバーでは異なる回路を用いることができるか、さらには、異なるドライバーを形成するために異なる製造工程又は技術を用いることができる。

図８を参照すると、本発明の別の実施形態では、チップレット２０は、バス４２を通して、外部コントローラー４０に接続することができる。バス４２は、シリアルバス、パラレルバス、又はポイント・ツー・ポイントバスとすることができ、デジタル又はアナログとすることができる。図９に示されるシリアルバスは、電気的に別々の電気的接続において１つのチップレットから次のチップレットにデータが再送されるバスである。図８に示されるパラレルバスは、電気的に共通の電気的接続において全てのチップレットにデータが同時にブロードキャストされるバスである。バス４２をチップレットに接続して、電源信号、グラウンド信号、データ信号又は選択信号のような信号を与える。１つ又は複数のコントローラーに別々に接続された２つ以上のバス４２を用いることができる。図８には、図３において示される配列に対応するチップレット配列が示される。この配列は、デバイス基板１０上に、チップレット１０によって占有されず、後にバス４２を配線するために用いることができるエリアを設けることができるという利点を有する。たとえば、図８に示されるように、ピクセルアレイ３２Ａ、３２Ｂ、３２Ｃ及び３２Ｄのピクセル接続エリアはチップレット（たとえば、ピクセルアレイ３２Ａ内の２０Ａ、２０Ｂ、２０Ｃ及び２０Ｄ）によって一部しか占有されない。ピクセルアレイ内のエリアの残りの部分は、バス４２のワイヤを配線するために用いることができる。それゆえ、本発明のいくつかの実施形態では、バスは蛇行する経路を有することができる。図８は、バス４２が全てのチップレットに対してパラレルに接続される実施形態を示す。図９に示される代替の実施形態では、バス４２接続は、行ドライバーチップレット（たとえば、ピクセルアレイ３２Ａ内の２０Ａ、２０Ｃ）を通って、かつ列ドライバーチップレット（たとえば、ピクセルアレイ３２Ａ内の２０Ｂ、２０Ｄ）を通ってシリアルに配線することができる。そのようなバス配列は、電気的接続のためにデバイス内に単一の金属層しか設けられないときに役に立つことができ、それにより、処理ステップを削減し、製造効率を改善することができる。こうして、行電極及び列電極のために用いられる第１の層及び第２の層とは別の第３の層内に制御バスを配置することができる。離隔して配置される接続パッドは、チップレット上に形成されるピッチ２３（図１０Ｂ）、及び接続パッドを露出させるために平坦化層を貫通して形成される開口部を有することができる。制御バスは、開口部を通って接続パッドまで延在する第１の部分と、接続パッドのピッチよりも広い幅を有する別の第２の部分とを有することができる。こうして、チップレット間のエリア内で制御バスの電気抵抗を下げることができる。

図１１を参照すると、本発明のさらに別の実施形態では、ピクセルの複数の２次元ピクセルアレイ３２Ａ〜３２Ｄを共通の基板１０上に配置することができ、各２次元ピクセルアレイ３２Ａ〜３２Ｄは、電気的に独立している別々の１組のグループ行電極と、電気的に独立している別々の１組のグループ列電極と、チップレット２０とを有する。それゆえ、上記の構造（たとえば、図３）は、より大きな基板１０にわたって繰り返すことができる。各２次元アレイ構造は独立して動作し、電極インピーダンス、予備充電及び放電消費電力、並びにフリッカーを低減することができる。その構造は共通のバス４２に（図示されるように）接続することができる。こうして、本発明の一実施形態によれば、ディスプレイデバイスが、基板と、第１の方向において基板にわたって行内に形成される行電極の電気的に独立している複数のアレイを有する第１の層、及び第１の方向とは異なる第２の方向において基板にわたって列内に形成される列電極の電気的に独立している対応する複数のアレイを有する第２の層であって、第１の電極及び第２の電極は重なり合ってピクセル位置を形成する、第１の層及び第２の層と、行電極と列電極との間に形成され、電気的に独立している複数の２次元ピクセルアレイを形成する１つ又は複数の発光材料層であって、ピクセルはピクセル位置に配置される、１つ又は複数の発光材料層と、対応する２次元ピクセルアレイに対して分散配置される電気的に独立しているアレイ毎の複数のドライバーチップレット及び別の複数の列ドライバーチップレットとを含むことができ、チップレット層は、基板上に配置されるアレイ毎に、複数の行ドライバーチップレット及び別の複数の列ドライバーチップレットを有し、各行ドライバーチップレットは対応するアレイのための独立した１組の行電極に排他的に接続され、かつそれを制御し、各列ドライバーチップレットは対応するアレイのための独立した１組の列電極に排他的に接続され、かつそれを制御する。

図１２を参照すると、本発明の一実施形態の部分概略図は、基板上に配列される１つの接続パッド行を有するチップレットを用いる。電極ではなく、ピクセル３０が示される。行ドライバーチップレット２０Ａはピクセルを駆動する。ピクセルのうちの半分３０Ａは１つの列ドライバーチップレット２０Ｂによって駆動され、ピクセルのうちの半分３０Ｂは別の列ドライバーチップレット２０Ｄによって駆動される。バス４２Ａが１つの行内の全ての行ドライバーチップレットに対してパラレルに接続され、バス４２Ｂが、行ドライバーチップレット２０Ａを通り抜け、列ドライバーチップレット２０Ｂ、２０Ｄを越えて、行及び列の両方のドライバーチップレットに接続される。バス４２Ｃは列ドライバーチップレットのみを通り抜ける。この配列は、バスを単一の層内に配置するという利点を有する。

図１３を参照すると、本発明の一実施形態の部分概略図が、基板上に配列される２つの接続パッド行を有するチップレットを用いる。図１２と同様に、電極ではなく、ピクセル３０が示され、バス４２Ａ、４２Ｂ、４２Ｃが同様に接続される。この実施形態では、チップレットは２つの接続パッド行を有する。各チップレットは複数の別々のピクセルグループを駆動することができ、図１２と同様に、１つのピクセルグループ内のピクセルは、行ドライバー及び列ドライバーの異なる組み合わせの中で分割することができる。この配列も、バスを単一の層内に配置するという利点を有する。

図１２及び図１３の両方において、単一の配線層は、少なくとも部分的には、行ドライバーチップレットに接続され、列ドライバーチップレットを通り抜ける電気的接続によって可能になる。代替的には、その電気的接続は列ドライバーチップレットに接続され、行ドライバーチップレットを通り抜けることができる。「〜に接続される」は、ワイヤがチップレット上の接続パッドを通って、そのチップレット内の回路部までの電気的接続を形成することを意味する。それに対して、そのチップレットを通り抜ける電気的接続は、そのチップレット上の或る場所にある接続パッドに接続され、チップレット内の回路部を通り抜け、そのチップレット上の異なる場所の異なる接続パッドにおける別個の接続パッドから再び現れて、別のチップレットに接続する。このようにして、同じ配線層内の直交する方向において接続される他の信号と衝突することなく、チップレットのアレイ内の全てのチップレットに信号（たとえば、クロック、リセット、電源、グランド）を接続することができる。たとえば、図１２及び図１３において、バス４２Ａは１つの方向において配線され、バス４２Ｂは同じ配線層内の直交する方向において配線される。バス４２Ａ及び４２Ｂの両方を同じ配線層内に形成することができるように、バス４２Ａはバス４２Ｂの上を通り、その場所において、バス４２Ｂはチップレットを通り抜ける。

これらの設計のさらに別の利点は、配線のために利用可能な広いエリアが存在するので、低コストの方法を用いてワイヤをパターニングできることである。本発明と同じ譲受人に譲渡され、上記で引用された米国特許出願公開第１２／１９１，４６２号の上記で参照されたチップレット設計では、チップレット上のパッドの間隔は通常２０μｍであり、５μｍ以内の配線位置合わせ精度を必要とした。これは、バックプレーンワイヤ及び絶縁体が高価な製造装置を用いてパターニングされることを必要とした。本発明の設計では、はるかに広い、概ねピクセルサイズの変動限界を有するパターニング方法を用いて、配線及び絶縁体層を形成することができる。たとえば、プリント回路基板製造のために開発されたシステムは、２５μｍライン及び２５μｍ間隔を形成することができる低コストのフォトマスク及び近接露光装置を用いる。これらは、ＴＦＴフォトマスク及びＴＦＴステッパー露光装置よりもはるかにコストが低い。この結果、バックプレーン製造工程は、必要とされる投資費用が少なく、運用費用が少なく、製造サイクル時間が短くなる。

図１１を参照すると、動作時に、コントローラー４０が、ディスプレイデバイスの要求に従って情報信号を受信及び処理し、処理済みの信号を１つ又は複数のバス４２を通してデバイス内の各チップレット２０（上記で明確にするために行電極及び列電極として示される）に送信する。処理済みの信号は、関連する行ドライバーチップレット２０及び列ドライバーチップレット２０に対応する発光ピクセル３０毎の輝度情報を含む。輝度情報は、各発光ピクセル素子３０に対応する記憶素子２６内に格納することができる。その後、チップレットは、そのチップレットが接続される行電極及び列電極を順次に起動する。或るピクセルのための行電極及び列電極の両方が起動されるときに、行電極及び列電極によって画定されるそのピクセルを通って電流が流れ、光を放射することができる。通常、一度に全てのグループ列電極及び１つの行電極を起動することによって、ピクセルグループ内の行電極のグループ又は列電極のグループ全体が同時に起動される（逆もまた同様である）。列電極を制御して、その行内のピクセル毎に望まれる個々の輝度を与える。その後、第２の行が選択され、全ての行が起動され、全てのピクセルが光を放射するまで、この過程が繰り返される。その後、この過程を繰り返すことができる。別々のピクセルグループは独立して機能することができる。「行」及び「列」の指示は任意であり、行電極及び列電極の機能は入れ替えることができることに留意されたい。図１１は、全てのチップレット２０がバス４２に直に接続される実施形態を示すが、代替の実施形態は、図９に示される配列のような、シリアルバス接続配列を含むことができる。

ディスプレイデバイス内の別々の行（又は列）を順次に起動することによって、フリッカーを引き起こす可能性があるが、独立して制御される複数のピクセルアレイ３２を用いることによって、別々に制御される各ピクセルアレイ３２内の行又は列の数が少なくなる。ピクセルグループ３２は同時に起動されるので、フリッカーを大幅に削減することができる。さらに、グループ行電極及びグループ列電極は１つのピクセルグループ３２内でのみ接続されるので、グループ行電極及びグループ列電極は短く、電極のキャパシタンス及び抵抗が小さくなり、チップレット２０内の高電力駆動回路部の必要性が小さくなり、ディスプレイの電力消費が低減される。それゆえ、各ピクセル行（又は列）が光を放射する時間部分が長くなり、フリッカーが減少し、所望の輝度における電流密度が減少する。

バス４２は、タイミング（たとえば、クロック）信号、データ信号、選択信号、電源接続、又はグラウンド接続を含む、種々の信号を供給することができる。それらの信号はアナログ又はデジタルとすることができ、たとえば、デジタルアドレス又はデータ値とすることができる。アナログデータ値は電荷として供給することができる。記憶素子２６はデジタル（たとえば、フリップフロップを含む）か、又はアナログ（たとえば、電荷を蓄積するためのキャパシタを含む）とすることができる。

本発明の種々の実施形態において、基板１０上に分散配置される行ドライバーチップレット２０又は列ドライバーチップレット２０は同一とすることができる。しかしながら、各チップレット２０に一意の識別値、すなわちＩＤを関連付けることができる。ＩＤは、チップレット２０が基板１０上に配置される前に、又は好ましくは後に割り当てることができ、ＩＤは、基板１０上のチップレット２０の相対的な位置を反映することができ、すなわち、ＩＤはアドレスとすることができる。たとえば、行又は列において１つのチップレット２０から次のチップレットにカウント信号を送ることによって、ＩＤを割り当てることができる。別個の行ＩＤ値又は列ＩＤ値を用いることができる。

コントローラー４０は、チップレットとして実装し、基板１０に固定することができる。コントローラー４０は、基板１０の周辺に配置することができるか、又は基板１０の外部に配置することができ、従来の集積回路を含むことができる。

本発明の種々の実施形態によれば、チップレット２０は種々の方法で構成することができ、たとえば、チップレット２０の長い寸法に沿って１行又は２行の接続パッド２４を用いて構成することができる（図７Ｂ、図７Ｃ）。相互接続バス４２及びワイヤ５２は、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができる。たとえば、相互接続バス４２及びワイヤ５２は、蒸着又はスパッタリングされる金属、たとえば、アルミニウム又はアルミニウム合金とすることができる。代替的には、相互接続バス及びワイヤ５２は、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な１つの実施形態では、相互接続バス４２及びワイヤ５２は単層内に形成される。

本発明は、大きなデバイス基板、たとえば、ガラス、プラスチック又は箔を利用し、デバイス基板１０上に複数のチップレット２０が規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレット２０は、チップレット２０内の回路部に従って、かつ制御信号に応答して、デバイス基板１０上に形成された複数のピクセル３０を制御することができる。個々のピクセルグループ又は複数のピクセルグループをタイル状の構成要素上に配置することができ、それらの構成要素を組み立てて、ディスプレイ全体を形成することができる。

本発明によれば、チップレット２０は、基板１０上に分散配置されるピクセル制御素子を提供する。チップレット２０は、デバイス基板１０に比べて相対的に小さな集積回路であり、独立した基板２８上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む回路２２を備える。チップレット２０は、ディスプレイ基板１０とは別に製造され、その後、ディスプレイ基板１０に取り付けられる。チップレット２０は、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコン・オン・インシュレーター（ＳＯＩ）ウェハーを用いて製造されることが好ましい。各チップレット２０は、その後、デバイス基板１０に取り付けられる前に分離される。それゆえ、各チップレット２０の結晶性基部は、チップレットの回路部２２がその上に配置されるデバイス基板１０とは別の基板２８と見なすことができる。それゆえ、複数のチップレット２０は、デバイス基板１０とは別であり、かつ互いに別である対応する複数の基板２８を有する。詳細には、独立した基板２８は、その上にピクセル３０が形成される基板１０とは別であり、独立したチップレット基板２８の面積は、合わせても、デバイス基板１０より小さい。チップレット２０は、たとえば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板２８を有することができる。チップレット２０は１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることがさらに好ましい。これは、チップレット２０上に接着剤及び平坦化材料１８を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレット２０は、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板（たとえば１０）に接着される。チップレット２０の表面上の接続パッド２４を用いて、各チップレット２０を信号ワイヤ、電力バス及び行電極又は列電極（１６、１２）に接続し、ピクセル３０を駆動する。チップレット２０は少なくとも４つのピクセル３０を制御することができる。

チップレット２０は半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。たとえば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレット２０は、ディスプレイ基板１０上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッド２４も必要とする。接続パッド２４のサイズは、ディスプレイ基板１０上で用いられるリソグラフィツールの機構サイズ（たとえば、５μｍ）、及び配線層に対するチップレット２０の位置合わせ（たとえば、±５μｍ）に基づくことができる。それゆえ、接続パッド２４は、たとえば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。したがって、パッドは一般的に、チップレット２０内に形成されるトランジスタ回路部よりも著しく大きくなる。

パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。

基板（たとえば、アモルファスシリコン又は多結晶シリコン）上に直接形成される回路よりも高い性能の回路部を有する独立した基板（たとえば、結晶シリコンを含む）を備えるチップレットを利用することによって、より高い性能を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（たとえば、トランジスタ）も有するので、回路部サイズは小さくなる。たとえば、Yoon、Lee、Yang及びJang著「A novel use of MEMS switches in driving AMOLED」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）において記述されているように、微小電気機械（ＭＥＭＳ）構造を用いて有用なチップレットを形成することもできる。

デバイス基板１０はガラスを含むことができ、蒸着又はスパッタリングされる金属又は金属合金、たとえば、アルミニウム又は銀から作製される配線層が、平坦化層（たとえば、樹脂）上に形成され、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる。チップレット２０は、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。

本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて利用することができる。詳細には、本発明は、有機又は無機いずれかのＬＥＤデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、Tang他に対する米国特許第４，７６９，２９２号及びVan Slyke他に対する米国特許第５，０６１，５６９号において開示されるような小分子又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて利用される。たとえば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス（たとえば、Kahenによる米国特許出願公開第２００７／００５７２６３号において教示される）、有機若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機／無機デバイスを利用することができる。有機又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。

Ｄ１ 長い寸法
Ｄ２ 短い寸法
１０ 基板
１２ 列電極
１２Ａ 列電極グループ
１２Ｂ 列電極グループ
１２Ｃ 列電極グループ
１２Ｄ 列電極グループ
１４ 発光層
１５ 発光ダイオード
１６ 行電極
１６Ａ 行電極グループ
１６Ｂ 行電極グループ
１６Ｃ 行電極グループ
１６Ｄ 行電極グループ
１８ 平坦化材料
２０ チップレット
２０Ａ 行ドライバーチップレット
２０Ｂ 列ドライバーチップレット
２０Ｃ 行ドライバーチップレット
２０Ｄ 列ドライバーチップレット
２０Ｅ 行ドライバーチップレット
２０Ｆ 列ドライバーチップレット
２０Ｇ 行ドライバーチップレット
２０Ｈ 列ドライバーチップレット
２１Ａ ピクセル接続部分
２１Ｂ 制御回路接続部分
２２ 回路部
２３ 接続パッドピッチ
２４ 接続パッド
２４Ａ 行接続パッド
２４Ｂ 列接続パッド
２５ バス接続パッド
２６ 記憶素子
２８ チップレット基板
３０ ピクセル
３０Ａ ピクセル
３０Ｂ ピクセル
３２ ピクセルグループ
３２Ａ ピクセルアレイ
３２Ｂ ピクセルアレイ
３２Ｃ ピクセルアレイ
３２Ｄ ピクセルアレイ
４０ コントローラー
４２ バス
４２Ａ バス
４２Ｂ バス
４２Ｃ バス
４４ 内部チップレット接続
５０ ビア
５２ ワイヤ

Claims (28)

1. （ａ）基板と、
   （ｂ）第１の方向において前記基板にわたって行内に形成される行電極のアレイを有する第１の層と、該第１の方向とは異なる第２の方向において前記基板にわたって列内に形成される列電極のアレイを有する第２の層であって、該行電極及び該列電極は重なり合ってピクセル位置を形成する、第１の層及び第２の層と、
   （ｃ）前記行電極と前記列電極との間に形成され、ピクセルの２次元アレイを形成するものであって、該ピクセルは前記ピクセル位置に配置される、１つ又は複数の発光材料層と、
   （ｄ）前記ピクセルの２次元アレイに対して分散配置されるものであって、各行ドライバーチップレットは独立している１組の行電極に排他的に接続され、当該独立している１組の行電極を制御し、各列ドライバーチップレットは独立している１組の列電極に排他的に接続され、当該独立している１組の列電極を制御する、複数の行ドライバーチップレット及び別の複数の列ドライバーチップレットと、
   を備える、ディスプレイデバイス。
2. 各チップレットは、少なくとも、行又は列において該チップレットが接続されるピクセル毎に記憶素子を有し、該記憶素子は、各ピクセルの所望の輝度を表す値を格納し、前記チップレットはそのような値を用いて、該ピクセルに接続される行電極又は列電極を制御する、請求項１に記載のディスプレイデバイス。
3. 各行ドライバーチップレット又は各列ドライバーチップレット上に接続パッドをさらに備え、各接続パッドはそれぞれ別々の行電極又は列電極に接続される、請求項１に記載のディスプレイデバイス。
4. 前記行ドライバーチップレットのための前記接続パッドの数、位置又はレイアウトは、前記列ドライバーチップレットのための前記接続パッドの数、位置又はレイアウトとは異なる、請求項３に記載のディスプレイデバイス。
5. 前記接続パッドは１行又は２行を形成する、請求項３に記載のディスプレイデバイス。
6. 前記行電極は行ピッチを有し、前記列電極は列ピッチを有し、前記チップレットは接続パッドピッチを有し、該接続パッドピッチは該行ピッチ又は該列ピッチと同じである、請求項３に記載のディスプレイデバイス。
7. 各チップレットに電気的に接続される１つ又は複数のシリアルバス接続又はパラレルバス接続を含む、請求項１に記載のディスプレイデバイス。
8. バスは電源電気的接続若しくはグラウンド電気的接続を与えるか、又はバスはデータ信号若しくは制御信号を送信する、請求項７に記載のディスプレイデバイス。
9. 制御バスをさらに含み、各チップレットは前記行電極及び前記列電極に接続される第１の接続パッドグループと、該制御バスに接続される第２の接続パッドグループとを有し、該第１の接続パッドグループ及び該第２の接続パッドグループは空間的に分離される、請求項１に記載のディスプレイデバイス。
10. 各チップレットは前記制御バスに接続される第３の接続パッドグループを有し、前記第１の接続パッドグループ、前記第２の接続パッドグループ及び該第３の接続パッドグループは空間的に分離される、請求項９に記載のディスプレイデバイス。
11. 各チップレットは、前記行電極及び前記列電極に接続される第３の接続パッドグループをさらに含み、前記第１の接続パッドグループ、前記第２の接続パッドグループ及び該第３の接続パッドグループは空間的に分離される、請求項９に記載のディスプレイデバイス。
12. 前記チップレットは長い寸法及び短い寸法を有し、該長い寸法は前記第１の方向又は前記第２の方向に対して平行である、請求項１に記載のディスプレイデバイス。
13. 前記第１の層及び前記第２の層とは別の第３の層と、該第３の層内に配置される制御バスとをさらに含む、請求項１に記載のディスプレイデバイス。
14. 前記チップレット上に形成される、或るピッチを有する離隔された接続パッドと、該接続パッドを露出させるために形成される開口部とをさらに備え、前記制御バスは該開口部を通して該接続パッドまで延在する第１の部分と、該接続パッドの該ピッチよりも広い幅を有する別の第２の部分とを有する、請求項１３に記載のディスプレイデバイス。
15. 前記行ドライバーチップレット及び前記列ドライバーチップレットは異なるサイズを有するか、又は前記行ドライバーチップレットの数は前記列ドライバーチップレットの数とは異なるか、又は前記行ドライバーチップレットによって制御される行の数は前記列ドライバーチップレットによって駆動される列の数とは異なる、請求項１に記載のディスプレイデバイス。
16. 前記行電極を制御するための前記行ドライバーチップレット内の回路部をさらに備え、前記列電極を制御するための前記列ドライバーチップレット内の回路部をさらに備え、前記行ドライバーチップレット内の該回路部の構成は、前記列ドライバーチップレットのための該回路部の構成とは異なる、請求項１に記載のディスプレイデバイス。
17. 行ドライバーチップレットに接続され、列ドライバーチップレットを通り抜ける電気的接続をさらに備えるか、又は列ドライバーチップレットに接続され、行ドライバーチップレットを通り抜ける電気的接続をさらに備える、請求項１に記載のディスプレイデバイス。
18. （ａ）基板と、
    （ｂ）第１の方向において前記基板にわたって行内に形成される行電極の複数の電気的に独立しているアレイを有する第１の層と、該第１の方向とは異なる第２の方向において前記基板にわたって列内に形成される対応する複数の電気的に独立している列電極のアレイを有する第２の層であって、該第１の電極及び該第２の電極は重なり合ってピクセル位置を形成する、第１の層及び第２の層と、
    （ｃ）前記行電極と前記列電極との間に形成され、ピクセルの複数の電気的に独立している２次元アレイを形成するものであって、該ピクセルは前記ピクセル位置に配置される、１つ又は複数の発光材料層と、
    （ｄ）前記ピクセルの対応する２次元アレイに対して分散配置される電気的に独立しているアレイ毎の複数の行ドライバーチップレット及び別の複数の列ドライバーチップレットであって、該チップレットの層は前記基板上に配置されるアレイ毎に、複数の行ドライバーチップレット及び別の複数の列ドライバーチップレットを有し、各行ドライバーチップレットは前記対応するアレイのための独立した１組の行電極に排他的に接続され、当該独立した１組の行電極を制御し、各列ドライバーチップレットは前記対応するアレイのための独立した１組の列電極に排他的に接続され、当該独立した１組の列電極を制御する、複数の行ドライバーチップレット及び別の複数の列ドライバーチップレットと、
    を備える、ディスプレイデバイス。
19. （ａ）表示エリアを有する基板と、
    （ｂ）行方向に延在する、前記表示エリア内の前記基板上に形成される複数の行電極、及び前記行方向とは異なる列方向に延在する、前記表示エリア内の前記基板上に形成される複数の列電極であって、該行電極及び該列電極は重なり合ってピクセルを形成する、複数の行電極及び複数の列電極と、
    （ｃ）なお、前記ピクセルは２つ以上の別々のピクセルグループに分割され、各ピクセルグループはグループ行電極及び別のグループ列電極を有し、
    （ｄ）前記表示エリア内に配置される２つ以上の離隔された列ドライバーチップレットであって、各列ドライバーチップレットは、それぞれ異なるピクセルグループに独自に接続され、該列ドライバーチップレットのうちの少なくとも１つはピクセルグループ間に配置され、該２つ以上の離隔された列ドライバーチップレットは、前記１つのピクセルグループの前記グループ列電極を駆動するようになっている、２つ以上の離隔された列ドライバーチップレットと、
    （ｅ）前記行電極に接続される１つ又は複数の行ドライバーと、
    を備え、
    （ｆ）前記行ドライバー及び前記列ドライバーチップレットは協調して、それぞれ前記行電極及び前記列電極を駆動し、前記ピクセルを起動する、ディスプレイデバイス。
20. 少なくとも１つの前記行ドライバーはピクセルグループ間の前記表示エリア内に配置されるチップレットである、請求項１９に記載のディスプレイデバイス。
21. ２つ以上の別々のピクセルグループは別々のグループ行電極を有する、請求項１９に記載のディスプレイデバイス。
22. ２つ以上の別々のピクセルグループは共通のグループ行電極を有する、請求項１９に記載のディスプレイデバイス。
23. 前記行ドライバーは列電極と位置合わせされる長い側面を有し、前記列ドライバーチップレットは行電極と位置合わせされる長い側面を有する、請求項１９に記載のディスプレイデバイス。
24. 前記ディスプレイデバイスはトップエミッターデバイスであり、前記列ドライバーチップレットは前記行電極及び前記列電極下の１つの層内に配置される、請求項１９に記載のディスプレイデバイス。
25. （ａ）表示エリアを有する基板と、
    （ｂ）各列ドライバーチップレットは長軸を有し、前記表示エリア内の前記基板上に配置され、各列ドライバーチップレットの該長軸は行方向に向けられる、２つ以上の列ドライバーチップレットと、
    （ｃ）各行ドライバーチップレットは長軸を有し、前記表示エリア内の前記基板上に配置され、各行ドライバーチップレットの該長軸は前記行方向とは異なる列方向に向けられる、１つ又は複数の行ドライバーチップレットと、
    を備える、ディスプレイデバイス。
26. 前記表示エリアにわたって異なる方向に形成される行電極及び列電極をさらに備え、該行電極及び該列電極が重なり合うエリア間に、ピクセルを画定する発光層を有し、該ピクセルは、該重なり合う行電極及び列電極によって与えられる電流に応答して光を放射し、各列電極は１つの列ドライバーチップレットに接続され、各行電極は１つの行ドライバーチップレットに接続される、請求項２５に記載のディスプレイデバイス。
27. 前記行方向及び前記列方向は直交する、請求項２５に記載のディスプレイデバイス。
28. 第１の接続パッドにおいて列ドライバーチップレットに接続され、該列ドライバーチップレットを通り抜け、該列ドライバーチップレットの第２の接続パッドに接続される貫通バスをさらに備える、請求項２５に記載のディスプレイデバイス。

Images