JP5199518B2 - ディスプレイのパッシブマトリックスチップレットドライバ - Google Patents

Description

［関連出願の相互参照］
Ronald S. Cok他によって２００９年２月１８日に出願されて本発明の譲受人に譲渡された「Display Device With Chiplet Drivers」と題する米国特許出願第１２／３７２，９０６号、Ronald S. Cokによって２００９年２月１６日に出願されて本発明の譲受人に譲渡された「Chiplet Display Device With Serial Control」と題する米国特許出願第１２／３７１，６６６号、Ronald S. Cokによって２００９年４月１５日に出願されて本発明の譲受人に譲渡された「Display Device With Polygonal Chiplets」と題する米国特許出願第１２／４２４，０６０号、及びRonald S. Cokによって２００９年４月２９日に出願されて本発明の譲受人に譲渡された「Chiplet Display With Oriented Chiplets And Busses」と題する米国特許出願第１２／４３１，９２５号が参照される。これらの米国特許出願の開示は本明細書に援用される。

本発明は、改良された動作に役立つ特定のチップレット構成を有するパッシブマトリックスディスプレイデバイスに関する。

フラットパネルディスプレイデバイスは、コンピューティングデバイスとともに、そしてポータブルデバイスにおいて、更にはテレビ等の娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素を表すために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。ピクセルは、本明細書で用いられるとき、単一の発光素子又は異なる色の発光素子のグループを指すことができる。様々なフラットパネルディスプレイ技術、例えば、プラズマディスプレイ、液晶ディスプレイ、及び発光ダイオード（ＬＥＤ）ディスプレイが知られている。

発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。Tang他に対する特許文献１は、有機ＬＥＤ（ＯＬＥＤ）発光素子のアレイを含む有機ＬＥＤカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷の注入、輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料に電流が通電するときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性に依存する。そのようなディスプレイでは、基板を通じて（ボトムエミッター）、若しくは封入カバーを通じて（トップエミッター）、又はその両方を通じて光を放射することができる。

ＬＥＤデバイスは、パターニングされた発光層を備えることができ、材料に電流が通電するときに異なる色の光を放射させるために、そのパターンにおいて異なる材料が用いられる。代替的には、Cokによる特許文献２において教示されているように、フルカラーディスプレイを形成するために、カラーフィルターとともに単一の発光層、例えば、白色光エミッターを用いることができる。例えば、Cok他による特許文献３において教示されているように、カラーフィルターを含まない白色サブピクセルを用いることも知られている。この開示及び他の開示では、デバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルター及びサブピクセルと、フィルターを備えていない白色サブピクセルとを含む４色ピクセルとともに、パターニングされていない白色エミッターを用いる設計が教示されている（例えば、Miller他に対する特許文献４を参照されたい）。

フラットパネルディスプレイデバイス内のピクセルを制御するための２つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。パッシブマトリックスデバイスでは、基板は能動電子素子（例えば、トランジスタ）を含まない。行電極アレイ及び別の層内にある直交する列電極アレイが基板上に形成される。行電極と列電極とが重なり合う交差部は発光ダイオードの電極を形成する。その際、外部ドライバチップが、各行（又は各列）に電流を順次に供給し、その間、直交する列（又は行）が、その行（又は列）内の各発光ダイオードを点灯させるのに適した電圧を供給する。それゆえ、パッシブマトリックス設計は、２ｎ個の接続を用いて、ｎ²個の別々に制御可能な発光素子を作製する。しかしながら、パッシブマトリックス駆動デバイスでは、行（又は列）を順次に駆動する性質によってフリッカーが生じるので、デバイス内に含めることができる行（又は列）の数に制限がある。含める行の数が多すぎる場合には、フリッカーは知覚できるほどになる可能性がある。さらに、ディスプレイ内の１つの行全体（又は列全体）を駆動するために必要な電流は問題をはらむ可能性があり、ＰＭ駆動の画像形成以外の予備充電ステップ及び放電ステップのために必要とされる電力は、ＰＭディスプレイの面積が大きくなるにつれて支配的になってくる。これら２つの問題が、パッシブマトリックスディスプレイの物理的なサイズを制限する。

アクティブマトリックスデバイスでは、フラットパネル基板上に分散配置された半導体材料、例えば、アモルファスシリコン又は多結晶シリコンの薄膜から能動制御素子が形成される。通常、各サブピクセルは１つの制御素子によって制御され、各制御素子は少なくとも１つのトランジスタを含む。例えば、簡単なアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各制御素子は２つのトランジスタ（選択トランジスタ及び駆動トランジスタ）と、サブピクセルの輝度を指定する電荷を蓄えるための１つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び共通電極を用いる。発光素子の制御は通常、データ信号線、選択信号線、電源接続、及びグラウンド接続を通じて提供される。アクティブマトリックス素子は、必ずしもディスプレイには限定されず、基板上に分散配置することができ、空間的な分散制御を必要とする他の用途において用いることができる。アクティブマトリックスデバイスでは、パッシブマトリックスデバイスと同じ数の外部制御線（電源及びグラウンドを除く）を用いることができる。しかしながら、アクティブマトリックスデバイスでは、各発光素子は、制御回路とは別の駆動接続を有し、データ設定（data deposition）のために選択されないときでも、フリッカーが除去されるようにアクティブである。

アクティブマトリックス制御素子を形成する１つの一般的な従来技術の方法は通常、シリコン等の半導体材料の薄膜をガラス基板上に堆積させ、次いでフォトリソグラフィプロセスを通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。

代替的な制御技法を用いるものとして、Matsumura他は、特許文献５において、ＬＣＤディスプレイの駆動に用いられる結晶シリコン基板を記述している。この出願は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。

米国特許第６，３８４，５２９号明細書 米国特許第６，９８７，３５５号明細書 米国特許第６，９１９，６８１号明細書 米国特許第７，２３０，５９４号明細書 米国特許出願公開第２００６／００５５８６４号明細書

従来のパッシブマトリックスディスプレイ設計は、発光素子のサイズ及び数において制限され、ＴＦＴを用いるアクティブマトリックス設計は電気的性能が低いので、これらの問題を克服する、ＬＥＤを用いたディスプレイデバイスのための改善された制御が必要とされている。

本発明によれば、パッシブマトリックスディスプレイデバイスであって、
（ａ）行及び列に配置され、内部に配置されたピクセルの二次元アレイを含む表示エリアと、第１の層と、第２の層と、前記第１の層における各列内の複数の独立した列電極と、前記第２の層内の複数の行電極と、前記第１の層と前記第２の層との間に配置される発光材料の層とを有する基板であって、前記列電極及び前記行電極は、該列電極と該行電極とが重なる位置にピクセルを形成する、基板と、
（ｂ）複数のチップレットであって、各チップレットは、前記表示エリア内に配置される１つ又は複数の独立した列電極に前記独立した列電極の別個のサブセットに電気的に接続され、該独立した列電極の別個のサブセットを駆動するとともに、前記行電極のサブセットに電気的に接続され、該行電極のサブセットを駆動して、各ピクセル内の前記発光材料を発光させる、複数のチップレットと、
を備え、
（ｃ）各チップレットは、独立した各列電極に対応するピクセル輝度値を或るチップレットから別のチップレットにシフトさせる直列輝度シフトレジスタと、前記対応するピクセル輝度値を用いて、接続された前記独立した列電極のそれぞれを駆動する列ドライバとを含み、
（ｄ）各チップレットは、接続された対応する各行電極を駆動する行ドライバと、該行ドライバを制御する行制御シフトレジスタとを更に含む、ディスプレイデバイスが提供される。

本発明には、チップレットピクセルドライバがディスプレイデバイスに改良された均一性及び輝度を提供するという利点がある。ピクセルを形成する行電極及び列電極への行電極接続及び列電極接続を有するチップレットドライバを有するディスプレイデバイスを提供することにより、接続パッドの数並びにチップレットのサイズ及び数が低減する。複数のピクセルグループが、フリッカー及び電力要件の低減をもたらす。本発明の別の利点は、行電極及び列電極の両方を駆動するチップレットを用いることにより、チップレットの利用が向上し、ピクセルグループの行又は列に関連付けられたチップレット部分を用いてレイアウトする場合、配線の難しさが低減し、開口率が増大する。さらに、チップレットからの熱の散逸が向上し、異なるチップレットの数を低減することができる。

本発明の一実施形態によるディスプレイシステムの概略図である。 本発明の一実施形態による独立した列電極及び行電極に接続されたチップレットの概略図である。 本発明の一実施形態によるパッシブマトリックスにより制御されるピクセルのグループを形成する独立した列電極及び行電極に接続された２つのチップレットの概略図である。 本発明の一実施形態によるチップレット内の列ドライバ回路部の概略図である。 本発明の一実施形態によるチップレット内の行ドライバ回路部の概略図である。 本発明の一実施形態によるチップレット内の列ドライバ回路部の概略図である。 本発明の一実施形態によるチップレット内の行ドライバ回路部の断面図である。 本発明の別の実施形態によるチップレットの概略図である。 本発明の一実施形態による独立した列電極に接続された接続パッドの２つの行及び行電極に接続された接続パッドの行を有するチップレットの概略図である。 本発明の別の実施形態による複数のチップレット駆動共通行電極を有するディスプレイデバイスの概略図である。 本発明の別の実施形態による信号により接続される複数のチップレットを有するディスプレイデバイスの概略図である。 本発明の別の実施形態による信号により接続される複数のチップレットを有するディスプレイデバイスの概略図である。 本発明の代替の実施形態による基板上に直接形成される電気接続を有する基板上のチップレットの断面図である。

図面中の様々な層及び素子は大きく異なるサイズを有するので、図面は縮尺通りではない。

図１を参照すると、本発明によるディスプレイデバイスの一実施形態では、基板１０は、表示エリア１１内に配置されたピクセル３０の二次元アレイを含む該表示エリア１１を有する。コントローラー４０が、ディスプレイデバイスに接続され、画像信号７２に応答して、制御信号７０を通じてディスプレイデバイスを制御することができる。図２及び図３に示されるように、複数の独立した列電極１２が、第１の層内で列方向に延び、複数の行電極１６が、第２の層内で列方向とは異なる行方向に延びる。発光材料の層が、第１の層と第２の層との間に配置され、ピクセル３０の二次元アレイ内のピクセル３０は、列電極１２と行電極１６とが重なる位置に形成される。

複数の独立した列電極１２が列方向に延びるということは、本明細書で用いられるとき、どの列電極１２も列方向においてピクセル３０の二次元アレイ全体にわたって延びないように、ディスプレイデバイスが、各列において列方向に延びる少なくとも２つの電気的に独立した列電極１２を有さなければならないことを意味する。したがって、本発明によれば、ピクセルアレイ内の各ピクセル列は、少なくとも２つの独立した列電極１２により駆動され、本発明によるディスプレイデバイスは、列方向において２つよりも少数の独立した列電極１２を有することができない。図８は、各列において列方向に延びる少なくとも２つの独立した列電極１２を示す。独立した列電極に共通の共通行電極は、独立した列電極に（発光層１４を通じて）電気的に接続された行電極である。

表示エリア１１内の１つ又は複数のチップレット２０は、表示エリア１１内に配置されるか、又は表示エリア１１に近隣して配置される。各チップレット２０は、接続パッド２４を通じて１つ又は複数の独立した列電極１２にそれぞれ電気的に接続される。独立した列電極とは、各列電極１２が１つのみのチップレット２０に接続され、その１つのみのチップレット２０により駆動されることを意味する。各チップレット２０は、独立した列電極１２の別個のサブセットに電気的に接続されてそのサブセットを駆動し、行電極１６のサブセットに電気的に接続されてそのサブセットを駆動し（図５Ａ及び図５Ｂに示される）、各ピクセル３０内の発光材料１４を発光させる。表示エリアの一部分の概略図である図２において、チップレット２０は、明確にするために、行電極１６（図５Ａ及び図５Ｂに示される）及び列電極１２の上に示される。実際には、チップレット２０は、電極１２、１６（図５Ａ及び図５Ｂに示される）の下になることができ、電極１２、１６に直接接続することもできるし、図示されるように、電気接続５６及びバイア５０を通じて接続することもできる。列電極１６及び行電極１２のうちのいくつかは、明確にするために、図２から省かれている。図２において、チップレットは、電極１２、１６のピッチと同一の接続パッド２４のピッチを有して示される。そのような構成は、電気接続５６を最小限に抑えるために有利である場合があるが、そのような構成は、望み得るよりも大きなチップレット２０に繋がり得る。図３等の代替の実施形態では、電気接続は、接続パッドから電極までより長い相対距離にわたって配線しなければならない。図３では、接続パッド及び電気配線は、明確にするために省かれている。本発明は、トップ放射構成及びボトム放射構成の両方に適用することができる。ボトム放射構成は、構築をより簡単にすることができるが、トップ放射構成は、チップレットをピクセルの下に配置することにより、向上した開口率を有することができる。２つのチップレットに共通するピクセルは、行電極が第１のチップレットに電気的に接続され、独立した列電極が、第１のチップレットとは異なる第２のチップレットに電気的に接続されるピクセルである。

図４Ａを参照すると、各チップレット２０は、独立した各列電極に対応するピクセル輝度値を個々のレジスタ４４を通じて或るチップレット２０から別のチップレット２０にシフトさせる直列輝度シフトレジスタ４２を含むとともに、電気接続５６を通じて個々のレジスタ４４からのピクセル輝度値を用いて、独立した列電極を駆動する列ドライバ５２を含む。直列輝度シフトレジスタ内の各レジスタは、入力信号及び出力直列輝度シフトレジスタ信号４６を有することができ、各チップレット内の直列内の最初のレジスタは、外部入力を有することができ、各チップレット内の直列の最後のレジスタは、チップレットからの出力信号を駆動することができる。第１のチップレットの直列輝度シフトレジスタの出力は、第２のチップレットの直列輝度シフトレジスタの入力に接続して、より大きな直列輝度シフトレジスタを形成することができる。このように接続されたチップレットは、表示エリア内の共通チップレット行内に隣り合わせて配置することができる。

輝度値はアナログとすることができ、個々のレジスタ４４は、例えば、電荷としてアナログ値を記憶することができる。図４Ｂを参照すると、各チップレット２０は、個々の直列シフトレジスタ４４を通じて行制御信号４９を直列シフトする行制御シフトレジスタ４８も含む。本発明の一実施形態では、行制御信号４９はデジタルであり、個々のシフトレジスタはフリップフロップである。行制御シフトレジスタ内の各レジスタは、入力及び出力を有し、各チップレットの直列内の最初のレジスタは、外部入力を有することができ、各チップレットの直列内の最後のレジスタは、チップレットからの出力信号を駆動することができる。行制御信号４９は、単一の行ドライバ５４が、電気接続５６を通じて行電極を一度に駆動することができるようにする。行制御信号４９は、個々のシフトレジスタを通り、行制御シフトレジスタ内の最後のレジスタに達し、次に、行制御シフトレジスタ内の最初のレジスタに転送されるロータリー信号とすることができる。行制御シフトレジスタは、単一のチップレット内に完全に含めることもできるし、直列が複数のチップレットを含むこともできる。後者の場合、信号線を用いて、行制御信号４９を直列内の最後のチップレットから、直列内の最初のチップレットに転送しなければならない。代替的には、外部信号が行制御信号４９をリセットすることができ、行制御シフトレジスタ４８はロータリーである必要はない。

図５Ａは、線５Ａに沿った図２の断面図である。図５Ｂは、線５Ｂに沿った図２の断面図である。図５Ａ及び図５Ｂを参照すると、一実施形態では、本発明は、基板１０と、第１の方向において基板１０にわたって行内に形成された行電極１６のアレイを有する第１の層と、第１の方向とは異なる第２の方向において基板１０にわたって列内に形成された列電極１２のアレイを有する第２の層とを含むディスプレイデバイスを含み、第１の電極及び第２の電極は、ピクセル位置で重なり、ピクセル３０を形成する。発光材料１４の１つ又は複数の層が、行電極１６と列電極１２との間に形成される。発光ダイオード１５がピクセル３０である。ピクセル３０は、ピクセル位置においてピクセル３０の二次元アレイを形成し、電流が行電極１６及び列電極１２から発光層１４を通る際、発光する。複数のチップレット２０が基板１０上に配置され、チップレット２０の数は、ピクセル３０の数よりも少なく、各チップレット２０は、独立した列電極１２のサブセットを排他的に制御する。行電極１６もチップレットにより制御されるが、複数のチップレット２０は、ピクセル３０が画像を表示するよう制御されるように、共同して行電極１６を制御することができる。各チップレット２０は、独立しているとともにディスプレイデバイス基板１０とは別個であるチップレット基板２８を有する。本開示では、ピクセル３０、サブピクセル、及び発光素子は全て、行電極１６及び独立した列電極１２から電流を印加された場合に発光する発光ダイオード１５を指す。

各チップレット２０は、そのチップレット２０が接続パッド２４を通じて接続されるピクセル３０を制御する回路部２２を含むことができる。回路部２２は、そのチップレット２０がサブセット行又はサブセット列において接続されるピクセル３０ごとの所望の輝度を表す値を格納する記憶素子２６（例えば、レジスタ）を含むことができ、チップレット２０はそのような値を用いて、ピクセル３０に接続された行電極１６又は独立した列電極１２を制御し、ピクセル３０を起動して光を放射する。例えば、チップレット２０が８行及び８列のサブセットに接続される場合には、８つの記憶素子２６を用いて、８列のための輝度情報を格納することができる。新たな行が起動される度に、輝度情報の新たなサブセットを列ごとにチップレット２０に供給することができる。本発明の一実施形態では、サブセット列ごとに２つの記憶素子２６を用いることができ、それにより、記憶素子２６のうちの一方には輝度情報を格納することができ、他方の記憶素子２６を用いて、輝度情報が表示される。本発明の更に別の実施形態では、チップレット２０が接続される発光素子３０ごとに１つ又は２つの記憶素子２６を用いることができる。

平坦化層１８を用いて平滑な表面を形成することができ、その表面上に、行電極１６及び列電極１２並びに発光層１４を形成することができる。チップレット２０の接続パッド２４は、ここでは図５Ａの列電極１２として示される、発光ダイオード１５のボトム電極に接続することができる。代替的には、図５Ｂに示されるように、チップレット２０の接続パッド２４は、ここでは行電極１６として示される、発光ダイオードのトップ電極に接続することができる。このようにして、チップレット２０の接続パッド２４は、行電極１６又は列電極１２のいずれかに接続することができる。（「行」及び「列」という記述子の使用は、任意であり、所望であれば、逆にすることができる。列電極１２は、本明細書で用いられるとき、他のあらゆるチップレット又は列電極から独立して、１つのチップレットにより、通常、所望の輝度値に対応する電流を用いて固有に駆動される一方で、行電極１６は、共通して接続していくつかのチップレット２０間で共有することもできるし、表示エリア全体にわたって共通に接続することもできる）。

本発明の一実施形態では、図６を参照すると、各チップレット２０は、そのチップレット２０上の共通点２１から異なる方向に延びる少なくとも第１のチップレット部分２０Ａ及び第２のチップレット部分２０Ｂを有することができる。第１の部分及び第２の部分は、例えば、「＋」符号（「＋」記号は、数学的表記において加算を表すために用いられることが多い）の腕とすることができる。（文字「ｘ」も「＋」符号を回転させたものと考えることができる）。第１のチップレット部分２０Ａは、第１の方向に延びる第１の軸２１Ａを有することができ、第２のチップレット部分２０Ｂは、第１の方向とは異なる第２の方向に延びる第２の軸２１Ｂを有することを有することができる。これらの異なる方向は、表示エリア内の行電極及び列電極の方向として直交することができる。第１の軸又は第２の軸の一方は、行方向又は列方向に対して平行な方向に延びることができる。

図２及び図６に示されるように、チップレット部分２０Ａは、列電極に電気的に接続された接続パッド２４を含むことができ、チップレット部分２０Ｂは、行電極に電気的に接続された接続パッド２４を含むことができる。そのようなチップレットの形状及び接続パッドの配置構成は、表示エリア内の電気接続のレイアウトの効率化に役立つとともに、発光に用いられる表示エリアの面積を増大させることができ、ディスプレイの寿命及び画質を向上させる。図２及び図６の接続パッド２４は、単一行内に示されるが、本発明の代替の実施形態では、接続パッドを、チップレットの長さに沿って複数の行、例えば、２つの行（図７）に配置することができる。

本発明は、別個のパッシブマトリックスピクセルグループ内の複数のピクセルグループを独立して制御する手段を提供する。ピクセルグループのそれぞれは、同時に制御することができるため、従来技術に見られるパッシブマトリックスにより制御されるディスプレイデバイスの問題（例えば、フリッカー、大きな電極インピーダンス、及び高電流）を、ピクセルグループ内の行数の低減及び電極サイズの低減を通じて軽減することができる。本発明の行電極１６及び列電極１２は、本発明の様々な実施形態において、異なる構成で異なるチップレットに接続して、パッシブマトリックスにより制御されるピクセルグループの異なる配置構成を提供することができる。

図７を参照すると、本発明の一実施形態によれば、１つのチップレット２０は、共通行電極の第１のセット１６Ａを有する１つ又は複数の第１の独立した列電極１２Ａを駆動することができ、同じチップレット２０は、共通行電極の第１のセット１６Ａとは異なる共通行電極の第２のセット１６Ｂを有する、独立した列電極１２Ａの第１のセットとは異なる１つ又は複数の第２の独立した列電極１２Ｂを駆動することができる。そのような配置構成は、チップレット及び表示エリアをより効率的に利用することができる。

図３の実施形態では、チップレット２３Ａが、ピクセル３２の独立した列電極１２Ａを駆動し、異なるチップレット２３Ｂが、同じピクセル３２の行電極１６Ａを駆動する。チップレット２３Ａ及び２３Ｂは、チップレット２３Ａ及び２３Ｂに接続された行電極１６のうちの１つのみが、共通の行制御信号（図３に図示せず）を用いて一度にアクティブ化されるように制御することができるのに対して、全ての列電極１２は同時にアクティブ化することができ、それにより、パッシブマトリックスピクセルグループのサイズを増大させ、必要なチップレットの数を低減する。図３では、２つのチップレットのそれぞれが、最も近い８つの列電極及び８つの行電極を制御して、パッシブマトリックスにより制御される１６×１６ピクセルグループを形成する。この配置構成では、チップレット２３Ａ及び２３Ｂは、ピクセルのうちのいくつかを一緒に制御する。例えば、チップレット２３Ａはピクセル３２の列電極を制御し、チップレット２３Ｂはピクセル３２の行電極を制御する。

図８に示される代替の実施形態では、２つのチップレット２３Ａ、２３Ｂは、隣接する独立した列電極１２を駆動するとともに、行電極１６を共通して駆動する。同様に、２つのチップレット２３Ｃ、２３Ｄも、隣接する独立した列電極１２を駆動するとともに、行電極１６を共通して駆動する。この構成では、パッシブマトリックスにより制御される各グループ内の行数が低減し（１６から８に）、２セットの独立した列電極１２が列方向において用いられるため、フリッカーが低減する。上の８行は、下の８行から独立して駆動される。したがって、データ信号は、チップレット２３Ａ、２３Ｂ及びチップレット２３Ｃ、２３Ｄ内を同時に独立して伝播することができ、２セットの列電極１２１、１２２を独立して同時に駆動することができる。さらに、２つのチップレット２３Ａ及び２３Ｂ又は２３Ｃ及び２３Ｄが各行電極１６に並列接続されるため、各チップレット２３Ａ、２３Ｂ、２３Ｃ、及び２３Ｄにより駆動される行電流は低減する。

チップレットは、チップレット行及びチップレット列のチップレットアレイ内に配置することができる。図３では、共通のピクセルを制御するチップレット２３Ａ、２３Ｂは異なる行及び異なる列内にあり、チップレットアレイ内のあらゆる地点にチップレットが配置される訳ではない。したがって、この実施形態では、共通のピクセル３２を駆動するチップレット２０は、行電極１６に対して、独立した列電極１２に対して、並びに行電極１６及び列電極１２により規定されるピクセルアレイに対して斜めに配置される。図８では、チップレット２３Ａ、２３Ｂ、２３Ｃ、２３Ｄは、チップレットアレイ内のあらゆる地点に配置される。

図９を参照すると、チップレット２０は、直列輝度シフトレジスタ信号４６及び行制御信号４９ののうちの一方又は両方を用いて接続することができる。直列輝度シフトレジスタは、ピクセル行に望ましい輝度を指定し、列ドライバにより独立した列電極に駆動されるデータ値（例えば、キャパシタ内に蓄えられる電荷）をシフトさせる。行制御信号４９は、どの行がアクティブ化されるかを制御する。この信号は、パッシブマトリックスにより制御される単一のピクセルグループ内でチップレットからチップレットに渡すことができる（例えば、図３のように）。単一のチップレット又は同じ行電極に並列接続されたチップレットグループが、パッシブマトリックスにより制御されるピクセルグループ内の全ての行を制御する場合、行制御信号４９を或るチップレットから別のチップレットに伝播させる必要はなく、行制御信号４９は、同じ行電極に共通して接続された（図１０のように）単一のチップレットのそれぞれ内に保持される。図１０では、パッシブマトリックスにより制御される共通のピクセルグループ内の全てのチップレット２０は、共通のチップレット行内にない場合であっても、直列輝度シフトレジスタ信号４６を用いて直列接続される。行制御信号４９は、チップレットからチップレットに伝播しない。代替的には、図９に示されるように、共通のチップレット行内のチップレットのみを、直列輝度シフトレジスタ信号４６を用いて直列接続することができる（この場合、データは、チップレットにより制御される独立した列電極の順序に合うように再編成しなければならない。図９の実施形態では、行制御信号４９はチップレットからチップレットに伝播する。図１１に示されるように、電気信号は、基板１０上に直接形成される基板ワイヤ４７を通って伝播し、接続パッド２４を通ってチップレット２０に達することができる。基板ワイヤ４７は、基板１０上での配線及びレイアウトの改善を可能にする。

図８のチップレット配置構成が用いられる場合、表示エリア内のチップレットを接続することができる全ての信号線は、チップレットからチップレットに直線で延びることができる。信号線は、チップレットを通り、配線を改善させることができる。代替的には、図３、図９、及び図１０の実施形態では、信号線のうちの１つ又は複数は、第１の方向で第１のチップレットまで延び、第１のチップレットを通過し、第１の方向とは異なる第２の方向で第２のチップレットに延びることができる。

動作に際して、コントローラーは、画像信号を受信し、ピクセル信号を各チップレットに転送し、行電極を制御するためのタイミング信号を提供する制御信号を用いて、ディスプレイデバイスを駆動する。制御信号は、例えば、クロック信号及びリセット信号を含むことができ、各ピクセルの所望の輝度値に対応するデータ信号（例えば、電荷の形態で）も含むことができる。データ信号は、全てのチップレットが該チップレットに接続された独立した列電極のそれぞれの所望の輝度値に対応するデータ値を有するまで、１つ又は複数の別個の直列接続されたチップレットセット内のチップレットを通じて直列シフトすることができる。データ値がチップレットにロードされると、チップレット列ドライブは、行ドライバが発光するピクセルに対応する行電極をアクティブ化するのと同時に、それらの値を用いて列電極を駆動することができる。このプロセスは、共通に制御されるパッシブマトリックスピクセルグループ内の各ピクセル行が駆動されるまで繰り返される。行制御信号は、各電極行を順次イネーブルすることができる。全てのピクセルがアクティブ化されると、プロセスが繰り返される。

本発明の譲受人に譲渡された同時係属中の出願第１２／３７２，９０６号は、参照により本明細書に援用され、パッシブマトリックスにより制御されるピクセルグループの制御方法について更なる詳細を提供する。本発明の譲受人に譲渡された同時係属中の出願第１２／４２４，０６０号は、参照により本明細書に援用され、チップレット配置構成について更なる詳細を提供し、その一方で、本発明の譲受人に譲渡された同時係属中の出願第１２／３７１，６６６号は、参照により本明細書に援用され、パッシブマトリックスにより制御されるピクセルグループ内でデータ値をシフトさせ、行電極及び列電極を制御するために用いることができる回路についての更なる詳細を提供する。本発明の譲受人に譲渡された同時係属中の出願第１２／４３１，９２５号は、参照により本明細書に援用され、信号のレイアウト及びチップレットベースのディスプレイの配線について更なる詳細を提供する。

本発明は、従来技術に勝るコスト低減をもたらす。例えば、仮に従来のアクティブマトリックスバックプレーンが用いられて、図３の２５６個のピクセル３２を駆動した場合、比較的低い性能及び高価な薄膜半導体バックプレーンが必要になる。本発明は、少数の高性能で安価なチップレットを用いて、ピクセル３０を駆動する。さらに、仮に従来のアクティブマトリックス制御構造が、図３と同数の接続パッドを有するチップレットとともに用いられた場合、図示される２個ではなく、３２個のチップレットが必要になる。

信号は、タイミング（例えば、クロック）信号、データ信号、選択信号、電源接続、又はグラウンド接続を含むことができる。それらの信号はアナログ又はデジタルとすることができ、例えば、デジタルアドレス又はデータ値とすることができる。アナログデータ値は電荷として供給することができる。記憶素子はデジタル（例えば、フリップフロップを含む）か、又はアナログ（例えば、電荷を蓄積するキャパシタを含む）とすることができる。

本発明の様々な実施形態において、基板上に分散配置されるチップレットは同一とすることができる。しかしながら、各チップレットに一意の識別値、すなわちＩＤを関連付けることができる。ＩＤは、チップレットが基板上に配置される前に、又は好ましくは後に割り当てることができ、ＩＤは、基板上のチップレットの相対的な位置を反映することができ、すなわち、ＩＤはアドレスとすることができる。例えば、行又は列において１つのチップレットから次のチップレットにカウント信号を送ることによって、ＩＤを割り当てることができる。別個の行ＩＤ値又は列ＩＤ値を用いることができる。

コントローラーは、チップレットとして実装し、基板に固定することができる。コントローラーは、基板の周辺に配置することができるか、又は基板の外部に配置することができ、従来の集積回路を含むことができる。

本発明の様々な実施形態によれば、チップレットは様々な方法で構成することができ、例えば、チップレットの長い寸法に沿って１行又は２行の接続パッドを用いて構成することができる。信号線及び電気接続は、様々な材料から形成することができ、デバイス基板上での様々な堆積方法を用いることができる。例えば、信号線及び電気接続は、蒸着又はスパッタリングされる金属、例えば、アルミニウム又はアルミニウム合金とすることができる。代替的には、信号線及び電気接続は、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な１つの実施形態では、信号線及び電気接続、又はその両方は、単層内に形成される。

本発明は、大きなデバイス基板、例えば、ガラス、プラスチック又はフォイルを用い、デバイス基板上に複数のチップレットが規則的な配列で配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレットは、そのチップレット内の回路部に従って、かつ制御信号に応答して、デバイス基板上に形成された複数のピクセルを制御することができる。個々のピクセルグループ又は複数のピクセルグループをタイル状の素子上に配置することができ、それらの素子を組み立てて、ディスプレイ全体を形成することができる。

本発明によれば、チップレットは、基板上に分散配置されるピクセル制御素子を提供する。チップレットは、デバイス基板に比べて相対的に小さな集積回路であり、ディスプレイデバイス基板から独立した基板上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタ等の受動構成要素、又はトランジスタ若しくはダイオード等の能動構成要素を含む回路を備える。独立した基板を有するチップレットは、ディスプレイ基板とは別に製造され、その後、ディスプレイ基板に付着される。チップレットは、半導体デバイスを製造する既知のプロセスを用いて、シリコン又はシリコン・オン・インシュレーター（ＳＯＩ）ウェハーを用いて製造されることが好ましい。各チップレットは、その後、デバイス基板に取り付けられる前に分離される。それゆえ、各チップレットの結晶性基部は、チップレットの回路部がその上に配置されるデバイス基板とは別の独立した基板とみなすことができる。それゆえ、複数のチップレットは、デバイス基板とは別であり、かつ互いに別である対応する複数の独立した基板を有する。詳細には、独立した基板は、その上にピクセルが形成される基板とは別であり、独立したチップレット基板の面積は、合わせても、デバイス基板よりも小さい。チップレットは、例えば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板を有することができる。チップレットは１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることがより好ましい。これは、チップレット上に接着剤及び平坦化材料を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて付着することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレットは、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板に接着される。チップレットの表面上の接続パッドを用いて、各チップレットを信号ワイヤ、電力バス及び行電極又は列電極に接続し、ピクセルを駆動する。チップレットは少なくとも４つのピクセルを制御することができる。

チップレットは半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。例えば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレットは、ディスプレイ基板上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッドも必要とする。接続パッドのサイズは、ディスプレイ基板上で用いられるリソグラフィツールの機構サイズ（例えば、５μｍ）、及び配線層に対するチップレットの位置合わせ（例えば、±５μｍ）に基づく。それゆえ、接続パッドは、例えば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。これは、パッドが一般的には、チップレット内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。

パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。それゆえ、一般的には、トランジスタではなく、接続パッドのサイズ及び数が、チップレットのサイズを制限することになる。

基板（例えば、アモルファスシリコン又は多結晶シリコン）上に直接形成される回路よりも高い性能を持った回路部を有する独立した基板（例えば、結晶シリコンを含む）を備えるチップレットを用いることによって、より高い性能を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（例えば、トランジスタ）も有するので、回路部サイズは非常に小さくなり、それによって、チップレットのサイズは、デバイスの制御及び電力供給に必要な接続パッドの数及び間隔によって決めることができる。例えば、Yoon、Lee、Yang及びJang著「A novel use of MEMS switches in driving AMOLED」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）に記述されているように、微小電気機械（ＭＥＭＳ）構造を用いて有用なチップレットを形成することもできる。

デバイス基板はガラスを含むことができ、蒸着又はスパッタリングされる金属、例えば、アルミニウム又は銀から作製される配線層が、平坦化層（例えば、樹脂）上に形成され、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる。チップレットは、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。

本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて用いることができる。詳細には、本発明は、有機又は無機のいずれかのＬＥＤデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、Tang他に対する米国特許第４，７６９，２９２号及びVan Slyke他に対する米国特許第５，０６１，５６９号に開示されるような小分子ＯＬＥＤ又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて用いられる。例えば、多結晶半導体マトリックス内に形成される量子ドットを用いる無機デバイス（例えば、Kahenによる米国特許出願公開第２００７／００５７２６３号において教示される）、有機電荷制御層若しくは無機電荷制御層を用いるデバイス、又はハイブリッド有機／無機デバイスを用いることができる。有機発光ディスプレイ又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターのいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。

本発明は、或る特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の趣旨及び範囲内で変形及び変更を実施できることが理解されるべきである。

５Ａ 断面線
５Ｂ 断面線
１０ 基板
１１ 表示エリア
１２ 列電極
１２Ａ 列電極
１２Ｂ 列電極
１４ 発光材料
１５ 発光ダイオード
１６ 行電極
１６Ａ 行電極
１６Ｂ 行電極
１８ 平坦化層
２０ チップレット
２０Ａ チップレット部分
２０Ｂ チップレット部分
２１ 共通チップレット点
２１Ａ 第１の軸
２１Ｂ 第２の軸
２２ 回路部
２３Ａ チップレット
２３Ｂ チップレット
２３Ｃ チップレット
２３Ｄ チップレット
２４ 接続パッド
２６ 記憶素子
２８ チップレット基板
３０ ピクセル
３２ ピクセル
４０ コントローラー
４２ 直列輝度シフトレジスタ
４４ 直列シフトレジスタ
４６ 直列輝度シフトレジスタ信号
４７ 基板ワイヤ
４８ 行制御シフトレジスタ
４９ 行制御信号
５０ バイア
５２ 列ドライバ
５４ 行ドライバ
５６ 電気接続
７０ 制御信号
７２ 画像信号
１２１ 列電極セット
１２２ 列電極セット

Claims (16)

1. パッシブマトリックスディスプレイデバイスであって、
   （ａ）行及び列に配置され、内部に配置されたピクセルの二次元アレイを含む表示エリアと、第１の層と、第２の層と、前記第１の層における各列内の複数の独立した列電極と、前記第２の層内の複数の行電極と、前記第１の層と前記第２の層との間に配置される発光材料の層とを有する基板であって、前記列電極及び前記行電極は、該列電極と該行電極とが重なる位置にピクセルを形成する、基板と、
   （ｂ）複数のチップレットであって、各チップレットは、前記表示エリア内に配置される１つ又は複数の独立した列電極に関連付けられ前記独立した列電極の別個のサブセットに電気的に接続され、該独立した列電極の別個のサブセットを駆動するとともに、前記行電極のサブセットに電気的に接続され、該行電極のサブセットを駆動して、各ピクセル内の前記発光材料を発光させる、複数のチップレットと、
   を備え、
   （ｃ）各チップレットは、独立した各列電極に対応するピクセル輝度値を或るチップレットから別のチップレットにシフトさせる直列輝度シフトレジスタと、前記対応するピクセル輝度値を用いて、接続された前記独立した列電極のそれぞれを駆動する列ドライバとを含み、
   （ｄ）各チップレットは、接続された対応する各行電極を駆動する行ドライバと、該行ドライバを制御する行制御シフトレジスタとを更に含む、ディスプレイデバイス。
2. 各チップレットは、共通点並びに前記チップレット上の該共通点から異なる方向に延びる第１のチップレット部分及び第２のチップレット部分を有する、請求項１に記載のディスプレイデバイス。
3. 前記チップレットは、「＋」形状を有し、前記第１のチップレット部分は、第１の方向に延びる第１の軸を有し、前記第２のチップレット部分は、前記第１の方向と異なる第２の方向に延びる第２の軸を有する、請求項２に記載のディスプレイデバイス。
4. 前記第１の軸は、前記行方向又は前記列方向に対して平行な方向に延びる、請求項３に記載のディスプレイデバイス。
5. 各チップレット部分上に接続パッドを更に備え、前記第１のチップレット部分上の前記接続パッドは、行電極に接続され、前記第２のチップレット部分上の前記接続パッドは、列電極に接続される、請求項３に記載のディスプレイデバイス。
6. １つのチップレットが、共通行電極の第１のセットに接続された１つ又は複数の第１の独立した列電極（複数の場合もあり）を駆動し、前記チップレットは、前記第１の独立した列電極（複数の場合もあり）とは異なる１つ又は複数の第２の独立した列電極（複数の場合もあり）も駆動し、前記１つ又は複数の第２の独立した列電極（複数の場合もあり）は、前記共通行電極の第１のセットとは異なる共通行電極の第２のセットに接続される、請求項１に記載のディスプレイデバイス。
7. 第１のチップレットが、ピクセルの独立した列電極を駆動し、異なる第２のチップレットが、前記同じピクセルの前記行電極を駆動する、請求項１に記載のディスプレイデバイス。
8. 前記チップレットは、チップレット行及びチップレット列に配置される、請求項１に記載のディスプレイデバイス。
9. 共通のピクセルを駆動する前記チップレットは、異なるチップレット行及び異なるチップレット列にある、請求項８に記載のディスプレイデバイス。
10. 各直列輝度シフトレジスタは、入力及び出力を有し、チップレット行内の最初のチップレットの前記直列輝度シフトレジスタの前記出力は、同じチップレット行内の２番目のチップレットの前記直列輝度シフトレジスタの前記入力に接続される、請求項８に記載のディスプレイデバイス。
11. チップレットは、前記行電極及び前記独立した列電極に対して斜めに配置される、請求項１に記載のディスプレイデバイス。
12. ピクセルに関連付けられた前記行電極及び前記列電極は、２つのチップレットにより駆動される、請求項１１に記載のディスプレイデバイス。
13. 少なくとも１つの行電極は、２つ以上のチップレットに電気的に並列接続される、請求項１に記載のディスプレイデバイス。
14. 各行ドライバは、入力及び出力を有する直列行シフトレジスタを含み、第１のチップレットの前記直列行シフトレジスタの前記出力は、第２のチップレットの前記直列行シフトレジスタの前記入力に接続される、請求項１に記載のディスプレイデバイス。
15. １つ又は複数の信号線を更に備え、該信号線のうちの１つ又は複数は、第１の方向において第１のチップレットに接続し、該第１のチップレットを通過し、前記第１の方向とは異なる第２の方向において第２のチップレットに接続される、請求項１に記載のディスプレイデバイス。
16. 各ピクセルの前記行電極及び前記独立した列電極は、同じチップレットにより駆動される、請求項１に記載のディスプレイデバイス。

Images