JP5395953B2 - 向きを付けられたチップレット及びバスを有するチップレットディスプレイ - Google Patents

Description

本発明はピクセルアレイを制御するための分散し、独立したチップレットを備える基板を有するディスプレイデバイスに関する。

フラットパネルディスプレイデバイスは、コンピューティングデバイスと共に、そしてポータブルデバイスにおいて、そしてテレビのような娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素を表すために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。ピクセル及びサブピクセルは、本明細書で用いられるとき区別されず、単一の発光素子を指す。種々のフラットパネルディスプレイ技術、例えば、プラズマディスプレイ、液晶ディスプレイ、及び発光ダイオード（ＬＥＤ）ディスプレイが知られている。

発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。Tang他に対して２００２年５月７日に発行された特許文献１は、有機ＬＥＤ（ＯＬＥＤ）発光素子のアレイを含む有機ＬＥＤカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷の注入、輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料の中に電流が流れるときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性による。そのようなディスプレイでは、基板を通して（ボトムエミッター）、若しくは封入カバーを通して（トップエミッター）、又はその両方を通して光を放射することができる。

ＬＥＤデバイスは、パターニングされた発光層を備えることができ、材料に電流が通電するときに異なる色の光を放射させるために、そのパターンにおいて異なる材料が用いられる。代替的には、Cokによる「Stacked OLED Display having Improved Efficiency」と題する特許文献２において教示されているように、フルカラーディスプレイを形成するために、カラーフィルターと共に単一の発光層、例えば、白色エミッターを用いることができる。例えば、Cok他による「Color OLED Display with Improved Power Efficiency」と題する特許文献３において教示されているように、カラーフィルターを含まない白色サブピクセルを用いることも知られている。中でも、Miller他に対して２００７年６月１２日に発行された特許文献４は、デバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルター及びサブピクセルと、フィルターを備えていない白色サブピクセルとを含む４色ピクセルと共に、パターニングされていない白色エミッターを用いる設計を開示している例えば。

フラットパネルディスプレイデバイス内のピクセルを制御するための２つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。パッシブマトリックスデバイスでは、基板はいかなる能動電子素子（例えば、トランジスタ）も含まない。行電極アレイ及び別の層内にある直交する列電極アレイが、行電極と列電極との間に形成された発光材料を有する基板上に形成される。行電極と列電極との間の重なり合う交差部は発光ダイオードの電極を形成する。その際、外部ドライバチップが、各行（又は列）に電流を順次に供給し、その間、直交する列（又は行）が、その行（又は列）内の各発光ダイオードを点灯させるのに適した電圧を供給する。それゆえ、パッシブマトリックス設計は、２ｎ個の接続を用いて、ｎ²個の別々に制御可能な発光素子を作製する。しかしながら、異なる電流を用いて一度に起動することができるのはｎ個の発光素子のみである。パッシブマトリックス駆動デバイスにおいても、行（又は列）を順次に駆動する性質によってフリッカーが生じるので、デバイス内に含めることができる行（又は列）の数に制限がある。含める行の数が多すぎる場合には、フリッカーは知覚できるほどになる可能性がある。更に、ディスプレイ内の１つの行全体（又は列全体）を駆動するために必要な電流は問題をはらむ可能性があり、これは、ＰＭ駆動の画像形成以外の予備充電ステップ及び放電ステップのために必要とされる電力が、ＰＭディスプレイの面積が大きくなると支配的になるためである。これらの問題が、パッシブマトリックスディスプレイの物理的なサイズを制限する。

アクティブマトリックスデバイスでは、フラットパネル基板上にコーティングされた半導体材料、例えば、アモルファスシリコン又は多結晶シリコンの薄膜から能動制御素子が形成される。通常、各サブピクセルは１つの制御素子によって制御され、各制御素子は少なくとも１つのトランジスタを含む。例えば、簡単なアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各制御素子は２つのトランジスタ（選択トランジスタ及びパワートランジスタ）と、サブピクセルの輝度を指定する電荷を蓄えるための１つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び電気的に共通に接続された電極を用いる。発光素子の制御は通常、データ信号線、選択信号線、電源接続、及びグラウンド接続を通して提供される。アクティブマトリックス素子は、必ずしもディスプレイには限定されず、基板上に分散配置することができ、空間的な分散制御を必要とする他の用途において用いることができる。アクティブマトリックスデバイスでは、パッシブマトリックスデバイスと同じ数の外部制御線（電源及びグラウンドを除く）を用いることができる。しかしながら、アクティブマトリックスデバイスでは、各発光素子は、制御回路とは別の駆動接続を有し、データ設定のために選択されないときでも、フリッカーが除去されるようにアクティブである。

アクティブマトリックス制御素子を形成する１つの一般的な従来技術の方法は通常、シリコン等の半導体材料の薄膜をガラス基板上に堆積させ、次いでフォトリソグラフィ工程を通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。更に、そのような薄膜デバイスは通常、ガラス基板にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。そのようなアクティブマトリックス設計では、各発光素子は駆動回路への別々の接続を必要とする。

代替的な制御技法を用いるものとして、Matsumura他は、特許文献５において、ＬＣＤディスプレイの駆動に用いられる結晶シリコン基板を記述している。その出願は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。

米国特許第６，３８４，５２９号明細書 米国特許第６，９８７，３５５号明細書 米国特許第６，９１９，６８１号明細書 米国特許第７，２３０，５９４号明細書 米国特許出願公開第２００６／００５５８６４号明細書

従来のパッシブマトリックスディスプレイ設計は、発光素子のサイズ及び数において制限され、ＴＦＴを用いるアクティブマトリックス設計は電気的性能が低く、基板が複雑であるので、これらの問題を克服する、ディスプレイデバイスのための改善された制御方法及びディスプレイ構造が必要とされている。

本発明によれば、
ａ）表示エリアを有する基板と、
ｂ）接続パッドを有する２つ以上の列ドライバーチップレットであって、各列ドライバーチップレットは長軸を有し、前記表示エリア内の前記基板上に配置され、各列ドライバーチップレットの前記長軸は行方向に向けられる、２つ以上の列ドライバーチップレットと、
ｃ）接続パッドを有する１つ又は複数の行ドライバーチップレットであって、各行ドライバーチップレットは長軸を有し、前記表示エリア内の前記基板上に配置され、各行ドライバーチップレットの前記長軸は前記行方向とは異なる列方向に向けられる、１つ又は複数の行ドライバーチップレットと、
ｄ）前記表示エリア上を前記行方向に延在し、前記行ドライバーチップレットのそれぞれにおける接続パッドに接続された第１の共通バスであって、前記列方向に向けられた、１つ又は複数の電気的に接続された第１のバス部分を更に含み、各第１のバス部分はそれぞれの列ドライバーチップレットの接続パッドに電気的に接続されている、第１の共通バスと、
を備える、ディスプレイデバイスが提供される。

本発明の利点は、異なる向きを有する行ドライバーチップレット及び列ドライバーチップレットを設けることによって、バスに必要とされる表示エリアが低減し、それによって放射エリアが増大し、バス配線が改善することである。さらなる利点は、バスを単一の層内に配線し、製造ステップを低減することができることである。

本発明の一実施形態による６つのピクセルグループを有する基板の平面図であり、各ピクセルグループが別個の行ドライバーチップレット及び別個の列ドライバーチップレットを備える。 本発明の一実施形態による６つのピクセルグループを有する基板の平面図であり、各ピクセルグループが別個の列ドライバーチップレットを備え、ピクセルグループのうちの３つが共通の行電極及び行ドライバーチップレットを共有する。 本発明の一実施形態による４つのピクセルグループを有する基板の平面図であり、各ピクセルグループが別個の行ドライバーチップレットを備え、ピクセルグループの対が行ドライバーチップレットを共有する。 本発明の一実施形態による、共通バス及び貫通バスを有する行ドライバーチップレット及び列ドライバーチップレットの概略図である。 本発明の代替的な実施形態による、共通バスを有する行ドライバーチップレット及び列ドライバーチップレットの概略図である。 本発明の一実施形態による１２個のピクセルグループを有する基板の平面図であり、各ピクセルグループが、垂直方向に交互の鏡像レイアウトで配列された別個の行ドライバーチップレット及び別個の列ドライバーチップレットを備える。 本発明の一実施形態による４つのピクセルグループを有する基板の平面図であり、各ピクセルグループが、垂直方向及び水平方向に交互の鏡像レイアウトで配列された別個の行ドライバーチップレット及び別個の列ドライバーチップレットを備える。 本発明の一実施形態による、図６Ａにおいて配列されているような共通バス及び貫通バスを有する行ドライバーチップレット及び列ドライバーチップレットの概略図である。 本発明の一実施形態による行ドライバーチップレットの部分断面図である。 本発明の一実施形態による列ドライバーチップレットの部分断面図である。 本発明の一実施形態による、ピクセルグループ、グループ行電極及びグループ列電極、行ドライバーチップレット並びに列ドライバーチップレットを有する基板部分の平面図である。 本発明の一実施形態による、４つのピクセルグループ、グループ行電極及びグループ列電極、行ドライバーチップレット並びに列ドライバーチップレットを有する基板部分の平面図である。 本発明の一実施形態による、長軸が示されたチップレットの平面図である。 本発明の代替的な実施形態による、共通バス及び貫通バスを有する行ドライバーチップレット及び列ドライバーチップレットの概略図である。

図面内の種々の層及び素子は大きく異なるサイズを有するので、図面は縮尺通りではない。

図１を参照すると、本発明の１つの実施形態では、ディスプレイデバイスが、表示エリア１１を有する基板１０を備える。接続パッド２４を有する２つ以上の列ドライバーチップレット２０Ａが表示エリア１１内の基板１０上に配置され、接続パッド２４を有する１つ又は複数の行ドライバーチップレット２０Ｂも表示エリア１１内の基板１０上に配置される。図１１に示すように、列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂはそれぞれ長軸６０及び短軸６２を有する。通常、列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂは、２つの対向する辺が他方の２つの辺よりも長い長方形であり、長寸法及び短寸法を有する物理的に高いアスペクト比のチップレットとなっている。チップレットの長軸６０は長寸法にあり、チップレットの短軸６２は短寸法にある。各列ドライバーチップレット２０Ａの長軸６０は行方向に向けられる。各行ドライバーチップレット２０Ｂの長軸６０は行方向とは異なる列方向に向けられる。本発明の１つの実施形態では、行方向及び列方向は直交している。本発明の別の実施形態では、表示エリア１１は長方形であり、行方向は表示エリア１１の１つの辺に平行であり、列方向はその１つの辺に隣接した表示エリア１１の辺に平行である。

複数の行電極１６が表示エリア１１内の基板１０上に形成され、行方向に延在し、複数の列電極１２が表示エリア１１内の基板上１０上に形成され、行方向と異なる列方向に延在する。行方向及び列方向は任意に指定され、交換することができる。行電極１６及び列電極１２は重なり合ってピクセル３０を形成する。通常、行方向は列方向に直交し、ピクセル３０は基板１０上に規則的なアレイを形成する。本発明の種々の実施形態では、行電極１６及び列電極１２を相互に排他的なグループに分解し、相互に排他的で別個に制御可能なピクセル３０のグループ３２を形成することができる。図１に示すように、各ピクセルグループ３２は、１つの列ドライバーチップレット２０Ａ及び１つの行ドライバーチップレット２０Ｂによって駆動することができる。列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂは各ピクセルグループ３２内のピクセル３０のパッシブマトリックス制御されたアレイを実装することができる。本開示では、行電極１６は共通であり、行ドライバーチップレット２０Ｂに接続されていると仮定される。同様に、列電極１２は独立しており、列ドライバーチップレット２０Ａに接続されている。ここでも、実際の指定は任意であり、本発明の他の実施形態において、行ドライバー及び列ドライバー並びに行電極及び列電極は交換することができる。本発明の代替的な実施形態では、ピクセルグループ３２は共通の行電極１６を共有することができる。図２に示すように、デバイスが行ドライバーチップレット２０Ｂよりも多くの列ドライバーチップレット２０Ａを用いるように、１つの行ドライバーチップレット２０Ｂを用いて行を駆動することができる。本発明の異なる実施形態では、図３に示すように、デバイスが列ドライバーチップレット２０Ａよりも多くの行ドライバーチップレット２０Ｂを用いるように、ピクセルグループ３２が行電極１６及び行ドライバーチップレット２０Ｂを共有することができ、行電極を共有する行ドライバーチップレット２０Ｂは平行に接続されている。

列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂはバスを通じて電気的に相互接続されている。バスは基板１０上に形成される電気導体であり、表示エリア１１内の種々のチップレット２０Ａ及び２０Ｂにおける接続パッド２４を、コントローラー６４（図１に示される）等の外部デバイスに電気的に接続する。このとき、チップレット２０Ａ、２０Ｂ内の回路部を接続パッド２４に電気的に接続してデバイスを動作させることができる。例えば、金属又は金属酸化物、例えばアルミニウム、銀若しくは他の金属若しくは金属合金、又はインジウムスズ酸化物、アルミニウム亜鉛酸化物若しくは他の金属酸化物を蒸着又はスパッタリングすることによって、電流を導通するバスを形成することができる。バスは、例えば、従来技術において既知のマスク又はフォトリソグラフィ法を用いることによってパターニングすることができる。バスはそれぞれ、個々の導体（例えばワイヤー）又は導体グループとすることができ、例えば制御信号、電力信号又はグラウンド信号を導通することができる。

図４を参照すると、本発明に有用な種々の実施形態において種々のバスが示されている。図４では、表示エリア上に連続的に延在する共通バスが、列ドライバーチップレット２０Ａの長軸に平行な行方向に形成されている。表示エリア上を行方向に延在するさらなる行ドライバーバス４４が、行内の行ドライバーチップレット２０Ｂのそれぞれにおける接続パッド２４に接続されている。そのような行ドライバーバス４４は、行内の行ドライバーチップレット２０Ｂのそれぞれを電気的に接続するが、列ドライバーチップレット２０Ａには接続していないため、共通バスではない。

表示エリア上を行方向に延在する第１の共通バス４０Ａは、列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂのそれぞれの上の接続パッド２４に電気的に接続され、行ドライバーチップレット２０Ｂのそれぞれの上を行方向に通過する。代替的に、図１２に示すように、第１の共通バス４０Ａは行ドライバーチップレット２０Ｂのそれぞれの下を通り、チップレットの下部に配置された接続パッド２４に接続することができる。第１の共通バス４０Ａは行ドライバーチップレット２０Ｂに電気的に接続することができ、行ドライバーチップレット２０Ｂにおいて、バス４０Ａは接続パッド２４を通じて行ドライバーチップレット２０Ｂの上又は下を通る。図４に戻ると、第１の共通バス４０Ａは、列方向に向けられ、第１の共通バス４０Ａに電気的に接続された１つ又は複数の第１のバス部分４０Ｂを更に備え、各第１のバス部分４０Ｂは列ドライバーチップレット２０Ａのそれぞれの接続パッド２４に電気的に接続されている。表示エリア上を行方向に延在する、第１の共通バス４０Ａに類似した第２の共通バス４２Ａが、行ドライバーチップレット２０Ａ、２０Ｂのそれぞれのにおける接続パッド２４に電気的に接続され、行ドライバーチップレット２０Ｂのそれぞれの上又は下を行方向に通る。第２の共通バス４２Ａは行ドライバーチップレット２０Ｂに接続することができ、行ドライバーチップレット２０Ｂにおいて、バス４２Ａは接続パッド２４を通じて行ドライバーチップレット２０Ｂの上又は下を通る。第２の共通バス４２Ａは、列方向に向けられ、第２の共通バス４２Ａに電気的に接続された１つ又は複数の第２のバス部分４２Ｂを更に備え、各第２のバス部分４２Ｂは、列ドライバーチップレット２０Ａの、第１のバス部分４０Ｂが電気的に接続されている側と反対の列ドライバーチップレット２０Ａの側から列ドライバーチップレット２０Ａのそれぞれの接続パッド２４に電気的に接続されている。このため、１つの共通バス（例えば４０Ａ、４０Ｂ）が行ドライバーチップレット２０Ｂの一方の側で列ドライバーチップレット２０Ａに電気的に接続され、別の共通バス（例えば４２Ａ、４２Ｂ）が行ドライバーチップレット２０Ｂの反対側で異なる列ドライバーチップレット２０Ａに電気的に接続されている。共通バスとは、全てのチップレットに直接接続されたバスである。共通バス（例えば４０Ａ、４２Ａ）は、表示エリア上に連続して形成することができる。バスワイヤーは通常最高の導電性を有し、バス内に抵抗過熱を生じることなく最も大きな電流量を導通することができるので、電力信号及びグラウンド信号は、共通バスに特によく適している。制御線又はクロック線も、必須ではないが全てのチップレットに接続することができる。第１の共通バス４０Ａと第２の共通バス４２Ａとの間に行ドライバーバス４４を配置することができる。行ドライバーバス４４も表示エリアにわたって連続することができるが、チップレットを通じて他の接続パッド２４及びチップレットに間接的に電気的に接続することもできる。この構成によって、共通バスは全てのチップレットに直接接続することができ、行ドライバーバス４４は、共通層、例えば配線層、バス層又は金属層において行ドライバーチップレット２０Ｂに接続することができる。

本発明の利点は、バスは、単一の共通層において配線及び形成するのをより簡単にすることができ、それでもチップレットのそれぞれを共通バスで直接接続することができることである。そのような共通層によって製造ステップが低減する。直接バス接続によって、導電性の改善がもたらされる。共通層にさらなるバスを形成して、種々の形で行ドライバーチップレットと電気的に相互接続することができる。

接続パッド２４が行電極１６及び列電極１２に対称的に電気接続することを容易にするために、本発明の１つの実施形態では、第１の共通バス４０Ａ又は第２の共通バス４２Ａは行ドライバーチップレットの中央接続パッドに接続されている。存在する場合、行ドライバーバス４４も、チップレット２０Ｂ上の中央接続パッドに接続することができる。一行に奇数の接続パッドが存在する場合、中央接続パッドはチップレット上の接続パッド２４の行の真ん中の接続パッドである（例えば１組の７つの接続パッドにおける４番目の接続パッド）。代替的に、チップレットに偶数の接続パッドが存在する場合、中央接続パッドは、チップレット上の接続パッド２４の行の真ん中に最も近い２つの接続パッド（例えば１組の８つの接続パッドにおける４番目及び５番目の接続パッド）のうちのいずれかである。本発明の図は、各チップレット内の接続パッドの単一の行を示しているが、本発明はそのような実施形態には限定されない。複数行、例えば２行の接続パッドを用いることができる。このとき、中央接続パッドはチップレットの長さ方向におけるチップレットの真ん中のパッド又は真ん中に最も近いパッドのいずれかである。本発明の一実施形態では、第１の共通バス４０Ａと第２の共通バス４２Ａとの間に行ドライバーバス４４を配置して、第１の共通バス４０Ａ及び第２の共通バス４２Ａが列ドライバーチップレット２０Ａに接続するのを容易にし、バスが単一の層内に形成されることを可能にする。

本発明の種々の実施形態によれば、表示エリア内に他のバスを形成することができる。貫通バスとは、基板上に形成され、チップレット上の第１の接続パッドに接続し、チップレットを第２の接続パッドまで貫通し、そして基板上に形成されたバス線に再接続されるバスである。このため、貫通バスは一連のバスセグメント、接続パッド及び異なる物理セグメントを有する電気的に連続したバスを形成するチップレット接続を含む。本発明の一実施形態によれば、第１の貫通バス４６は表示エリア上を行方向に延在し、第１の接続パッド２４において列ドライバーチップレット２０Ａに接続し、列ドライバーチップレット２０Ａを貫通し、別の貫通バスセグメント４６Ａへの列ドライバーチップレット２０Ａの第２の接続パッド２４に接続する。そして、貫通バス４６は基板１０上を別の列ドライバーチップレット２０Ａまで連続し、該列ドライバーチップレット２０Ａを貫通することができる。同様に、第２の貫通バス４８が、表示エリア１１上を列方向に延在し、第１の接続パッド２４において行ドライバーチップレット２０Ｂに接続し、行ドライバーチップレット２０Ｂを貫通して、行ドライバーチップレット２０Ｂの第２の接続パッド２４に接続する。貫通バスによって、バスが他のバス、特に表示エリア１１内で連続している共通バスと直交する方向に表示エリアを横切って延在することが可能になる。貫通バス４８は、例えば、表示エリアにわたって、第１の共通バス４０Ａ及び第２の共通バス４２Ａと直交する方向に信号を送る。貫通バス（例えば４６、４８）は、その長軸が貫通バスの方向と直交するように向けられたチップレットにも接続することができる。例えば、図４に示すように、貫通バス４８はチップレット２０Ａ上の接続パッド２４に接続することができる。貫通バス（例えば４６、４８）はバスの全てへの電気接続も可能にする。すなわち、貫通バス４６、４８は全てのチップレットを共通信号に電気的に接続することができる。例えば、貫通バス４８は、チップレット２０Ａ上の接続パッド２４を通じて貫通バス４６に電気的に接続することができる。代替的に、図１２に示すように、貫通バス４６は第１のチップレットから現れ、第２のチップレットに接続することなく第２のチップレットの上又は下を通り、そして他方の側で第３のチップレットに接続することができる。例えば、貫通バス４８は（チップレット２０Ａに接続することなく）チップレット２０Ａの上を通り、チップレット２０Ａのいずれの側でも行ドライバーチップレット２０Ｂに接続することができ、列ドライバーチップレット２０Ａにおける対応する接続パッドの必要性がなくなる。

図５を参照すると、列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂは貫通バスなしで接続することもできる。例えば、チップレット２０Ａ内の信号は電気チップレット接続４７で行ドライバーチップレット２０Ｂに接続することができる（逆も同様である）。電気チップレット接続４７は、一直線とすることもできるし、一直線でない直線からなる経路とすることもできるし、曲線経路とすることもできる。列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂの中心は、（図４に示すように）共通線となるように向けることができる。代替的に、図１、図２、図３及び図５に示すように、列ドライバーチップレットの中心は行ドライバチップレットの中心から水平方向にオフセットすることができる。

本発明の１つの実施形態では、例えば図１、図２及び図３に示すように、列ドライバーチップレット２０Ａは、行ドライバーチップレットのように規則的に分散して規則的アレイにすることができる。代替的な実施形態では、ピクセル及びそれらが制御しているチップレットの交互のグループが、行方向若しくは列方向又は双方向において互いの鏡像として形成される。例えば図６を参照すると、ピクセルグループの第２の行は第１の行の鏡像である。同様に、ピクセルグループの第４の行及びそれらの制御しているチップレットが第３の行からの鏡像である。図６Ｂを参照すると、行及び列の双方において、ピクセルグループ及びチップレットコントローラーは交互の行及び交互の列において鏡像として形成されている。図７は、図６Ａに対応する、列方向における近傍ピクセルグループの鏡像であるピクセルグループのバスレイアウトのより詳細な図である。そのような構成では、列方向における貫通バス（例えば貫通バス４８）は、各行ドライバーチップレット２０Ｂ間で２つの列ドライバーチップレット２０Ａに接続することもできるし、各行ドライバーチップレット２０Ｂ間で２つの列ドライバーチップレット２０Ａの上又は下を通ることもできる。同様に、第１の共通バス部分４０Ｂ及び第２の共通バス部分４２Ｂはそれぞれ２つのチップレット２０Ａに接続することができる。貫通バス４６はチップレット間で接続パッド２４に接続されたバスセグメント４６Ａ、４６Ｂを含む。本発明の１つの実施形態では、２つの貫通バス４６について、（図面の上部に示すように）チップレット間に別個のバスセグメント４６Ａ、４６Ｂが用いられる。別の実施形態では、１つのバスセグメント４６Ａが用いられ、近傍のチップレットは短いチップレット間接続４６Ｃを通じて貫通バスを共有する。

交互の鏡像においてピクセルグループを形成することは、均一性に関する潜在的な問題に対処する１つの方法である。行電極及び列電極は完全には導通していないので、行電極及び列電極において何らかの電圧降下が生じ、結果として駆動チップレットからより遠いピクセルの輝度が低下する。ピクセルグループ及びチップレットを交互の鏡像に形成することによって、チップレットから最も遠いピクセルはチップレットから最も近いピクセルの隣りに配置されない。したがって、輝度変化がより漸進的なものとなり、より明るいピクセルがより暗いピクセルの直接近傍にあることがなくなるので、行電極又は列電極の電圧降下に起因するピクセル輝度の変化の知覚可能性が低減する。

外部コントローラー６４（図１）が、列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂへの共通バス４２Ａ及び貫通バス４６に信号を与える。列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂは、行電極１６及び列電極１２に電流を与える回路部を備える。行電極１６と列電極１２との間に形成された発光材料１４（図８、図８Ｂ）を通って電流が流れ、発光材料１４を発光させる。行電極１６と列電極１２との間に形成された発光材料１４（図８、図８Ｂ）を通って電流が流れ、発光材料１４が発光する。各列電極１２にデータが提供されている間、コントローラー６４並びに列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂは各電極行１６に順次電流を与え、それによって各ピクセルグループ３２内のピクセル３０の１つの行が、列電極１２によって提供された電流に従って同時に発光するようにする。各ピクセルグループ３２内のピクセル３０の各行が、十分明るく、かつ多くの場合にフリッカーを防ぎ、ディスプレイ１１内のピクセル３０に知覚可能な画像を提供するのに十分な光を発するべきである。

本発明の一実施形態では、行電極１６及び列電極１２は別個の層内に形成することができ、各ピクセルグループ３２は、列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂに対応する行ドライバーチップレット及び列ドライバーチップレットによって制御されたパッシブマトリックス制御を有することができる。本発明によれば、行電極１６及び列電極１２が重なり合うことによって形成されたピクセル３０は、別個の列ドライバーチップレット２０Ａによって制御されたピクセルグループ３２に分割される。行ドライバーチップレット２０Ｂは、行電極１２と同様に、ピクセルグループ３２間で共有することができる。

行電極１６及び列電極１２の更に詳細な説明が図９において見出される。基板１０上に形成された行電極１６及び列電極１２は重なり合って、ピクセルグループ３２を規定するピクセル３０を形成する。列ドライバーチップレット２０Ａが、列ドライバーチップレット２０Ａ上に形成された接続パッド２４を通じて列電極１２に電気的に接続する。この実施形態では、行ドライバーは、行ドライバーチップレット２０Ｂ上に形成された接続パッド２４を通じて行電極１６に電気的に接続された行ドライバーチップレット２０Ｂである。

図８Ａは、図９に示すデバイスの一実施形態の断面８Ａ−８Ａ’である。図８Ａを参照すると、ディスプレイ基板１０とは別個のチップレット基板２８を有する列ドライバーチップレット２０Ａが基板１０に接着され、接着層１８で埋め込まれる。列ドライバーチップレット２０Ａは回路部２２を含む。列ドライバーチップレット２０Ａは行ドライバーチップレット２０Ｂと異なる回路部を有することができる。例えば、列ドライバーチップレット２０Ａは列ドライバーを実装することができ、行ドライバーチップレット２０Ｂ（図８Ｂ）は行ドライバーを実装することができる。列電極１２は、チップレット２０Ａ上に形成された接続パッド２４に電気的に接続されている。列電極１２上に発光材料１４が配置され、発光材料１４上に行電極１６が形成される（行電極１６がチップレット２０Ａ上に示されるが、明確にするために図９から対応する行電極が省かれている）。発光材料１４は、発光材料１４の複数の層、並びに有機発光ダイオード及び無機発光ダイオードの技術分野において既知の種々の電荷制御層を含むことができる。電極１２、１６及び発光材料１４は発光ダイオード１５を形成する。図８Ｂは、図９に示すデバイスの一実施形態の断面８Ｂ−８Ｂ’である。図８Ｂを参照すると、別個のチップレット基板２８を有する行ドライバーチップレット２０Ｂが基板１０に接着され、接着層１８で埋め込まれる。行ドライバーチップレット２０Ｂは、列ドライバーチップレット２０Ａの回路部とは異なることができる回路部２２を備える。行電極１６はビア５０を通じて、行ドライバーチップレット２０Ｂ上に形成された接続パッド２４に電気的に接続されている。図８Ａの列電極１２及び行電極１６の双方に重なったエリアはピクセル３０を形成し、ピクセル３０は、接続パッド２４を通じて列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂによって、電流が行電極１６及び列電極１２から発光材料１４内を通され、列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂ内のチップレット回路部２２によって制御されるときに発光することができる。

本発明は、トップエミッター構成及びボトムエミッター構成の双方において用いることができる。一方、図８Ａ及び図８Ｂに示すように、チップレット（２０Ａ、２０Ｂ）は行電極１６及び列電極１２の下の層に配置され、基板１０上の空間を占めている。更に、ワイヤーがチップレット（２０Ａ、２０Ｂ）と、行電極１２と、列電極１６（図示せず）とを接続し、電極間のさらなる空間を占めている。このため、デバイスの発光エリアが増大するようにトップエミッター構成を優先することができる。

図１０は、４つのピクセルグループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄの上面図であり、各ピクセルが独立した行電極１６及び列電極１２、並びに別個の列ドライバーチップレット２０Ａ、２１Ａ、２３Ａ、２５Ａ及び行ドライバーチップレット２０Ｂ、２１Ｂ、２３Ｂ、２５Ｂを有する。チップレット接続パッド２４が示されるが、チップレット（２０Ａ、２１Ａ、２３Ａ、２５Ａ、２０Ｂ、２１Ｂ、２３Ｂ、２５Ｂ）間又は接続パッド２４と電極１６、１２との間の接続ワイヤーは一切示されない。この図では、ピクセルグループ３２Ａは列ドライバーチップレット２０Ａ及び行ドライバーチップレット２０Ｂによって制御される。ピクセルグループ３２Ｂはドライバーチップレットコントローラー２１Ａ及び行ドライバーチップレット２１Ｂによって制御される。ピクセルグループ３２Ｃはドライバーチップレットコントローラー２３Ａ及び行ドライバーチップレット２３Ｂによって制御される。ピクセルグループ３２Ｄはドライバーチップレットコントローラー２５Ａ及び行ドライバーチップレット２５Ｂによって制御される。ピクセルグループ内又は基板上のチップレットの相対的なロケーションは、グループ列電極が適切に列ドライバーチップレット接続され、かつグループ行電極が適切に行ドライバーチップレット接続されている限り重大でない。

行をスキャンすることによって制御される任意のピクセルアレイにおいて、フリッカーが問題となる。通常、パッシブマトリックスディスプレイデバイスは、約１００行に制限される。それよりも多くの行が含まれる場合、ドライバーは知覚可能なフリッカーを防ぐのに十分高速に行を循環することができない。対照的に、本発明は、電極をはるかに高速なレートで制御することができるように電極の長さを大幅に低減するという利点を提供する。更に、別個に制御されるピクセルグループを形成することによって、複数の行を同時にイネーブルにし、順次駆動される行の数を大幅に低減することができる。したがって、本発明を用いて、より優れた画像品質をもたらす非常に大きなピクセルアレイを構築することができる。基板上に（通常高温で）アクティブマトリックス薄膜トランジスタを構築する必要がないので、製造コストを大幅に低減し、より多岐にわたる基板材料、例えばフレキシブルプラスチック基板を用いることができる。上述したようにチップレットを配列することによって、共通バスを単一配線層内でチップレットに接続することができる。

本発明は、従来技術よりも低減されたコストをもたらす。従来、アクティブマトリックスの背面は、比較的低性能で高価な薄膜半導体材料を用いていた。行ドライバーチップレットは、列ドライバーチップレットと同じ数の接続パッドも、接続パッドの同じレイアウトも有する必要がない。更に、行ドライバーチップレットが駆動する行の数は列ドライバーチップレットが駆動する列の数と同じである必要がない。行ドライバーチップレット及び列ドライバーチップレットは、それらが対応する行電極又は列電極に電気的に接続されている限り、多岐にわたるロケーションに配置することができる。ロケーションは一般に、チップレットへの電気接続のための配線経路を提供するように、かつ用いられる製造プロセスに適した必要な位置決め公差でチップレットを互いに離間するように選択される。更に、行ドライバーチップレットの技術、プロセス又は構築は、列ドライバーチップレットの技術、プロセス又は構築と異なることができる。構築とは、行ドライバーチップレット及び列ドライバーチップレットを構築するのに用いられるプロセス限界、材料及び製造プロセスを意味する。例えば、或るチップレットはデジタルの設計、プロセス及び材料を用いることができ、別のチップレットはアナログを用いることができる。代替的に、或るチップレットは比較的高電圧の設計、プロセス及び材料を用いることができ、別のチップレットは比較的低電圧を用いることができる。また、或るチップレットは半導体基板材料又はドーピング（例えばｎドーピング又はｐドーピング）を用いることができ、別のチップレットは異なる材料又はドーピングを用いることができる。チップレットは異なる回路図を用いることもできる。

本発明のさらなる実施形態では、チップレット接続パッドは行電極又は列電極に直接接続することができる。しかしながら、そのような接続によって、チップレットが必要以上に大きくなる可能性がある。接続パッドは配線により行電極に接続することができる。ビアを用いて或る配線層から別の配線層又は接続パッドへ接続することができ、ビアは、例えば列電極間に形成され、列電極との短絡を回避する。接続パッドを行電極及び列電極に電気的に接続するのにかなりの配線が必要となる可能性があるので、トップエミッター構成を優先することができる。トップエミッター構成では、トップ電極は透明であり、ボトム電極は反射性とすることができる。基板は不透明とすることもできる。ディスプレイデバイスは、表示エリア内の基板上に分散された、複数の行ドライバーチップレット及び別個の複数の列ドライバーチップレットを備えることができる。

チップレットは、チップレットの長軸に沿って、接続パッドの単一の行又は複数の行を有することができる。行ドライバーチップレット内の回路は、列ドライバーチップレット内の回路部とは異なることができる。詳細には、行ドライバーは、データレートが低い非常に簡単な回路を用いることができるが、列ドライバーに比べて、大きな電流を切り替えることができる。更に、行ドライバーチップレットによって制御される行の数は、列ドライバーチップレットによって駆動される列の数とは異なることができる。それゆえ、異なるドライバーでは異なる回路を用いることもできるし、異なるドライバーを作製するために異なる製造工程又は技術を用いることさえできる。

チップレットは、バス又は複数のバス（明確にするために図には示されていない）を通じて外部コントローラーに接続することができる。バスは、シリアルバス、パラレルバス又はポイントツーポイントバスとすることができ、デジタル又はアナログとすることができる。シリアルバスとは、データが１つのチップレットから、電気的に分離された電気接続における次のチップレットに再送信されるバスである。パラレルバスとは、電気的に共通の電気接続におけるチップレットの全てにデータが同時にブロードキャストされるバスである。バスはチップレットに接続され、電力信号、グラウンド信号、データ信号又は選択信号等の信号を提供する。１つ又は複数のコントローラーに別個に接続された２つ以上のバスを用いることができる。

動作時に、コントローラーが、ディスプレイデバイスの要求に従って情報信号を受信及び処理し、処理済みの信号及び制御情報を１つ又は複数のバスを通してデバイス内の各チップレットに送信する。処理済みの信号は、関連する行ドライバーチップレット及び列ドライバーチップレットに対応する発光ピクセル素子毎の輝度情報を含む。輝度情報は、各発光ピクセル素子に対応するアナログ記憶素子又はデジタル記憶素子内に格納することができる。その後、チップレットは、そのチップレットが接続される行電極及び列電極を順次に起動する。或るピクセルのための行電極及び列電極の両方が起動されるときに、行電極及び列電極によって画定されるそのピクセルを通って電流が流れ、光を放射することができる。通常、一度に全てのグループ列電極及び１つの行電極を起動することによって、ピクセルグループ内の行電極の各グループ内の行電極が同時に起動される（逆もまた同様である）。列電極を制御して、その行内のピクセル毎に望まれる個々の輝度を与える。その後、第２の行が選択され、全ての行が起動され、全てのピクセルが光を放射するまで、この過程が繰り返される。その後、この過程を繰り返すことができる。別々のピクセルグループは独立して機能することができる。「行」及び「列」の指示は任意であり、行電極及び列電極の機能及び相対位置は入れ替えることができることに留意されたい。

ディスプレイデバイス内の別々の行（又は列）を順次に起動することによって、フリッカーを引き起こす可能性があるが、独立して制御される複数のピクセルグループを用いることによって、別々に制御される各ピクセルグループ内の行又は列の数が少なくなる。ピクセルグループは同時に起動されるので、フリッカーを大幅に削減することができる。更に、グループ行電極及びグループ列電極は１つのピクセルグループ内でのみ接続されるので、グループ行電極及びグループ列電極は短くすることができ、電極のキャパシタンス及び抵抗を小さくし、チップレット内の高電力駆動回路部の必要性を小さくすることができ、ディスプレイの電力消費が低減される。それゆえ、各ピクセル行（又は列）が光を放射する時間部分が長くなり、フリッカーが減少し、所望の輝度における電流密度が減少する。

バスは、タイミング（例えば、クロック）信号、データ信号、選択信号、電源接続、又はグラウンド接続を含む、種々の信号を供給することができる。それらの信号はアナログ又はデジタルとすることができ、例えば、デジタルアドレス又はデータ値とすることができる。アナログデータ値は電荷として供給することができる。記憶レジスターはデジタル（例えば、フリップフロップを含む）とすることもできるし、アナログ（例えば、電荷を蓄積するためのキャパシタを含む）とすることもできる。

コントローラーは、チップレットとして実装し、基板に固定することができる。コントローラーは、基板の周辺に配置することもできるし、基板の外部に配置することもでき、従来の集積回路内に実装することができる。

本発明の種々の実施形態によれば、チップレットは種々の方法で構成することができ、例えば、チップレットの長い寸法に沿って１行又は２行の接続パッドを用いて構成することができる。相互接続バス及びワイヤは、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができる。例えば、相互接続バス及びワイヤは、蒸着又はスパッタリングされる金属、例えば、アルミニウム又はアルミニウム合金とすることができる。代替的には、相互接続バス及びワイヤは、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な１つの実施形態では、相互接続バス及びワイヤは単層内に形成される。

本発明は、大きなデバイス基板、例えば、ガラス、プラスチック又は箔を利用し、デバイス基板上に複数のチップレットが規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレットは、チップレット内の回路部に従って、かつ制御信号に応答して、デバイス基板１０上に形成された複数のピクセルを制御することができる。個々のピクセルグループ又は複数のピクセルグループをタイル状の素子上に配置することができ、それらの素子を組み立てて、ディスプレイ全体を形成することができる。

本発明によれば、チップレットは、基板上に分散配置されるピクセル制御素子を提供する。チップレットは、デバイス基板に比べて相対的に小さな集積回路であり、独立した基板上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む回路を備える。チップレットは、ディスプレイ基板とは別に製造され、その後、ディスプレイ基板に取り付けられる。チップレットは、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコン・オン・インシュレーター（ＳＯＩ）ウェハーを用いて製造されることが好ましい。各チップレットは、その後、デバイス基板に取り付けられる前に分離される。それゆえ、各チップレットの結晶性基部は、チップレットの回路部がその上に配置されるデバイス基板とは別の基板と見なすことができる。それゆえ、複数のチップレットは、デバイス基板とは別であり、かつ互いに別である対応する複数の基板を有する。詳細には、独立した基板は、その上にピクセルが形成される基板とは別であり、独立したチップレット基板の面積は、合わせても、デバイス基板より小さい。チップレットは、例えば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板を有することができる。チップレットは１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることが更に好ましい。これは、チップレット上に接着剤及び平坦化材料を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレットは、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板に接着される。チップレットの表面上の接続パッドを用いて、各チップレットを信号ワイヤ、電力バス及び行電極又は列電極に接続し、ピクセルを駆動する。チップレットは少なくとも４つのピクセルを制御することができる。

チップレットは半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。例えば、最現在の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレットは、ディスプレイ基板上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッドも必要とする。接続パッドのサイズは、ディスプレイ基板上で用いられるリソグラフィツールの機構サイズ（例えば、５μｍ）、及び配線層に対するチップレットの位置合わせ（例えば、±５μｍ）に基づくことができる。それゆえ、接続パッドは、例えば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。したがって、パッドは一般的に、チップレット内に形成されるトランジスタ回路部よりも著しく大きくなる。

パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。

基板（例えば、アモルファスシリコン又は多結晶シリコン）上に直接形成される回路よりも高い性能の回路部を有する独立した基板（例えば、結晶シリコンを含む）を備えるチップレットを利用することによって、より高い性能を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（例えば、トランジスタ）も有するので、回路部サイズははるかに小さくなる。例えば、Yoon、Lee、Yang及びJang著「A novel use of MEMS switches in driving AMOLED」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）において記述されているように、微小電気機械（ＭＥＭＳ）構造を用いて有用なチップレットを形成することもできる。

デバイス基板はガラスを含むことができ、蒸着又はスパッタリングされる金属又は金属合金、例えば、アルミニウム又は銀から作製される配線層が、平坦化層（例えば、樹脂）上に形成され、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる。チップレットは、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。

本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて利用することができる。詳細には、本発明は、有機又は無機いずれかのＬＥＤデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、Tang他に対して１９９８年９月６日に発行された米国特許第４，７６９，２９２号及びVan Slyke他に対して１９９１年１０月２９日に発行された米国特許第５，０６１，５６９号において開示されているような小分子ＯＬＥＤ又はポリマーＯＬＥＤから構成されたフラットパネルＯＬＥＤデバイスにおいて利用される。例えば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス（例えば、Kahenによる米国特許出願公開第２００７／００５７２６３号において教示される）、及び有機若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機／無機デバイスを利用することができる。有機又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。

本発明は、特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の精神及び範囲内で変形及び変更を実施できることが理解されるべきである。

８Ａ、８Ａ’ 断面
８Ｂ、８Ｂ’ 断面
１０ 基板
１１ 表示エリア
１２ 列電極
１４ 発光材料
１５ 発光ダイオード
１６ 行電極
１８ 接着層
２０Ａ 列ドライバーチップレット
２０Ｂ 行ドライバーチップレット
２１Ａ ドライバーチップレットコントローラー
２１Ｂ 行ドライバーチップレット
２２ 回路部
２３Ａ ドライバーチップレットコントローラー
２３Ｂ 行ドライバーチップレット
２４ 接続パッド
２５Ａ ドライバーチップレットコントローラー
２５Ｂ 行ドライバーチップレット
２８ 基板
３０ ピクセル
３２ ピクセルグループ
３２Ａ ピクセルグループ
３２Ｂ ピクセルグループ
３２Ｃ ピクセルグループ
３２Ｄ ピクセルグループ
４０Ａ 共通バス
４０Ｂ 共通バス部分
４２Ａ 共通バス
４２Ｂ 共通バス部分
４４ 行ドライバーバス
４６ 貫通バス
４６Ａ 貫通バスセグメント
４６Ｂ 貫通バスセグメント
４６Ｃ 貫通バスセグメント
４７ チップレット接続
４８ 貫通バス
５０ ビア
６０ 長軸
６２ 短軸
６４ コントローラー

Claims (17)

1. ａ）表示エリアを有する基板と、
   ｂ）接続パッドを有する２つ以上の列ドライバーチップレットであって、各列ドライバーチップレットは長軸を有し、前記表示エリア内の前記基板上に配置され、各列ドライバーチップレットの前記長軸は行方向に向けられる、２つ以上の列ドライバーチップレットと、
   ｃ）接続パッドを有する１つ又は複数の行ドライバーチップレットであって、各行ドライバーチップレットは長軸を有し、前記表示エリア内の前記基板上に配置され、各行ドライバーチップレットの前記長軸は前記行方向とは異なる列方向に向けられる、１つ又は複数の行ドライバーチップレットと、
   ｄ）前記表示エリア上を前記行方向に延在し、前記行ドライバーチップレットのそれぞれにおける接続パッドに接続された第１の共通バスであって、前記列方向に向けられた、１つ又は複数の電気的に接続された第１のバス部分を更に含み、各第１のバス部分はそれぞれの列ドライバーチップレットの接続パッドに電気的に接続されている、第１の共通バスと、
   を備える、ディスプレイデバイス。
2. 前記表示エリアにわたって異なる方向に形成される行電極及び列電極を更に備え、該行電極及び該列電極が重なり合う該行電極と該列電極との間に、ピクセルを画定する発光層を有し、該ピクセルは、該重なり合う行電極及び列電極によって与えられる電流に応答して光を放射し、各列電極は１つの列ドライバーチップレットに電気的に接続され、各行電極は少なくとも１つの行ドライバーチップレットに接続される、請求項１に記載のディスプレイデバイス。
3. 前記行方向及び前記列方向は直交する、請求項１に記載のディスプレイデバイス。
4. 前記表示エリア上を前記行方向に延在し、前記行ドライバーチップレットのそれぞれにおける接続パッドに電気的に接続された行ドライバーバスを更に備える、請求項１に記載のディスプレイデバイス。
5. 行ドライバーチップレットの数及び列ドライバーチップレットの数は異なる、請求項１に記載のディスプレイデバイス。
6. 少なくとも１つの第１のバス部分が２つの列ドライバーチップレットのそれぞれにおける接続パッドに電気的に接続されている、請求項１に記載のディスプレイデバイス。
7. 前記表示エリア上を前記行方向に延在し、前記行ドライバーチップレットのそれぞれにおける前記接続パッドのうちの１つに接続された第２の共通バスであって、前記列方向に向けられた、１つ又は複数の電気的に接続された第２のバス部分を更に含み、各第２のバス部分は、前記列ドライバーチップレットの、前記第１のバス部分が接続されている側と反対の該列ドライバーチップレットの側から該列ドライバーチップレットのそれぞれの前記接続パッドのうちの１つに電気的に接続されている、第２の共通バスを更に備える、請求項１に記載のディスプレイデバイス。
8. 前記第１の共通バス及び前記第２の共通バスは単一層に形成される、請求項７に記載のディスプレイデバイス。
9. 少なくとも１つの第２のバス部分が２つの列ドライバーチップレットのそれぞれにおける接続パッドに電気的に接続されている、請求項７に記載のディスプレイデバイス。
10. 前記行ドライバーチップレットのうちの１つにおける中央接続パッドを更に備え、前記第１の共通バス又は前記第２の共通バスのいずれかが前記中央接続パッドに電気的に接続されている、請求項７に記載のディスプレイデバイス。
11. 前記表示エリア上を前記行方向に延在し、前記第１の共通バスと前記第２の共通バスとの間に配置される行ドライバーチップレットバスであって、前記表示エリア内の前記行ドライバーチップレットに電気的に接続されている、行ドライバーチップレットバスを更に備える、請求項７に記載のディスプレイデバイス。
12. 前記行ドライバーチップレットのうちの１つにおける中央接続パッドを更に備え、前記行ドライバーチップレットバス、前記第１の共通バス又は前記第２の共通バスが該中央接続パッドに電気的に接続されている、請求項１１に記載のディスプレイデバイス。
13. 前記接続パッドの第１の接続パッドにおいて前記列ドライバーチップレットのうちの１つに電気的に接続し、該列ドライバーチップレットを貫通し、該列ドライバーチップレットの前記接続パッドの第２の接続パッドに電気的に接続する第１の貫通バスを更に備え、該第１の貫通バスは前記行ドライバーチップレットのうちの１つに接続されている、請求項１に記載のディスプレイデバイス。
14. 前記接続パッドの第１の接続パッドにおいて前記行ドライバーチップレットのうちの１つに電気的に接続し、該行ドライバーチップレットを貫通し、該行ドライバーチップレットの前記接続パッドの第２の接続パッドに電気的に接続する第２の貫通バスを更に備え、該第２の貫通バスは前記列ドライバーチップレットのうちの１つの上又は下を通って前記行ドライバーチップレットのうちの１つにおける接続パッドに電気的に接続する、請求項１に記載のディスプレイデバイス。
15. 前記第２の貫通バスは前記列ドライバーチップレットのうちの１つに電気的に接続されている、請求項１４に記載のディスプレイデバイス。
16. ピクセルを含む複数のピクセルグループであって、各ピクセルグループは、前記行方向、前記列方向、又は前記行方向及び前記列方向の双方において、近隣ピクセルグループの鏡像として前記表示エリア内にレイアウトされる、複数のピクセルグループを更に備える、請求項１に記載のディスプレイデバイス。
17. 前記第１の共通バスは前記行ドライバーチップレットのそれぞれの上又は下を前記行方向に通る、請求項１に記載のディスプレイデバイス。

Images