JP2599809B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マトリクス状に配列した絵素を順次駆動し
て画像を表示するようにした液晶表示装置などの表示装
置に関する。

従来の技術 第９図は、従来の単純マトリクス駆動方式の液晶表示
装置の概略的な構成を示す平面図である。液晶パネル１
は互いに交差する方向に配列した複数本のコモン電極Ｙ
と複数本のセグメント電極Ｘとの間に液晶層を介在させ
て構成されており、各コモン電極Ｙとセグメント電極Ｘ
が交差する部分の液晶層が各絵素となっている。すなわ
ち、液晶パネル１には複数の絵素がマトリクス状に配列
されている。

液晶パネル１の上下両端つまり絵素の列の端部側に
は、絵素の各列つまり各セグメント電極Ｘに表示データ
に対応する駆動信号を供給するためのセグメント駆動回
路2A,2Bが配置されている。

このセグメント駆動回路2A,2Bは、それぞれプラスチ
ックフィルム上に大規模集積回路（以下、LSIと略称す
る）チップが実装された複数のテープキャリア（以下、
TABとも略称する）３と印刷配線基板（以下、PWBと略称
する）４とで構成されている。すなわち、各TAB3の一端
側は液晶パネル１に、各TAB3の他端側はPWB4側に接続さ
れており、PWB4上の印刷配線を介して隣接するTAB3のLS
Iチップの入力側端子同士が電気的に接続されている。
また、各TAB3のLSIチップの出力端子は液晶パネル１の
対応する複数本のセグメント電極Ｘにそれぞれ接続され
ている。

液晶パネル１の右端側に配置されるコモン駆動回路５
の構成についても、上記セグメント駆動回路2A,2Bの場
合と同様に複数のTAB6とPWB7とによって構成され、各TA
B6のLSIチップの入力側端子同士はPWB7上の印刷配線を
介して電気的に接続され、また各TAB6のLSIチップの出
力端子は液晶パネル１の対応する複数本のコモン電極Ｙ
にそれぞれ接続されている。

上記PWB7上には、さらにセグメント駆動回路2A,2Bや
コモン駆動回路５におけるTAB3,6のLSIチップから液晶
パネル１のセグメント電極Ｘやコモン電極Ｙに印加する
複数レベルのバイアスを生成する電源バイアス回路８や
外部から信号および電源を入力するためのコネクタ９な
どが実装されている。また、セグメント駆動回路2A,2B
側のPWB4とコモン駆動回路５側のPWB7との間はジャンパ
線10を介して電気的に接続されている。

発明が解決しようとする課題 しかしながら、上述した従来の液晶表示装置では、セ
グメント駆動回路2A,2Bやコモン駆動回路５を構成する
のにTAB3,6のほかにPWB4,7を必要とし、部品点数が増大
するという問題点を有する。

したがって、本発明の目的は、部品点数を低減できる
表示装置を提供することである。

課題を解決するための手段 本発明は、複数の絵素を表示パネルにマトリクス状に
配列し、この表示パネルに接続され絵素の定められた複
数行分に対応付けられる半導体集積回路チップをそれぞ
れ有する複数のテープキャリアからなる行駆動回路で絵
素の各行に信号を与え、前記表示パネルに接続され、絵
素の定められた複数列分に対応付けられる半導体集積回
路チップをそれぞれ有する複数のテープキャリアからな
る列駆動回路で絵素の各列に信号を与えることによっ
て、表示パネルに画像を表示させるようにした表示装置
において、 各テープキャリヤは、一方端部が狭幅となり、他方端
部が広幅となったプラスチックフィルムで構成され、 狭幅端部には、行または列の絵素にある電極に接続さ
れる半導体集積回路チップの出力端子が設けられ、 広幅端部には、半導体集積回路チップの入力側端子が
設けられ、 各テープキャリアの狭幅端部を表示パネル上で重なら
ないように配置し、 行駆動回路および列駆動回路の両方または一方の各テ
ープキャリアにおける広幅端部の端子のうち、隣接する
テープキャリア相互間で接続させ合うべき端子を各テー
プキャリアを重ねて接続することを特徴とする表示装置
である。

作 用 本発明に従えば、テープキャリアは狭幅端部と広幅端
部とを有し、絵素の電極に接続する端子は狭幅端部に設
けられ、かつ狭幅端部が表示パネル上で相互に重ならな
いように配置されるため、前記電極とテープキャリアと
の接続は完全に行われる。また隣接するテープキャリア
の相互に接続されるべき端子は、広幅端部に設けられ、
前記接続されるべき端子同士を互いに重ねて接続するた
め、接続されるべき端子間の接続をPWBを介在させるこ
となく、またリード線を用いることなく完全に行うこと
ができるので、テープキャリア同士の接続にPWBを省略
して部品点数を低減できるとともに、接続が完全にな
り、断線などの不都合を生じ難くなる。

実施例 第１図は、本発明の一実施例である単純マトリクス駆
動方式の液晶表示装置の概略的な構成を示す平面図であ
る。液晶パネル11は互いに交差する方向に配列した複数
本のコモン電極Ｙと複数本のセグメント電極Ｘとの間に
液晶層を介在させて構成されており、各コモン電極Ｙと
セグメント電極Ｘが交差する部分の液晶層が各絵素とな
っている。すなわち、液晶パネル11には複数の絵素がマ
トリクス状に配列されている。

液晶パネル11の上端側と下端側つまり絵素の列の一端
側と他端側には、絵素の各列つまり各セグメント電極Ｘ
の表示データに対応する駆動信号を供給するためのセグ
メント駆動回路12A,12Bが分けて配置されている。

すなわち、液晶パネル11の上端側のセグメント駆動回
路12Aも下端側のセグメント駆動回路12Bもともにプラス
チックフィルム上にLSIチップを実装した複数のTAB13で
構成されており、各TAB13は後述のように広幅端部19bと
狭幅端部19aとを有し、狭幅端部19aは液晶パネル11上に
配置され、それらの隣接するTAB13同士は狭幅端部19aで
は互いに重ならず、広幅端部19bでは互いに接続すべき
端子が重なって接続される。

液晶パネル11の右端側に配置されるコモン駆動回路15
も上記セグメント駆動回路12A,12Bと同様に複数のTAB16
で構成され、それらの各TAB16は、前記TAB13と同様の構
成であり、隣接するTAB16同士も前記隣接するTAB13同士
と同様に配列され、TAB16の広幅端部19bでは互いに接続
すべき端部が重なって接続される。

第２図は、上記液晶表示装置の回路構成を概略的に示
したブロック図である。LSIチップ16a,16bはコモン駆動
回路15を構成するそれぞれのTAB16ごとに実装されてい
るLSIチップを表し、ここでは説明を簡単にするために
コモン駆動回路15が２つのTAB16からなっている場合を
示している。これらのLSIチップ16a,16bは絵素の各行つ
まり各コモン電極Ｙを線順次に指定する機能を担う回路
であって双方向レジスタを含んでおり、それぞれ複数の
出力端子y1〜ynを持ち液晶パネル11の対応するコモン電
極Ｙに接続されている。

また、上記LSIチップ16a,16bは、それぞれ２つのシフ
トデータ入出力端子DI01,DI02を持ち、一方のLSIチップ
16aのシフトデータ入出力端子DI02と他方のLSIチップ16
bのデータ入出力端子DI01とを接続することによって、
これらのLSIチップ16a,16bは縦続接続されている。

一方、LSIチップ13a,13bはセグメント駆動回路12Bを
構成するそれぞれのTAB13ごとに実装されているLSIチッ
プを表し、ここでは説明を簡単にするためにセグメント
駆動回路12Bが２つのTAB13からなっている場合を示して
いる。なお、第１図におけるセグメント駆動回路12Aの
回路構成についても同様であるので、ここではセグメン
ト駆動回路12Aの説明は省略する。

これらのLSIチップ13a,13bは絵素の各列つまり各セグ
メント電極Ｘに表示データD0〜D3に対応する駆動信号を
供給する機能を担う回路であって双方向レジスタを含ん
でおり、それぞれ複数の出力端子x1〜xmを持ち液晶パネ
ル11の対応するセグメント電極Ｘに接続されている。

また、上記LSIチップ13a,13bも、それぞれ２つのシフ
トデータ入出力端子EI01,EI02を持ち、一方のLSIチップ
13aのシフトデータ入出力端子EI02と他方のLSIチップ13
bのデータ入出力端子EI01とを接続することによって、
これらのLSIチップ13a,13bは縦続接続されている。

LSIチップ13a,13bで表されるセグメント駆動回路12B
とLSIチップ16a,16bで表されるコモン駆動回路15とは、
これらの回路を制御する表示制御回路17に接続されてい
る。すなわち、液晶パネル11の各コモン電極Ｙを指定す
るための走査データを出力する表示制御回路17の出力端
子Ｓは、コモン駆動用LSIチップ16aのシフトデータ入出
力端子DI01に接続され、１行分の絵素を走査する走査期
間を周期とするクロックを出力する表示制御回路17のク
ロック出力端子CP1は、コモン駆動用LSIチップ16a,16b
のクロック入力端子CKとセグメント駆動用LSIチップ13
a,13bのラッチパルス入力端子LPとに接続され、また走
査期間を数分割した期間を周期とするクロックを出力す
る表示制御回路17の別のクロック出力端子CP2は、セグ
メント駆動用LSIチップ13a,13bのクロック入力端子XCK
に接続されている。さらに、表示制御回路17の出力端子
FRから出力される交流化信号は、セグメント駆動用LSI
チップ13a,13bおよびコモン駆動用LSIチップ16a,16bに
与えられ、表示制御回路17のデータ出力端子から出力さ
れる表示データD0〜D3はセグメント駆動用LSIチップ13
a,13bに与えられる。

上記セグメント駆動用LSIチップ13a,13bおよびコモン
駆動用LSIチップ16a,16bは、それらに含まれる双方向シ
フトレジスタのシフト方向を指定する信号を入力する入
力端子SHLをそれぞれ持ち、そのシフト方向指定信号と
してセグメント駆動用LSIチップ13a,13bにはハイレベル
の電位ＶDDが与えられ、コモン駆動用LSIチップ16a,16b
にはロウレベルの電位ＶSSが与えられる。これによっ
て、コモン駆動用LSIチップ16a,16bの双方向シフトレジ
スタではシフト方向が出力端子y1→ynへ向かう方向に定
められ、シフトデータ入出力端子はDIO1が入力、DIO2が
出力に定められる。また、セグメント駆動用LSIチップ1
3a,13bでは双方向シフトレジスタのシフト方向が出力端
子x1→xmに向かう方向に定められ、シフトデータ入出力
端子はEIO1が入力、EIO2が出力に定められる。また、ハ
イレベルの電位ＶDDはシフトデータとして先頭のセグメ
ント駆動用LSIチップ13aのシフトデータ入出力端子EIO1
にも与えられる。

電源バイアス回路18は、液晶パネル11駆動用の複数レ
ベルのバイアスV0〜V5をセグメント駆動用LSIチップ13
a,13bおよびコモン駆動用LSIチップ16a,16bに供給する
回路である。

第３図はセグメント駆動回路12A,12Bにおける１つのT
AB13を拡大した概形を示す平面図であり、第４図はコモ
ン駆動回路15における１つのTAB16を拡大した概形を示
す平面図である。

これらのTAB13,16は概形が逆Ｔ字状のプラスチックフ
ィルム19上に、第２図で示した１つのセグメント駆動用
LSIチップ13a,13bやコモン駆動用LSIチップ16a,16bを樹
脂で封止して実装したものであり、そのプラスチックフ
ィルム19上の狭幅端部19aにはLSIチップの各出力端子つ
まり液晶パネル11の対応する電極に接続される端子のパ
ターンが延長して配設され、プラスチックフィルム19上
の広幅端部19bにはLSIチップの入力側端子つまり第２図
におけるシフトデータ入出力端子EIO1,EIO2,DIO1,DIO
2、クロック入力端子CK,XCK、シフト方向指定用入力端
子SHLやバイアスV0〜V5用入力端子などの端子のパター
ンが延長して配設されている。すなわち、LSIチップに
おいては同一の入力側端子が２箇所に分けて設けられ、
それらの延長パターンは広幅端部19bの左右に分けて配
置されている。さらに、上記プラスチックフィルム19の
広幅端部19bには、左右に分けて２つのスリット20が上
記各入力側端子と交差すように形成されている。

第５図はセグメント駆動用LSIチップ13a,13bにおける
端子配列を示す図であり、第６図はコモン駆動用LSIチ
ップ16a,16bにおける端子配列を示す図である。

セグメント駆動用LSIチップ13a,13bでは第３図におけ
る狭幅端部19a側に向く端部に液晶パネル11にセグメン
ト電極Ｘに接続される出力端子x1〜xmが配列され、第３
図における広幅端部19b側に向く端部にシフトデータ入
出力端子EIO1,EIO2などの入力側端子が、同一のものを
左右の２箇所に分けて配列されている。

コモン駆動用LSIチップ16a,16bについても同様に、第
４図における狭幅端部19a側に向く端部に液晶パネル11
のコモン電極Ｙに接続される出力端子y1〜ynが配列さ
れ、第４図における広幅端部19b側に向く端部にシフト
データ入出力端子DIO1,DIO2などの入力側端子が、同一
のものを左右の２箇所に分けて配列されている。

第７図（ａ），（ｂ）は第３図に示すセグメント駆動
用TAB13の部分拡大図である。そのうち、第７図（ａ）
はTAB13における広幅端部19bの左片側を拡大して示す平
面図であり、第７図（ｂ）はTAB13における広幅端部19b
の右片側を拡大して示す平面図である。第７図（ａ）の
左片側では、例えばその左側からシフトデータ入出力端
子EIO2、電源端子ＶDD,VSS、バイアス入力端子V2,V3,V
5、電源端子ＶDDなどの入力側端子がこれらの順序で配
列され、第７図（ｂ）の右片側では、右側からシフトデ
ータ入出力端子EIO2、電源端子ＶDD、バイアス入力端子
V5,V3,V2、電源端子ＶSS,VDD、シフトデータ入出力端子
EIO1などの入力側端子がこれらの順序で配列されてい
る。その結果、１つのTAB13の左片側とその右側に隣接
して配置される別のTAB13の右片側とが第１図に示すよ
うに重ねられた状態で、例えば一方のTAB13のシフトデ
ータ入出力端子EIO1は他方のTAB13のシフトデータ入出
力端子EIO2とスリット20を介して重なり、電源端子ＶD
D,VSS、バイアス入力端子V2,V3,V5なども同じもの同士
がスリット20を介して重なり合うことになる。これらの
互いに重なり合う端子同士を半田付けして接続すること
により、第２図に示すように隣接するLSIチップ13a,13b
同士の端子間が接続されている。

なお、第７図（ａ），（ｂ）では、シフトデータ入出
力端子EIO1,EIO2については、半田付け部分となるスリ
ット20にまたがるパターン部分EIO1a,EIO2a,EIO2bと、
直接LSIチップ13a,13bに接続されている部分とが僅かに
分離して形成されている。これによって、例えば第１図
における先頭のTAB13の左片側では、そのシフトデータ
入出力端子EIO2が入力側として選ばれる場合に隣のTAB1
3との接続は不要であるので、そのまま分離パターン部
分EIO2aから分離したままにされるかわりに、電源端子
ＶDDに半田付け接続される。この場合の電源端子ＶDDの
電圧は、先述したように先頭のLSIチップ13aのシフトデ
ータ入出力端子EIO2に対してシフトデータとして与えら
れる。他方のシフトデータ入出力端子EIO1の場合につい
ても同様である。各入力側端子や分離パターン部分に形
成されているパッド21は、電源ノイズ低減用コンデンサ
をTAB13に接続するのに用いられる。

第８図（ａ），（ｂ）は第４図に示すコモン駆動用TA
B16の部分拡大図である。そのうち、第８図（ａ）はTAB
16における広幅端部19bの左片側を拡大して示す平面図
であり、第８図（ｂ）はTAB16における広幅端部19bの右
片側を拡大して示す平面図である。第８図（ａ）の左片
側では、例えばその左側からシフトデータ入出力端子DI
O2、電源端子ＶDD,VSS、バイアス入力端子V1,V4,V5など
の入力側端子がこれらの順序で配列され、第８図（ｂ）
の右片側では、右側からシフトデータ入出力端子DIO2、
バイアス入力端子V5,V4,V1、電源端子ＶSS,VDD、シフト
データ入出力端子DIO1などがこれらの順序で配列されて
いる。この場合にも、１つのTAB16の左片側とその右側
に隣接して配置される別のTAB16の右片側とが第１図に
示すように重ねられた状態で、例えば一方のTAB16のシ
フトデータ入出力端子DIO1は他方のTAB16のシフトデー
タ入出力端子DIO2とスリット20を介して重なり、電源端
子ＶDD,VSS、バイアス入力端子V1,V4,V5なども同じもの
同士がスリット20を介して重なり合うことになり、これ
らの互いに重なり合う端子同士を半田付けして接続する
ことにより、第２図に示すように隣接するLSIチップ16
a,16b同士の端子間が接続されている。例えばシフトデ
ータ入出力端子DIO2について、分離パターン部分DIO2a
が形成され、別のTAB16のシフトデータ入出力端子DIO1
との接続を選択したり、電源端子ＶDDとの接続を選択で
きるようにした構成は、上述したセグメント側のTAB13
の場合と同様である。

上記液晶表示装置の概略的動作を、第２図に示すブロ
ック図に則して以下に説明する。

表示制御回路17の出力端子CP1から出力されるクロッ
クに同期して、コモン駆動回路15内部では同じく表示制
御回路17から出力される走査データをLSIチップ16aのシ
フトデータ入出力端子DIO1側からLSIチップ16bのシフト
データ入出力端子DIO2側へとシフトする。走査データの
シフトに応じて、そのシフト位置に対応するLSIチップ1
6a,16bの出力端子y1〜ynから液晶パネル11のコモン電極
Ｙを指定する駆動信号つまり電源バイアス回路18から供
給されるバイアスV0〜V5に基づいて生成される電圧信号
が出力される。

一方、表示制御回路17の出力端子CP2から出力される
クロックに同期して、セグメント駆動回路12B内部では
電位ＶDDをシフトデータとしてLSIチップ13aのシフトデ
ータ入出力端子EIO1側からLSIチップ13bのシフトデータ
入出力端子EIO2側へとシフト動作が行われる。シフトデ
ータのシフトに応じて、そのシフト位置に対応するLSI
チップ13a,13b内のレジスタの各ビットに表示制御回路1
7から順次出力される表示データD0〜D3が取り込まれ、
１行分の絵素に対応する表示データが取り込まれると、
表示制御回路17の出力端子CP1から出力されるクロック
のタイミングでこれらの表示データがラッチされ、各表
示データに対応する駆動信号つまり電源バイアス回路18
から供給されるバイアスV0〜V5に基づいて生成される電
圧信号がLSIチップ13a,13bの対応する出力端子x1〜xmか
ら液晶パネル11のセグメント電極Ｘへと与えられる。

コモン駆動回路15およびセグメント駆動回路12Bの上
記動作によって、液晶パネル11の絵素はその行順序にし
たがって駆動され、表示データに対応する画像が液晶パ
ネル11に表示される。

なお、上記実施例では、TAB13,16のLSIチップにおい
て、入力側端子として同一のものを左右に２箇所分けて
配列し、そこからプラスチックフィルム19の片面上にお
いてそれらの入力側端子の延長パターンを左右に分配形
成した場合を示したが、これに限らずLSIチップで入力
側端子を２箇所に分けない構成も可能である。すなわ
ち、この場合にはLSIチップの１箇所の入力側端子から
プラスチックフィルム19の表面側で延長パターンを例え
ば左片側に配置し、同じ入力側端子をスルホール配線に
よってプラスチックフィルム19の裏面側に臨ませ、裏面
側から右片側の位置まで延長パターンを形成して、両面
配線としてもよい。このように構成することによって、
左右に分配するパターンに交差を生じさせることなく容
易に配線を行うことができる。

また、上記実施例では、単純マトリクス駆動方式の液
晶表示装置の場合について示したが、それに限らず他の
方式の液晶表示装置、さらにはEL表示装置などの他の表
示装置には適用することができる。

発明の効果 以上のように本発明によれば、表示装置に用いられる
テープキャリアが狭幅端部と広幅端部とを有し、絵素の
電極に接続する端子は狭幅端部に設けられ、かつ狭幅端
部が表示パネル上で相互に重ならならいように配置さ
れ、隣接するテープキャリアの相互に接続されるべき端
子は広幅端部に設けられ、前記接続されるべき端子同士
が互いに重なって接続される。このため各端子と電極、
接続されるべき端子同士の接続が完全に行われ、またテ
ープキャリア同士の接続にPWBを省略でき、部品点数を
低減できる。

【図面の簡単な説明】

第１図は本発明の一実施例である液晶表示装置の概略的
な構成を示す平面図、第２図はその液晶表示装置の概略
的な回路構成を示すブロック図、第３図および第４図は
それぞれその液晶表示装置のセグメント駆動用TABおよ
びコモン駆動用TABの概形を示す平面図、第５図はその
セグメント駆動用TABのLSIチップにおける端子配列を示
す図、第６図はそのコモン駆動用TABのLSIチップにおけ
る端子配列を示す図、第７図はそのセグメント駆動用TA
Bの一部を拡大して示す平面図、第８図はそのコモン駆
動用TABの一部を拡大して示す平面図、第９図は従来の
液晶表示装置の概略的な構成を示す平面図である。 11……液晶パネル、12A、12B……セグメント駆動回路、
13……セグメント駆動用TAB、13a,13b……セグメント駆
動用LISチップ、15……コモン駆動回路、16……コモン
駆動用TAB、16a,16b……コモン駆動用LSIチップ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数の絵素を表示パネルにマトリクス状に
   配列し、この表示パネルに接続され絵素の定められた複
   数行分に対応付けられる半導体集積回路チップをそれぞ
   れ有する複数のテープキャリアからなる行駆動回路で絵
   素の各行に信号を与え、前記表示パネルに接続され、絵
   素の定められた複数列分に対応付けられる半導体集積回
   路チップをそれぞれ有する複数のテープキャリアからな
   る列駆動回路で絵素の各列に信号を与えることによっ
   て、表示パネルに画像を表示させるようにした表示装置
   において、 各テープキャリヤは、一方端部が狭幅となり、他方端部
   が広幅となったプラスチックフィルムで構成され、 狭幅端部には、行または列の絵素にある電極に接続され
   る半導体集積回路チップの出力端子が設けられ、 広幅端部には、半導体集積回路チップの入力側端子が設
   けられ、 各テープキャリアの狭幅端部を表示パネル上で相互に重
   ならないように配置し、 行駆動回路および列駆動回路の両方または一方の各テー
   プキャリアにおける広幅端部の端子のうち、隣接するテ
   ープキャリア相互間で接続させ合うべき端子を各テープ
   キャリアを重ねて接続することを特徴とする表示装置。