JPH04489A

JPH04489A - 表示装置

Info

Publication number: JPH04489A
Application number: JP10263990A
Authority: JP
Inventors: Masayuki Okamoto; 岡本　誠之
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-04-17
Filing date: 1990-04-17
Publication date: 1992-01-06
Anticipated expiration: 2012-04-16
Also published as: JP2599809B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、マトリクス状に配列した絵素を順次駆動して
画像を表示するようにした液晶表示装置などの表示装置
に関する。

従来の技術第９図は、従来の単純マトリクス駆動方式の液晶表示装
置の概略的な構成を示す平面図である。

液晶パネル１は互いに交差する方向に配列した複数本の
コモン電極Ｙと複数本のセグメント電極Ｘとの間に液晶
層を介在させて構成されており、各コモン電極Ｙとセグ
メント電極Ｘが交差する部分の液晶層が各絵素となって
いる。すなわち、液晶パネル１には複数の絵素がマトリ
クス状に配列されている。

液晶パネル１の上下両端つまり絵素の列の端部側には、
絵素の各列つまり各セグメントｔｖｉＸに表示データに
対応する駆動信号を供給するためのセグメント駆動回路
２Ａ、２Ｂが配置されている。

このセグメント駆動回路２Ａ、２Ｂは、それぞれプラス
チックフィルム上に大規模集積回路（以下、ＬＳＩと略
称する）チップが実装された複数のテープキャリヤ（以
下、ＴＡＢとも略称する）３と印刷配線基板（以下、Ｐ
ＷＢと略称する）４とで構成されている。すなわち、各
ＴＡＢ３の一端側は液晶パネル１に、各ＴＡＢ３の他端
側はＰＷＢ４側に接続されており、ＰＷＢＪ上の印刷配
線を介して隣接するＴＡＢ３のＬＳＩチップの入力側端
子同士が電気的に接続されている。また、各ＴＡＢ３の
ＬＳＩチップの出力端子は液晶パネル１の対応する複数
本のセグメント電極Ｘにそれぞれ接続されている。

液晶パネル１の右端側に配置されるコモン駆動回路５の
構成についても、上記セグメント駆動回路２Ａ、２Ｂの
場合と同様に複数のＴＡＢ６とＰＷＢ７とによって構成
され、各ＴＡＢ６のＬＳＩチップの入力側端子同士はＰ
　Ｗ　Ｂ　Ｔ上の印刷配線を介して電気的に接続され、
また各ＴＡＢ６のＬＳＩチップの出力端子は液晶パネル
１の対応する複数本のコモン電極Ｙにそれぞれ接続され
ている。

上記Ｐ　Ｗ　Ｂ　Ｖ上には、さらにセグメント駆動回路
２Ａ、２Ｂやコモン駆動回路５におけるＴ　Ａ　Ｂ３．
６のＬＳＩチップから液晶パネル〕のセグメント電極Ｘ
やコモン電極Ｙに印加する複数レベルのバイアスを生成
する電源バイアス回路８や外部から信号および電源を入
力するためのコネクタ９などが実装されている。また、
セグメンｌ−駆動回１２Ａ、２Ｂ側のＰＷＢ４とコモン
駆動回路５側のＰＷＢ　７との間はジャンパ線１０を介
して電気的に接続されている。

発明が解決しようとする課題しかしながら、上述した従来の液晶表示装置では、セグ
メント駆動回路２Ａ、２Ｂやコモン駆動回路５を構成す
るのにＴＡＢ３．６のほかにＰＷＢ４，７を必要とし、
部品点数が増大するという問題点を有する。

したがって、本発明の目的は、部品点数を低減できる表
示装置を提供することである。

課圧を解決するための手段本発明は、複数の絵素を表示パネルにマトリクス状に配
列し、この表示パネルに接続され絵素の定められた複数
行分に対応付けられる半導体集積回路チップをそれぞれ
有する複数のテープキャリヤからなる行駆動回路で絵素
の行を順次指定し、前記表示パネルに接続され絵素の定
められた複数列分に対応付けられる半導体集積回路チッ
プをそれぞれ有する複数のテープキャリヤからなる列駆
動回路で絵素の各列に表示データに対応する信号を与え
ることによって、指定した行の絵素を順次駆動し表示パ
ネルに画像を表示させるようにした表示装置において、行駆動回路および列駆動回路の両方または一方の各テー
プキャリヤにおける端子のうち、隣接するテープキャリ
ヤ相互間で接続させ合うべき端子を各テープキャリヤに
おいて各端子ごとに２箇所に分けて形成し、分けられた
端子を隣のテープキャリヤの対応する端子に重ねて接続
することによって、各テープキャリヤの端子間を接続す
るようにしたことを特徴とする表示装置である。

作　　用本発明に従えば、行駆動回路や列駆動回路を構成する隣
接する複数のテープキャリヤ相互の端子間接続をｐ　Ｗ
　Ｂを介在させることなく行うことができるので、行駆
動回路や列駆動回路においてＰｗＢを省略することがで
き、部品点数が低減される。

実施例第１図は、本発明の一実施例である単純マトリクス駆動
方式の液晶表示装置の概略的な構成を示す平面図である
。液晶パネル１１は互いに交差する方向に配列した複数
本のコモン電極Ｙと複数本のセグメントｔ′！ＩＭＸと
の間に液晶層を介在させて構成されており、各コモン電
極Ｙとセグメント電極Ｘが交差する部分の液晶層が各絵
素となっている。すなわち、液晶パネル１１には複数の
絵素がマトリクス状に配列されている。

液晶パネル１１の上端側と下端側つまり絵素の列の一端
側と他端側には、絵素の各列つまり各セグメント電極Ｘ
に表示データに対応する駆動信号を供給するためのセグ
メント駆動回路１２Ａ、１２Ｂが分けて配置されている
。

すなわち、液晶パネル１１の上端側のセグメント駆動回
路１２Ａも下端側のセグメント駆動回路１２Ｂもともに
プラスチックフィルム上にＬＳＩチップを実装した複数
のＴＡＢ　１３で構成されており、それらの隣接するＴ
ＡＢ　１３同士は互いにその側片部を重ね合わせて配列
されている。

液晶パネル１１の右端側に配置されるコモン駆動回路１
５も上記セグメント駆動回路１２Ａ、１２Ｂと同様に複
数のＴＡＢ　１６で構成され、それらの隣接するＴＡＢ
　１６同士は互いにその側片部を重ね合わせて配列され
ている。

第２図は、上記液晶表示装置の回路構成を概略的に示し
たブロック図である。ＬＳＩチップ１６ａ　　１６ｂは
コモン駆動回路１５を構成するそれぞれのＴＡＢ１６ご
とに実装されているＬＳＩチップを表し、ここでは説明
を簡単にするためにコモン駆動回路１５が２つのＴＡＢ
１６からなっている場合を示している。これらのＬＳＩ
チップ１６ａ、１６ｂは絵素の各行つまり各コモンｔ８
ｉ！Ｙを線順次に指定する機能を担う回路であって双方
向レジスタを含んでおり、それぞれ複数の出力端子ｙ１
〜ｙｎを持ち液晶パネル１１の対応するコモン電極Ｙに
接続されている。

また、上記ＬＳＩチップ１６ａ、１６ｂは、それぞれ２
つのシフトデータ入出力端子ＤＩＯＬＤＩＯ２を持ち、
一方のＬＳＩチップ１６ａのシフトデータ入出力端子Ｄ
ｒ０２と他方のＬＳＩチップ１６ｂのデータ入出力端子
ＤＩＯＩとを接続することによって、これらのＬＳＩチ
ップ１６ａ１６ｂは縦続接続されている。

一方、ＬＳＩチップ１３ａ、１３ｂはセグメント駆動回
路１２Ｂを構成するそれぞれのＴＡＢＩ３ごとに実装さ
れているＬＳＩチップを表し、ここでは説明を簡単にす
るためにセグメント駆動回路１２Ｂが２つのＴＡＢ１３
からなっている場合を示している。なお、第１図におけ
るセグメント駆動回路１２Ａの回路構成についても同様
であるので、ここではセグメント駆動回路１２Ａの説明
は省略する。

これらのＬＳＩチップ１３ａ、１３ｂは絵素の各列つま
り各セグメント電極Ｘに表示データＤＯ〜Ｄ３に対応す
る駆動信号を供給する機能を担う回路であって双方向レ
ジスタを含んでおり、それぞれ複数の出力端子Ｘ１〜ｘ
ｍを持ち液晶パネル１１の対応するセグメント電極Ｘに
接続されている。

また、上記ＬＳＩチップ１３ａ、１３ｂも、それぞれ２
つのシフトデータ入出力端子ＥＩＯＩ。

ＥＩＯ２を持ち、一方のＬＳＩチップ１３ａのシフトデ
ータ入出力端子ＥＩＯ２と他方のＬＳＩチップ１３ｂの
データ入出力端子ＥＩＯＩとを接続することによって、
これらのＬＳＩチップ１３ａ。

１３ｂは縦続接続されている。

ＬＳＩチップ１３ａ、１３ｂで表されるセグメント駆動
回路１２ＢとＬＳＩチップ１６ａ、１６ｂで表されるコ
モン駆動回路１５とは、これらめ回路を制御する表示制
御回路１７に接続されている。すなわち、液晶パネル１
１の各コモン電ｔＩｉｌＹを指定するための走査データ
を出力する表示制御回路１７の出力端子Ｓは、コモン駆
動用ＬＳＩチップｔ６ａのシフトデータ入出力端子ＤＩ
ＯＬに接続され、１行分の絵素を走査する走査期間を周
期とするクロックを出力する表示制御回路１７のクロッ
ク出力端子ＣＰ１は、コモン駆動用ＬＳＩチップ１６ａ
、１６ｂのクロック入力端子ＣＫとセグメント駆動用Ｌ
ＳＩチップ１３ａ、１３ｂのラッチパルス入力端子ＬＰ
とに接続され、また走査期間を数分割した期間を周期と
するクロックを出力する表示制御回路１７の別のクロッ
ク出力端子ＣＰ２は、セグメント駆動用ＬＳＩチップ１
３ａ　　１３ｂのクロック入力端子ＸＣＫに接続されて
いる。さらに、表示制御回路１７の出力端子ＦＲから出
力される交流化信号は、セグメント駆動用ＬＳＩチップ
１３ａ、１３ｂおよびコモン駆動用ＬＳＩチップ１６ａ
、１６ｂに与えられ、表示制師回路１７のデータ出力端
子がら出力される表示データＤＯ〜Ｄ３はセグメント駆
動用ＬＳＩチップ１３ａ、１３ｂに与えられる。

上記セグメント駆動用ＬＳＩチップ１３ａ、１３ｂおよ
びコモン駆動用ＬＳＩチップ１６ａ、１６ｂは、それら
に含まれる双方向シフトレジスタのシフト方向を指定す
る信号を入力する入力端子ＳＨＬをそれぞれ持ち、その
シフト方向指定信号としてセグメント駆動用ＬＳＩチッ
プ１３ａ、１３ｂにはハイレベルの電位ＶＤＤが与えら
れ、コモン駆動用ＬＳＩチップ１６ａ、１６ｂにはロウ
レベルの電位ＶＳＳが与えられる。これによって、コモ
ン駆動用ＬＳＩチップ１６ａ、１６ｂの双方向シフトレ
ジスタではシフト方向が出力端子ｙ１→ｙｎへ向かう方
向に定められ、シフトデータ入出力端子はＤＩＯＬが入
力、ＤＩＯ２が出力に定められる。また、セグメント駆
動用ＬＳＩチップ１３ａ　　１３ｂでは双方向シフトレ
ジスタのシフト方向が出力端子ｘ　１−＋　ｘ　ｍに向
かう方向に定められ、シフトデータ入出力端子はＥ　１
０１が入力、ＥＩ○２が出力に定められる。また、ハイ
しベルの電位ＶＤＤはシフトデータとして先頭のセグメ
ント駆動用ＬＳＩチップ１３ａのシフ１〜データ入出力
端子Ｅ　ＩＯｌにも与えられる。

電源バイアス回路１８は、液晶パネル１１駆動用の複数
レベルのバイアスＶＯ〜■５をセグメント駆動用ＬＳＩ
チップ１３ａ、１３ｂおよびコモン駆動用ＬＳＩチップ
１６ａ、１６ｂに供給する回路である。

第３図はセグメント駆動回路１２Ａ、１２Ｂにおける１
つのＴＡＢ　１３を拡大した概形を示す平面図であり、
第４図はコモン駆動回路１５における１つのＴＡＢ１６
を拡大した概形を示す平面図である。

これらのＴＡＢ１３．１６は概形が逆Ｔ字状のプラスチ
ックフィルム１つ上に、第２図で示した１つのセグメン
ト駆動用ＬＳＩチップ１３ａ、１３ｂやコモン駆動用Ｌ
ＳＩチップ１６ａ、１６ｂを樹脂で封止して実装したも
のであり、そのプラスチックフィルム１９上の狭幅端部
１９ａにはＬＳＩチップの各出力端子つまり液晶パネル
１１の対応する電極に接続される端子のパターンが延長
して配設され、プラスチックフィルム１９上の広幅端部
１９ｂにはＬＳＩチップの入力側端子つまり第２図にお
けるシフトデータ入出力端子ＥＩＯ１、ＥＩＯ２，ＤＩ
ＯＩ、ＤＩＯ２、クロック入力端子ＣＫ、ＸＣＫ、シフ
ト方向指定用入力端子ＳＨＬやバイアスｖＯ〜Ｖ５用入
力端子などの端子のパターンが延長して配設されている
。すなわち、ＬＳＩチップにおいては同一の入力側端子
が２箇所に分けて設けられ、それらの延長パターンは広
幅端部１９ｂの左右に分けて配！されている。

さらに、上記プラスチックフィルム１９の広幅端部１９
ｂには、左右に分けて２つのスリット２０が上記各入力
側端子と交差すように形成されている。

第５図はセグメント駆動用ＬＳＩチップ１３ａ１３ｂに
おける端子配列を示す図であり、第６図はコモン駆動用
ＬＳＩチップ１６’ａ、１６ｂにおける端子配列を示す
図である。

セグメント駆動用ＬＳＩチップ１３ａ、１３ｂでは第３
図における狭幅端部１９ａ側に向く端部に液晶パオ、ル
１１のセグメント電極Ｘに接続される出力端子ｘ１〜ｘ
ｍが配列され、第３図における広幅端部１９ｂ側に向く
端部にシフトデータ入出力端子Ｅｌ○１．ＥＩ○２など
の入力側端子が、同一のものを左右の２箇所に分けて配
列されている。

コモン駆動用ＬＳＩチップ１６ａ、１６ｂについても同
様に、第４図における狭幅端部１９ａ側に向く端部に液
晶パネル１１のコモン電極Ｙに接続される出力端子ｙ１
〜ｙｎが配列され、第４図における広幅端部１９ｂ側に
向く端部にシフトデータ入出力端子ＤＩ○１．ＤＩ０２
などの入力側端子が、同一のものを左右の２箇所に分け
て配列されている。

第７図（ａ）、（ｂ）は第３図に示すセグメント駆動用
ＴＡＢ１３の部分拡大図である。そのうち、第７図（ａ
）はＴＡＢ　１３における広幅端部１９ｂの左片側を拡
大して示す平面図であり、第７図（ｂ）はＴＡＢ１３に
おける広幅端部１９ｂの右片側を拡大して示す平面図で
ある。第７図（ａ）の左片側では、例えばその左側から
シフトデータ入出力端子ＥＩＯ２、電源端子Ｖ［ｌＤ、
　ＶＳＳ、バイアス入力端子Ｖ２．Ｖ３．＼１５．電源
端子■ＤＤなどの入力側端子がこれらの順序で配列され
、第７図（ｂ）の右片側では、右側からシフトデータ入
出力端子ＥＩＯ２、を源端子ＶＤＤ、バイアス入力端子
Ｖ　５　、　Ｖ　３　、　ｙ　２、電源端子ＶＳＳ、　
ＶＤＤ、シフトデータ入出力端子ＥＩＯＩなどの入力側
端子がこれらの順序で配列されている。その結果、１つ
のＴＡＢ　１３の左片側とその右側に隣接して配置され
る別のＴＡＢ　１３の右片側とが第１図に示すように重
ねられた状態で、例えば一方のＴＡＢ１３のシフトデー
タ入出力端子ＥＩＯＩは他方のＴＡＢ１３のシフトデー
タ入出力端子ＥＩ○２とスリット２０を介して重なり、
電源端子ＶＤＤ。

ＶＳＳ、バイアス入力端子Ｖ２．ＶＢ、Ｖ５なども同じ
もの同士がスリット２０を介して重なり合うことになる
。これらの互いに重なり合う端子同士を半田付けして接
続することにより、第２（２１に示すように隣接するＬ
ＳＩチップ１３ａ、１３ｂ同士の端子間が接続されてい
る。

なお、第７図（ａ）、（ｂ）では、シフトデータ入出力
端子ＥＩＯ１，ＥＩＯ２については、半田付は部分とな
るスリット２０にまたがるパターン部分ＥＩ○ｌａ、Ｅ
ＩＯ２ａ、ＥＩＯ２ｂと、直接ＬＳＩチップ１３ａ、１
３ｂに接続されている部分とが僅かに分離して形成され
ている。これによって、例えば第１図における先頭のＴ
ＡＢＩ３の左片側では、そのシフトデータ入出力端子Ｅ
Ｉ０２が入力側として選ばれる場合に隣のＴＡＢ１３と
の接続は不要であるので、そのまま分離パターン部分Ｅ
ｒ０２ａから分離したままにされるかわりに、電源端子
ＶＤＤに半田付は接続される。

この場合の電源端子ＶＤＤの電圧は、先述したように先
頭のＬＳＩチップ１３ａのシフトデータ入出力端子ＥＩ
０２に対してシフトデータとして与えられる。他方のシ
フトデータ入出力端子Ｅ　ＩＯＩの場合についても同様
である。各入力側端子や分層パターン部分に形成されて
いるパ・ｌ、　ｌ〜２１は、電源ノイズ低減用コンデン
サをＴＡＢ１３に接続するのに用いられる。

第８図（ａ）、（ｂ）は第４図に示すコモン駆動用ＴＡ
Ｂ　１６の部分拡大図である。そのうち、第８図（ａ）
はＴＡＢ　１６における広幅端部１９ｂの左片側を拡大
して示す平面図であり、第８図（ｂ）はＴＡＢ　１６に
おける広幅端部１９ｂの右片側を拡大して示す平面図で
ある。第８図（ａ）の左片側では、例えばその左側から
シフトデータ入出力端子ＤＩＯ２、電源端子ＶＤＤ、　
ＶＳＳ、バイアス入力端子Ｖｌ、Ｖ４．Ｖ５などの入力
側端子がこれらの順序で配列され、第８図（ｂ）の右片
側では、右側からシフトデータ入出力端子ＤＩＯ２、バ
イアス入力端子Ｖ５．Ｖ４．Ｖｌ、電源端子ＶＳＳ、　
ＶＤＤ、シフトデータ入出力端子ＤＩ０１などがこれら
の順序で配列されている。この場合にも、１つのＴＡＢ
　１６の左片側とその右側に隣接して配置される別のＴ
ＡＢ１６の右片側とが第１図に示すように重ねられた状
態で、例えば一方のＴＡＢ１６のシフトデータ入出力端
子ＤＩ○１は他方のＴＡＢ　１６のシフトデータ入出力
端子ＤＩ０２とスリット２０を介して重なり、電源端子
ＶＤＤ、ＶＳＳ、バイアス入力端子Ｖ１．Ｖ４．Ｖ５な
ども同じもの同士がスリット２０を介して重なり合うこ
とになり、これらの互いに重なり合う端子同士を半田付
けして接続することにより、第２図に示すように隣接す
るＬＳＩチップ１６ａ、１６ｂ同士の端子間が接続され
ている。例えばシフトデータ入出力端子ＤＩＯ２につい
て、分離パターン部分ＤＩＯ２ａが形成され、別のＴＡ
Ｂ１６のシフトデータ入出力端子ＤＩＯＬとの接続を選
択したり、電源端子ＶＤＤとの接続を選択できるように
した構成は、上述したセグメント側のＴＡＢ　１３の場
合と同様である。

上記液晶表示装置の概略的動作を、第２図に示すブロッ
ク図に則して以下に説明する。

表示制御回路１７の出力端子ＣＰＩから出力されるクロ
ックに同期して、コモン駆動回路１５内部では同じく表
示制御回路１７から出力される走査データをＬＳＩチッ
プ１６ａのシフトデータ入出力端子ＤＩ○１側からＬＳ
Ｉチップ１６ｂのシフトデータ入出力端子Ｄｒ０２１１
へとシフトする。

走査データのシフトに応じて、そのシフト位置に対応す
るＬＳＩチップ１６ａ、１６ｂの出力端子ｙ１〜ｙｎか
ら液晶パネル１１のコモン電極Ｙを指定する駆動信号つ
まり電源バイアス回路１８がら供給されるバイアスｖＯ
〜ｖ５に基づいて生成される電圧信号が出力される。

一方、表示制御回路１７の出力端子ＣＰ２から出力され
るクロックに同期して、セグメント駆動回路１２Ｂ内部
では電位ＶＤＤをシフトデータとしてＬＳＩチップ１３
ａのシフトデータ入出力端子ＥＩ○１側からＬＳＩチッ
プ１３ｂのシフトデータ入出力端子ＥＩＯ２側へとシフ
ト動作が行われる。シフトデータのシフトに応じて、そ
のシフト位置に対応するＬＳＩチップ１３ａ、１３ｂ内
のレジスタの各ビットに表示制御回路１７から順次出力
される表示データＤＯ〜Ｄ３が取り込まれ、１行分の絵
素に対応する表示データが取り込まれると、表示制御回
路１７の出力端子ＣＰＩから出力されるクロックのタイ
ミングでこれらの表示データがランチされ、各表示デー
タに対応する駆動信号つまり電源バイアス回路１８から
供給されるバイアスＶ　Ｑ〜■５に基づいて生成される
電圧信号がＬＳＩチップ１３ａ、１３ｂの対応する出力
端子ｘ１〜ｘｍから液晶パネル１１のセグメント電極Ｘ
へと与えられる。

コモン駆動回路１５およびセグメント駆動回路１２Ｂの
上記動作によって、液晶パネル１１の絵素はその行順序
にしたがって駆動され、表示データに対応する画像が液
晶パネル１１に表示される。

なお、上記実施例では、ＴＡＢ１３．１６のＬＳＩチッ
プにおいて、入力側端子として同一のものを左右に２箇
所分けて配列し、そこからプラスチックフィルム１９の
片面上においてそれらの入力側端子の延長パターンを左
右に分配形成した場合を示したが、これに限らずＬＳＩ
チップで入力側端子を２箇所に分けない構成も可能であ
る。すなわち、この場合にはＬＳＩチップの１箇所の入
力側端子からプラスチックフィルム１つの表面側で延長
パターンを例えば左片側に配置し、同じ入力側端子をス
ルホール配線によってプラスチックフィルム１つの裏面
側に臨ませ、裏面側から右片側の位置まで延長パターン
を形成して、両面配線としてもよい。このように構成す
ることによって、左右に分配するパターンに交差を生じ
させることなく容易に配線を行うことができる。

また、上記実施例では、単純マトリクス駆動方式の液晶
表示装置の場合について示したが、それに限らず他の方
式の液晶表示装置、さらにはＥＬ表示装置などの他の表
示装置にも適用することができる。

発明の効果以上のように、本発明の表示装置によれば、行駆動回路
および列駆動回路の両方または一方の各テープキャリヤ
における端子のうち、隣接するテープキャリヤ相互間で
接続させ合うべき端子を各テープキャリヤにおいて各端
子ごとに２箇所に分けて形成し、分けられた端子を隣の
テープキャリヤの対応する端子に重ねて接続することに
よって。

各テープキャリヤの端子間を接続するように構成してい
るので、行駆動回路や列駆動回路を構成する隣接する複
数のテープキャリヤ相互の端子間接続をＰ　Ｗ　Ｂを介
在させることなく行うことができ、行駆動回路や列駆動
回路においてＰＷＢを省略することかて゛き、部品点数
を低減できる。

【図面の簡単な説明】

第１図は本発明の一実施例である液晶表示装置の概略的
な構成を示す平面図、第２図はその液晶表示装置の概略
的な回路構成を示すブロック図、第３図および第４図は
それぞれその液晶表示装置のセグメント駆動用ＴＡＢお
よびコモン駆動用ＴＡＢの概形を示す平面図　第５図は
そのセグメント駆動用ＴＡＢのＬＳＩチップにおける端
子配列を示す図、第６図はそのコモン駆動用ＴＡＢのＬ
ＳＩチップにおける端子配列を示す図、第７図はそのセ
グメント駆動用ＴＡＢの一部を拡大して示す平面図、第
８図はそのコモン駆動用ＴＡＢの一部を拡大して示す平
面図、第９図は従来の液晶表水装置の概略的な構成を示
す平面図である。１１・・液晶パネル、１２Ａ、１２Ｂ・・セグメント駆
動回路、１３・・・セグメント駆動用ＴＡＢ、１３ａ、
１３ｂ・・・セグメント駆動用ＬＩＳチップ、１５・コ
モン駆動回路、１６・・・コモン駆動用ＴＡＢ、１６ａ
、１６ｂ・・・コモン駆動用ＬＳＩチップ代理人　　弁
理士　画数　圭一部

Claims

【特許請求の範囲】複数の絵素を表示パネルにマトリクス状に配列し、この
表示パネルに接続され絵素の定められた複数行分に対応
付けられる半導体集積回路チップをそれぞれ有する複数
のテープキャリヤからなる行駆動回路で絵素の行を順次
指定し、前記表示パネルに接続され絵素の定められた複
数列分に対応付けられる半導体集積回路チップをそれぞ
れ有する複数のテープキャリヤからなる列駆動回路で絵
素の各列に表示データに対応する信号を与えることによ
って、指定した行の絵素を順次駆動し表示パネルに画像
を表示させるようにした表示装置において、行駆動回路および列駆動回路の両方または一方の各テー
プキャリヤにおける端子のうち、隣接するテープキャリ
ヤ相互間で接続させ合うべき端子を各テープキャリヤに
おいて各端子ごとに２箇所に分けて形成し、分けられた
端子を隣のテープキャリヤの対応する端子に重ねて接続
することによって、各テープキャリヤの端子間を接続す
るようにしたことを特徴とする表示装置。