JP2002132180A - 表示モジュール - Google Patents
表示モジュールInfo
- Publication number
- JP2002132180A JP2002132180A JP2000329592A JP2000329592A JP2002132180A JP 2002132180 A JP2002132180 A JP 2002132180A JP 2000329592 A JP2000329592 A JP 2000329592A JP 2000329592 A JP2000329592 A JP 2000329592A JP 2002132180 A JP2002132180 A JP 2002132180A
- Authority
- JP
- Japan
- Prior art keywords
- display module
- signal
- driving
- wiring
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 部品点数を削減して小型化および軽量化を可
能とし、かつコストを低減できるようにする。 【解決手段】 列方向の駆動信号と行方向の駆動信号と
により駆動される液晶パネル５と、列方向の駆動信号を
供給するソースドライバＳＤと、行方向の駆動信号を供
給するゲートドライバＧＤと、ソースドライバＳＤを搭
載するＴＣＰ形態フィルム１２と、ゲートドライバＧＤ
を搭載するＴＣＰ形態フィルム１１と、ＴＣＰ形態フィ
ルム１１または１２に、ソースドライバＳＤまたはゲー
トドライバＧＤと共に搭載され、ソースドライバＳＤお
よびゲートドライバＧＤを制御するコントローラ回路２
とを備える。
能とし、かつコストを低減できるようにする。 【解決手段】 列方向の駆動信号と行方向の駆動信号と
により駆動される液晶パネル５と、列方向の駆動信号を
供給するソースドライバＳＤと、行方向の駆動信号を供
給するゲートドライバＧＤと、ソースドライバＳＤを搭
載するＴＣＰ形態フィルム１２と、ゲートドライバＧＤ
を搭載するＴＣＰ形態フィルム１１と、ＴＣＰ形態フィ
ルム１１または１２に、ソースドライバＳＤまたはゲー
トドライバＧＤと共に搭載され、ソースドライバＳＤお
よびゲートドライバＧＤを制御するコントローラ回路２
とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば液晶表示モ
ジュールに適用可能な表示モジュールに関するものであ
る。
ジュールに適用可能な表示モジュールに関するものであ
る。
【０００２】
【従来の技術】この種の従来の表示モジュールとして
は、ＴＦＴ（Thin Film Transistor) 液晶表示モジュー
ルが知られている。その構成を図１３に基づいて説明す
る。なお、モジュール（Modul)とは、それらを組み合わ
せるだけで、例えばテレビやパーソナルコンピュータな
どの大きなシステムを作り上げるための必要条件を満た
している独立単位を指す。
は、ＴＦＴ（Thin Film Transistor) 液晶表示モジュー
ルが知られている。その構成を図１３に基づいて説明す
る。なお、モジュール（Modul)とは、それらを組み合わ
せるだけで、例えばテレビやパーソナルコンピュータな
どの大きなシステムを作り上げるための必要条件を満た
している独立単位を指す。
【０００３】図１３に示すように、従来のＴＦＴ液晶モ
ジュール１０１は、コントローラ１０２、ゲート電極駆
動回路１０３、ソース電極駆動回路１０４および液晶パ
ネル１０５から構成されている。コントローラ１０２は
液晶駆動電源回路１０６を備え、ゲート電極駆動回路１
０３はゲートドライバＧＤ１〜ＧＤｍからなるゲートド
ライバ群を有し、ソース電極駆動回路１０４はソースド
ライバＳＤ１〜ＳＤｎからなるソースドライバ群を有し
ている。
ジュール１０１は、コントローラ１０２、ゲート電極駆
動回路１０３、ソース電極駆動回路１０４および液晶パ
ネル１０５から構成されている。コントローラ１０２は
液晶駆動電源回路１０６を備え、ゲート電極駆動回路１
０３はゲートドライバＧＤ１〜ＧＤｍからなるゲートド
ライバ群を有し、ソース電極駆動回路１０４はソースド
ライバＳＤ１〜ＳＤｎからなるソースドライバ群を有し
ている。
【０００４】コントローラ１０２は、外部装置（ホスト
システム）から供給される同期信号（垂直同期信号、水
平同期信号）を基準として、ゲート電極駆動回路１０３
での走査パルスの発生、並びにソース電極駆動回路１０
４でのＮｂｉｔ表示データ信号および駆動制御信号のタ
イミング制御を行なう。
システム）から供給される同期信号（垂直同期信号、水
平同期信号）を基準として、ゲート電極駆動回路１０３
での走査パルスの発生、並びにソース電極駆動回路１０
４でのＮｂｉｔ表示データ信号および駆動制御信号のタ
イミング制御を行なう。
【０００５】コントローラ１０２の液晶駆動電源回路１
０６は、外部からの電源を受けて、ゲート電極駆動回路
１０３、ソース電極駆動回路１０４および液晶パネル１
０５の共通電極（コモン電極）に各種電源供給を行う。
０６は、外部からの電源を受けて、ゲート電極駆動回路
１０３、ソース電極駆動回路１０４および液晶パネル１
０５の共通電極（コモン電極）に各種電源供給を行う。
【０００６】ゲート電極駆動回路１０３の各ゲートドラ
イバＧＤ１〜ＧＤｍは、液晶パネル１０５の図６に示す
水平方向のゲートバスラインＢｇを駆動する多出力数の
ドライバである。ゲートドライバＧＤ１〜ＧＤｍはＬＳ
Ｉチップからなり、これら各ＬＳＩチップは、それらの
各入出力端子と他の構成部品の電極とを接続するため、
ＴＣＰ（Tape Carrier Package) 形態となっている。即
ち、ゲートドライバＧＤ１〜ＧＤｍは、絶縁フィルム上
に微細間隔でレイアウトされた銅箔配線を有するテープ
キャリアと呼ばれるフィルム上に搭載され、そのＬＳＩ
チップの固定と防湿とを目的とした樹脂により封止され
ている。
イバＧＤ１〜ＧＤｍは、液晶パネル１０５の図６に示す
水平方向のゲートバスラインＢｇを駆動する多出力数の
ドライバである。ゲートドライバＧＤ１〜ＧＤｍはＬＳ
Ｉチップからなり、これら各ＬＳＩチップは、それらの
各入出力端子と他の構成部品の電極とを接続するため、
ＴＣＰ（Tape Carrier Package) 形態となっている。即
ち、ゲートドライバＧＤ１〜ＧＤｍは、絶縁フィルム上
に微細間隔でレイアウトされた銅箔配線を有するテープ
キャリアと呼ばれるフィルム上に搭載され、そのＬＳＩ
チップの固定と防湿とを目的とした樹脂により封止され
ている。
【０００７】各ソースドライバＳＤ１〜ＳＤｎは、液晶
パネル１０５の図６に示す垂直方向のソースバスライン
Ｂｓを駆動する多出力数のドライバである。ソースドラ
イバＳＤ１〜ＳＤｎは、同様に、ＬＳＩチップの各入出
力端子と他の構成部品の電極とを接続するため、ＴＣＰ
形態となっている。
パネル１０５の図６に示す垂直方向のソースバスライン
Ｂｓを駆動する多出力数のドライバである。ソースドラ
イバＳＤ１〜ＳＤｎは、同様に、ＬＳＩチップの各入出
力端子と他の構成部品の電極とを接続するため、ＴＣＰ
形態となっている。
【０００８】次に、上記従来の液晶表示モジュールの具
体的な実装形態について説明する。図１４に示す液晶表
示モジュールは、縦続接続された２個のゲートドライバ
ＧＤ１、ＧＤ２および８個のソースドライバＳＤ１〜Ｓ
Ｄ８を有する。これらソースドライバＳＤ１〜ＳＤ８お
よびゲートドライバＧＤ１、ＧＤ２は各々ＬＳＩチップ
からなる。
体的な実装形態について説明する。図１４に示す液晶表
示モジュールは、縦続接続された２個のゲートドライバ
ＧＤ１、ＧＤ２および８個のソースドライバＳＤ１〜Ｓ
Ｄ８を有する。これらソースドライバＳＤ１〜ＳＤ８お
よびゲートドライバＧＤ１、ＧＤ２は各々ＬＳＩチップ
からなる。
【０００９】ゲートドライバＧＤ１、ＧＤ２はこれらに
共通の共通配線基板１１１に設けられ、同様に、ソース
ドライバＳＤ１〜ＳＤ８はこれらに共通の共通配線基板
１１２に設けられている。これら共通配線基板１１１お
よび１１２は、ゲートドライバＧＤ１、ＧＤ２、および
ソースドライバＳＤ１〜ＳＤ８に共通信号や電源を供給
するためのものである。また、コントローラ１０２は、
これら共通配線基板１１１、１１２とは別のコントロー
ラ基板１１３に設けられている。なお、１１４は配線を
有したＴＣＰ形態フィルムであり、１１５はコントロー
ラ基板１１３と共通配線基板１１１、１１２との配線を
接続するフレキシブル基板である。
共通の共通配線基板１１１に設けられ、同様に、ソース
ドライバＳＤ１〜ＳＤ８はこれらに共通の共通配線基板
１１２に設けられている。これら共通配線基板１１１お
よび１１２は、ゲートドライバＧＤ１、ＧＤ２、および
ソースドライバＳＤ１〜ＳＤ８に共通信号や電源を供給
するためのものである。また、コントローラ１０２は、
これら共通配線基板１１１、１１２とは別のコントロー
ラ基板１１３に設けられている。なお、１１４は配線を
有したＴＣＰ形態フィルムであり、１１５はコントロー
ラ基板１１３と共通配線基板１１１、１１２との配線を
接続するフレキシブル基板である。
【００１０】ＴＣＰ形態フィルム１１４上の配線と液晶
パネル１０５のＩＴＯ配線とは液晶パネル１０５の額縁
部１０５ａにおいて、ＡＣＦ（Anisotropic Conductive
Film ：異方性導電膜）を介して熱圧着により接続され
ている。一方、ＴＣＰ形態フィルム１１４上の配線と共
通配線基板１１１、１１２との電気的接続や、コントロ
ーラ基板１１３と共通配線基板１１１、１１２との電気
的接続は半田もしくはＡＣＦにて行われている。なお、
共通配線基板１１１、１１２やコントローラ基板１１３
は、例えば多層ガラスエポキシ基板からなる。
パネル１０５のＩＴＯ配線とは液晶パネル１０５の額縁
部１０５ａにおいて、ＡＣＦ（Anisotropic Conductive
Film ：異方性導電膜）を介して熱圧着により接続され
ている。一方、ＴＣＰ形態フィルム１１４上の配線と共
通配線基板１１１、１１２との電気的接続や、コントロ
ーラ基板１１３と共通配線基板１１１、１１２との電気
的接続は半田もしくはＡＣＦにて行われている。なお、
共通配線基板１１１、１１２やコントローラ基板１１３
は、例えば多層ガラスエポキシ基板からなる。
【００１１】次に、他の液晶表示モジュールを図１５に
示す。この液晶表示モジュールでは、ＬＳＩチップにお
ける内部配線を用いることにより、前記共通配線基板１
１１、１１２を排除している。この液晶表示モジュール
は、本出願人らの出願による特開平６−３６８４号公報
に開示されているものである。ここでは、ゲートドライ
バＧＤ１、ＧＤ２およびソースドライバＳＤ１〜ＳＤ８
をそれぞれ異なるＴＣＰ形態フィルム１１４に搭載し、
互いに隣接するＴＣＰ形態フィルム１１４同士の電気的
接続を、ＴＣＰ形態フィルム１１４同士の配線端を重ね
合わせることで実現している。
示す。この液晶表示モジュールでは、ＬＳＩチップにお
ける内部配線を用いることにより、前記共通配線基板１
１１、１１２を排除している。この液晶表示モジュール
は、本出願人らの出願による特開平６−３６８４号公報
に開示されているものである。ここでは、ゲートドライ
バＧＤ１、ＧＤ２およびソースドライバＳＤ１〜ＳＤ８
をそれぞれ異なるＴＣＰ形態フィルム１１４に搭載し、
互いに隣接するＴＣＰ形態フィルム１１４同士の電気的
接続を、ＴＣＰ形態フィルム１１４同士の配線端を重ね
合わせることで実現している。
【００１２】この例においても、コントローラ１０２
は、ガラス、エポキシ基板あるいはフレキシブル基板か
らなる独立したコントローラ基板１１６上に設けられて
いる。そして、コントローラ１０２は、フレキシブル基
板を介して、ＡＣＦや半田によりゲートドライバＧＤや
ソースドライバＳＤと接続されている。
は、ガラス、エポキシ基板あるいはフレキシブル基板か
らなる独立したコントローラ基板１１６上に設けられて
いる。そして、コントローラ１０２は、フレキシブル基
板を介して、ＡＣＦや半田によりゲートドライバＧＤや
ソースドライバＳＤと接続されている。
【００１３】なお、隣接するＴＣＰ形態フィルム１１４
同士を電気的に接続する構成の他の例としては、本願出
願人の出願による特開２０００−２４２２４０号に開示
されているものがある。ここでは、上記接続を、配線の
みを有する別途設けたフィルム基板か、もしくは液晶パ
ネル１０５上に設けた接続用ＩＴＯ配線を用いて、ＡＣ
Ｆあるいは半田を介して行っている。
同士を電気的に接続する構成の他の例としては、本願出
願人の出願による特開２０００−２４２２４０号に開示
されているものがある。ここでは、上記接続を、配線の
みを有する別途設けたフィルム基板か、もしくは液晶パ
ネル１０５上に設けた接続用ＩＴＯ配線を用いて、ＡＣ
Ｆあるいは半田を介して行っている。
【００１４】
【発明が解決しようとする課題】しかしながら、近年、
液晶表示モジュールに対する市場からの低価格化および
小型化への要求は益々厳しさを増しており、これらにつ
いてさらなる検討が必要となっている。このため、液晶
表示モジュールのトータルコストの低減並びに小型化を
図るべく、特に信号のやり取りの多いコントローラも含
めた表示用駆動装置全体についての可及的な部品点数の
削減、必要配線の削減、および軽量化が強く求められて
いる。
液晶表示モジュールに対する市場からの低価格化および
小型化への要求は益々厳しさを増しており、これらにつ
いてさらなる検討が必要となっている。このため、液晶
表示モジュールのトータルコストの低減並びに小型化を
図るべく、特に信号のやり取りの多いコントローラも含
めた表示用駆動装置全体についての可及的な部品点数の
削減、必要配線の削減、および軽量化が強く求められて
いる。
【００１５】本発明は、上記の課題に鑑みなされたもの
であって、部品点数を削減して小型化および軽量化を可
能とし、かつコストを低減できる表示モジュールの提供
を目的としている。
であって、部品点数を削減して小型化および軽量化を可
能とし、かつコストを低減できる表示モジュールの提供
を目的としている。
【００１６】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の表示モジュールは、列方向の駆動信号と
行方向の駆動信号とにより駆動される表示素子と、前記
列方向の駆動信号を供給する第１の駆動装置と、前記行
方向の駆動信号を供給する第２の駆動装置と、第１の駆
動装置を搭載する第１の配線基板と、第２の駆動装置を
搭載する第２の配線基板と、第１または第２の配線基板
に、第１または第２の駆動装置と共に搭載され、第１お
よび第２の駆動装置を制御する制御装置とを備えている
ことを特徴としている。
めに、本発明の表示モジュールは、列方向の駆動信号と
行方向の駆動信号とにより駆動される表示素子と、前記
列方向の駆動信号を供給する第１の駆動装置と、前記行
方向の駆動信号を供給する第２の駆動装置と、第１の駆
動装置を搭載する第１の配線基板と、第２の駆動装置を
搭載する第２の配線基板と、第１または第２の配線基板
に、第１または第２の駆動装置と共に搭載され、第１お
よび第２の駆動装置を制御する制御装置とを備えている
ことを特徴としている。
【００１７】上記の構成によれば、第１および第２の駆
動装置を制御する制御装置が、第１または第２の配線基
板に第１または第２の駆動装置と共に搭載されている。
したがって、制御装置のみを搭載するための配線基板が
不要となり、部品点数の削減とコストの低減を図り得
る。さらに、制御装置搭載専用の上記配線基板を設ける
ためのスペースが不要となり、小型化が可能となる。
動装置を制御する制御装置が、第１または第２の配線基
板に第１または第２の駆動装置と共に搭載されている。
したがって、制御装置のみを搭載するための配線基板が
不要となり、部品点数の削減とコストの低減を図り得
る。さらに、制御装置搭載専用の上記配線基板を設ける
ためのスペースが不要となり、小型化が可能となる。
【００１８】上記の表示モジュールは、第１および第２
の配線基板が、配線を有する絶縁性フィルムからなる構
成としてもよい。
の配線基板が、配線を有する絶縁性フィルムからなる構
成としてもよい。
【００１９】上記の構成によれば、駆動装置を搭載する
配線基板として配線を有する絶縁性フィルム、例えばＴ
ＣＰ（Tape Carrier Package) 形態フィルムを使用する
表示モジュールに適用可能である。
配線基板として配線を有する絶縁性フィルム、例えばＴ
ＣＰ（Tape Carrier Package) 形態フィルムを使用する
表示モジュールに適用可能である。
【００２０】上記の表示モジュールは、第１および第２
の駆動装置がそれぞれ複数個設けられ、これら第１およ
び第２の各駆動装置がそれぞれ異なる第１および第２の
配線基板に搭載され、複数の第１の駆動装置および複数
の第２の駆動装置が、第１の駆動装置同士および第２の
駆動装置同士が順次つながる状態に縦続接続され、前記
制御装置は第１または第２の駆動装置の前記縦続接続に
おける先頭に位置する駆動装置と共に同一の配線基板に
搭載されている構成としてもよい。
の駆動装置がそれぞれ複数個設けられ、これら第１およ
び第２の各駆動装置がそれぞれ異なる第１および第２の
配線基板に搭載され、複数の第１の駆動装置および複数
の第２の駆動装置が、第１の駆動装置同士および第２の
駆動装置同士が順次つながる状態に縦続接続され、前記
制御装置は第１または第２の駆動装置の前記縦続接続に
おける先頭に位置する駆動装置と共に同一の配線基板に
搭載されている構成としてもよい。
【００２１】上記の構成によれば、制御装置は第１また
は第２の駆動装置の縦続接続における先頭に位置する駆
動装置と共に同一の配線基板に搭載されているので、制
御装置から、縦続接続されている各駆動装置に対して制
御信号、例えば駆動装置のスタートパルス信号等を転送
し易くなる。
は第２の駆動装置の縦続接続における先頭に位置する駆
動装置と共に同一の配線基板に搭載されているので、制
御装置から、縦続接続されている各駆動装置に対して制
御信号、例えば駆動装置のスタートパルス信号等を転送
し易くなる。
【００２２】上記の表示モジュールは、第１の駆動装置
がソースドライバであり、第２の駆動装置がゲートドラ
イバであり、前記制御装置がソースドライバを搭載する
配線基板に搭載されている構成としてもよい。
がソースドライバであり、第２の駆動装置がゲートドラ
イバであり、前記制御装置がソースドライバを搭載する
配線基板に搭載されている構成としてもよい。
【００２３】上記の構成によれば、第１の駆動装置をソ
ースドライバ、第２の駆動装置をゲートドライバとした
場合に、制御装置がソースドライバを搭載する配線基板
に搭載されているので、ソースドライバとゲートドライ
バとを備えた構成において、制御信号の伝達を効率良く
行うことができる。
ースドライバ、第２の駆動装置をゲートドライバとした
場合に、制御装置がソースドライバを搭載する配線基板
に搭載されているので、ソースドライバとゲートドライ
バとを備えた構成において、制御信号の伝達を効率良く
行うことができる。
【００２４】即ち、制御装置とゲートドライバおよびソ
ースドライバとの間の信号線数（信号の送受信数）は、
制御装置−ゲートドライバ間よりも、制御装置−ソース
ドライバ間の方が多くなっている。したがって、制御装
置がソースドライバを搭載する配線基板に搭載されてい
る方が、配線領域をコンパクトにまとめることができ
る。
ースドライバとの間の信号線数（信号の送受信数）は、
制御装置−ゲートドライバ間よりも、制御装置−ソース
ドライバ間の方が多くなっている。したがって、制御装
置がソースドライバを搭載する配線基板に搭載されてい
る方が、配線領域をコンパクトにまとめることができ
る。
【００２５】また、制御装置がソースドライバを搭載す
る配線基板に搭載されている構成により、周波数の高い
クロック信号ＳＣＫやＲ，Ｇ，Ｂの各ビット線の引き回
しが短くなるので、信号波形のなまりや飛び込みノイズ
を低減することができる。また、配線容量への充放電も
低減されるため、出力段のバッファ回路に必要な駆動能
力を低減でき、バッファ回路面積の縮小や消費電流の低
減も期待できる。
る配線基板に搭載されている構成により、周波数の高い
クロック信号ＳＣＫやＲ，Ｇ，Ｂの各ビット線の引き回
しが短くなるので、信号波形のなまりや飛び込みノイズ
を低減することができる。また、配線容量への充放電も
低減されるため、出力段のバッファ回路に必要な駆動能
力を低減でき、バッファ回路面積の縮小や消費電流の低
減も期待できる。
【００２６】上記の表示モジュールは、前記制御装置が
搭載されている配線基板への外部装置からの入力信号
が、同期信号と表示データと基準電圧生成用電圧であ
り、前記制御装置が搭載されている配線基板からの出力
信号が、表示素子を駆動する駆動電圧と、縦続接続され
た次段の駆動装置への制御信号および出カデータである
構成としてもよい。
搭載されている配線基板への外部装置からの入力信号
が、同期信号と表示データと基準電圧生成用電圧であ
り、前記制御装置が搭載されている配線基板からの出力
信号が、表示素子を駆動する駆動電圧と、縦続接続され
た次段の駆動装置への制御信号および出カデータである
構成としてもよい。
【００２７】上記の表示モジュールは、第１および第２
の配線基板が、前記表示素子の周縁部に形成された額縁
領域に設けられている構成としてもよい。
の配線基板が、前記表示素子の周縁部に形成された額縁
領域に設けられている構成としてもよい。
【００２８】上記の表示モジュールは、前記制御装置を
搭載する配線基板が、第１の駆動装置と第２の駆動装置
との双方に近接する配線基板に搭載されている構成とし
てもよい。
搭載する配線基板が、第１の駆動装置と第２の駆動装置
との双方に近接する配線基板に搭載されている構成とし
てもよい。
【００２９】上記の構成によれば、制御装置から第１の
駆動装置と第２の駆動装置への配線を短くできる。
駆動装置と第２の駆動装置への配線を短くできる。
【００３０】上記の表示モジュールは、前記表示モジュ
ールが液晶表示モジュールである構成としてもよい。
ールが液晶表示モジュールである構成としてもよい。
【００３１】
【発明の実施の形態】本発明の実施の一形態を図１ない
し図１２に基づいて以下に説明する。本実施の形態の表
示モジュールは、図１に示すＴＦＴ液晶表示モジュール
１として構成されている。ＴＦＴ液晶表示モジュール１
は、コントローラ回路（制御装置）２、ゲート電極駆動
回路３、ソース電極駆動回路４および液晶パネル５を備
えている。ゲート電極駆動回路３は、順次つながる状態
に縦続接続されたゲートドライバ（第２の駆動装置）Ｇ
Ｄ１、ＧＤ２からなるゲートドライバ群を有し、ソース
電極駆動回路４は、順次つながる状態に縦続接続された
ソースドライバ（第１の駆動装置）ＳＤ１〜ＳＤ８から
なるソースドライバ群を有している。
し図１２に基づいて以下に説明する。本実施の形態の表
示モジュールは、図１に示すＴＦＴ液晶表示モジュール
１として構成されている。ＴＦＴ液晶表示モジュール１
は、コントローラ回路（制御装置）２、ゲート電極駆動
回路３、ソース電極駆動回路４および液晶パネル５を備
えている。ゲート電極駆動回路３は、順次つながる状態
に縦続接続されたゲートドライバ（第２の駆動装置）Ｇ
Ｄ１、ＧＤ２からなるゲートドライバ群を有し、ソース
電極駆動回路４は、順次つながる状態に縦続接続された
ソースドライバ（第１の駆動装置）ＳＤ１〜ＳＤ８から
なるソースドライバ群を有している。
【００３２】コントローラ回路２は、外部装置（ホスト
システム）から入力される（垂直同期信号、水平同期信
号）を基準として、ゲート電極駆動回路３での走査パル
スの発生、並びにソース電極駆動回路４でのＮｂｉｔ表
示データ信号および駆動制御信号のタイミング制御を行
なう。ゲート電極駆動回路３の各ゲートドライバＧＤ
１、ＧＤ２は、液晶パネル５の図６に示す水平方向（行
方向）のゲートバスラインＢｇを駆動する多出力数のド
ライバである。ソース電極駆動回路４の各ソースドライ
バＳＤ１〜ＳＤ８は、液晶パネル５の垂直方向（列方
向）のソースバスラインＢｓを駆動する多出力数のドラ
イバである。
システム）から入力される（垂直同期信号、水平同期信
号）を基準として、ゲート電極駆動回路３での走査パル
スの発生、並びにソース電極駆動回路４でのＮｂｉｔ表
示データ信号および駆動制御信号のタイミング制御を行
なう。ゲート電極駆動回路３の各ゲートドライバＧＤ
１、ＧＤ２は、液晶パネル５の図６に示す水平方向（行
方向）のゲートバスラインＢｇを駆動する多出力数のド
ライバである。ソース電極駆動回路４の各ソースドライ
バＳＤ１〜ＳＤ８は、液晶パネル５の垂直方向（列方
向）のソースバスラインＢｓを駆動する多出力数のドラ
イバである。
【００３３】ゲートドライバＧＤ１、ＧＤ２およびソー
スドライバＳＤ１〜ＳＤ８はＬＳＩチップからなる。ゲ
ートドライバＧＤのＬＳＩチップは、先述のように、絶
縁性のＴＣＰ（Tape Carrier Package) 形態フィルム
（第２の配線基板）１１上に搭載され、ＴＣＰ形態とな
っている。同様に、ソースドライバＳＤのＬＳＩチップ
は、ＴＣＰ形態フィルム（第１の配線基板）１２上に搭
載され、ＴＣＰ形態となっている。
スドライバＳＤ１〜ＳＤ８はＬＳＩチップからなる。ゲ
ートドライバＧＤのＬＳＩチップは、先述のように、絶
縁性のＴＣＰ（Tape Carrier Package) 形態フィルム
（第２の配線基板）１１上に搭載され、ＴＣＰ形態とな
っている。同様に、ソースドライバＳＤのＬＳＩチップ
は、ＴＣＰ形態フィルム（第１の配線基板）１２上に搭
載され、ＴＣＰ形態となっている。
【００３４】ゲート電極駆動回路３およびソース電極駆
動回路４は、液晶パネル５の額縁部５ａに設けられてい
る。この額縁部５ａは、液晶パネル５の周縁部における
隣り合う縦横の辺に沿って形成されている。上記額縁部
５ａにおいて、ゲートドライバＧＤ１、ＧＤ２およびソ
ースドライバＳＤ１〜ＳＤ８は、ＡＣＦ（Anisotropic
Conductive Film ：異方性導電膜）を介して額縁部５ａ
のＩＴＯ（Indium TinOxide：インジゥムすず酸化膜）
端子に熱圧着により接続され固定されている。
動回路４は、液晶パネル５の額縁部５ａに設けられてい
る。この額縁部５ａは、液晶パネル５の周縁部における
隣り合う縦横の辺に沿って形成されている。上記額縁部
５ａにおいて、ゲートドライバＧＤ１、ＧＤ２およびソ
ースドライバＳＤ１〜ＳＤ８は、ＡＣＦ（Anisotropic
Conductive Film ：異方性導電膜）を介して額縁部５ａ
のＩＴＯ（Indium TinOxide：インジゥムすず酸化膜）
端子に熱圧着により接続され固定されている。
【００３５】コントローラ回路２は、図２に示すよう
に、各種入出力端子を備えるとともに液晶駆動電源回路
６を備える。コントローラ回路２には、外部装置（ホス
トシステム）から、液晶パネル５を駆動するのに必要な
同期信号（垂直同期信号、水平同期信号）、デジタル表
示データ、および各種電圧発生のための電圧が供給され
る。そしてコントローラ回路２は、各種制御信号、即ち
ソースドライバＳＤ用のスタートパルス信号ＳＳＰＩ、
クロック信号ＳＣＫ、ラッチ信号ＬＳを出力するととも
に、ゲートドライバＧＤ用のスタートパルス信号ＧＳＰ
Ｉおよびクロック信号ＧＣＫを出力する。さらに、コン
トローラ回路２は、ソースドライバＳＤへ、転送タイミ
ングを制御したデジタル表示データＤＡＴＡ・ＲＧＢ
（ＲＧＢの各６ビットデータ）を出力する。また、コン
トローラ回路２には、縦続接続における最終段のソース
ドライバＳＤ８からスタートパルス出力信号ＳＳＰＯが
入力される。さらに、コントローラ回路２の液晶駆動電
源回路６は、ゲートドライバＧＤ１、ＧＤ２に対してＶ
ＤＤ、Ｖｃｃ、ＧＮＤを供給し、ソースドライバＳＤ１
〜ＳＤ８に対してＶｃｃ、ＧＮＤおよび階調表示用基準
電圧Ｖｒｅｆ１〜Ｖｒｅｆ９を供給し、液晶パネル５の
共通電極３３に対してコモン電極用電圧を供給する。
に、各種入出力端子を備えるとともに液晶駆動電源回路
６を備える。コントローラ回路２には、外部装置（ホス
トシステム）から、液晶パネル５を駆動するのに必要な
同期信号（垂直同期信号、水平同期信号）、デジタル表
示データ、および各種電圧発生のための電圧が供給され
る。そしてコントローラ回路２は、各種制御信号、即ち
ソースドライバＳＤ用のスタートパルス信号ＳＳＰＩ、
クロック信号ＳＣＫ、ラッチ信号ＬＳを出力するととも
に、ゲートドライバＧＤ用のスタートパルス信号ＧＳＰ
Ｉおよびクロック信号ＧＣＫを出力する。さらに、コン
トローラ回路２は、ソースドライバＳＤへ、転送タイミ
ングを制御したデジタル表示データＤＡＴＡ・ＲＧＢ
（ＲＧＢの各６ビットデータ）を出力する。また、コン
トローラ回路２には、縦続接続における最終段のソース
ドライバＳＤ８からスタートパルス出力信号ＳＳＰＯが
入力される。さらに、コントローラ回路２の液晶駆動電
源回路６は、ゲートドライバＧＤ１、ＧＤ２に対してＶ
ＤＤ、Ｖｃｃ、ＧＮＤを供給し、ソースドライバＳＤ１
〜ＳＤ８に対してＶｃｃ、ＧＮＤおよび階調表示用基準
電圧Ｖｒｅｆ１〜Ｖｒｅｆ９を供給し、液晶パネル５の
共通電極３３に対してコモン電極用電圧を供給する。
【００３６】上記コントローラ回路２（コントローラＬ
ＳＩチップ）は、図１に示したＴＣＰ形態フィルム１２
のうち、先頭のソースドライバＳＤ１を搭載するＴＣＰ
形態フィルム１２ａに、ソースドライバＳＤ１と共に搭
載されている。したがって、ＴＣＰ形態フィルム１２ａ
においては複合ＴＣＰ化されている。
ＳＩチップ）は、図１に示したＴＣＰ形態フィルム１２
のうち、先頭のソースドライバＳＤ１を搭載するＴＣＰ
形態フィルム１２ａに、ソースドライバＳＤ１と共に搭
載されている。したがって、ＴＣＰ形態フィルム１２ａ
においては複合ＴＣＰ化されている。
【００３７】コントローラ回路２、即ちＴＣＰ形態フィ
ルム１２ａへの入力端子１３は、額縁部５ａにおける端
縁部に形成されている。この入力端子１３への入力信号
は、外部装置（ホストシステム）からの同期信号（垂直
同期信号、水平同期信号）、表示データおよび外部電源
からの外部供給電圧である。
ルム１２ａへの入力端子１３は、額縁部５ａにおける端
縁部に形成されている。この入力端子１３への入力信号
は、外部装置（ホストシステム）からの同期信号（垂直
同期信号、水平同期信号）、表示データおよび外部電源
からの外部供給電圧である。
【００３８】これらの入力に応じてコントローラ回路２
は、液晶パネル５に対して駆動電圧出力信号（例えば、
Ｘ１〜１２８、Ｙ１〜１２８、Ｚ１〜１２８）を出力す
る。また、次段のソースドライバＳＤ２に対して制御信
号、表示データＤＡＴＡ・ＲＧＢ、電源電圧、基準電圧
を出力する。さらに、ゲートドライバＧＤ１に対して制
御信号および電源電圧を出力する。
は、液晶パネル５に対して駆動電圧出力信号（例えば、
Ｘ１〜１２８、Ｙ１〜１２８、Ｚ１〜１２８）を出力す
る。また、次段のソースドライバＳＤ２に対して制御信
号、表示データＤＡＴＡ・ＲＧＢ、電源電圧、基準電圧
を出力する。さらに、ゲートドライバＧＤ１に対して制
御信号および電源電圧を出力する。
【００３９】上記の構成により、本表示モジュールで
は、液晶駆動電源回路６を内蔵したコントローラ回路
２、ゲート電極駆動回路３およびソース電極駆動回路４
が液晶パネル５の額縁部５ａに全て実装されたことにな
る。
は、液晶駆動電源回路６を内蔵したコントローラ回路
２、ゲート電極駆動回路３およびソース電極駆動回路４
が液晶パネル５の額縁部５ａに全て実装されたことにな
る。
【００４０】次に、上記のＴＣＰ形態フィルム１２ａに
おけるコントローラ回路２とソースドライバＳＤ１との
搭載例について説明する。図３の例では、コントローラ
回路２とソースドライバＳＤ１とが、左右方向、即ちソ
ースドライバＳＤ１〜ＳＤ８の並び方向と平行な方向に
並んで配置されている。したがって、ＴＣＰ形態フィル
ム１２ａは横方向に長細い形状となる。
おけるコントローラ回路２とソースドライバＳＤ１との
搭載例について説明する。図３の例では、コントローラ
回路２とソースドライバＳＤ１とが、左右方向、即ちソ
ースドライバＳＤ１〜ＳＤ８の並び方向と平行な方向に
並んで配置されている。したがって、ＴＣＰ形態フィル
ム１２ａは横方向に長細い形状となる。
【００４１】一般にソースドライバＳＤ１は、液晶パネ
ル５のＩＴＯ端子と接続される駆動用出力端子が多端子
であるため、細長い形状を有している。したがって、上
記のような形態を採ることにより、ＴＣＰ形態フィルム
１２ａに必要な幅Ｗ（額縁部５ａの幅方寸法）が狭くな
り、液晶パネル５の額縁部５ａが狭い場合であっても、
コントローラ回路２とソースドライバＳＤ１を搭載可能
となる。
ル５のＩＴＯ端子と接続される駆動用出力端子が多端子
であるため、細長い形状を有している。したがって、上
記のような形態を採ることにより、ＴＣＰ形態フィルム
１２ａに必要な幅Ｗ（額縁部５ａの幅方寸法）が狭くな
り、液晶パネル５の額縁部５ａが狭い場合であっても、
コントローラ回路２とソースドライバＳＤ１を搭載可能
となる。
【００４２】さらに、図３に示した形態の構造を図３に
おけるＡ−Ａ線矢視断面図である図４により示す。同図
の構造では、コントローラ回路２（コントローラＬＳＩ
チップ）とソースドライバＳＤ１とが樹脂層２１により
絶縁性のベーステープ２２に固定されている。さらに上
記両者は、樹脂層２１にて封止されることにより保護さ
れている。また、配線パターン２３はソルダーレジスト
膜２５により被膜され、保護されている。ベーステープ
２２に設けられたデバイスホール２６内には、配線パタ
ーン２３のインナーリード部２４が張り出している。そ
して、コントローラ回路２とソースドライバＳＤ１と
は、これらのチップの電極に形成されたＡｕバンプ２７
と上記インナーリード部２４とを介して電気的に接続さ
れている。これにより、コントローラ回路２とソースド
ライバＳＤ１とが一つのＴＣＰとして複合化されてい
る。
おけるＡ−Ａ線矢視断面図である図４により示す。同図
の構造では、コントローラ回路２（コントローラＬＳＩ
チップ）とソースドライバＳＤ１とが樹脂層２１により
絶縁性のベーステープ２２に固定されている。さらに上
記両者は、樹脂層２１にて封止されることにより保護さ
れている。また、配線パターン２３はソルダーレジスト
膜２５により被膜され、保護されている。ベーステープ
２２に設けられたデバイスホール２６内には、配線パタ
ーン２３のインナーリード部２４が張り出している。そ
して、コントローラ回路２とソースドライバＳＤ１と
は、これらのチップの電極に形成されたＡｕバンプ２７
と上記インナーリード部２４とを介して電気的に接続さ
れている。これにより、コントローラ回路２とソースド
ライバＳＤ１とが一つのＴＣＰとして複合化されてい
る。
【００４３】また、ＴＣＰ形態フィルム１２（１２ａ）
において、上記ベーステープ２２の基材としては、例え
ば厚さ５０μｍのポリイミドフィルムが使用される。こ
のポリイミドフィルム上に、接着層を介して、例えば厚
さ１８μｍ、最小配線幅３０μｍの電解銅箔が配線パタ
ーン２３として積層されている。さらにその表面にはＳ
ｎメッキが施されている。なお、接着層を用いることな
く、ベーステープ２２の基材の上に導体である電解銅箔
のパターンが直接形成されていてもよい。
において、上記ベーステープ２２の基材としては、例え
ば厚さ５０μｍのポリイミドフィルムが使用される。こ
のポリイミドフィルム上に、接着層を介して、例えば厚
さ１８μｍ、最小配線幅３０μｍの電解銅箔が配線パタ
ーン２３として積層されている。さらにその表面にはＳ
ｎメッキが施されている。なお、接着層を用いることな
く、ベーステープ２２の基材の上に導体である電解銅箔
のパターンが直接形成されていてもよい。
【００４４】また、ＴＣＰ形態フィルム１２ａにおける
コントローラ回路２とソースドライバＳＤ１との搭載例
としては、他に図５に示すものがある。この例では、コ
ントローラ回路２とソースドライバＳＤ１とが、ソース
ドライバＳＤ１〜ＳＤ８の並び方向とは直交する方向に
並んで配置されている。したがって、ＴＣＰ形態フィル
ム１２ａは図３の例と比較して、幅Ｗが広く、長さＬが
短い形状となる。これらのうち何れの形態を採用するか
は、液晶パネル５への効率の良い実装を考慮して選択す
ればよい。なお、図５に示した形態のＢ−Ｂ線矢視断面
は、ほぼ図３に示した形態と同様であり、図４に示すも
のとなる。
コントローラ回路２とソースドライバＳＤ１との搭載例
としては、他に図５に示すものがある。この例では、コ
ントローラ回路２とソースドライバＳＤ１とが、ソース
ドライバＳＤ１〜ＳＤ８の並び方向とは直交する方向に
並んで配置されている。したがって、ＴＣＰ形態フィル
ム１２ａは図３の例と比較して、幅Ｗが広く、長さＬが
短い形状となる。これらのうち何れの形態を採用するか
は、液晶パネル５への効率の良い実装を考慮して選択す
ればよい。なお、図５に示した形態のＢ−Ｂ線矢視断面
は、ほぼ図３に示した形態と同様であり、図４に示すも
のとなる。
【００４５】液晶パネル５は、図６に示すように、ＴＦ
Ｔ液晶パネルの等価回路で示される。液晶パネル５は、
ＴＦＴ３１に接続された電極を表示電極３２として、こ
の表示電極３２に対向する電極を共通電極（コモン電
極）３３とした複数の画素３４で構成される。共通電極
３３は、全ドットに共通した電極となっている。なお、
３５は補助容量である。
Ｔ液晶パネルの等価回路で示される。液晶パネル５は、
ＴＦＴ３１に接続された電極を表示電極３２として、こ
の表示電極３２に対向する電極を共通電極（コモン電
極）３３とした複数の画素３４で構成される。共通電極
３３は、全ドットに共通した電極となっている。なお、
３５は補助容量である。
【００４６】ＴＦＴ３１のゲート電極に正電圧（通常、
ゲートドライバＧＤ１、ＧＤ２より供給）を印加すると
ＴＦＴ３１がオンとなる。そして、ソースドライバＳＤ
１〜ＳＤ８に印加された電圧にて、表示電極３２と共通
電極３３との間に形成された液晶負荷容量が充電され
る。
ゲートドライバＧＤ１、ＧＤ２より供給）を印加すると
ＴＦＴ３１がオンとなる。そして、ソースドライバＳＤ
１〜ＳＤ８に印加された電圧にて、表示電極３２と共通
電極３３との間に形成された液晶負荷容量が充電され
る。
【００４７】ゲートドライバＧＤ１、ＧＤ２に負電圧を
印加するとＴＦＴ３１がオフとなる。そして、この時点
において印加されていた電圧が表示電極３２と共通電極
３３との間に保持される。
印加するとＴＦＴ３１がオフとなる。そして、この時点
において印加されていた電圧が表示電極３２と共通電極
３３との間に保持される。
【００４８】書き込みたい電圧（通常、ソースドライバ
ＳＤ１〜ＳＤ８より供給）をソース電極に与えてゲート
電圧を制御することにより、画素３４には任意の電圧を
保持させておくことができる。この保持電圧に応じて液
晶の透過率を変化させることにより、階調を有する画像
を表示させることができる。
ＳＤ１〜ＳＤ８より供給）をソース電極に与えてゲート
電圧を制御することにより、画素３４には任意の電圧を
保持させておくことができる。この保持電圧に応じて液
晶の透過率を変化させることにより、階調を有する画像
を表示させることができる。
【００４９】さらに、図７に示すように、透過率が変化
した液晶３６の背面側からバックライト光が照射され、
液晶３６を透過した光がカラーフィルタ３７を透過する
ことにより、カラー画像表示を行なうようになってい
る。
した液晶３６の背面側からバックライト光が照射され、
液晶３６を透過した光がカラーフィルタ３７を透過する
ことにより、カラー画像表示を行なうようになってい
る。
【００５０】次に、ゲート電極駆動回路３を構成するゲ
ートドライバＧＤ１、ＧＤ２について、図８を参照しな
がら以下に説明する。なお、各ゲートドライバＧＤ１、
ＧＤ２は、いずれの構成も同じであるので、図８におい
ては、一つのゲートドライバＬＳＩチップ４１（例えば
ゲートドライバＧＤ１）に構成される回路ブロック図を
示している。
ートドライバＧＤ１、ＧＤ２について、図８を参照しな
がら以下に説明する。なお、各ゲートドライバＧＤ１、
ＧＤ２は、いずれの構成も同じであるので、図８におい
ては、一つのゲートドライバＬＳＩチップ４１（例えば
ゲートドライバＧＤ１）に構成される回路ブロック図を
示している。
【００５１】ゲートドライバＬＳＩチップ４１は、シフ
トレジスタ回路４２、レベルシフタ回路４３および出力
回路４４から構成される。シフトレジスタ回路４２は、
垂直同期信号ＧＳＰを基に水平同期信号ＧＣＫに同期を
とり、シフト動作を行って選択パルス（走査パルスに相
当）を出力する。この選択パルスにより、液晶パネル５
において、ソース電極駆動回路４から出力された電圧に
より駆動されるべき画素が選択される。
トレジスタ回路４２、レベルシフタ回路４３および出力
回路４４から構成される。シフトレジスタ回路４２は、
垂直同期信号ＧＳＰを基に水平同期信号ＧＣＫに同期を
とり、シフト動作を行って選択パルス（走査パルスに相
当）を出力する。この選択パルスにより、液晶パネル５
において、ソース電極駆動回路４から出力された電圧に
より駆動されるべき画素が選択される。
【００５２】レベルシフタ回路４３は、上記選択パルス
のレベルをＴＦＴ３１のＯＮ／ＯＦＦに必要な電圧レベ
ルに変換し、出力回路４４に送る。出力回路４４は、上
記信号を、内蔵している出力回路４４により増幅し、出
力端子から出力する。この出力回路４４からの出力１〜
ｋは、パルス状の信号であり、ゲートパルス（走査パル
ス）と称する。
のレベルをＴＦＴ３１のＯＮ／ＯＦＦに必要な電圧レベ
ルに変換し、出力回路４４に送る。出力回路４４は、上
記信号を、内蔵している出力回路４４により増幅し、出
力端子から出力する。この出力回路４４からの出力１〜
ｋは、パルス状の信号であり、ゲートパルス（走査パル
ス）と称する。
【００５３】上記垂直同期信号ＧＰＳ、水平同期信号Ｇ
ＣＫおよび出力１〜ｋの信号タイミングを図９に示す。
ＣＫおよび出力１〜ｋの信号タイミングを図９に示す。
【００５４】同図において、垂直同期信号、即ちゲート
ドライバ用スタートパルス信号ＧＳＰ（図２のコントロ
ーラ回路のＧＳＰＩ端子から出力）は、ゲートドライバ
ＬＳＩチップ４１（ゲートドライバＧＤ１）のシフトレ
ジスタ回路４２の入力段に入力される。また、水平同期
信号、即ちゲートドライバ用転送クロック信号ＧＣＫ
（図２のコントローラ回路のＧＣＫ端子から出力）は、
シフトレジスタ回路４２の転送クロックとして入力され
る。ＧＣＫ信号は、転送クロックの立ち上がりに同期を
取り、シフトレジスタ回路４２内を転送される。そし
て、シフトレジスタ回路４２の各段からの出力がレベル
シフトされバッファされて、図９に示すようにゲートド
ライバＬＳＩチップ４１の出力１〜Ｋとして出力され
る。
ドライバ用スタートパルス信号ＧＳＰ（図２のコントロ
ーラ回路のＧＳＰＩ端子から出力）は、ゲートドライバ
ＬＳＩチップ４１（ゲートドライバＧＤ１）のシフトレ
ジスタ回路４２の入力段に入力される。また、水平同期
信号、即ちゲートドライバ用転送クロック信号ＧＣＫ
（図２のコントローラ回路のＧＣＫ端子から出力）は、
シフトレジスタ回路４２の転送クロックとして入力され
る。ＧＣＫ信号は、転送クロックの立ち上がりに同期を
取り、シフトレジスタ回路４２内を転送される。そし
て、シフトレジスタ回路４２の各段からの出力がレベル
シフトされバッファされて、図９に示すようにゲートド
ライバＬＳＩチップ４１の出力１〜Ｋとして出力され
る。
【００５５】レベルシフタ回路４３の電源およびこの入
出力信号は、電圧Ｖｃｃと接地電圧ＧＮＤとの間で駆動
される。レベルシフタ回路４３は入力信号（電圧Ｖｃｃ
と接地電圧ＧＮＤレベル）を出力信号（電圧Ｖｃｃと負
電圧ＶＤＤレベル）にレベルをシフトさせる。ゲートド
ライバＧＤ１内のシフトレジスタ回路４２の最終段まで
転送されたＧＣＫ信号は、ＧＣＫｃｍｔとして、ゲート
ドライバＧＤ１と縦続接続されている次段のゲートドラ
イバＧＤ２のＧＣＫ信号として入力され、先の場合と同
様に転送され、かつ同様に処理される。以後、順次ＧＣ
Ｋ信号は転送されることで、最後に縦続接続されている
ゲートドライバＧＤ（ここではゲートドライバＧＤ２）
まで同様にして処理される。
出力信号は、電圧Ｖｃｃと接地電圧ＧＮＤとの間で駆動
される。レベルシフタ回路４３は入力信号（電圧Ｖｃｃ
と接地電圧ＧＮＤレベル）を出力信号（電圧Ｖｃｃと負
電圧ＶＤＤレベル）にレベルをシフトさせる。ゲートド
ライバＧＤ１内のシフトレジスタ回路４２の最終段まで
転送されたＧＣＫ信号は、ＧＣＫｃｍｔとして、ゲート
ドライバＧＤ１と縦続接続されている次段のゲートドラ
イバＧＤ２のＧＣＫ信号として入力され、先の場合と同
様に転送され、かつ同様に処理される。以後、順次ＧＣ
Ｋ信号は転送されることで、最後に縦続接続されている
ゲートドライバＧＤ（ここではゲートドライバＧＤ２）
まで同様にして処理される。
【００５６】なお、信号ＧＳＰ、電源Ｖｃｃ、ＶＤＤや
ＧＮＤは、別途共通配線基板（図示せず）を介して、各
ゲートドライバＧＤに並列に入力されるか、共通配線基
板を排してＬＳＩ内部配線を使用してＬＳＩ入力端子→
ＬＳＩ内部配線→ＬＳＩ出力端子→ＴＣＰ配線→次段Ｌ
ＳＩ入力端子と縦続接続されていても良い。
ＧＮＤは、別途共通配線基板（図示せず）を介して、各
ゲートドライバＧＤに並列に入力されるか、共通配線基
板を排してＬＳＩ内部配線を使用してＬＳＩ入力端子→
ＬＳＩ内部配線→ＬＳＩ出力端子→ＴＣＰ配線→次段Ｌ
ＳＩ入力端子と縦続接続されていても良い。
【００５７】次に、ソース電極駆動回路４を構成するソ
ースドライバＳＤ１〜ＳＤ８について図１０を参照しな
がら以下に説明する。なお、図１０は、ソースドライバ
ＳＤ１〜ＳＤ８のうち、その中の一つのソースドライバ
ＬＳＩチップ５１（例えばソースドライバＳＤ１）に構
成される回路ブロック図を示している。
ースドライバＳＤ１〜ＳＤ８について図１０を参照しな
がら以下に説明する。なお、図１０は、ソースドライバ
ＳＤ１〜ＳＤ８のうち、その中の一つのソースドライバ
ＬＳＩチップ５１（例えばソースドライバＳＤ１）に構
成される回路ブロック図を示している。
【００５８】上記ソースドライバＬＳＩチップ５１は、
シフトレジスタ回路５２、入力ラッチ回路５３、サンプ
リングメモリ回路５４、ホールドメモリ回路５５、基準
電圧発生回路５６、ＤＡコンバータ回路５７および出力
回路５８から構成されている。
シフトレジスタ回路５２、入力ラッチ回路５３、サンプ
リングメモリ回路５４、ホールドメモリ回路５５、基準
電圧発生回路５６、ＤＡコンバータ回路５７および出力
回路５８から構成されている。
【００５９】上記シフトレジスタ回路５２は、スタート
パルス信号ＳＰＩをスタートパルスとする一方、コント
ローラ回路２のＳＣＫ端子から出力されるクロック信号
ＳＣＫ（基準信号）にて、上記スタートパルス信号ＳＰ
Ｉをシフトレジスタ回路５２内においてシフトさせる。
上記スタートパルス信号ＳＰＩは、コントローラ回路２
（図２参照）の端子ＳＳＰＩから出力されて、テープキ
ャリア上に搭載されているソースドライバＬＳＩチップ
５１のＳＰｉｎに入力され、かつ表示データ信号ＤＡＴ
Ａ・ＲＧＢ（各６ビット）の水平同期信号と同期を取っ
たものである。
パルス信号ＳＰＩをスタートパルスとする一方、コント
ローラ回路２のＳＣＫ端子から出力されるクロック信号
ＳＣＫ（基準信号）にて、上記スタートパルス信号ＳＰ
Ｉをシフトレジスタ回路５２内においてシフトさせる。
上記スタートパルス信号ＳＰＩは、コントローラ回路２
（図２参照）の端子ＳＳＰＩから出力されて、テープキ
ャリア上に搭載されているソースドライバＬＳＩチップ
５１のＳＰｉｎに入力され、かつ表示データ信号ＤＡＴ
Ａ・ＲＧＢ（各６ビット）の水平同期信号と同期を取っ
たものである。
【００６０】シフトレジスタ回路５２にてシフトされた
スタートパルス入力信号ＳＰＩは、シフトレジスタ回路
５２の最終段から、即ちソースドライバＬＳＩチップ５
１の端子ＳＰｏｕｔから、スタートパルス出力信号ＳＰ
Ｏとして出力され、次のソースドライバＬＳＩチップ５
１のＳＰｉｎに入力される。以後、同様にして順次転送
される。尚、最終段のソースドライバＳＤ８から出力さ
れるＳＰＯ信号は、コントローラ回路２のＳＳＰＯ端子
に入力される。
スタートパルス入力信号ＳＰＩは、シフトレジスタ回路
５２の最終段から、即ちソースドライバＬＳＩチップ５
１の端子ＳＰｏｕｔから、スタートパルス出力信号ＳＰ
Ｏとして出力され、次のソースドライバＬＳＩチップ５
１のＳＰｉｎに入力される。以後、同様にして順次転送
される。尚、最終段のソースドライバＳＤ８から出力さ
れるＳＰＯ信号は、コントローラ回路２のＳＳＰＯ端子
に入力される。
【００６１】コントローラ回路２の各Ｒ，Ｇ，Ｂ端子力
ら出力される表示データ信号ＤＡＴＡ・ＲＧＢは各々６
ビットで構成されている。この表示データ信号ＤＡＴＡ
・ＲＧＢは、クロック信号／ＳＣＫ（クロックＳＣＫの
反転信号）の立ち上がりに同期を取り、コントローラ回
路２からソースドライバＳＤ１の端子Ｒ１−６ｉｎ、端
子Ｇ１−６ｉｎ、端子Ｂ１−６ｉｎにそれぞれシリアル
に入力され、入力ラッチ回路５３にて一時的にラッチさ
れた後、サンプリングメモリ回路５４へ送られる。
ら出力される表示データ信号ＤＡＴＡ・ＲＧＢは各々６
ビットで構成されている。この表示データ信号ＤＡＴＡ
・ＲＧＢは、クロック信号／ＳＣＫ（クロックＳＣＫの
反転信号）の立ち上がりに同期を取り、コントローラ回
路２からソースドライバＳＤ１の端子Ｒ１−６ｉｎ、端
子Ｇ１−６ｉｎ、端子Ｂ１−６ｉｎにそれぞれシリアル
に入力され、入力ラッチ回路５３にて一時的にラッチさ
れた後、サンプリングメモリ回路５４へ送られる。
【００６２】サンプリングメモリ回路５４は、上記シフ
トレジスタ回路５２の各段の出力信号によって時分割で
送られてくるＤＡＴＡ・ＲＧＢ各６ビット、計１８ビッ
トの表示データをサンプリングする。そして、この表示
データをコントローラ回路２のＬＳ端子から出力される
ラッチ信号ＬＳが入力するまで記憶する。
トレジスタ回路５２の各段の出力信号によって時分割で
送られてくるＤＡＴＡ・ＲＧＢ各６ビット、計１８ビッ
トの表示データをサンプリングする。そして、この表示
データをコントローラ回路２のＬＳ端子から出力される
ラッチ信号ＬＳが入力するまで記憶する。
【００６３】次に、これら表示データは、ホールドメモ
リ回路５５に入力され、表示データ信号ＤＡＴＡ・ＲＧ
Ｂの１水平同期期間のデータがホールドメモリ回路５５
に入力された時点で、ラッチ信号ＬＳにてラッチされ
る。
リ回路５５に入力され、表示データ信号ＤＡＴＡ・ＲＧ
Ｂの１水平同期期間のデータがホールドメモリ回路５５
に入力された時点で、ラッチ信号ＬＳにてラッチされ
る。
【００６４】さらにホールドメモリ回路５５は、次の水
平同期期間のデータがサンプリング回路５４に入力され
て揃うまでの間、データを保持する。この間、これら表
示データ信号は出力回路５８を介して出力される。そし
て、ホールドメモリ回路５５は、次のラッチ信号ＬＳが
入力されると、サンプリングメモリ回路５４から新たな
データを取り込みラッチする。
平同期期間のデータがサンプリング回路５４に入力され
て揃うまでの間、データを保持する。この間、これら表
示データ信号は出力回路５８を介して出力される。そし
て、ホールドメモリ回路５５は、次のラッチ信号ＬＳが
入力されると、サンプリングメモリ回路５４から新たな
データを取り込みラッチする。
【００６５】基準電圧発生回路５６は、コントローラ回
路２の液晶駆動電源回路６にて生成された基準電圧に基
づき、階調表示に用いる６４レベルの電圧を例えば抵抗
分割により発生させる。上記基準電圧は、コントローラ
回路２の端子Ｖｒｅｆ１−９から出力されてソースドラ
イバＬＳＩチップ５１の端子Ｖｒｅｆ１−９に入力され
たものである。
路２の液晶駆動電源回路６にて生成された基準電圧に基
づき、階調表示に用いる６４レベルの電圧を例えば抵抗
分割により発生させる。上記基準電圧は、コントローラ
回路２の端子Ｖｒｅｆ１−９から出力されてソースドラ
イバＬＳＩチップ５１の端子Ｖｒｅｆ１−９に入力され
たものである。
【００６６】ＤＡコンバータ回路５７は、ＲＧＢ各６ビ
ットのデジタル表示データに応じて先の６４レベルの電
圧のうち、一つのアナログ信号を選択することにより変
換する。そして、出力回路５８は、６４レベルのうち、
選択されたアナログ信号を増幅し、出力端子Ｘ０１−１
２８、Ｙ０１−１２８、Ｚ０１−１２８（図１０におけ
るｊ＝１２８の端子に相当）から液晶パネル５の図示し
ない端子へ出力する。
ットのデジタル表示データに応じて先の６４レベルの電
圧のうち、一つのアナログ信号を選択することにより変
換する。そして、出力回路５８は、６４レベルのうち、
選択されたアナログ信号を増幅し、出力端子Ｘ０１−１
２８、Ｙ０１−１２８、Ｚ０１−１２８（図１０におけ
るｊ＝１２８の端子に相当）から液晶パネル５の図示し
ない端子へ出力する。
【００６７】上記出力端子Ｘ０１−１２８、Ｙ０１−１
２８、Ｚ０１−１２８は、各々表示データ信号ＲＧＢに
対応するものであり、各々１２８端子となっている。ま
た、ソースドライバＬＳＩチップ５１の端子Ｖｃｃおよ
び端子ＧＮＤは、ソースドライバＬＳＩチップ５１に供
給される電源用端子である。
２８、Ｚ０１−１２８は、各々表示データ信号ＲＧＢに
対応するものであり、各々１２８端子となっている。ま
た、ソースドライバＬＳＩチップ５１の端子Ｖｃｃおよ
び端子ＧＮＤは、ソースドライバＬＳＩチップ５１に供
給される電源用端子である。
【００６８】以上が、６４階調表示のソースドライバＳ
Ｄ１〜ＳＤ８についての構成と動作の説明である。主な
信号のタイミングチャートを図１１に示す。
Ｄ１〜ＳＤ８についての構成と動作の説明である。主な
信号のタイミングチャートを図１１に示す。
【００６９】なお、図１０に示した信号ＳＣＫ、ＤＡＴ
Ａ・ＲＧＢ、Ｌｓ、Ｖｒｅｆ、ＶｃｃやＧＮＤは、別途
共通配線基板（図示せず）を介して、各ソースドライバ
ＳＤ１〜ＳＤ８に並列に入力されていてもよい。あるい
は、共通配線基板を排し、ＬＳＩの内部配線、例えばＡ
ｌ配線を使用してＬＳＩ入力端子→ＬＳＩ内部配線→Ｌ
ＳＩ出力端子ＴＣＰ配線→次段ＬＳＩ入力端子というよ
うに縦続接続されていても良い。後者の場合のソースド
ライバＬＳＩチップ６１の構成を図１２に示す。
Ａ・ＲＧＢ、Ｌｓ、Ｖｒｅｆ、ＶｃｃやＧＮＤは、別途
共通配線基板（図示せず）を介して、各ソースドライバ
ＳＤ１〜ＳＤ８に並列に入力されていてもよい。あるい
は、共通配線基板を排し、ＬＳＩの内部配線、例えばＡ
ｌ配線を使用してＬＳＩ入力端子→ＬＳＩ内部配線→Ｌ
ＳＩ出力端子ＴＣＰ配線→次段ＬＳＩ入力端子というよ
うに縦続接続されていても良い。後者の場合のソースド
ライバＬＳＩチップ６１の構成を図１２に示す。
【００７０】上記のように、本実施の形態のＴＦＴ液晶
表示モジュール１では、従来別途設けられていたコント
ローラ基板が不要となる。これに伴い、コントローラ基
板やフレキシブル基板等の基板類についての部品点数を
削減でき、コストダウンを図ることができる。
表示モジュール１では、従来別途設けられていたコント
ローラ基板が不要となる。これに伴い、コントローラ基
板やフレキシブル基板等の基板類についての部品点数を
削減でき、コストダウンを図ることができる。
【００７１】また、高速信号である転送クロックＳＣＫ
および表示データの配線引き回しが非常に短くなること
から、液晶パネル５ヘの飛び込み雑音の低減も可能とな
り、表示品位を向上することができる。
および表示データの配線引き回しが非常に短くなること
から、液晶パネル５ヘの飛び込み雑音の低減も可能とな
り、表示品位を向上することができる。
【００７２】また、ＴＦＴ液晶表示モジュール１を駆動
するための主たる手段であるコントローラ回路２、ゲー
トドライバＧＤ、およびソースドライバＳＤを液晶パネ
ル５の額縁部５ａに実装し固定できることから、ＴＦＴ
液晶表示モジュール１をコンパクト化、薄型化および軽
量化し、かつ一体化できる。これにより、ＴＦＴ液晶表
示モジュール１は、信頼性が向上するとともに、システ
ムに組み込む際の扱い易さが格段に改善され、汎用性が
向上する。
するための主たる手段であるコントローラ回路２、ゲー
トドライバＧＤ、およびソースドライバＳＤを液晶パネ
ル５の額縁部５ａに実装し固定できることから、ＴＦＴ
液晶表示モジュール１をコンパクト化、薄型化および軽
量化し、かつ一体化できる。これにより、ＴＦＴ液晶表
示モジュール１は、信頼性が向上するとともに、システ
ムに組み込む際の扱い易さが格段に改善され、汎用性が
向上する。
【００７３】上記のように、ソースドライバＬＳＩチッ
プ５１とコントローラＬＳＩチップ（コントローラ回路
２）とを１個のＴＰＣ（ＴＣＰ形態フィルム１２ａ）に
搭載し複合化することで、例えばコントローラ回路２に
仕様変更が発生した場合には、コントローラ回路２（コ
ントローラＬＳＩ）とＴＣＰパターンの設計変更のみで
対応可能である。即ち、本願発明と同様の効果を得るた
めにコントローラ回路２とソースドライバＳＤとを１チ
ップ化した１チップＬＳＩを備えた場合と比較して、設
計変更が容易であり、かつ安価に対応可能である。
プ５１とコントローラＬＳＩチップ（コントローラ回路
２）とを１個のＴＰＣ（ＴＣＰ形態フィルム１２ａ）に
搭載し複合化することで、例えばコントローラ回路２に
仕様変更が発生した場合には、コントローラ回路２（コ
ントローラＬＳＩ）とＴＣＰパターンの設計変更のみで
対応可能である。即ち、本願発明と同様の効果を得るた
めにコントローラ回路２とソースドライバＳＤとを１チ
ップ化した１チップＬＳＩを備えた場合と比較して、設
計変更が容易であり、かつ安価に対応可能である。
【００７４】さらに、隣接するＴＣＰ形態フィルム１２
同士の電気的接続、即ちソースドライバＳＤ搭載の隣接
するＴＣＰ形態フィルム１２同士の配線端を重ね合わせ
て接続する手法は、別途設けた配線のみのフィルム基板
か、もしくは液晶パネル５上に設けた接続用ＩＴＯ配線
を用いてＡＣＦあるいは半田を介して行う場合であって
も、この接続を問題なくかつ容易に実現できる。したが
って、コントローラ回路２内蔵のＴＦＴ液晶表示モジュ
ール１を安価に提供することができる。
同士の電気的接続、即ちソースドライバＳＤ搭載の隣接
するＴＣＰ形態フィルム１２同士の配線端を重ね合わせ
て接続する手法は、別途設けた配線のみのフィルム基板
か、もしくは液晶パネル５上に設けた接続用ＩＴＯ配線
を用いてＡＣＦあるいは半田を介して行う場合であって
も、この接続を問題なくかつ容易に実現できる。したが
って、コントローラ回路２内蔵のＴＦＴ液晶表示モジュ
ール１を安価に提供することができる。
【００７５】また、携帯用装置に使用される小型液晶パ
ネルでは、コントローラ回路２とソースドライバＳＤを
搭載した複合ＴＣＰ（ＴＣＰ形態フィルム１２ａ）の１
個とゲートドライバを搭載したＴＣＰ（ＴＣＰ形態フィ
ルム１１）の１個とを液晶パネル５に実装するだけで簡
単にコントローラ回路内蔵の液晶表示モジュールを構成
することができる。また、電源線や基準電圧等の共通線
で低抵抗が好ましい場合には、共通配線基板を使用して
も勿論構わない。
ネルでは、コントローラ回路２とソースドライバＳＤを
搭載した複合ＴＣＰ（ＴＣＰ形態フィルム１２ａ）の１
個とゲートドライバを搭載したＴＣＰ（ＴＣＰ形態フィ
ルム１１）の１個とを液晶パネル５に実装するだけで簡
単にコントローラ回路内蔵の液晶表示モジュールを構成
することができる。また、電源線や基準電圧等の共通線
で低抵抗が好ましい場合には、共通配線基板を使用して
も勿論構わない。
【００７６】なお、上記の説明では、コントローラ回路
２とソースドライバＳＤとを搭載するＴＣＰ形態フィル
ム１２ａとして、デバイスホールを設けた絶縁性フィル
ムを使用した場合について説明したが、デバイスホール
にない配線を有した絶縁性フィルム上にＬＳＩチップを
搭載した構成としてもよい。また、ソースドライバＳＤ
に代えて、コントローラ回路２とゲートドライバＧＤと
を一つの絶縁性フィルム（ＴＣＰ形態）内に実装し、複
合化した構成であってもよい。但し、コントローラ回路
２からの出力信号との関係から、コントローラ回路２は
ソースドライバＳＤとの複合化が最も配線が軽減される
ことから望ましい。
２とソースドライバＳＤとを搭載するＴＣＰ形態フィル
ム１２ａとして、デバイスホールを設けた絶縁性フィル
ムを使用した場合について説明したが、デバイスホール
にない配線を有した絶縁性フィルム上にＬＳＩチップを
搭載した構成としてもよい。また、ソースドライバＳＤ
に代えて、コントローラ回路２とゲートドライバＧＤと
を一つの絶縁性フィルム（ＴＣＰ形態）内に実装し、複
合化した構成であってもよい。但し、コントローラ回路
２からの出力信号との関係から、コントローラ回路２は
ソースドライバＳＤとの複合化が最も配線が軽減される
ことから望ましい。
【００７７】また、コントローラ回路２は、先頭のソー
スドライバＳＤ１が搭載されているＴＣＰ形態フィルム
１２ａに搭載した構成としているが、何れのソースドラ
イバＳＤ１〜ＳＤ８が搭載されているＴＣＰ形態フィル
ム１２に搭載されていてもよい。 但し、液晶パネル５
上への実装を考えた場合、コントローラ回路２と共に搭
載されるソースドライバＳＤは、先頭のもの（ソースド
ライバＳＤ１）か最後尾のもの（ソースドライバＳＤ
８）が適当であり、この場合、ＬＳＩチップの内部配線
により配線を行えば、これらの搭載形態を容易に実現で
きる。また、ソースドライバ用のスタートパルス信号の
転送のし易さや、特開２０００−２４２２４０号に記載
のソースドライバのように表示データに出力制御回路を
設ける場合の信号の転送方向と配線のし易さ、さらにゲ
ートドライバＧＤヘの配線を考慮すると、コントローラ
回路２は、縦続接続されるスタートパルス信号の最初の
入力段、即ちソースドライバＳＤ１の近傍に設置される
のが好ましい。
スドライバＳＤ１が搭載されているＴＣＰ形態フィルム
１２ａに搭載した構成としているが、何れのソースドラ
イバＳＤ１〜ＳＤ８が搭載されているＴＣＰ形態フィル
ム１２に搭載されていてもよい。 但し、液晶パネル５
上への実装を考えた場合、コントローラ回路２と共に搭
載されるソースドライバＳＤは、先頭のもの（ソースド
ライバＳＤ１）か最後尾のもの（ソースドライバＳＤ
８）が適当であり、この場合、ＬＳＩチップの内部配線
により配線を行えば、これらの搭載形態を容易に実現で
きる。また、ソースドライバ用のスタートパルス信号の
転送のし易さや、特開２０００−２４２２４０号に記載
のソースドライバのように表示データに出力制御回路を
設ける場合の信号の転送方向と配線のし易さ、さらにゲ
ートドライバＧＤヘの配線を考慮すると、コントローラ
回路２は、縦続接続されるスタートパルス信号の最初の
入力段、即ちソースドライバＳＤ１の近傍に設置される
のが好ましい。
【００７８】また、以上の説明では、ＴＦＴ液晶表示モ
ジュール１を例としているが、本願発明は、少なくとも
表示素子と、その表示素子を駆動する例えば縦続接続さ
れた複数の駆動装置と、これら駆動装置を制御する制御
装置とを備え、かつ前記複数の駆動装置が配線を有する
複数の絶縁性フィルムに分散して搭載された表示モジュ
ールに有効であり、この場合にも先述の各効果を有する
ものである。例えば、液晶表示装置の背面にプラズマデ
ィスプレイ装置を配置した大画面表示装置等、様々な表
示装置に応用が可能である。
ジュール１を例としているが、本願発明は、少なくとも
表示素子と、その表示素子を駆動する例えば縦続接続さ
れた複数の駆動装置と、これら駆動装置を制御する制御
装置とを備え、かつ前記複数の駆動装置が配線を有する
複数の絶縁性フィルムに分散して搭載された表示モジュ
ールに有効であり、この場合にも先述の各効果を有する
ものである。例えば、液晶表示装置の背面にプラズマデ
ィスプレイ装置を配置した大画面表示装置等、様々な表
示装置に応用が可能である。
【００７９】また、以上の説明では、コントローラ回路
（制御装置）２が液晶駆動電源回路６を含んでいるもの
としている。しかしながら、コントローラ回路２は微細
加工デザインルールにて製造される一方、液晶駆動電源
回路６は比較的広いデザインルールにて製造される。し
たがって、コントローラ回路２と液晶駆動電源回路６と
は、液晶駆動電源回路６がコントローラ回路２に含まれ
る１チップ構成ばかりでなく、それぞれが１チップとし
て設けられる２チップ構成も多く採用される。したがっ
て、制御装置（コントローラ回路２と液晶駆動電源回路
６とを含む）は、２チップ構成であってもよい。
（制御装置）２が液晶駆動電源回路６を含んでいるもの
としている。しかしながら、コントローラ回路２は微細
加工デザインルールにて製造される一方、液晶駆動電源
回路６は比較的広いデザインルールにて製造される。し
たがって、コントローラ回路２と液晶駆動電源回路６と
は、液晶駆動電源回路６がコントローラ回路２に含まれ
る１チップ構成ばかりでなく、それぞれが１チップとし
て設けられる２チップ構成も多く採用される。したがっ
て、制御装置（コントローラ回路２と液晶駆動電源回路
６とを含む）は、２チップ構成であってもよい。
【００８０】
【発明の効果】以上のように、本発明の表示モジュール
は、列方向の駆動信号と行方向の駆動信号とにより駆動
される表示素子と、前記列方向の駆動信号を供給する第
１の駆動装置と、前記行方向の駆動信号を供給する第２
の駆動装置と、第１の駆動装置を搭載する第１の配線基
板と、第２の駆動装置を搭載する第２の配線基板と、第
１または第２の配線基板に、第１または第２の駆動装置
と共に搭載され、第１および第２の駆動装置を制御する
制御装置とを備えている構成である。
は、列方向の駆動信号と行方向の駆動信号とにより駆動
される表示素子と、前記列方向の駆動信号を供給する第
１の駆動装置と、前記行方向の駆動信号を供給する第２
の駆動装置と、第１の駆動装置を搭載する第１の配線基
板と、第２の駆動装置を搭載する第２の配線基板と、第
１または第２の配線基板に、第１または第２の駆動装置
と共に搭載され、第１および第２の駆動装置を制御する
制御装置とを備えている構成である。
【００８１】上記の構成によれば、第１および第２の駆
動装置を制御する制御装置が、第１または第２の配線基
板に第１または第２の駆動装置と共に搭載されている。
したがって、制御装置のみを搭載するための配線基板が
不要となり、部品点数の削減とコストの低減を図り得
る。さらに、制御装置搭載専用の上記配線基板を設ける
ためのスペースが不要となり、小型化が可能となる。
動装置を制御する制御装置が、第１または第２の配線基
板に第１または第２の駆動装置と共に搭載されている。
したがって、制御装置のみを搭載するための配線基板が
不要となり、部品点数の削減とコストの低減を図り得
る。さらに、制御装置搭載専用の上記配線基板を設ける
ためのスペースが不要となり、小型化が可能となる。
【００８２】上記の表示モジュールは、第１および第２
の配線基板が、配線を有する絶縁性フィルムからなる構
成としてもよい。
の配線基板が、配線を有する絶縁性フィルムからなる構
成としてもよい。
【００８３】上記の構成によれば、駆動装置を搭載する
配線基板として配線を有する絶縁性フィルム、例えばＴ
ＣＰ（Tape Carrier Package) 形態フィルムを使用する
表示モジュールに適用可能である。
配線基板として配線を有する絶縁性フィルム、例えばＴ
ＣＰ（Tape Carrier Package) 形態フィルムを使用する
表示モジュールに適用可能である。
【００８４】上記の表示モジュールは、第１および第２
の駆動装置がそれぞれ複数個設けられ、これら第１およ
び第２の各駆動装置がそれぞれ異なる第１および第２の
配線基板に搭載され、複数の第１の駆動装置および複数
の第２の駆動装置が、第１の駆動装置同士および第２の
駆動装置同士が順次つながる状態に縦続接続され、前記
制御装置は第１または第２の駆動装置の前記縦続接続に
おける先頭に位置する駆動装置と共に同一の配線基板に
搭載されている構成としてもよい。
の駆動装置がそれぞれ複数個設けられ、これら第１およ
び第２の各駆動装置がそれぞれ異なる第１および第２の
配線基板に搭載され、複数の第１の駆動装置および複数
の第２の駆動装置が、第１の駆動装置同士および第２の
駆動装置同士が順次つながる状態に縦続接続され、前記
制御装置は第１または第２の駆動装置の前記縦続接続に
おける先頭に位置する駆動装置と共に同一の配線基板に
搭載されている構成としてもよい。
【００８５】上記の構成によれば、制御装置は第１また
は第２の駆動装置の縦続接続における先頭に位置する駆
動装置と共に同一の配線基板に搭載されているので、制
御装置から、縦続接続されている各駆動装置に対して制
御信号、例えば駆動装置のスタートパルス信号等を転送
し易くなる。
は第２の駆動装置の縦続接続における先頭に位置する駆
動装置と共に同一の配線基板に搭載されているので、制
御装置から、縦続接続されている各駆動装置に対して制
御信号、例えば駆動装置のスタートパルス信号等を転送
し易くなる。
【００８６】上記の表示モジュールは、第１の駆動装置
がソースドライバであり、第２の駆動装置がゲートドラ
イバであり、前記制御装置がソースドライバを搭載する
配線基板に搭載されている構成としてもよい。
がソースドライバであり、第２の駆動装置がゲートドラ
イバであり、前記制御装置がソースドライバを搭載する
配線基板に搭載されている構成としてもよい。
【００８７】上記の構成によれば、第１の駆動装置をソ
ースドライバ、第２の駆動装置をゲートドライバとした
場合に、制御装置がソースドライバを搭載する配線基板
に搭載されているので、ソースドライバとゲートドライ
バとを備えた構成において、制御信号の伝達を効率良く
行うことができる。
ースドライバ、第２の駆動装置をゲートドライバとした
場合に、制御装置がソースドライバを搭載する配線基板
に搭載されているので、ソースドライバとゲートドライ
バとを備えた構成において、制御信号の伝達を効率良く
行うことができる。
【００８８】即ち、制御装置とゲートドライバおよびソ
ースドライバとの間の信号線数（信号の送受信数）は、
制御装置−ゲートドライバ間よりも、制御装置−ソース
ドライバ間の方が多くなっている。したがって、制御装
置がソースドライバを搭載する配線基板に搭載されてい
る方が、配線領域をコンパクトにまとめることができ
る。
ースドライバとの間の信号線数（信号の送受信数）は、
制御装置−ゲートドライバ間よりも、制御装置−ソース
ドライバ間の方が多くなっている。したがって、制御装
置がソースドライバを搭載する配線基板に搭載されてい
る方が、配線領域をコンパクトにまとめることができ
る。
【００８９】また、制御装置がソースドライバを搭載す
る配線基板に搭載されている構成により、周波数の高い
クロック信号ＳＣＫやＲ，Ｇ，Ｂの各ビット線の引き回
しが短くなるので、信号波形のなまりや飛び込みノイズ
を低減することができる。また、配線容量への充放電も
低減されるため、出力段のバッファ回路に必要な駆動能
力を低減でき、バッファ回路面積の縮小や消費電流の低
減も期待できる。
る配線基板に搭載されている構成により、周波数の高い
クロック信号ＳＣＫやＲ，Ｇ，Ｂの各ビット線の引き回
しが短くなるので、信号波形のなまりや飛び込みノイズ
を低減することができる。また、配線容量への充放電も
低減されるため、出力段のバッファ回路に必要な駆動能
力を低減でき、バッファ回路面積の縮小や消費電流の低
減も期待できる。
【００９０】上記の表示モジュールは、前記制御装置を
搭載する配線基板が、第１の駆動装置と第２の駆動装置
との双方に近接する配線基板に搭載されている構成とし
てもよい。
搭載する配線基板が、第１の駆動装置と第２の駆動装置
との双方に近接する配線基板に搭載されている構成とし
てもよい。
【００９１】上記の構成によれば、制御装置から第１の
駆動装置と第２の駆動装置への配線を短くできる。
駆動装置と第２の駆動装置への配線を短くできる。
【図１】本発明の実施の一形態における液晶表示モジュ
ールの構成を示す説明図である。
ールの構成を示す説明図である。
【図２】図１に示したコントローラ回路における入出力
信号の説明図である。
信号の説明図である。
【図３】図１に示したＴＣＰ形態フィルムにおけるコン
トローラ回路とソースドライバとの搭載形態例を示す説
明図である。
トローラ回路とソースドライバとの搭載形態例を示す説
明図である。
【図４】図３におけるＡ−Ａ線矢視断面図である。
【図５】図３に示したＴＣＰ形態フィルムにおけるコン
トローラ回路とソースドライバとの搭載形態の他の例を
示す説明図である。
トローラ回路とソースドライバとの搭載形態の他の例を
示す説明図である。
【図６】図１に示した液晶パネルにおける要部の等価回
路図である。
路図である。
【図７】図１に示した液晶パネルにおける１個の画素付
近における等価回路図である。
近における等価回路図である。
【図８】図１に示したゲートドライバを構成するゲート
ドライバＬＳＩチップの構成を示す概略のブロック図で
ある。
ドライバＬＳＩチップの構成を示す概略のブロック図で
ある。
【図９】図８に示したゲートドライバＬＳＩチップにお
ける各入出力信号のタイミングチャートである。
ける各入出力信号のタイミングチャートである。
【図１０】図１に示したソースドライバを構成するソー
スドライバＬＳＩチップの構成を示す概略のブロック図
である。
スドライバＬＳＩチップの構成を示す概略のブロック図
である。
【図１１】図１０に示したゲートドライバＬＳＩチップ
における各入出力信号等のタイミングチャートである。
における各入出力信号等のタイミングチャートである。
【図１２】図１０に示したソースドライバＬＳＩチップ
の他の例を示す概略のブロック図である。
の他の例を示す概略のブロック図である。
【図１３】従来のＴＦＴ液晶表示モジュールの構成を示
す説明図である。
す説明図である。
【図１４】従来のＴＦＴ液晶表示モジュールの具体的な
実装形態の例を示す説明図である。
実装形態の例を示す説明図である。
【図１５】従来のＴＦＴ液晶表示モジュールの構成の他
の例を示す説明図である。
の例を示す説明図である。
１ ＴＦＴ液晶表示モジュール ２ コントローラ回路（制御装置） ３ ゲート電極駆動回路（第２の駆動装置） ４ ソース電極駆動回路（第１の駆動装置） ５ 液晶パネル（表示素子） １１ ＴＣＰ形態フィルム（第２の配線基板） １２ ＴＣＰ形態フィルム（第１の配線基板） ４１ ゲートドライバＬＳＩチップ ５１ ソースドライバＬＳＩチップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 Ｆターム(参考） 2H092 GA50 GA51 NA25 NA27 2H093 NC09 NC21 NC22 NC23 NC24 NC26 ND42 ND54 5C006 AA01 AA02 AA11 AA22 BB16 BC02 BC03 BC06 BC16 BF02 BF03 BF04 BF05 BF46 FA41 FA51 FA52 5C080 AA10 BB05 DD22 DD27 JJ02 JJ03 JJ04 JJ06 KK02 KK43 5G435 AA17 BB12 CC09 EE37 EE40 EE47
Claims (8)
- 【請求項１】列方向の駆動信号と行方向の駆動信号とに
より駆動される表示素子と、 前記列方向の駆動信号を供給する第１の駆動装置と、 前記行方向の駆動信号を供給する第２の駆動装置と、 第１の駆動装置を搭載する第１の配線基板と、 第２の駆動装置を搭載する第２の配線基板と、 第１または第２の配線基板に、第１または第２の駆動装
置と共に搭載され、第１および第２の駆動装置を制御す
る制御装置とを備えていることを特徴とする表示モジュ
ール。 - 【請求項２】第１および第２の配線基板は配線を有する
絶縁性フィルムからなることを特徴とする請求項１に記
載の表示モジュール。 - 【請求項３】第１および第２の駆動装置はそれぞれ複数
個設けられ、これら第１および第２の各駆動装置はそれ
ぞれ異なる第１および第２の配線基板に搭載され、複数
の第１の駆動装置および複数の第２の駆動装置は、第１
の駆動装置同士および第２の駆動装置同士が順次つなが
る状態に縦続接続され、前記制御装置は第１または第２
の駆動装置の前記縦続接続における先頭に位置する駆動
装置と共に同一の配線基板に搭載されていることを特徴
とする請求項１または２に記載の表示モジュール。 - 【請求項４】第１の駆動装置がソースドライバであり、
第２の駆動装置がゲートドライバであり、前記制御装置
がソースドライバを搭載する配線基板に搭載されている
ことを特徴とする請求項１から３の何れか１項に記載の
表示モジュール。 - 【請求項５】前記制御装置が搭載されている配線基板へ
の外部装置からの入力信号は、同期信号と表示データと
基準電圧生成用電圧であり、前記制御装置が搭載されて
いる配線基板からの出力信号は、表示素子を駆動する駆
動電圧と、縦続接続された次段の駆動装置への制御信号
および出カデータであることを特徴とする請求項１から
４の何れか１項に記載の表示モジュール。 - 【請求項６】第１および第２の配線基板は、前記表示素
子の周縁部に形成された額縁領域に設けられていること
を特徴とする請求項１から５の何れか１項に記載の表示
モジュール。 - 【請求項７】前記制御装置を搭載する配線基板は、第１
の駆動装置と第２の駆動装置との双方に近接する配線基
板に搭載されていることを特徴とする請求項１から６の
何れか１項に記載の表示モジュール。 - 【請求項８】前記表示モジュールは液晶表示モジュール
であることを特徴とする請求項１から７の何れか１項に
記載の表示モジュール。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000329592A JP3638123B2 (ja) | 2000-10-27 | 2000-10-27 | 表示モジュール |
| KR10-2001-0065295A KR100449305B1 (ko) | 2000-10-27 | 2001-10-23 | 표시 모듈 |
| US09/983,503 US6771248B2 (en) | 2000-10-27 | 2001-10-24 | Display module |
| TW090126392A TW546612B (en) | 2000-10-27 | 2001-10-25 | Display module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000329592A JP3638123B2 (ja) | 2000-10-27 | 2000-10-27 | 表示モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002132180A true JP2002132180A (ja) | 2002-05-09 |
| JP3638123B2 JP3638123B2 (ja) | 2005-04-13 |
Family
ID=18806243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000329592A Expired - Fee Related JP3638123B2 (ja) | 2000-10-27 | 2000-10-27 | 表示モジュール |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6771248B2 (ja) |
| JP (1) | JP3638123B2 (ja) |
| KR (1) | KR100449305B1 (ja) |
| TW (1) | TW546612B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004361524A (ja) * | 2003-06-02 | 2004-12-24 | Seiko Epson Corp | 電気光学モジュール、電源基板、配線基板、及び電子機器 |
| JP2008191400A (ja) | 2007-02-05 | 2008-08-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2010287575A (ja) * | 2002-09-04 | 2010-12-24 | Samsung Electronics Co Ltd | 液晶表示装置用インバータ |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100666317B1 (ko) | 1999-12-15 | 2007-01-09 | 삼성전자주식회사 | 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법 |
| JP2003330041A (ja) * | 2002-05-10 | 2003-11-19 | Sharp Corp | 半導体装置及びそれを備えた表示パネルモジュール |
| JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7492343B2 (en) * | 2003-12-11 | 2009-02-17 | Lg Display Co., Ltd. | Liquid crystal display device |
| JP2005234241A (ja) * | 2004-02-19 | 2005-09-02 | Sharp Corp | 液晶表示装置 |
| KR101075599B1 (ko) * | 2004-06-23 | 2011-10-20 | 삼성전자주식회사 | 표시장치 |
| US20060232579A1 (en) * | 2005-04-14 | 2006-10-19 | Himax Technologies, Inc. | WOA panel architecture |
| TWI286239B (en) * | 2005-04-27 | 2007-09-01 | Au Optronics Corp | Liquid crystal module |
| TW200737109A (en) * | 2006-03-30 | 2007-10-01 | Au Optronics Corp | Display module |
| JP2008003192A (ja) * | 2006-06-21 | 2008-01-10 | Sharp Corp | 表示装置 |
| WO2008013014A1 (fr) * | 2006-07-27 | 2008-01-31 | Sharp Kabushiki Kaisha | Dispositif d'affichage |
| JP5211591B2 (ja) * | 2007-09-10 | 2013-06-12 | セイコーエプソン株式会社 | データ線駆動回路、電気光学装置及び電子機器 |
| KR101310919B1 (ko) * | 2008-12-15 | 2013-09-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101323703B1 (ko) * | 2008-12-15 | 2013-10-30 | 엘지전자 주식회사 | 액정표시장치 |
| KR101292046B1 (ko) * | 2009-12-29 | 2013-08-01 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| JP5452290B2 (ja) * | 2010-03-05 | 2014-03-26 | ラピスセミコンダクタ株式会社 | 表示パネル |
| TWI490842B (zh) * | 2012-10-29 | 2015-07-01 | Dazzo Technology Corp | 顯示裝置、驅動晶片組及其運作方法 |
| KR20160139300A (ko) * | 2015-05-27 | 2016-12-07 | 삼성전자주식회사 | 칩 온 필름 패키지 및 이를 포함하는 표시 장치 |
| CN106375553B (zh) * | 2016-08-24 | 2019-09-17 | 武汉华星光电技术有限公司 | 显示屏组合及具有该显示屏组合的移动终端 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180226A (ja) * | 1984-09-28 | 1986-04-23 | Toshiba Corp | アクテイブ・マトリツクス駆動装置 |
| US5287095A (en) * | 1988-12-09 | 1994-02-15 | Hitachi, Ltd. | Display device and its displaying method |
| JP2837027B2 (ja) | 1992-06-17 | 1998-12-14 | シャープ株式会社 | テープキャリアパッケージ |
| US6011607A (en) * | 1995-02-15 | 2000-01-04 | Semiconductor Energy Laboratory Co., | Active matrix display with sealing material |
| JP3837220B2 (ja) | 1997-11-19 | 2006-10-25 | シャープ株式会社 | 集積回路装置 |
| JP4073533B2 (ja) * | 1998-02-09 | 2008-04-09 | 株式会社半導体エネルギー研究所 | 情報処理装置 |
| TW505804B (en) * | 1998-02-19 | 2002-10-11 | Hitachi Ltd | Liquid crystal display device |
| TW457389B (en) * | 1998-03-23 | 2001-10-01 | Toshiba Corp | Liquid crystal display element |
| JP3585749B2 (ja) * | 1998-11-20 | 2004-11-04 | シャープ株式会社 | 半導体装置のシステム構成及びこの半導体装置のシステム構成を用いた液晶表示装置モジュール |
| JP3490353B2 (ja) * | 1998-12-16 | 2004-01-26 | シャープ株式会社 | 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール |
| JP3469116B2 (ja) * | 1999-01-28 | 2003-11-25 | シャープ株式会社 | 表示用駆動装置およびそれを用いた液晶モジュール |
| JP3647666B2 (ja) * | 1999-02-24 | 2005-05-18 | シャープ株式会社 | 表示素子用駆動装置及びそれを用いた表示モジュール |
-
2000
- 2000-10-27 JP JP2000329592A patent/JP3638123B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-23 KR KR10-2001-0065295A patent/KR100449305B1/ko not_active IP Right Cessation
- 2001-10-24 US US09/983,503 patent/US6771248B2/en not_active Expired - Fee Related
- 2001-10-25 TW TW090126392A patent/TW546612B/zh not_active IP Right Cessation
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9082369B2 (en) | 2002-09-04 | 2015-07-14 | Samsung Display Co., Ltd. | Inverter for liquid crystal display |
| JP2010287575A (ja) * | 2002-09-04 | 2010-12-24 | Samsung Electronics Co Ltd | 液晶表示装置用インバータ |
| US8723780B2 (en) | 2002-09-04 | 2014-05-13 | Samsung Display Co., Ltd. | Inverter for liquid crystal display |
| US7460112B2 (en) | 2003-06-02 | 2008-12-02 | Seiko Epson Corporation | Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus |
| US8860698B2 (en) | 2003-06-02 | 2014-10-14 | Seiko Epson Corporation | Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus |
| JP2004361524A (ja) * | 2003-06-02 | 2004-12-24 | Seiko Epson Corp | 電気光学モジュール、電源基板、配線基板、及び電子機器 |
| US9144154B2 (en) | 2003-06-02 | 2015-09-22 | Seiko Epson Corporation | Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus |
| US9451703B2 (en) | 2003-06-02 | 2016-09-20 | Seiko Epson Corporation | Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus |
| US9947261B2 (en) | 2003-06-02 | 2018-04-17 | Seiko Epson Corporation | Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus |
| US10769981B2 (en) | 2003-06-02 | 2020-09-08 | 138 East Lcd Advancements Limited | Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus |
| US11170697B2 (en) | 2003-06-02 | 2021-11-09 | 138 East Lcd Advancements Limited | Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus |
| US11587495B2 (en) | 2003-06-02 | 2023-02-21 | 138 East Lcd Advancements Limited | Electro-optical module, power supply substrate, wiring substrate, and electronic apparatus |
| JP2008191400A (ja) | 2007-02-05 | 2008-08-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW546612B (en) | 2003-08-11 |
| US6771248B2 (en) | 2004-08-03 |
| JP3638123B2 (ja) | 2005-04-13 |
| KR20020033056A (ko) | 2002-05-04 |
| US20020050968A1 (en) | 2002-05-02 |
| KR100449305B1 (ko) | 2004-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3477626B1 (en) | Oled display panel and oled display device | |
| JP3638123B2 (ja) | 表示モジュール | |
| US7916110B2 (en) | Data driving apparatus and method for liquid crystal display | |
| JP4982028B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US6839046B1 (en) | Display driving device and manufacturing method thereof and liquid crystal module employing the same | |
| KR101191445B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| JP4806705B2 (ja) | オンガラスシングルチップ液晶表示装置 | |
| US20040239655A1 (en) | Display drive control system | |
| JP2001306040A (ja) | 液晶表示装置 | |
| JP2002244580A (ja) | 表示素子駆動装置およびそれを用いた表示装置 | |
| WO2002017007A1 (fr) | Afficheur à cristaux liquides et appareil électronique pourvu de cet afficheur | |
| US8199084B2 (en) | Driving circuit of flat panel display device | |
| JP2005107239A (ja) | 表示パネル駆動装置および表示装置 | |
| JP4104044B2 (ja) | 液晶表示装置 | |
| WO2012006804A1 (zh) | 液晶显示器及其线路架构 | |
| US20100053060A1 (en) | Control Signal Generation Method of Integrated Gate Driver Circuit Integrated Gate Driver Circuit and Liquid Crystal Display Device | |
| JP2003066921A (ja) | 駆動装置およびそれを備えている表示モジュール | |
| KR100928489B1 (ko) | 라인 온 글래스형 액정 표시 장치 | |
| KR100555302B1 (ko) | 제어신호발생회로와 구동회로가 일체화된 액정표시장치 | |
| KR20060089410A (ko) | 디스플레이 장치 | |
| KR100949494B1 (ko) | 라인 온 글래스형 액정 표시 장치 | |
| JP2001022287A (ja) | 平面表示装置 | |
| JP4754271B2 (ja) | 液晶表示装置 | |
| KR20070066194A (ko) | 표시 장치 | |
| JPH10186303A (ja) | 液晶表示モジュール及びインターフェイス回路ブロック |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |